CN100424750C - 帧存储器驱动方法和使用该方法的显示器 - Google Patents

帧存储器驱动方法和使用该方法的显示器 Download PDF

Info

Publication number
CN100424750C
CN100424750C CNB200510099616XA CN200510099616A CN100424750C CN 100424750 C CN100424750 C CN 100424750C CN B200510099616X A CNB200510099616X A CN B200510099616XA CN 200510099616 A CN200510099616 A CN 200510099616A CN 100424750 C CN100424750 C CN 100424750C
Authority
CN
China
Prior art keywords
video data
group
frame memory
data
successively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200510099616XA
Other languages
English (en)
Other versions
CN1744194A (zh
Inventor
李京洙
李在晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1744194A publication Critical patent/CN1744194A/zh
Application granted granted Critical
Publication of CN100424750C publication Critical patent/CN100424750C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

提供了一种帧存储器控制方法和使用该方法的顺序驱动型显示器，该方法用于以快于写速度两倍的读速度从帧存储器中读出视频数据。所述方法包括：在帧存储器中依次存储(或写入)对应于一帧的视频数据；在用于存储对应于一帧的视频数据的周期的半点处或者之后，读出第一组视频数据，所述第一组视频数据包括从存储在帧存储器中的奇数视频数据和偶数视频数据中选择出的一个视频数据；在读出第一组视频数据之后，读出第二组视频数据，所述第二组视频数据包括从存储在帧存储器中的奇数视频数据和偶数视频数据中选择出的另一视频数据；和将第一组视频数据和第二组视频数据发送至晶体管，以便依次驱动至少两个发光器件。

Description

帧存储器驱动方法和使用该方法的显示器
本申请要求2004年8月30日向韩国知识产权局提交的韩国专利申请第10-2004-0068402的优先权，特此全文引用以供参考。
技术领域
本发明涉及一种帧存储器驱动方法和使用该方法的显示器，更具体地，涉及一种以快于写速度的读速度从帧存储器中读出视频数据的帧存储器驱动方法和使用该方法的顺序驱动型显示器。
背景技术
通常，显示器是指一种通过驱动器将输入视频数据提供给像素部分并且在该像素部分显示预定图像的设备。在所述显示器中，以一帧为单位在像素部分上显示该视频数据。例如，为了显示静止画面，将对应于一帧的视频数据的图像维持预定周期。另一方面，为了显示运动画面，在另一段时间周期(例如，一秒)之后连续显示对应于一帧的视频数据的数个图像。该图像对人们来说显出运动画面。
显示器重复地在存储器中写和读视频数据，以便在它的屏幕上显示图像。由此，可被显示器使用的存储器的示例包括视频存储器、帧存储器等。视频存储器存储大量的视频数据，进行三维图形处理或者可能的类似处理，并且该视频存储器可被内置于视频卡等中。另一方面，帧存储器以帧为单位存储小量的视频数据，并且该帧存储器连接到在显示器中提供的控制器或驱动电路。
图1图解说明了传统显示器的配置。
参考图1，显示器包括具有多个像素110的像素部分120、扫描驱动器130、数据驱动器140、控制器150、和帧存储器160。
像素部分120包括在多条扫描线S1、S2、S3、...Sn与多条数据线D1、D2、D3、...Dm的交叉区域中形成的多个像素110。每个像素110由通过扫描线S1、S2、S3、...Sn发送的扫描信号激活，并且发出对应于通过数据线D1、D2、D3、...Dm发送的数据信号的光。
扫描驱动器130响应从控制器150提供的扫描控制信号而产生扫描信号，并且向扫描线S1至Sn依次提供相应的扫描信号。这里，扫描控制信号包括时钟信号、复位信号和垂直同步信号等。
数据驱动器140响应从控制器150提供的数据控制信号而通过转换视频数据来产生数据信号，并且向相应数据线D1至Dm依次提供数据信号。这里，数据控制信号包括时钟信号、复位信号、水平同步信号等。
控制器150产生诸如时钟信号、复位信号、垂直同步信号和水平同步信号等的一个或多个控制信号，并且根据所述控制信号来控制扫描驱动器130和数据驱动器140。为此，控制器150包括控制信号发生器(未示出)和帧存储器控制器(未示出)。而且，控制器150控制帧存储器160存储从外部主机(未示出)输入的视频数据，并且从帧存储器160读出视频数据，从而向数据驱动器140发送视频数据。
帧存储器160响应控制器150的控制信号而存储视频数据，并且输出该视频数据。这里，帧存储器160通常具有存储对应于两帧或更多帧的视频数据的容量。帧存储器160操作如下。
图2图解说明了图1的帧存储器160。图3示出了图2所示的帧存储器160的时序操作。
参考图2，帧存储器160包括第一帧存储器162和第二帧存储器164。该第一帧存储器162和第二帧存储器164以帧位单位交替地存储或者交替地输出视频数据，其中根据控制器的控制信号CTRL依次输入视频数据。
更具体地，如图3所示，帧存储器160响应控制器的控制信号Vsync而操作，因此在第一帧存储器162中写入第N帧数据的同时，读出在第二帧存储器164中先前存储的第(N-1)帧数据。然后，在第二帧存储器164中写入第(N+1)帧数据的同时，读出在第一帧存储器162中存储的第N帧数据。然后，在第一帧存储器162中写入第(N+2)帧数据的同时，读出在第二帧存储器164中存储的第(N+1)帧数据。然后，在第二帧存储器164中写入第(N+3)帧数据的同时，读出在第一帧存储器162中存储的第(N+2)帧数据。
因此，帧存储器160利用至少两个帧存储器162、164或者能够存储对应于至少两帧的视频数据的帧存储器(未示出)，从而交替地存储和交替地输出视频数据。在帧存储器160中，写频率和读频率彼此相同。
然而，当显示器的驱动电路被集成为一个芯片并被安装在显示器上类似在显示器中使用的驱动器集成芯片(IC)时，帧存储器应当具有预定的尺寸来存储对应于两帧或更多帧的帧数据。由此，难以减小帧存储器的尺寸。因此，对于能够减小多少显示器的驱动器IC的尺寸方面存在限制。
同样地，在传统显示器中，因为内置于驱动电路中的帧存储器的尺寸，因此在能够减小多少芯片型驱动电路的尺寸方面存在限制。因此，对于传统的显示器难以设计诸如电源线、控制线等的布线，并且限制了设计的自由。
发明内容
因此，本发明的一个实施例提供了一种帧存储器控制方法，其中具有对应于一帧的容量的帧存储器可应用于顺序驱动型显示器。
本发明的一个实施例提供了使用前述帧存储器控制方法的顺序驱动型显示器。
本发明的一个实施例提供了一种控制帧存储器的方法。所述方法包括：(a)在帧存储器中依次存储(或写入)对应于一帧的视频数据；(b)在用于存储对应于一帧的视频数据的周期的半点处或者之后，读出第一组视频数据，所述第一组视频数据包括从存储在帧存储器中的奇数视频数据和偶数视频数据中选择出的一个视频数据；(c)在读出第一组视频数据之后，读出第二组视频数据，所述第二组视频数据包括从存储在帧存储器中的奇数视频数据和偶数视频数据中选择出的另一视频数据；和(d)将第一组视频数据和第二组视频数据发送至晶体管，以便依次驱动至少两个发光器件。
根据本发明的一个实施例，依次存储视频数据包括在用于读出对应于第二组的视频数据的周期的起点处或之后，依次存储(或写入)对应于下一帧的视频数据。
根据本发明的一个实施例，依次存储视频数据包括用未存储视频数据的写伪周期依次存储(或写入)视频数据。而且，读出第一组视频数据和读出第二组数据是依次的并且包括用未读出视频数据的第一和第二读伪周期依次读出第一组视频数据和读出第二组视频数据。
本发明的一个实施例提供了一种显示器，包括：具有多个像素的像素部分，所述多个像素电连接到多条扫描线、多条发射控制线、和多条数据线，至少一个像素具有适于依次驱动第一和第二发光器件的第一晶体管；驱动器，适于将扫描信号、发射控制信号、和数据信号分别提供至至少一条扫描线、至少一条发射控制线和至少一条数据线；帧存储器，适于存储视频数据；和控制器，适于控制驱动器和帧存储器，其中所述控制器在帧存储器中依次存储(或写入)对应于一帧的视频数据，在用于存储对应于一帧的视频数据的周期的半点处或之后，读出第一组视频数据，所述第一组视频数据包括从存储在帧存储器中的奇数视频数据和偶数视频数据中选择出的一个视频数据以及将读出的第一组视频数据发送至驱动器，并且在读出第一组视频数据之后，读出第二组视频数据，所述第二组视频数据包括从存储在帧存储器中的奇数视频数据和偶数视频数据中选择出的另一视频数据，以及将读出的第二组视频数据发送至驱动器。
根据本发明的一个实施例，对应于第一组视频数据的第一视频数据和对应于第二组视频数据的第二视频数据被发送至第一晶体管的栅极，以便依次驱动第一和第二发光器件。
根据本发明的一个实施例，在用于读出对应于第二组的视频数据的周期的起点处或之后，所述控制器依次存储(或写入)对应于下一帧的视频数据。
根据本发明的一个实施例，所述控制器用未存储视频数据的写伪周期依次存储(或写入)视频数据。而且，所述控制器用未读出视频数据的第一和第二读伪周期依次读出第一组视频数据和第二组视频数据。
附图说明
结合说明书的附图与描述一起说明了本发明的示例性实施例，用于解释本发明的原理。
图1图解说明了传统显示器的配置；
图2图解说明了图1的传统显示器的帧存储器；
图3示出了图2所示的帧存储器的时序操作；
图4图解说明了根据本发明实施例的发光显示器的配置；
图5图解说明了根据本发明实施例的图4的发光显示器的帧存储器；
图6示出了根据本发明实施例的图5的帧存储器的时序操作；
图7示出了根据本发明实施例的发光显示器中提供的像素电路的电路图；
图8示出了用于驱动包括图7所示的像素电路的发光显示器的信号的时序；和
图9图解说明了根据本发明另一实施例的发光显示器的配置。
具体实施方式
在下面的详细描述中，以图例方式示出和描述了本发明的示例性实施例。如本领域的普通技术人员将理解的，在不背离本发明的精神或范围的情况下，可以以各种方式修改所描述的示例性实施例。因此，附图和说明应当被认为是解释性的，而不是限制性的。在附图中可能示出了部件，或者在附图中没有示出部件，它们都未在说明书中讨论，因为它们对完全理解本发明并不重要。相同的附图标记表示相同的元件。
在下面的描述中，当某一部件被描述为连接到某些其它部件时，它不仅包括它们直接连接的情况，还包括它们之间通过某些其他元件电连接的情况。
图4图解说明了根据本发明实施例的发光显示器的配置。
参考图4，根据本发明实施例的显示器包括像素部分320、扫描驱动器330、数据驱动器340、控制器350、和帧存储器400，从而在像素部分320上显示对应于输入数据的图像。
像素部分320包括在多条扫描线S1、S2、S3、...Sn与多条数据线D1、D2、D3、...Dm的交叉区域中形成的多个像素310。每个像素310由通过扫描线S1、S2、S3、...Sn发送的扫描信号激活，并且发出对应于通过数据线D1、D2、D3、...Dm发送的数据信号的光。
扫描驱动器330响应从控制器350提供的控制信号而产生扫描信号，并且向扫描线S1至Sn依次提供相应的扫描信号。这里，扫描控制信号包括时钟信号、复位信号、垂直同步信号等。
而且，扫描驱动器330响应从控制器350提供的控制信号而产生发射控制信号，并且将该发射控制信号依次提供至发射控制线E1a、E1b、E2a、E2b、...、Ena、Enb。
数据驱动器340响应从控制器350提供的数据控制信号而通过转换视频数据来产生数据信号，并且向相应数据线D1至Dm依次提供数据信号。这里，数据控制信号包括时钟信号、复位信号、水平同步信号等。而且，该数据信号具有预定电压电平或预定电流电平。
控制器350产生诸如时钟信号、复位信号、垂直控制信号、水平控制信号等的一个或多个控制信号，并且根据所述控制信号来控制扫描驱动器330和数据驱动器。为此，控制器350包括控制信号发生器(未示出)和帧存储器控制器(未示出)。
而且，控制器350控制帧存储器400存储从外部主机(未示出)输入的视频数据，并且从帧存储器400读出视频数据，从而向数据驱动器340发送视频数据。
更具体地，控制器350控制帧存储器依次存储对应于一帧的视频数据，并且在等于用于基本存储视频数据的周期T的T/2的时间点处或者之后，依次读出第一组视频数据，所述第一组视频数据包括从帧存储器400的第(2n-1)(奇数)视频数据和第2n(偶数)视频数据中选择出的一个视频数据，其中n是自然数。在读出第一组视频数据之后，控制器350依次读出第二组视频数据，所述第二组视频数据包括从帧存储器400的(2n-1)视频数据和第2n视频数据中选择出的另一个视频数据。
这里，控制器350可以包括各种适当的控制单元，它们连接到帧存储器400并且控制帧存储器400。例如，所述控制器可通过中央处理单元(CPU)或微处理器单元(MPU)实现，其被包括在具有图4的显示器的便携式终端(例如，移动电话)等中。
如图5所示，帧存储器400基于控制器350的控制(例如，经由控制信号CTRL)而依次存储和依次输出视频数据。具体地，帧存储器400可被提供在显示器的驱动电路中的一个存储器实现，并且具有对应于一帧的容量(例如，存储容量)。帧存储器400可被形成为独立的设备或者被集成在控制器350中。而且，帧存储器400可被提供在具有数据驱动器340和控制器350的集成电路中。下面，将更详细地描述帧存储器400。
图6示出了在根据本发明实施例的发光显示器中提供的帧存储器400的时序操作。
参考图6，在周期T期间，在帧存储器400中依次写入响应控制器350的控制信号Vsync而输入的第N帧数据。在等于T/2的时间点处或者之后，帧存储器400在存储对于后半周期T/2的其他数据的同时，开始依次读出对于前一半周期T/2存储的第N帧数据的数据。在等于T/2的时间点处或者之后，帧存储器400输出(或读出)包括第(2n-1)视频数据(或者第2n视频数据)的第一组视频数据(或第N帧数据的奇场)，其在前一半周期T/2期间被存储在帧存储器400中。在输出第一组视频数据之后，帧存储器400输出(或者读出)包括第2n视频数据(或者第(2n-1)视频数据)的第二组视频数据。类似地，第(N+1)视频数据与第N帧数据一样被依次存储(写入)并被输出(或者读出)。
在该实施例中，帧存储器400被控制为具有两倍快于写频率(速度)的读频率(速度)。因此，帧存储器400写入对应于一帧的视频数据(例如第N帧数据)的周期等于帧存储器400读出对应于一帧的视频数据(例如，第(2n-1)视频数据和第2n视频数据)的周期。
而且，帧存储器400在其中依次存储视频数据的周期包括帧存储器400实际上不存在储视频数据其中的写伪周期Dw。这里，写伪周期Dw被提供来防止视频数据被写在相同场中并且同时从该相同场中读出该数据。
在上面的实施例中，当帧存储器400分别依次读出第一和第二组视频数据时，未读出视频数据的第一读伪周期Dr1和第二读伪周期Dr2也被提供来对应于写伪周期Dw。在一个实施例中，写伪周期Dw等于第一读伪周期Dr1和第二读伪周期Dr2之和。
因此，根据本发明的实施例，仅使用具有存储对应于一帧的视频数据的容量的一个帧存储器400来存储和输出视频数据。而且，根据本发明的一个实施例，存储在帧存储器400中的视频数据被划分为两个并且随后被输出，因此它可在具有包括至少一个与两个发光器件连接的驱动晶体管的像素电路的顺序驱动型显示器中使用。
图7示出了根据本发明实施例的发光显示器(例如，图4、5和/或6的显示器)中提供的像素电路的电路图。在图7中，像素电路中提供的晶体管由p沟道晶体管组成。
参考图7，可应用于根据本发明实施例的显示器的像素电路312、314和316是顺序驱动电路，其中对于施加了一个扫描信号S1的水平周期、通过第一和第二发射控制信号E1a、E1b以及通过数据线D1、D2、D3发送的第一和第二数据信号依次驱动第一和第二发光器件EL1_R1、EL1_G1；EL1_B1、EL1_R2；EL1_G2、EL1_B2。下文，将举例描述在由预定扫描线S1和预定数据线D1定义的区域中形成的像素310中提供的像素电路312。而且，像素310包括像素电路312以及第一和第二发光器件EL1_R1和EL1_G1。
像素电路312包括第一晶体管M1、第二晶体管M2、用于限制第一发光器件EL1_R1的发射周期的第三晶体管M31、以及用于限制第二发光器件EL1_G1的发射周期的第四晶体管M32。这里，第一发光器件EL1_R1表示红色发光器件，第二发光器件EL1_G1表示绿色发光器件。而且，发光显示器件EL1_R1、EL1_G1包括具有使用有机材料的有机薄膜作为发射层的有机发光二极管、阳极和阴极，该阳极和阴极连接该有机薄膜的相反面。或者，第一和第二发光器件EL1_R1、EL1_G1可以包括表示相同颜色的一对发光器件、或者表示红、绿和蓝的不同颜色的一对发光器件以及前述配置。
更具体地，第一晶体管M1包括连接到用于提供第一电源电压VDD的第一电源线的源极、共同连接到第三晶体管M31和第四晶体管M32的每个源极的漏极、以及连接到第二晶体管M2的漏极的栅极。
而且，对于一帧的预定周期，第一晶体管M1取决于施加在其栅极和源极之间的第一数据电压而操作为预定电流源，并且充当驱动晶体管，从而通过第三晶体管M31将预定电流提供至第一发光器件EL1_R1。
而且，对于一帧的另一(或者其他)周期，第一晶体管M1取决于施加在其栅极和源极之间的第二数据电压而操作为预定电流源，并且充当驱动晶体管，从而通过第四晶体管M32将预定电流提供至第二发光器件EL1_G1。
第二晶体管M2包括连接到数据线D1的源极、连接到电容器Cst的第一电极的漏极、和连接到扫描线S1的栅极。
而且，当具有使能电平或低电平的扫描信号被发送至扫描线S1时，第二晶体管M2导通，并且将数据电压从数据线D1提供至第一晶体管M1的栅极和电容器Cst的第一电极。例如，对于对应于一帧的周期，第二晶体管M2两次响应具有使能电平的扫描信号，并且向第一晶体管M1的栅极依次提供来自数据线D1的第一和第二数据电压。
第三晶体管M31包括连接到第一晶体管M1的漏极的源极、连接到第一发光器件EL1_R1的阳极的漏极、和连接到第一发射控制线E1a的栅极。这里，第一发射控制线E1a连接到扫描驱动器(例如，图4的扫描驱动器330)，并且将第一发射控制信号提供至第三晶体管M31的栅极，从而控制第一发光器件EL1_R1的发射周期。
而且，对于预定周期，第三晶体管M31响应通过第一发射控制线E1a发送的第一发射控制信号而维持或者中断第三晶体管M31与第一发光器件EL1_R1之间的电连接。而且，第三晶体管M31选择性地将电流从第一晶体管M1提供至第一发光器件EL1_R1。这里，第一发光器件EL1_R1的阴极连接到第二电源线，其用于提供低于第一电源电压VDD的第二电源电压VSS。
第四晶体管M32包括连接到第一晶体管M1的漏极的源极、连接到第二发光器件EL1_G1的阳极的漏极、和连接到第二发射控制线E1b的栅极。这里，第二发射控制线E1b将第二发射控制信号提供至第四晶体管M32的栅极，从而控制第二发光器件EL1_G1的发射周期。而且，第二发射控制信号具有使能电平或低电平，其对于一个水平周期与第一发射控制信号不重叠。
而且，第四晶体管M32响应通过第二发射控制线E1b发送的第二发射控制信号而维持或者中断第四晶体管M32与第二发光器件EL1_G1之间的电连接。而且，第四晶体管M32选择性地将电流从第一晶体管M1提供至第二发光器件EL1_G1。这里，第二发光器件EL1_G1的阴极与第一发光器件EL1_R1共同连接到用于提供第二电源电压VSS的第二电源线。
图8示出了用于驱动包括图7所示的像素电路的发光显示器的信号的时序。在该实施例中，一场1F包括第一和第二子场1SF和2SF。该实施例的第一和第二子场1SF和2SF具有相同的周期。为了方便，下面将示例性描述对于一场周期的用于驱动电连接到预定扫描线S1的某些像素电路的时序。
参考图7和8，对于一个水平周期的第一和第二子场1SF、2SF或者表示激活一行线(one row line)的时间的一场1F，可应用于根据本发明实施例的显示器的像素电路依次控制第一和第二发光器件EL1_R1、EL1_G1；EL1_B1、EL1_R2；EL1_G2、EL1_B2。
对于第一子场1SF，当具有低电平的扫描信号被发送至扫描线S1时，第二晶体管M2导通。这时，施加到数据线D1、D2、D3的第一数据电压被提供给在像素电路312、314和316中提供的第一晶体管M1的栅极。而且，用对应于第一数据电压的电压对电容器Cst充电。而且，第一晶体管M1根据在栅极和源极之间施加的电压而充当预定电流源。而且，当具有低电平的第一发射控制信号被发送至第一发射控制线E1a时，第三晶体管M31导通，因此，电流从第一晶体管M1提供至第一发光器件EL1_R1、EL1_B1、EL1_G2。这时，具有高电平的第二发射控制信号被发送至第二发射控制线E1b，因此第四晶体管M32截止，从而中断在第二发光器件EL1_G1、EL1_R2、EL1_B2中流动的电流。
对于第二子场2SF，当具有低电平的扫描信号被发送至扫描线S1时，第二晶体管M2导通。这时，施加到数据线D1、D2、D3的第二数据电压被提供给在像素电路312、314、316中提供的第一晶体管M1的栅极。而且，用对应于第二数据电压的电压对电容器Cst充电。而且，第一晶体管M1根据在栅极和源极之间施加的电压而充当预定电流源。而且，当具有低电平的第二发射控制信号被发送至第二发射控制线E1b时，第四晶体管M32导通，因此，电流从第一晶体管M1提供至第二发光器件EL1_G1、EL1_R2、EL1_B2。这时，具有高电平的第一发射控制信号被发送至第一发射控制线E1a，因此第三晶体管M31截止，从而中断在第一发光器件EL1_R1、EL1_B1、EL1_G2中流动的电流。
因此，在根据本发明实施例的帧存储器控制方法中，具有存储对应于一帧的数据的容量的存储器被提供在驱动器集成芯片(IC)中，并且用于顺序驱动型显示器。
图9图解说明了根据本发明另一实施例的发光显示器的配置。
参考图9，根据本发明另一实施例的显示器包括像素部分620、扫描驱动器630、数据驱动器640、控制器660、帧存储器670和电源680，从而在像素部分620上显示对应于输入数据的图像。
像素部分620包括在多条扫描线S1、S2、S3、...Sn与多条数据线D1、D2、D3、...Dm的交叉区域中形成的多个像素610。每个像素610由通过扫描线S1、S2、S3、...Sn发送的扫描信号激活，并且发出对应于通过数据线D1、D2、D3、...Dm发送的数据信号的光。
像素部分620包括多条发射控制线E1a、E1b、E2a、E2b、...、Ena、Enb，用于向每个像素610发送发射控制信号。这里，两条发射控制线E1a、E1b、E2a、E2b、...、Ena、Enb形成一对。或者，当由发射控制信号控制的晶体管沟道类型不同时，也就是，当分别一个晶体管是p沟道型晶体管而另一个晶体管是n沟道型晶体管时，可以单独(或者独立)使用发射控制线E1a、E1b、E2a、E2b、...、Ena、Enb。
扫描驱动器630响应从控制器660提供的控制信号而产生扫描信号，并且向扫描线S1至Sn依次提供相应的扫描信号。这里，控制信号包括时钟信号、复位信号和垂直同步信号等。
而且，扫描驱动器630响应从控制器660提供的控制信号而产生发射控制信号，并且将该第一和第二发射控制信号依次提供至像素610，该像素610依次连接到发射控制线E1a、E1b、E2a、E2b、...、Ena、Enb中的每一对。
数据驱动器640响应从控制器660提供的数据控制信号而通过转换视频数据来产生数据信号，并且经由多路分解器650向相应数据线D1至Dm依次提供数据信号。这里，控制信号包括时钟信号、复位信号、水平同步信号等。而且，该数据信号可以包括数据电压或数据电流。例如，当数据驱动器640具有48个通道输出时，多路分解器650可以将来自数据驱动器640的48个通道输入转换为176×3个通道输出，并且将它们提供至像素部分620的相应数据线D1、D2、D3、...、Dm。
同时，像素部分620、扫描驱动器630、和多路分解器650形成在相同的基底600上。
控制器660产生一个或多个控制信号，其包括诸如起始脉冲等的起始信号、时钟信号、复位信号、垂直控制信号、水平控制信号等。另外，控制器660控制扫描驱动器630、数据驱动器640和多路分解器650。而且，控制器从外部主机700接收视频数据，控制内部帧存储器670存储视频数据，从帧存储器670读出所存储的视频数据，并且向数据驱动器640发送所读出的视频数据。
更具体地，控制器660控制帧存储器依次存储对应于一帧的视频数据，并且在等于用于基本存储视频数据的周期T的T/2的时间点处或者之后，依次读出第一组视频数据，所述第一组视频数据包括从帧存储器670的第(2n-1)视频数据和第2n视频数据中选择出的一个视频数据，其中n是自然数。在读出第一组视频数据之后，控制器660依次读出第二组视频数据，所述第二组视频数据包括从帧存储器670的第(2n-1)视频数据和第2n视频数据中选择出的另一个视频数据。第一和第二读出的视频数据被依次发送至晶体管的栅极，以便依次驱动在顺序驱动型像素部分620的每个像素610中提供的两个发光器件。
在上面的实施例中，数据驱动器640和控制器650被形成在一个集成电路或驱动器IC 690中。在这一情况中，驱动器IC 690可被制造为附加到并电连接到基底600的带式载体封装(TCP)、柔性印刷电路(FPC)、或者带式自动粘结(TAB)上的芯片等。
帧存储器670具有对应于一帧的容量，并且被嵌在控制器660中。帧存储器670包括可写和可读静态随机存取存储器(SRAM)，其只要提供电源就能够维持数据位。或者，帧存储器670可以包括能够充当SRAM的各种其他适当的存储器。
电源680响应控制器670的控制信号，将预定电源分别提供给在基底600上形成的像素部分620、扫描驱动器630、多路分解器650、和包括数据驱动器640和控制器660的驱动器IC 690。
因此，在根据图9的实施例的显示器中，通过具有对应于一帧的容量的存储器来实现在驱动器IC 690的控制器660中提供的帧存储器670，因此与传统显示器相比，驱动器IC 690的尺寸和占用空间减少。因此，提高了设计包括驱动器IC 690的显示器的自由度，并且减少了制造成本。
在上面的实施例中，帧存储器控制方法可应用于使用双扫描方法、隔行扫描方法或者其他扫描方法的显示器，以及使用信号扫描方法或逐行扫描方法的显示器。
在上面的实施例中，像素电路是具有开关晶体管和驱动晶体管的电压编程型像素电路。或者，像素电路可以包括具有用于补偿驱动晶体管的阈值电压或者补偿电压降的晶体管、开关晶体管和驱动晶体管的电压编程型像素电路。而且，根据本发明实施例的像素电路可以包括用于提供数据电流作为数据信号的电流编程型像素电路和/或电压编程型像素电路。
在上面的实施例中，像素电路中提供的晶体管包括源极、漏极和栅极。或者，晶体管可以包括用作从源极和漏极中选择出的一个电极的第一电极、用作从源极和漏极中选择出的另一个电极的第二电极、以及栅极。换句话说，通过示例上述像素电路包括MOS晶体管，并还可以包括其他适当的晶体管以及MOS晶体管。例如，像素电路可以包括具有第一电极、第二电极、和第三电极的有源器件，因此从第二电极流向第三电极的电流被施加在第一和第二电极之间的电压控制。
在上面的实施例中，发光器件包括有机发光器件，但是可以包括形成发射层的无机发光器件。
在上面的实施例中，显示器中提供的扫描驱动器和数据驱动器可被直接放置在用像素部分形成的玻璃基底上。或者，扫描驱动器和数据驱动器可被包括对应于扫描线、数据线和晶体管的多个层的驱动电路代替，并且可被放置在用像素部分形成的基底上。而且，扫描驱动器和/或数据驱动器可通过柔性板上的芯片或薄膜上的芯片(COF)实现。而且，扫描驱动器和/或数据驱动器可通过附加到并电连接到基底的柔性印刷电路(FPC)。
如上所述，本发明允许最小化显示器的驱动芯片。特别是，本发明允许最小化各种顺序驱动型显示器的驱动芯片。
而且，显示器中提供的驱动器IC的存储器具有对应于一帧的容量，因此减少了驱动器IC的尺寸，从而减少了制造成本。
尽管已经结合某些示例性实施例描述了本发明，但是本领域的普通技术人员应当理解，本发明不限于所公开的实施例，相反，本发明往往覆盖在所附权利要求及其等效物的精神和范围内包含的各种修改。

Claims (20)

1. 一种驱动帧存储器的方法，所述方法包括：
在帧存储器中依次存储对应于一帧的视频数据；
在用于存储对应于一帧的视频数据的周期的半点处或者之后，读出第一组视频数据，所述第一组视频数据包括从存储在帧存储器中的奇数视频数据和偶数视频数据中选择出的一个视频数据；
在读出第一组视频数据之后，读出第二组视频数据，所述第二组视频数据包括从存储在帧存储器中的奇数视频数据和偶数视频数据中选择出的另一视频数据；和
将第一组视频数据和第二组视频数据发送至晶体管，以便依次驱动至少两个发光器件。
2. 如权利要求1所述的方法，其中所述依次存储视频数据包括在用于读出对应于第二组的视频数据的周期的起点处或之后、依次存储对应于下一帧的视频数据。
3. 如权利要求1所述的方法，其中所述依次存储视频数据包括用未存储视频数据的写伪周期依次存储视频数据。
4. 如权利要求3所述的方法，其中所述读出第一组视频数据和读出第二组数据是依次的并且包括分别用未读出视频数据的第一读伪周期和第二读伪周期来依次读出第一组视频数据和读出第二组视频数据。
5. 如权利要求4所述的方法，其中所述写伪周期等于第一和第二读伪周期之和。
6. 如权利要求1所述的方法，其中所述读出第一组视频数据或者读出第二组视频数据的速度是存储视频数据的两倍。
7. 如权利要求1所述的方法，其中第一组视频数据和第二组视频数据包括对应于一种颜色的信号。
8. 如权利要求1所述的方法，其中所述帧存储器具有用于存储对应于一帧的视频数据的容量。
9. 一种显示器，包括：
包括多个像素的像素部分，所述多个像素电连接到多条扫描线、多条发射控制线和多条数据线，至少一个像素包括适于依次驱动第一和第二发光器件的第一晶体管；
驱动器，适于将扫描信号、发射控制信号、和数据信号分别提供至至少一条扫描线、至少一条发射控制线和至少一条数据线；
帧存储器，适于存储视频数据；和
控制器，适于控制驱动器和帧存储器，
其中所述控制器在帧存储器中依次存储对应于一帧的视频数据，在用于存储对应于一帧的视频数据的周期的半点处，读出第一组视频数据，所述第一组视频数据包括从存储在帧存储器中的奇数视频数据和偶数视频数据中选择出的一个视频数据以及将读出的第一组视频数据发送至驱动器，并且在读出第一组视频数据之后，读出第二组视频数据，所述第二组视频数据包括从存储在帧存储器中的奇数视频数据和偶数视频数据中选择出的另一视频数据，以及将读出的第二组视频数据发送至驱动器。
10. 如权利要求9所述的显示器，其中对应于第一组视频数据的第一视频数据和对应于第二组视频数据的第二视频数据被发送至第一晶体管的栅极，以便依次驱动第一和第二发光器件。
11. 如权利要求10所述的显示器，其中至少一个像素包括：
第一和第二发光器件；
第二晶体管，适于响应扫描信号而将第一和第二视频数据依次发送至第一晶体管的栅极；
电容器，适于交替地响应对应于第一视频数据的第一电压和对应于第二视频数据的第二电压而维持在第一晶体管的栅极与源极之间施加的电压；
所述第一晶体管适于分别将基于第一电压和第二电压的电流依次提供给第一发光器件和第二发光器件；
第三晶体管，适于对于一帧的第一周期、响应第一发射控制信号而限制从第一晶体管流入第一发光器件的电流；和
第四晶体管，适于对于一帧的第二周期、响应第二发射控制信号而限制从第一晶体管流入第二发光器件的电流。
12. 如权利要求9所述的显示器，其中在用于读出对应于第二组的视频数据的周期的起点处或之后，所述控制器依次存储对应于下一帧的视频数据。
13. 如权利要求9所述的显示器，其中所述控制器用未存储视频数据的写伪周期依次存储视频数据。
14. 如权利要求13所述的显示器，其中所述控制器分别用未读出视频数据的第一读伪周期和第二读伪周期来依次读出第一组视频数据和第二组视频数据。
15. 如权利要求14所述的显示器，其中所述写伪周期等于第一和第二读伪周期之和。
16. 如权利要求9所述的显示器，其中所述控制器读出第一组视频数据或第二组视频数据的速度是控制器存储视频数据的两倍。
17. 如权利要求9所述的显示器，其中所述帧存储器具有适于存储对应于一帧的视频数据的容量。
18. 如权利要求9所述的显示器，其中所述驱动器包括适于向像素部分提供扫描信号的扫描驱动器和用于向像素部分提供数据信号的数据驱动器。
19. 如权利要求9所述的显示器，其中至少一个像素包括用有机发光层形成的有机发光二极管和适于控制有机发光器件的像素电路。
20. 如权利要求9所述的显示器，其中所述控制器分别用未读出视频数据的第一读伪周期和第二读伪周期来读出第一组视频数据和第二组视频数据。
CNB200510099616XA 2004-08-30 2005-08-30 帧存储器驱动方法和使用该方法的显示器 Active CN100424750C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040068402A KR100624311B1 (ko) 2004-08-30 2004-08-30 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치
KR68402/04 2004-08-30

Publications (2)

Publication Number Publication Date
CN1744194A CN1744194A (zh) 2006-03-08
CN100424750C true CN100424750C (zh) 2008-10-08

Family

ID=36139536

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510099616XA Active CN100424750C (zh) 2004-08-30 2005-08-30 帧存储器驱动方法和使用该方法的显示器

Country Status (6)

Country Link
US (1) US20060044233A1 (zh)
EP (1) EP1630784B1 (zh)
JP (1) JP2006072311A (zh)
KR (1) KR100624311B1 (zh)
CN (1) CN100424750C (zh)
DE (1) DE602005011374D1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
ATE517500T1 (de) 2003-06-02 2011-08-15 Qualcomm Inc Erzeugung und umsetzung eines signalprotokolls und schnittstelle für höhere datenraten
RU2006107561A (ru) 2003-08-13 2007-09-20 Квэлкомм Инкорпорейтед (US) Сигнальный интерфейс для высоких скоростей передачи данных
CN101764804A (zh) 2003-09-10 2010-06-30 高通股份有限公司 高数据速率接口
CA2542649A1 (en) 2003-10-15 2005-04-28 Qualcomm Incorporated High data rate interface
WO2005043862A1 (en) 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
WO2005048562A1 (en) 2003-11-12 2005-05-26 Qualcomm Incorporated High data rate interface with improved link control
EP1690404A1 (en) 2003-11-25 2006-08-16 QUALCOMM Incorporated High data rate interface with improved link synchronization
KR100906319B1 (ko) 2003-12-08 2009-07-06 퀄컴 인코포레이티드 링크 동기화를 갖는 고 데이터 레이트 인터페이스
US8669988B2 (en) 2004-03-10 2014-03-11 Qualcomm Incorporated High data rate interface apparatus and method
JP4519903B2 (ja) 2004-03-17 2010-08-04 クゥアルコム・インコーポレイテッド 高速データレートインタフェース装置及び方法
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
MXPA06014097A (es) 2004-06-04 2007-03-07 Qualcomm Inc Metodo y aparato de interfaz de datos de alta velocidad.
KR100582402B1 (ko) * 2004-09-10 2006-05-22 매그나칩 반도체 유한회사 패널에서 플리커 프리 디스플레이를 지원하는 메모리읽기/쓰기 타이밍 제어방법 및 그 방법을 이용한 ｔｄｃ패널 구동장치
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
CN101449255B (zh) 2004-11-24 2011-08-31 高通股份有限公司 用于更新缓冲器的方法和系统
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
KR100784014B1 (ko) * 2006-04-17 2007-12-07 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 구동방법
TWI360796B (en) 2007-01-15 2012-03-21 Au Optronics Corp Driver and method for driving display panel and re
JP5630210B2 (ja) * 2010-10-25 2014-11-26 セイコーエプソン株式会社 画素回路の駆動方法、電気光学装置および電子機器
WO2013129216A1 (ja) * 2012-02-28 2013-09-06 シャープ株式会社 表示装置およびその駆動方法
JP2013231918A (ja) * 2012-05-01 2013-11-14 Samsung R&D Institute Japan Co Ltd フレームメモリの制御回路、表示装置及びフレームメモリの制御方法
KR20150112620A (ko) * 2014-03-28 2015-10-07 삼성전자주식회사 디스플레이 장치, 디스플레이 시스템 및 그 제어 방법
CN110503928B (zh) * 2018-05-18 2021-09-07 晶典有限公司 为具有可配置多电极像素的光调制底板产生五点形视频流

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861879A (en) * 1995-09-29 1999-01-19 Sanyo Electric Co., Ltd. Video signal processing device for writing and reading a video signal with respect to a memory according to different clocks, while preventing a write/read address pass-by in the memory
US6229516B1 (en) * 1995-12-30 2001-05-08 Samsung Electronics Co., Ltd. Display a driving circuit and a driving method thereof
CN1334551A (zh) * 2000-07-14 2002-02-06 株式会社半导体能源研究所 半导体显示装置和半导体显示装置的驱动方法
CN1394326A (zh) * 2000-10-26 2003-01-29 松下电器产业株式会社 图像显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393444A (en) * 1980-11-06 1983-07-12 Rca Corporation Memory addressing circuit for converting sequential input data to interleaved output data sequence using multiple memories
US4956709A (en) * 1988-03-11 1990-09-11 Pbs Enterprises, Inc. Forward error correction of data transmitted via television signals
JPH01310390A (ja) * 1988-06-09 1989-12-14 Oki Electric Ind Co Ltd フレーム・メモリ制御方式
JP2761128B2 (ja) * 1990-10-31 1998-06-04 富士通株式会社 液晶表示装置
JP2977104B2 (ja) * 1991-07-26 1999-11-10 ソニー株式会社 動画像データエンコード方法および装置、並びに動画像データデコード方法および装置
US5900857A (en) * 1995-05-17 1999-05-04 Asahi Glass Company Ltd. Method of driving a liquid crystal display device and a driving circuit for the liquid crystal display device
US6353435B2 (en) * 1997-04-15 2002-03-05 Hitachi, Ltd Liquid crystal display control apparatus and liquid crystal display apparatus
US6239779B1 (en) * 1998-03-06 2001-05-29 Victor Company Of Japan, Ltd. Active matrix type liquid crystal display apparatus used for a video display system
JP3475081B2 (ja) * 1998-06-03 2003-12-08 三洋電機株式会社 立体映像再生方法
US6380945B1 (en) * 1998-11-09 2002-04-30 Broadcom Corporation Graphics display system with color look-up table loading mechanism
US6618031B1 (en) * 1999-02-26 2003-09-09 Three-Five Systems, Inc. Method and apparatus for independent control of brightness and color balance in display and illumination systems
JP3620490B2 (ja) * 2000-11-22 2005-02-16 ソニー株式会社 アクティブマトリクス型表示装置
JP2003280600A (ja) * 2002-03-20 2003-10-02 Hitachi Ltd 表示装置およびその駆動方法
JP2003330422A (ja) * 2002-05-17 2003-11-19 Hitachi Ltd 画像表示装置
US6919902B2 (en) * 2002-06-03 2005-07-19 Seiko Epson Corporation Method and apparatus for fetching pixel data from memory
JP2004093717A (ja) * 2002-08-30 2004-03-25 Hitachi Ltd 液晶表示装置
JP4451057B2 (ja) * 2002-12-27 2010-04-14 シャープ株式会社 表示装置の駆動方法、表示装置、および、そのプログラム
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
KR100582204B1 (ko) * 2003-12-30 2006-05-23 엘지.필립스 엘시디 주식회사 액정표시소자의 메모리 구동방법 및 장치
KR100582402B1 (ko) * 2004-09-10 2006-05-22 매그나칩 반도체 유한회사 패널에서 플리커 프리 디스플레이를 지원하는 메모리읽기/쓰기 타이밍 제어방법 및 그 방법을 이용한 ｔｄｃ패널 구동장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861879A (en) * 1995-09-29 1999-01-19 Sanyo Electric Co., Ltd. Video signal processing device for writing and reading a video signal with respect to a memory according to different clocks, while preventing a write/read address pass-by in the memory
US6229516B1 (en) * 1995-12-30 2001-05-08 Samsung Electronics Co., Ltd. Display a driving circuit and a driving method thereof
CN1334551A (zh) * 2000-07-14 2002-02-06 株式会社半导体能源研究所 半导体显示装置和半导体显示装置的驱动方法
CN1394326A (zh) * 2000-10-26 2003-01-29 松下电器产业株式会社 图像显示装置

Also Published As

Publication number Publication date
CN1744194A (zh) 2006-03-08
EP1630784B1 (en) 2008-12-03
DE602005011374D1 (de) 2009-01-15
EP1630784A1 (en) 2006-03-01
KR100624311B1 (ko) 2006-09-19
KR20060019754A (ko) 2006-03-06
JP2006072311A (ja) 2006-03-16
US20060044233A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
CN100424750C (zh) 帧存储器驱动方法和使用该方法的显示器
US11100843B2 (en) Display device having a plurality of display areas
CN100388341C (zh) 用于管理发光显示器的显示存储器数据的方法和发光显示设备
US9959801B2 (en) Display device and method for driving same with light-emission enable signal switching unit
JP4494214B2 (ja) 表示装置、電子機器
CN100416635C (zh) 信号线驱动电路、发光装置及其驱动方法
CN103295524B (zh) 像素电路及其驱动方法
US10796642B2 (en) Display device
TWI517122B (zh) 顯示面板、顯示裝置及電子系統
US20040036664A1 (en) Electronic device, method of driving electronic device, and electronic apparatus
JPWO2003027997A1 (ja) 表示装置及びその駆動方法
CN110706653A (zh) 驱动电路、显示面板、驱动方法及显示装置
CN110288950B (zh) 像素阵列、阵列基板及显示装置
CN101707044B (zh) 发光器件及其驱动方法
CN105206224B (zh) 一种具有反馈通道的显示系统
JP5903421B2 (ja) 表示装置
US20240096288A1 (en) Display substrate and driving method therefor, and display apparatus
KR20180113671A (ko) 표시 장치 및 그의 구동 방법
KR20240027171A (ko) 표시 장치
KR20220074700A (ko) 게이트 구동 회로 및 이를 이용한 전계발광 표시장치
JP2012014182A (ja) 表示装置
JP2010156839A (ja) 表示装置及び駆動方法
JP2010008907A (ja) アクティブマトリックス型表示装置及びその駆動方法
JP2008003623A (ja) 表示装置
JP2008102213A (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.