KR20060007804A - 플래시 메모리 소자의 드레인 콘택 형성 방법 - Google Patents

플래시 메모리 소자의 드레인 콘택 형성 방법 Download PDF

Info

Publication number
KR20060007804A
KR20060007804A KR1020040057186A KR20040057186A KR20060007804A KR 20060007804 A KR20060007804 A KR 20060007804A KR 1020040057186 A KR1020040057186 A KR 1020040057186A KR 20040057186 A KR20040057186 A KR 20040057186A KR 20060007804 A KR20060007804 A KR 20060007804A
Authority
KR
South Korea
Prior art keywords
contact
cleaning
loss
gas
layer
Prior art date
Application number
KR1020040057186A
Other languages
English (en)
Inventor
이재중
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057186A priority Critical patent/KR20060007804A/ko
Publication of KR20060007804A publication Critical patent/KR20060007804A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 플래시 메모리 소자의 드레인 콘택 형성 방법에 관한 것으로, 소자 격리막의 식각 방지를 위한 식각 방지막이 노출되는 시점까지 드레인 콘택 식각 공정을 실시하여 콘택홀을 형성하고, 포토레지스트 패턴 제거 및 BOE 세정 공정을 실시하고, 세정 손실 방지막을 형성한 후에 콘택홀 저면의 세정 손실 방지막 및 식각 방지막을 전면 식각 공정으로 제거하여 콘택홀을 완성하므로, 콘택홀 저면의 반도체 기판의 손실이 계단 형태로 형성되지 않아 첨점에 의한 스트레스 집중을 방지할 수 있고, 또한 반도체 기판의 리세스된 측면에 세정 손실 방지막이 남아 있지 않아 콘택 플러그와의 콘택 면적의 증가로 콘택 저항을 낮출 수 있어, 소자의 수율 및 제품 특성을 향상시킬 수 있다.
플래시 메모리, 드레인 콘택, 세정 손실, 콘택 저항

Description

플래시 메모리 소자의 드레인 콘택 형성 방법{Method of forming drain contact in flash memory device}
도 1은 종래 기술에 다른 플래시 메모리 소자의 드레인 콘택 형성 방법을 설명하기 위한 소자의 단면도; 및
도 2a 내지 도 2f는 본 발명의 실시예에 따른 플래시 메모리 소자의 드레인 콘택 형성 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
21: 반도체 기판 22: 소자 격리막
23: 식각 방지막 24: 층간 절연막
25: 난반사 방지막 26: 포토레지스트 패턴
27: 콘택홀 28: 세정 손실 방지막
29: 콘택 플러그
본 발명은 플래시 메모리 소자의 드레인 콘택 형성 방법에 관한 것으로, 특히 드레인 콘택홀 형성 후에 세정 공정에 의한 층간 절연막의 손실을 방지하는 세정 손실 방지막을 적용하는 구조에서 콘택홀 저면의 첨점 제거 및 콘택 면적을 확보할 수 있는 플래시 메모리 소자의 드레인 콘택 형성 방법에 관한 것이다.
일반적으로, 플래시 메모리 소자에서 드레인 콘택 형성시 플러그 물질 증착 전 BOE(Buffered Oxide Etchant) 용액을 사용한 과도한 세정 공정으로 층간 절연막이 손실되어 드레인 콘택홀들 사이의 간격이 좁아져 단락이 발생되거나 콘택 플러그들 사이에 상호 간섭이 발생하여 소자의 오동작의 원인이 되었다. 이를 해결하기 위하여 BOE 세정 공정시 층간 절연막의 손실을 방지하기 위하여 콘택홀 형성 후에 얇은 두께의 세정 손실 방지막을 형성하고, 전면 식각 공정으로 콘택홀 저면을 개방(open)하여 콘택홀을 완성하였다.
도 1은 세정 손실 방지막이 적용되는 종래 기술에 다른 플래시 메모리 소자의 드레인 콘택 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1을 참조하면, 반도체 기판(11)에 소자 격리막들(12)을 형성하여 액티브 영역을 정의(define)하고, 소자 격리막들(12)을 포함한 반도체 기판(11) 상에 소자 격리막(12)의 식각 방지를 위한 식각 방지막(13)을 형성하고, 식각 방지막(13) 상에 층간 절연막(14)을 형성한다. 드레인 콘택 식각 공정으로 층간 절연막(14) 및 식각 방지막(13)을 식각하고 BOE 세정 공정을 실시하여 다수의 드레인 콘택홀을 형 성한다. 이때 콘택홀 저면에 노출되는 반도체 기판(11)은 1차 식각 손실을 당하게 된다. 콘택홀들을 포함한 층간 절연막(14)의 표면을 따라 세정 손실 방지막(15)을 증착한 후, 전면 식각 공정으로 콘택홀 저면의 세정 손실 방지막(15)을 제거하고 BOE 세정 공정을 실시하는데, 이때 반도체 기판(11)은 2차 식각 손실을 당하게 된다. 이에 따라 콘택홀 저면 부분을 확대 도시한 도면에 나타나듯이 반도체 기판(11)의 손실 부분이 계단 형태로 형성된다. 이후, 콘택홀 내에 콘택 플러그 물질을 채워 콘택 플러그(16)를 형성한다.
상기한 바와 같이, 종래 기술에 따르면 반도체 기판(11)의 손실이 계단 형태로 형성되어 소자 동작시 첨점 부분에 스트레스가 집중되어 전하 손실의 원인이 된다. 또한, 반도체 기판(11)의 리세스된 측면에 세정 손실 방지막(15)이 남아 있어 콘택 플러그(16)와의 콘택 면적의 감소로 콘택 저항을 증가시키는 원인이 된다.
따라서, 본 발명은 드레인 콘택홀 형성 후에 세정 공정에 의한 층간 절연막의 손실을 방지하는 세정 손실 방지막을 적용하는 구조에서 콘택홀 저면의 첨점 제거 및 콘택 면적을 확보하여, 소자의 수율 및 제품 특성을 향상시킬 수 있는 플래시 메모리 소자의 드레인 콘택 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 측면에 따른 플래시 메모리 소자의 드레인 콘택 형성 방법은 소자 격리막들을 포함한 반도체 기판 상에 식각 방지막 및 층간 절연막을 형성하는 단계; 드레인 콘택 식각 공정으로 상기 층간 절연막을 식각하고, 제 1 세정 공정을 실시하여 콘택홀들을 형성하는 단계; 상기 콘택홀들을 포함한 상기 층간 절연막의 표면을 따라 세정 손실 방지막을 형성하는 단계; 전면 식각 공정으로 상기 콘택홀 저면의 세정 손실 방지막 및 상기 식각 방지막을 제거하고, 제 2 세정 공정을 실시하여 상기 세정 손실 방지막이 측면을 이루는 콘택홀들을 완성하는 단계; 및 상기 콘택홀들 내에 콘택 플러그를 형성하는 단계를 포함한다.
상기에서, 상기 식각 방지막은 질화물을 200 Å 내지 700 Å의 두께로 증착하여 형성한다.
상기 드레인 콘택 식각 공정은 상기 식각 방지막의 상단이 노출되는 시점까지 실시한다.
상기 드레인 콘택 식각 공정은 500 W 내지 3000 W의 소오스 파워와 500 W 내지 3000 W의 바이어스 파워를 사용하며 C5F8 가스 또는 C4F6 가스에 O2 가스 및 Ar 가스의 혼합 플라즈마를 사용하여 실시한다.
상기 제 1 및 제 2 세정 공정은 BOE 용액을 사용한다.
상기 세정 손실 방지막은 질화물이나 옥시나이트라이드를 50 Å 내지 100 Å의 두께로 증착하여 형성한다.
상기 전면 식각 공정은 500 W 내지 3000 W의 소오스 파워와 100 W 내지 3000 W의 바이어스 파워를 사용하며 CHF3 가스 또는 CH2F2 가스에 O2 가스 및 Ar 가스의 혼합 플라즈마를 사용하여 실시하되, 상기 콘택홀 저면에 노출되는 상기 반도체 기판의 손실이 700 Å 이하가 되도록 한다.
상기 제 2 세정 공정은 상기 세정 손실 방지막이 적어도 20 Å 이상 남아 있도록 실시한다.
상기 콘택 플러그는 상기 콘택홀들이 매립되도록 폴리실리콘이나 텅스텐을 증착한 후, 상기 층간 절연막이 노출되도록 화학적 기계적 연마 공정이나 에치-백 공정을 실시하여 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있으며, 도면 상에서 동일 부호는 동일 요소를 지칭한다.
도 2a 내지 도 2f는 세정 손실 방지막이 적용되는 본 발명의 실시예에 따른 플래시 메모리 소자의 드레인 콘택 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(21)에 소자 격리막들(22)을 형성하여 액티브 영역을 정의(define)하고, 소자 격리막들(22)을 포함한 반도체 기판(21) 상에 소자 격리막(22)의 식각 방지를 위한 식각 방지막(23)을 형성하고, 식각 방지막(23) 상에 층간 절연막(24) 및 난반사 방지막(25)을 형성한다. 드레인 콘택 포토레지스트 도포 공정, 노광 공정 및 현상 공정으로 난반사 방지막(25) 상에 포토레지스트 패턴(26)을 형성한다.
상기에서, 식각 방지막(23)은 질화물을 200 Å 내지 700 Å의 두께로 증착하여 형성한다.
도 2b를 참조하면, 포토레지스트 패턴(26)을 식각 마스크로 한 드레인 콘택 식각 공정으로 층간 절연막(24)을 식각하여 콘택홀들(27)을 형성한다.
상기에서, 드레인 콘택 식각 공정은 식각 방지막(23)이 노출되도록 500 W 내지 3000 W의 소오스 파워와 500 W 내지 3000 W의 바이어스 파워를 사용하며 C5F8 가스 또는 C4F6 가스에 O2 가스 및 Ar 가스의 혼합 플라즈마를 사용하여 식각 방지막(23)에 대한 식각 선택비가 18 : 1 이상이 되도록 실시한다.
도 2c를 참조하면, 포토레지스트 패턴(26)을 제거하고, BOE 용액을 사용한 제 1 세정 공정을 실시한다.
도 2d를 참조하면, 제 1 세정 공정시 층간 절연막(24)의 식각 손실을 보상하면서 후속 제 2 세정 공정시 층간 절연막(24)의 추가 식각 손실을 방지하기 위하여, 콘택홀들(27)을 포함한 층간 절연막(24)의 표면을 따라 세정 손실 방지막(28) 을 형성한다.
상기에서, 세정 손실 방지막(28)은 질화물이나 옥시나이트라이드를 50 Å 내지 100 Å의 두께로 증착하여 형성한다.
제 2e를 참조하면, 전면 식각 공정으로 콘택홀(27) 저면의 세정 손실 방지막(28) 및 식각 방지막(23)을 제거하고, BOE 용액을 사용한 제 2 세정 공정을 실시하여 세정 손실 방지막(28)이 측면을 이루는 콘택홀들(27)을 완성한다.
상기에서, 전면 식각 공정은 500 W 내지 3000 W의 소오스 파워와 100 W 내지 3000 W의 바이어스 파워를 사용하며 CHF3 가스 또는 CH2F2 가스에 O2 가스 및 Ar 가스의 혼합 플라즈마를 사용하여 실시하되, 콘택홀(27) 저면에 노출되는 반도체 기판(21)의 손실이 700 Å 이하가 되도록 한다. BOE 용액을 사용한 제 2 세정 공정은 세정 손실 방지막(28)이 적어도 20 Å 이상 남아 있도록 실시하여 층간 절연막(24)의 식각 손실로 인한 콘택홀들(27) 사이의 간격이 좁아지는 것을 방지한다.
도 2f를 참조하면, 콘택홀들(27)이 매립되도록 폴리실리콘이나 텅스텐과 같은 드레인 플러그 물질을 증착한 후, 층간 절연막(24)이 노출되도록 화학적 기계적 연마(CMP) 공정이나 에치-백(etch back) 공정을 실시하여 콘택홀들(27) 각각에 콘택 플러그(29)를 형성한다.
본 발명의 실시예에 따라 형성된 드레인 콘택은 도 2f의 콘택홀(27) 저면 부분을 확대 도시한 도면에 나타나듯이 반도체 기판(21)의 손실 부분이 수직 형태이고, 또한 반도체 기판(21)의 리세스된 측면에 세정 손실 방지막(28)이 남아 있지 않다.
상술한 바와 같이, 본 발명은 소자 격리막의 식각 방지를 위한 식각 방지막이 노출되는 시점까지 드레인 콘택 식각 공정을 실시하여 콘택홀을 형성하고, 포토레지스트 패턴 제거 및 BOE 세정 공정을 실시하고, 세정 손실 방지막을 형성한 후에 콘택홀 저면의 세정 손실 방지막 및 식각 방지막을 전면 식각 공정으로 제거하여 콘택홀을 완성하므로, 콘택홀 저면의 반도체 기판의 손실이 계단 형태로 형성되지 않아 첨점에 의한 스트레스 집중을 방지할 수 있고, 또한 반도체 기판의 리세스된 측면에 세정 손실 방지막이 남아 있지 않아 콘택 플러그와의 콘택 면적의 증가로 콘택 저항을 낮출 수 있어, 소자의 수율 및 제품 특성을 향상시킬 수 있다.

Claims (9)

  1. 소자 격리막들을 포함한 반도체 기판 상에 식각 방지막 및 층간 절연막을 형성하는 단계;
    드레인 콘택 식각 공정으로 상기 층간 절연막을 식각하고, 제 1 세정 공정을 실시하여 콘택홀들을 형성하는 단계;
    상기 콘택홀들을 포함한 상기 층간 절연막의 표면을 따라 세정 손실 방지막을 형성하는 단계;
    전면 식각 공정으로 상기 콘택홀 저면의 세정 손실 방지막 및 상기 식각 방지막을 제거하고, 제 2 세정 공정을 실시하여 상기 세정 손실 방지막이 측면을 이루는 콘택홀들을 완성하는 단계; 및
    상기 콘택홀들 내에 콘택 플러그를 형성하는 단계를 포함하는 플래시 메모리 소자의 드레인 콘택 형성 방법.
  2. 제 1 항에 있어서, 상기 식각 방지막은 질화물을 200 Å 내지 700 Å의 두께로 증착하여 형성하는 플래시 메모리 소자의 드레인 콘택 형성 방법.
  3. 제 1 항에 있어서, 상기 드레인 콘택 식각 공정은 상기 식각 방지막의 상단 이 노출되는 시점까지 실시하는 플래시 메모리 소자의 드레인 콘택 형성 방법.
  4. 제 1 항에 있어서, 상기 드레인 콘택 식각 공정은 500 W 내지 3000 W의 소오스 파워와 500 W 내지 3000 W의 바이어스 파워를 사용하며 C5F8 가스 또는 C4 F6 가스에 O2 가스 및 Ar 가스의 혼합 플라즈마를 사용하여 실시하는 플래시 메모리 소자의 드레인 콘택 형성 방법.
  5. 제 1 항에 있어서, 상기 제 1 및 제 2 세정 공정은 BOE 용액을 사용하는 플래시 메모리 소자의 드레인 콘택 형성 방법.
  6. 제 1 항에 있어서, 상기 세정 손실 방지막은 질화물이나 옥시나이트라이드를 50 Å 내지 100 Å의 두께로 증착하여 형성하는 플래시 메모리 소자의 드레인 콘택 형성 방법.
  7. 제 1 항에 있어서, 상기 전면 식각 공정은 500 W 내지 3000 W의 소오스 파워 와 100 W 내지 3000 W의 바이어스 파워를 사용하며 CHF3 가스 또는 CH2F2 가스에 O2 가스 및 Ar 가스의 혼합 플라즈마를 사용하여 실시하되, 상기 콘택홀 저면에 노출되는 상기 반도체 기판의 손실이 700 Å 이하가 되도록 하는 플래시 메모리 소자의 드레인 콘택 형성 방법.
  8. 제 1 항 또는 제 5 항에 있어서, 상기 제 2 세정 공정은 상기 세정 손실 방지막이 적어도 20 Å 이상 남아 있도록 실시하는 플래시 메모리 소자의 드레인 콘택 형성 방법.
  9. 제 1 항에 있어서, 상기 콘택 플러그는 상기 콘택홀들이 매립되도록 폴리실리콘이나 텅스텐을 증착한 후, 상기 층간 절연막이 노출되도록 화학적 기계적 연마 공정이나 에치-백 공정을 실시하여 형성하는 플래시 메모리 소자의 드레인 콘택 형성 방법.
KR1020040057186A 2004-07-22 2004-07-22 플래시 메모리 소자의 드레인 콘택 형성 방법 KR20060007804A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057186A KR20060007804A (ko) 2004-07-22 2004-07-22 플래시 메모리 소자의 드레인 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057186A KR20060007804A (ko) 2004-07-22 2004-07-22 플래시 메모리 소자의 드레인 콘택 형성 방법

Publications (1)

Publication Number Publication Date
KR20060007804A true KR20060007804A (ko) 2006-01-26

Family

ID=37118987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057186A KR20060007804A (ko) 2004-07-22 2004-07-22 플래시 메모리 소자의 드레인 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR20060007804A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768456A (zh) * 2017-11-16 2021-05-07 长江存储科技有限责任公司 三维存储器及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768456A (zh) * 2017-11-16 2021-05-07 长江存储科技有限责任公司 三维存储器及其形成方法

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US7396738B1 (en) Method of forming isolation structure of flash memory device
KR100616499B1 (ko) 반도체소자 제조 방법
KR20060007804A (ko) 플래시 메모리 소자의 드레인 콘택 형성 방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100734083B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100681207B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100317327B1 (ko) 반도체 소자의 제조방법
KR100807114B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100796515B1 (ko) 반도체 소자 형성방법
KR20080002487A (ko) 반도체 소자의 랜딩 플러그 형성방법
KR101073123B1 (ko) 반도체소자 제조 방법
US7199013B2 (en) Semiconductor device and method for fabricating the same
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100611779B1 (ko) 반도체소자의 제조 방법
KR100920000B1 (ko) 반도체 소자의 컨택 형성 방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법
KR20050011487A (ko) 반도체 소자의 소자분리막 형성방법
KR20110075206A (ko) 반도체 소자 및 그의 형성 방법
KR20070055880A (ko) 반도체 소자 제조방법
KR20070036979A (ko) 반도체 소자의 랜딩플러그 형성방법
KR20020046681A (ko) 반도체 소자의 콘택홀 형성방법
KR20050009644A (ko) 반도체 소자의 제조 방법
KR20010065187A (ko) 반도체 소자의 패턴 단차 완화 방법
KR20050064251A (ko) 반도체 소자의 타원형 스토리지노드 콘택 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid