KR20050113458A - 반도체 소자의 콘택홀 형성방법 - Google Patents
반도체 소자의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR20050113458A KR20050113458A KR1020040038644A KR20040038644A KR20050113458A KR 20050113458 A KR20050113458 A KR 20050113458A KR 1020040038644 A KR1020040038644 A KR 1020040038644A KR 20040038644 A KR20040038644 A KR 20040038644A KR 20050113458 A KR20050113458 A KR 20050113458A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- semiconductor device
- wiring
- present
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 239000011800 void material Substances 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000005137 deposition process Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 본 발명은 배선 간에 절연 및 평탄화용으로 사용되고 있는 절연막 증착공정시 발생되는 보이드(void)를 수직방향으로 길게 형성한 후 배선 라인을 형성하기 위한 콘택홀(contact hole)을 우선적으로 건식식각방식으로 상기 보이드의 중간 지점까지만 형성하고, 이후 습식식각공정으로 최종적으로 콘택홀을 형성한다. 따라서, 본 발명은 배선 라인의 패턴 균일성을 확보하면서 반도체 기판의 표면의 손상을 최소화할 수 있다. 더 나아가, 초미세 배선을 구현하면서 보이드에 의한 전기적 특성의 저하를 방지할 수 있다.
Description
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 초미세 배선을 구현하면서 보이드(void)에 의한 전기적 특성의 저하를 방지할 수 있는 반도체 소자의 콘택홀 형성방법에 관한 것이다.
반도체 소자에서 신호전달을 위한 배선으로 폴리(poly)와 금속(metal)이 사용되고 있다. 이중 폴리를 이용한 배선은 소정 반도체 구조물층이 형성된 반도체 기판 상에 폴리를 증착하고, 배선 패턴을 갖는 식각 마스크를 이용한 식각공정을 실시하여 형성한다. 이 경우에 그 최소 배선폭은 0.13㎛(DUV, Deep Ultraviolet 사용시) 한계를 넘지 못하고 있다. 또한, 식각공정은 선폭이 작아짐에 따라 균일한 배선 식각의 한계를 가지게 된다. 더우기, 도 5에 도시된 바와 같이, 선폭 감소에 따라 배선(2) 간의 간격이 좁아져 배선 절연막(3) 증착시 대략 동심원 형태의 보이드(void, 4)가 형성된다. 이러한 보이드(4)는 후속 콘택홀(contact hole) 형성시 완전히 제거되지 않고 잔류되는 경우 인접한 금속 배선 간에 전기적 접촉이 발생하여 전기적 특성을 저하시키는 문제를 야기한다. 그리고, 이러한 보이드(4)는 후속 콘택홀 형성을 위한 식각공정시 반도체 기판(1)의 표면을 손상시키는 원인이 되기도 한다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 초미세 배선을 구현하면서 보이드(void)에 의한 전기적 특성의 저하를 방지할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 구현하기 위한 본 발명의 일측면에 따르면, 반도체 기판 상에 다수의 배선을 형성하는 단계와, 상기 배선이 형성된 전체 구조 상부에 증착하되, 바이어스 파워를 제어하여 인접한 상기 배선 사이에 수직방향으로 길게 보이드가 형성되도록 절연막을 증착하는 단계와, 건식식각방식으로 상기 보이드의 중간 지점까지 제1 콘택홀을 형성하는 단계와, 상기 제1 콘택홀이 형성된 영역에 습식식각방식으로 상기 반도체 기판의 일부가 노출되도록 제2 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위하여 도시된 단면도들이다. 그리고, 이하에서 설명되는 참조부호들 중 서로 동일한 참조부호는 동일한 기능을 수행하는 동일한 구성요소를 나타낸다.
도 1을 참조하면, 반도체 기판(11)이 제공된다. 반도체 기판(11) 상에는 반도체 소자를 구성하는 다양한 반도체 구조물층들(미도시)이 형성될 수도 있다. 반도체 기판(11) 상에는 폴리 실리콘 또는 금속물질이 증착된다. 여기서, 폴리 실리콘막은 LPCVD(Low Pressure Chemical Vapor Deposition) 방식 또는 APCVD(Atmosphere Pressure CVD) 방식으로 증착할 수 있다. 그리고, 이 들을 포토리소그래피(photolithography) 공정을 이용한 식각공정을 통해 패터닝하여 신호 전달용 배선(12)을 형성한다. 여기서, 배선(12)은 워드라인(word line) 또는 비트라인(bit line)일 수 있다.
도 2를 참조하면, 배선(12)이 형성된 전체 구조 상부에 절연막(13)을 증착한다. 여기서, 절연막(13)은 갭 필링(gap filling) 특성이 낮은 물질로 형성할 수 있다. 예컨대, 절연막(13)으로는 BPSG(Boron Phosphorus Silicate Glass)막, SOG(Spin On Glass)막, PE-TEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)막, HDP(High Density Plasma) 산화막 및 USG(Un-doped Silicate Glass)막 등을 사용할 수 있다.
한편, 절연막(13) 증착시 절연막(13) 내에 수직방향으로 길게 늘어진 보이드(14)를 형성하기 위해서는 DSR(Deposion Sputter Ratio)를 높게가져가는 것이 바람직하다. DSR는 바이어스 파워(bias power)에 많은 영향을 받게 된다. 즉, DSR은 바이어스 파워에 반비례하게 된다. 다시 말하면, 바이어스 파워를 낮추면 그 만큼 DSR은 높아지게 된다. 예컨대, 본 발명의 바람직한 실시예에서는 보이드(14)를 수직 방향으로 길게 형성하기 위하여 바이어스 파워를 100W 내지 1000W 정도로 설정한다.
이처럼, 보이드(14)를 수직방향으로 길게 가져가는 이유는 동심원의 보이드(도 5의 '4'참조)에 비해 콘택홀 형성공정을 쉽게 가져갈 수 있기 때문이다. 즉, 동심원 형태로 보이드가 형성되는 경우 인접한 배선과 중첩되어 형성되는 경우가 빈번하며, 이 경우 콘택홀 형성공정시 이러한 동심원 보이드를 모두 제거하기가 어렵다. 이에 반면, 본 발명의 바람직한 실시예에서와 같이 인위적으로 보이드(14)를 수직방향으로 길게 형성함으로써 콘택홀 형성공정시 보이드(14)를 간편하게 모두 제거할 수 있다.
도 3을 참조하면, 보이드(14)가 형성된 전체 구조 상부에 대하여 건식식각(dry etch)공정을 실시하여 제1 콘택홀(15)을 형성한다. 제1 콘택홀(15)은 배선(12) 사이의 절연막(13)에 형성되며, 저부가 대략 보이드(14)의 중간 지점까지만 신장되도록 형성된다. 건식식각공정은 CF4 가스를 이용한 플라즈마(plasma) 식각방식으로 실시될 수 있는데, 이때, CF4 가스는 10sccm 내지 6000sccm 정도로 공급된다. 이처럼, 건식식각공정을 통해 우선적으로 제1 콘택홀(15)을 형성함으로써 콘택홀을 형성하기 위한 식각공정을 모두 습식식각공정으로만 가져가는 식각공정에 비해 공정 난이도가 쉬우며, 전체적인 식각공정 시간을 단축시킬 수 있는 효과가 있다. 또한, 건식식각공정을 실시함으로써 습식식각공정에 비해 패턴 균일성을 확보할 수 있다.
도 4를 참조하면, 제1 콘택홀(15)이 형성된 영역에 습식식각(wet etch)공정을 실시하여 제2 콘택홀(16)을 형성한다. 습식식각공정은 반도체 기판(11)의 상부면이 노출될 때까지 실시된다. 예컨대, 습식식각공정은 DHF 용액(Dilute HF)(50:1의 비율로 H20로 희석된 HF 용액)으로 10초 내지 800초 동안 실시할 수 있다. 또한, 습식시각공정은 BOE(Buffered Oxide Etchant)(HF와 NH4F가 100:1 또는 300:1로 혼합된 용액)으로 실시할 수 있다. 이처럼 습식식각공정을 통해 최종적으로 콘택홀을 형성함으로써 건식식각공정을 실시하는 경우에 비해 반도체 기판(11)에 가해지는 스트레스(stress)를 감소시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 배선 간에 절연 및 평탄화용으로 사용되고 있는 절연막 증착공정시 발생되는 보이드(void)를 수직방향으로 길게 형성한 후 배선 라인을 형성하기 위한 콘택홀을 우선적으로 건식식각방식으로 상기 보이드의 중간 지점까지만 형성하고, 이후 습식식각공정으로 최종적으로 콘택홀을 형성함으로써 배선 라인의 패턴 균일성을 확보하면서 반도체 기판의 표면의 손상을 최소화할 수 있다. 따라서, 초미세 배선을 구현하면서 보이드에 의한 전기적 특성의 저하를 방지할 수 있다.
도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위하여 도시된 단면도들이다.
도 5는 종래기술에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위하여 도시된 단면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 반도체 기판
12 : 배선
13 : 절연막
14 : 보이드
15 : 제1 콘택홀
16 : 제2 콘택홀
Claims (5)
- (a) 반도체 기판 상에 다수의 배선을 형성하는 단계;(b) 상기 배선이 형성된 전체 구조 상부에 증착하되, 바이어스 파워를 제어하여 인접한 상기 배선 사이에 수직방향으로 길게 보이드가 형성되도록 절연막을 증착하는 단계;(c) 건식식각방식으로 상기 보이드의 중간 지점까지 제1 콘택홀을 형성하는 단계; 및(d) 상기 제1 콘택홀이 형성된 영역에 습식식각방식으로 상기 반도체 기판의 일부가 노출되도록 제2 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 바이어스 파워는 100W 내지 1000W인 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 건식식각방식은 CF4 가스를 이용한 플라즈마 식각방식으로 실시하되, 상기 CF4 가스는 10sccm 내지 6000sccm 정도로 공급되는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 습식식각방식은 DHF 용액(Dilute HF)(50:1의 비율로 H20로 희석된 HF 용액)으로 10초 내지 800초 동안 실시하는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 습식식각방식은 BOE 용액(HF와 NH4F가 100:1 또는 300:1로 혼합된 용액)으로 실시하는 반도체 소자의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040038644A KR20050113458A (ko) | 2004-05-29 | 2004-05-29 | 반도체 소자의 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040038644A KR20050113458A (ko) | 2004-05-29 | 2004-05-29 | 반도체 소자의 콘택홀 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050113458A true KR20050113458A (ko) | 2005-12-02 |
Family
ID=37288071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040038644A KR20050113458A (ko) | 2004-05-29 | 2004-05-29 | 반도체 소자의 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050113458A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799180A (zh) * | 2020-07-31 | 2020-10-20 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法 |
-
2004
- 2004-05-29 KR KR1020040038644A patent/KR20050113458A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799180A (zh) * | 2020-07-31 | 2020-10-20 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100640639B1 (ko) | 미세콘택을 포함하는 반도체소자 및 그 제조방법 | |
| KR20010003671A (ko) | 반도체장치의 다층배선 형성방법 | |
| KR100299379B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100721579B1 (ko) | 캐패시터의 제조 방법 | |
| KR100927777B1 (ko) | 메모리 소자의 제조방법 | |
| US7910485B2 (en) | Method for forming contact hole using dry and wet etching processes in semiconductor device | |
| KR20050113458A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100336839B1 (ko) | 소자간 콘택 형성 방법 | |
| JP2000216242A (ja) | 半導体装置の製造方法 | |
| KR100324142B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20000044926A (ko) | 반도체 소자의 비아홀 형성 방법 | |
| KR20090095750A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR100807596B1 (ko) | 반도체 소자 제조방법 | |
| KR20040038049A (ko) | 반도체 소자의 콘택 형성 방법 | |
| US6689697B1 (en) | Method of forming uniformly planarized structure in a semiconductor wafer | |
| KR100764452B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100979229B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| KR20010058980A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JPH11260755A (ja) | 半導体デバイスのコンタクトホール及びその形成方法 | |
| KR100358122B1 (ko) | 반도체 소자의 자기정렬 콘택홀 형성방법 | |
| KR20050002001A (ko) | 측벽 슬로프를 방지할 수 있는 반도체 소자의 콘택홀형성방법 | |
| KR100443244B1 (ko) | 자기정렬 콘택 형성방법 | |
| KR100641484B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20030055795A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |