KR20050099948A - 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의제조 방법 - Google Patents

인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의제조 방법 Download PDF

Info

Publication number
KR20050099948A
KR20050099948A KR1020050089144A KR20050089144A KR20050099948A KR 20050099948 A KR20050099948 A KR 20050099948A KR 1020050089144 A KR1020050089144 A KR 1020050089144A KR 20050089144 A KR20050089144 A KR 20050089144A KR 20050099948 A KR20050099948 A KR 20050099948A
Authority
KR
South Korea
Prior art keywords
common electrode
liquid crystal
line
layer
crystal display
Prior art date
Application number
KR1020050089144A
Other languages
English (en)
Other versions
KR100558225B1 (ko
Inventor
구니마사 이따꾸라
신이찌 니시다
기미까즈 마쯔모또
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20050099948A publication Critical patent/KR20050099948A/ko
Application granted granted Critical
Publication of KR100558225B1 publication Critical patent/KR100558225B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(10)는, 제1 기판(11), 제1 기판(11)에 대향하여 위치된 제2 기판(12), 및 제1 및 제2 기판(11, 12) 사이에 개재된 액정층(13)을 포함한다. 제1 기판(11)은 박막 트랜지스터(30), 화소 전극(25), 공통 전극(27), 데이터 라인(24), 주사 라인(20), 및 공통 전극 라인(21)을 포함한다. 주사 라인(20)과 공통 전극 라인(21)은, 동일 공정에 의하여 형성되는 층에 서로 평행하게 형성되어 있다. 공통 전극(27)은 데이터 라인(24) 및 주사 라인(26)을 오버랩하고, 이들 사이에 층간 절연막(26)이 존재한다. 공통 전극 라인(21)은 주사 라인(20)에 대하여 양측에서 단일로 형성되어 있다. 공통 전극(27)은 층간 절연막(26)에 걸쳐 형성된 콘택트 홀(29)을 통하여 공통 전극 라인(21)에 전기적으로 접속되고, 공통 전극은 주사 라인(20)과 공통 전극 라인(21) 사이에 형성된 간극을 차폐하고 있다.

Description

인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 제조 방법{METHOD OF FABRICATING IN-PLANE SWITCHING MODE ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로, 특히, 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 두 타입으로 분류되는데, 그 하나는 화상을 표시하기 위해 배향 액정 분자의 분자 축이 기판에 수직한 평면에서 회전하는 타입이고, 다른 하나는 화상을 표시하기 위해 배향 액정 분자의 분자 축이 기판에 평행한 평면에서 회전하는 타입이다.
전자 타입의 전형적인 예는 트위스티드 네마틱(TN) 모드 액정 표시 장치이고, 후자 타입은 인플레인 스위칭(IPS: in-plane switching) 모드 액정 표시 장치라 한다.
관찰자(viewer)는 IPS 모드 액정 표시 장치를 액정 분자의 단축이 연장하는 방향으로 보기 때문에, 시점이 이동하더라도, 액정 분자의 스탠드(stand)는 시야각에 의존하지 않으며, 따라서 IPS 액정 표시 장치는 관찰자에세 TN 모드 액정 표시 장치보다 더 넓은 시야각을 제공할 수 있다.
그래서, 최근에는 IPS 모드 액정 표시 장치가 TN 모드 액정 표시 장치보다 더욱 많이 이용되어 왔다.
예를 들면, 일본 특개 2000-89240호(일본 특허번호 제3125872호), 일본 특개 2000-81637호 및 일본 특허번호 제2973934호에는 인플레인 스위칭 모드 액정 표시 장치가 기재되어 있다.
종래의 인플레인 스위칭 모드 액정 표시 장치의 전형적인 예로서는, 도 1 및 도 2에 도시된 일본 특개 2000-89240호에 기재된 인플레인 스위칭 모드 액정 표시 장치이다. 도 1은 그 액정 표시 장치의 평면도이고, 도 2는 도 1의 II-II 선에서 취한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 공통 전극(103)과 공통 전극 라인(105)은 주사 라인(101)과 데이터 라인(102) 상에 존재하여 덮는다.
도 1 및 도 2에 도시된 종래의 액정 표시 장치에서는, 공통 전극(103)과 공통 전극 라인(105)이 주사 라인(101)과 데이터 라인(102)을 차폐하고 있지만, 도 2에 도시된 바와 같이 공통 전극(103)은 층간 절연막(104) 상에만 형성되어 있다. 그 결과, 도 1 및 도 2에 도시된 종래의 액정 표시 장치는 다음과 같은 문제점을 가지고 있다.
공통 전극 라인(105)이 투명한 도전성 막으로 이루어진 경우에, 공통 전극 라인(105)은 높은 배선 저항을 가지게 될 수도 있어, 이로 인해 공통 전극 라인(105)에서 지연이 발생되고, 또한 화상 패턴에 따라서는 주사 라인(101)이 연장하는 방향에서 크로스토크가 발생하게 되는 문제점이 있다.
한편, 공통 전극 라인(105)이 불투명한 금속 막으로 이루어진 경우에, 액정은 배향 막을 개재하여 불투명한 금속 막과 접촉을 하므로, 공통 전극 라인(105)에 직류 전압이 인가되면, 불투명 금속이 액정과 전기 화학적 반응을 일으키게 되고, 결국 액정층으로 용융되어 들어가게 된다. 이에 의해 표시 화면에 얼룩점(spot)이 발생하게 되는 문제점이 있다.
종래의 인플레인 스위칭 모드 액정 표시 장치의 상술한 문제점에 착안하여, 본 발명은 저저항 공통 전극 라인을 화상을 표시하기에 안정한 층간 절연막의 하방에 배치할 수 있고 개구율을 증대시킬 수 있는 인플레인 스위칭 모드 액정 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 양상에 따르면, a) 제1 기판, (b) 제1 기판에 대향하여 위치된 제2 기판, 및 (c) 제1 및 제2 기판 사이에 개재된 액정층을 포함하는 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치가 제공된다. 제1 기판은 게이트 전극, 드레인 전극 및 소스 전극을 갖는 박막 트랜지스터와, 구동될 화소에 각각 대응하는 화소 전극과, 기준 전압이 인가되는 공통 전극과, 데이터 라인과, 주사 라인과, 공통 전극 라인을 포함한다. 게이트 전극은 주사 라인에 전기적으로 접속되고, 드레인 전극은 데이터 라인에 전기적으로 접속되고, 소스 전극은 화소 전극에 전기적으로 접속되고, 공통 전극은 공통 전극 라인에 전기적으로 접속되어 있다. 제1 기판의 평면과 실질적으로 평행하고 화소 전극과 공통 전극 사이에 인가되는 전계에 의해, 액정층 내의 액정의 분자 축을 제1 기판과 평행한 면에서 회전함으로써, 화상을 표시한다. 주사 라인과 공통 전극 라인은, 동일 공정에 의하여 형성되는 층에 서로 평행하게 형성되어 있다. 공통 전극은 데이터 라인 및 주사 라인을 오버랩하고, 이들 사이에 층간 절연막이 존재한다. 공통 전극 라인은 주사 라인에 대하여 어느 한쪽에 한개만 형성되어 있다. 공통 전극은 층간 절연막에 걸쳐 형성된 콘택트 홀을 통하여 공통 전극 라인에 전기적으로 접속되고, 주사 라인과 공통 전극 라인 사이에 형성된 간극을 차폐하고 있다.
본 발명에 따른 인플레인 스위칭 모드 액정 표시 장치에 있어서, 주사 라인과 데이터 라인은 공통 전극에 의해 차폐되어 있고, 이들 사이에 층간 절연막이 개재되어 있다. 따라서, 주사 라인과 데이터 라인으로부터 누설되는 전계는 공통 전극에 의해 차폐되고, 그 결과, 화소 전극과 공통 전극에 의해 제어가능한 표시 영역을 확대시키는 것이 가능케 된다. 이것은 공통 전극 라인이 점유하는 면적을 감소시킬 수 있는 이점을 가져온다.
종래의 인플레인 스위칭 모드 액정 표시 장치에서는, 주사 라인으로부터 누설되는 전계를 차폐하기 위해 공통 전극 라인들이 주사 라인에 대하여 대향 측에 배치되어 있다. 반면에, 본 발명에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치에서는, 공통 전극이 주사 라인으로부터 누설되는 전계를 차폐하는 기능을 가지도록 설계되어 있기 때문에, 주사 라인으로부터 누설되는 전계를 차폐하기 위한 공통 전극 라인의 갯수를 단 하나로 감소시킬 수 있다.
본 발명에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치에서는, 화소 전극과 공통 전극이 다른 층에 형성되어, 화소 전극과 공통 전극이 서로 단락되는 것을 확실히 방지할 수 있다.
공통 전극은, 층간 절연막에 형성된 콘택트 홀을 통하여 공통 전극 라인과 전기적으로 접속하고 있다. 그래서, 공통 전극의 저항을 감소시킬 수 있고, 신호 지연으로 인해 발생하는 크로스토크 등의 화상 표시의 결함을 감소시킬 수 있다.
공통 전극이 주사 라인과 공통 전극 라인 사이에 형성된 간극을 차폐하도록 설계되어 있기 때문에, 공통 전극은 주사 라인과 공통 전극 라인 사이에 형성된 수평 전계를 완전히 차폐할 수 있다.
본 발명의 다른 양상에 따르면 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치를 제조하는 방법이 제공되며, 여기서 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치는, (a) 제1 기판, (b) 제1 기판에 대향하여 위치된 제2 기판, 및 (c) 제1 및 제2 기판 사이에 개재된 액정층을 포함하며, 제1 기판은 (a1) 게이트 전극, 드레인 전극 및 소스 전극을 갖는 박막 트랜지스터, (a2) 구동될 화소에 각각 대응되는 화소 전극, (a3) 기준 전압이 인가되는 공통 전극, (a4) 데이터 라인, (a5) 주사 라인, (a6) 공통 전극 라인을 포함하고, 게이트 전극은 주사 라인에 전기적으로 접속되고, 드레인 전극은 데이터 라인에 전기적으로 접속되고, 소스 전극은 화소 전극에 전기적으로 접속되고, 공통 전극은 공통 전극 라인에 전기적으로 접속되고, 액정층 내의 액정의 분자 축은, 제1 기판의 평면과 실질적으로 평행하고 화소 전극과 공통 전극 사이에 인가되는 전계에 의해, 제1 기판과 평행한 평면에서 회전하여, 화상을 표시한다. 본 발명의 방법은, (a) 주사 라인과 공통 전극 라인을 서로 평행하게 동일 공정에 의하여 형성되는 층에 형성하는 단계 - 공통 전극 라인은 주사 라인에 대하여 한쪽편에서 한개만 형성됨 -, (b) 데이터 라인 및 주사 라인 상에 층간 절연막을 형성하는 단계, (c) 층간 절연막에 콘택트 홀을 형성하는 단계, 및 (d) 층간 절연막 상에 공통 전극을 형성하여 공통 전극이 콘택트 홀을 통하여 공통 전극 라인에 전기적으로 접속되고, 공통 전극이 주사 라인과 공통 전극 라인 사이에 형성된 간극을 차폐하도록 하는 단계를 포함한다.
제1 실시예
도 3, 4 및 5는 본 발명의 제1 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치를 나타낸다. 도 3은 제1 실시예에 따른 액티브 매트릭스형 액정 표시 장치(10)의 평면도이고, 도 4는 도 3의 Ⅳ-Ⅳ선에서 취한 단면도이며, 도 5는 도 3에 도시된 액정 표시 장치(10)의 단위 화소의 회로도이다.
도 4에 도시된 바와 같이, 액정 표시 장치(10)는 액티브 소자 기판(11), 대향 기판(12) 및 액티브 소자 기판(11)과 대향 기판(12) 사이에 개재된 액정층(13)을 포함한다.
대향 기판(12)은 투명한 절연성 기판(16), 투명한 절연성 기판(electrically insulating transparent substrate)(16) 위에 차광막으로서 매트릭스 형상으로 형성된 블랙 매트릭스층(17), 블랙 매트릭스층(17)과 부분적으로 오버랩하도록 상기 투명한 절연성 기판(16) 위에 형성된 컬러층(18), 및 블랙 매트릭스층(17)과 컬러층(18)을 함께 덮는 투명 오버코팅층(19)을 포함한다.
대향 기판(12)은, 액정 표시 패널의 다른 재료와의 접촉에 의해 초래된 전하가 액정층(13)에 전기적인 영향을 가하는 것을 방지하기 위하여, 상기 투명한 절연성 기판(16) 위에 도전성인 투명층(도시되지 않음)을 더 포함한다.
컬러층(18)은 적색(R), 녹색(G) 및 청색(B) 안료를 안에 포함하고 있는 수지막으로 이루어진다.
액티브 소자 기판(11)은 투명한 절연성 기판(22), 상기 투명한 절연성 기판(22) 위에 형성되어 게이트 전극(30a)(도 5 참조) 및 공통 전극 라인(21)을 정의하는 제1 금속층(40a), 상기 투명한 절연성 기판(22) 위에 형성되어 제1 금속층(40a)을 덮는 게이트 절연막(23), 상기 게이트 절연막(23) 위에 형성된 섬 형상의 비정질 실리콘막(30b), 상기 게이트 절연막(23) 위에 형성되어 데이터 라인(24), 소스 전극(30c) 및 화소 전극(25)을 정의하는 제2 금속층(40b), 상기 게이트 절연막(23) 위에 형성되어 제2 금속층(40b)을 함께 덮는 층간 절연막(26), 및 상기 층간 절연막(26) 위에 형성되고 투명 재료로 이루어진 공통 전극(27)을 포함한다.
섬 형상의 비정질 실리콘막(30b), 데이터 라인(24) 및 소스 전극(30c)은 함께 박막 트랜지스터(TFT)(30)를 구성한다.
본 명세서에서, 액티브 소자 기판(11) 및 대향 기판(12)에 있어서 액정층(13)에 더 가까이 위치하는 층은 "상부"층이라 부르고 액정층(13)으로부터 더 멀리 위치하는 층은 "하부"층이라 부른다.
액티브 소자 기판(11) 및 대향 기판(12)은 각각 액정층(13)과 접촉하는 배향막(도시되지 않음)을 포함한다. 공통 전극(27) 및 화소 전극(25)이 연장하는 방향으로부터 10° 내지 30° 정도의 각도로 경사진 방향 L으로 액정층(13)이 균일하게 배향되도록, 배향막이 러빙되고, 그 다음에 액티브 소자 기판(11) 및 대향 기판(12)에 서로 마주보도록 각각 부착된다. 상기 각도는 액정 분자의 초기 배향 방위라고 불린다.
액티브 소자 기판(11)은 투명한 절연성 기판(22)의 하면에 부착된 편광판(도시되지 않음)을 포함하고, 이와 유사하게 대향 기판(12)은 상기 투명한 절연성 기판(16) 위에 형성된 상술한 도전성인 층에 부착된 편광판(도시되지 않음)을 포함한다. 액티브 소자 기판(11)의 편광판은 러빙 축과 수직인 편광축을 갖도록 설계되어 있고, 대향 기판(12)의 편광판은 러빙 축과 평행한 편광축을 갖도록 설계되어 있다. 즉, 이 편광판들의 편광축은 서로 직각이다.
액티브 소자 기판(11)과 대향 기판(12) 사이에는 액정층(13)의 두께를 확보하기 위해 스페이서(28)(이들 중 하나만이 도 4에 도시됨)가 개재되고, 액티브 소자 기판(11)과 대향 기판(12) 사이의 액정층(13) 주위에 액정 분자의 누설을 회피하기 위해 실(seal)(도시되지 않음)이 형성되어 있다.
데이터 라인(24)에는 데이터 신호가 제공되고, 공통 전극 라인(21) 및 공통 전극(27)에 기준 전압이 인가되며, 주사 라인(20)에는 주사 신호가 제공된다.
도 3에 도시된 바와 같이, 주사 라인(20)이 데이터 라인(24)과 교차하는 각 교점에서의 각 화소에 대하여 박막 트랜지스터(30)가 제조된다. 즉, 박막 트랜지스터(30)는 데이터 라인(24)과 직접 전기적으로 접속하도록 설계된다.
구체적으로는, 도 1에 도시된 종래의 인플레인 스위칭 모드 액정 표시 장치는 데이터 라인으로부터 연장하는 전극으로 이루어진 드레인 전극을 포함하도록 설계되었다. 반면에, 제1 실시예에 따른 액정 표시 장치(10)에서, 박막 트랜지스터(30)가 데이터 라인(24)과 직접 전기적으로 접속하도록 설계되어 있기 때문에, 그러한 전극을 더이상 형성할 필요가 없다.
게이트 전극(30a), 드레인 전극 및 소스 전극(30a)은 주사 라인(20), 데이터 라인(24) 및 화소 전극(25)에 각각 전기적으로 접속되어 있다.
제1 실시예에 따른 액정 표시 장치(10)는 데이터 라인(24) 및 주사 라인(20)을 보호하기 위한 보호 회로를 포함하도록 설계될 수도 있다.
도 6은 보호 회로의 제1 예의 평면도이다.
데이터 라인(24)은, 표시 화면 주변부에서, 데이터 라인(24)이 형성된 층과 동일한 층에 형성된 보호 회로 배선(24A), 게이트 절연막(23)을 관통하여 형성된 콘택트 홀(23a) 및 주사 라인(20)이 형성된 층과 동일한 층에 형성된 보호 회로 배선(20A)을 통하여, 보호 회로(41)에 전기적으로 접속되어 있다.
이와 유사하게, 주사 라인(20)은, 표시 화면 주변부에서, 주사 라인(20)이 형성된 층과 동일한 층에 형성된 보호 회로 배선(20b), 게이트 절연막(23)을 관통하여 형성된 콘택트 홀(23a) 및 데이터 라인(24)이 형성된 층과 동일한 층에 형성된 보호 회로 배선(24b)을 통하여, 보호 회로(42)에 전기적으로 접속되어 있다.
도 7은 보호 회로의 제2 예의 평면도이다.
데이터 라인(24)은, 표시 화면 주변부에서, 데이터 라인(24)이 형성된 층과 동일한 층에 형성된 보호 회로 배선(24A), 층간 절연막(26)을 관통하여 형성된 콘택트 홀(26a), 층간 절연막(26) 위에 형성된 도전성인 패턴(43) 및 주사 라인(20)이 형성된 층과 동일한 층에 형성된 보호 회로 배선(20A)을 통하여, 보호 회로(41)에 전기적으로 접속되어 있다.
이와 유사하게, 주사 라인(20)은, 주사 라인(20)이 형성된 층과 동일한 층에 형성된 보호 회로 배선(20b), 층간 절연막(23)을 관통하여 형성된 콘택트 홀(26b), 층간 절연막(26) 위에 형성된 도전성인 패턴(43) 및 데이터 라인(24)이 형성된 층과 동일한 층에 형성된 보호 회로 배선(24b)을 통하여, 표시 화면 주변부에서 보호 회로(42)에 전기적으로 접속되어 있다.
보호 회로(41, 42)는, 주사 라인(20)이나 데이터 라인(24)에 비정상적인 전압이 인가되는 경우에도, 그러한 비정상적인 전압이 보호 회로(41, 42)를 통하여 빠져나가게 하여 주사 라인(20) 또는 데이터 라인(24)에서의 전압이 안정하게 유지되게 한다는 이점을 제공한다.
제1 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(10)에서는, 도 3 및 4에 도시된 바와 같이, 주사 라인(20) 및 공통 전극 라인(21)이 투명한 절연성 기판(22) 상에 서로 평행하게 동일 공정에 의하여 형성되는 층에 형성되어 있다.
공통 전극 라인(21)은 도 4에 도시된 바와 같이 주사 라인(20)의 일측에 한개만 형성되어 있다.
공통 전극(27)은, 게이트 절연막(23)과 층간 절연막(26)을 개재시킨 채 데이터 라인(24)과 주사 라인(20)을 덮고, 주사 라인(20)과 공통 전극 라인(21) 사이에 형성된 간극을 차폐한다.
도 3에 도시된 바와 같이, 공통 전극(27)에는 박막 트랜지스터(30)의 채널 상방에 채널이 노출되는 개구부(27a)(점선으로 둘러싸인 부분)가 형성되어 있다. 개구부(27a)의 단부는 채널의 내측에 위치하며 채널의 단부로부터 소정 거리만큼 이격되어 있다. 즉, 개구부(27a)는 박막 트랜지스터(30)의 채널과 비슷하다.
도 3 및 도 4에 도시된 바와 같이, 공통 전극(27)의 개구부(27a)는 상방에서 볼 때 블랙 매트릭스층(17)(점선으로 둘러싸인 영역)으로 덮여 있다.
도 3에 도시된 바와 같이, 블랙 매트릭스층(17)은, 블랙 매트릭스층(17)이 박막 트랜지스터(30)를 차폐할 정도로 박막 트랜지스터(30) 상방에 형성된다. 즉, 블랙 매트릭스층(17)은 광이 박막 트랜지스터(30)로 들어가는 것을 방지하는데 필요한 최소 영역을 갖는다. 또한, 블랙 매트릭스층(17)은 주사 라인(20) 및 데이터 라인(24)을 차폐하지 않으며, 따라서 박막 트랜지스터(30) 상에만 고립된 패턴으로서 형성되어 있다.
게이트 절연막(23) 및 층간 절연막(26)을 관통하여 콘택트 홀(29)이 형성된다. 콘택트 홀(29)은 도전성 재료로 충전된다. 공통 전극(27)은 콘택트 홀(29)을 채우는 상기 도전성 재료를 통하여 공통 전극 라인(21)과 전기적으로 접촉한다.
컬러층(18) 각각은 데이터 라인(24)과 평행하게 연장하는 엣지를 갖도록 설계된다.
도 8에 도시된 바와 같이, 데이터 라인(24)은 직선으로서 설계될 수도 있다. 대안적인 예로서, 도 9에 도시된 바와 같이, 데이터 라인(24)이 지그재그 라인으로서 설계될 수도 있다. 두 경우에 모두, 컬러층(18)의 엣지는 데이터 라인(24)과 평행하게 연장하도록 설계된다.
공통 전극(27)은 투명한 도전성 재료들 중 하나인 ITO(Indium Tin Oxide)로 이루어진다.
제1 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(10)에서, 주사 라인(20)을 통하여 제공되는 주사 신호에 의해 선택되고 데이터 라인(24)을 통하여 데이터 신호가 도입되는 화소에서의 화소 전극(25) 및 공통 전극(27) 사이에서, 전기적으로 절연성인 기판(16, 22)과 평행한 전계가 발생된다. 이렇게 생성된 전계에 따라 액정 분자의 배향 방향을 전기적으로 절연성인 기판(16, 22)과 평행한 평면 내에서 회전시킴으로써, 소정의 화상이 표시된다.
제1 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(10)는 다음과 같은 이점을 제공한다.
제1 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(10)에서, 주사 라인 및 데이터 라인(20, 24)은 층간 절연막(26)을 개재시켜 공통 전극에 의해 차폐된다. 따라서, 주사 라인 및 데이터 라인(20, 24)으로부터 누설되는 전계는 공통 전극에 의해 차폐되며, 결과적으로 화소 전극(25) 및 공통 전극(27)에 의해서 제어 가능한 표시 영역을 확장시키는 것이 가능해진다.
공통 전극(27)은 층간 절연막(26)을 관통하여 형성된 콘택트 홀(29)을 통하여 공통 전극 라인(21)에 전기적으로 접속되어 있다. 따라서, 공통 전극(27)의 저항을 감소시켜서 신호 지연에 의해 초래되는 크로스토크(cross-talk)와 같은 표시 불량을 감소시키는 것이 가능해진다.
주사 라인 및 데이터 라인(20, 24)으로부터 누설되는 전계가 상술한 바와 같이 공통 전극(27)에 의해 차폐되기 때문에, 공통 전극 라인(21)이 점유하는 면적을 감소시킬 수 있다.
종래의 인플레인 스위칭 모드 액정 표시 장치에서는, 공통 전극 라인(105)이 주사 라인(101)으로부터 누설되는 전계를 차폐하기 위하여 주사 라인(101) 주위의 반대측에 배치되게 되어 있다. 반면에, 제1 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(10)에서는, 공통 전극(27)이 주사 라인(20)으로부터 누설되는 전계를 차폐하는 기능을 갖도록 설계되어 있기 때문에, 주사 라인(20)으로부터 누설되는 전계를 차폐하는 공통 전극 라인(21)의 수를 하나로 감소시키는 것이 가능해진다. 또한, 공통 전극 라인(21)과 주사 라인(20) 사이의 공간이 공통 전극(27)에 의해 차폐되기 때문에, 이 공간에 대한 광 누설을 차폐하기 위한, 대향 기판 상의 차폐층을 필요로 하지 않는다. 따라서, 개구율은 높아질 수 있다.
제1 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치에서는, 화소 전극(25) 및 공통 전극(27)이 서로 다른 층에 형성되어 화소 및 공통 전극(25, 27)이 서로 단락되는 것을 방지하는 것을 보장할 수 있으며, 따라서 액정 표시 장치(10)의 제조 수율을 증가시킬 수 있다.
제1 실시예에 따른 액정 표시 장치(10)에서, 공통 전극(27)은 투명한 도전성 재료인 인듐 주석 산화물(ITO)로 이루어지기 때문에, 개구율을 높이는 것이 가능해진다.
제1 실시예에 따른 액정 표시 장치(10)에서, 박막 트랜지스터(30)는 데이터 라인(24)에 직접 전기적으로 접속하도록 설계되어 있다. 따라서, 도 1에 도시된 종래의 인플레인 스위칭 모드 액정 표시 장치에서 필수적으로 형성되었던 드레인 전극으로부터 연장된 전극을 더이상 형성할 필요가 없다. 이것은 한 화소내의 박막 트랜지스터(30)가 점유하는 영역이 최소화된다는 것을 보장한다. 또한, 액정 표시 장치(10)에 더이상 형성될 필요가 없는 상술한 전극의 면적에 대응하는 정도로 개구율을 증가시킬 수 있다.
제1 실시예에 따른 액정 표시 장치(10)에서는, 도 3에 도시된 바와 같이 블랙 매트릭스층(17)이 박막 트랜지스터(30)를 오버랩하는 정도로 블랙 매트릭스층(17)이 박막 트랜지스터(30)의 상방에만 형성된다. 즉, 블랙 매트릭스층(17)은, 광이 박막 트랜지스터(30)에 들어가는 것을 방지하는데 필요한 최소한의 면적을 갖도록 설계되어, 개구율을 향상시킬 수 있다.
컬러층(18)은 인접한 컬러층들 사이에 간극이 없거나 또는 서로 부분적으로 오버랩하는 식으로 배치되어 있다. 이것은 표시될 수 있는 컬러의 범위가 좁아지는 것을 방지할 수 있고, 따라서 표시 품질이 향상되는 것을 보장한다.
제1 실시예에 따른 액정 표시 장치(10)에서, 컬러층(18) 각각은 데이터 라인(24)과 평행하게 연장하는 엣지를 갖도록 설계되어 불필요한 차광 영역의 증가를 방지하고 개구율을 증가시킨다.
제1 실시예에 따른 액정 표시 장치(10)에서, 공통 전극(27)은 박막 트랜지스터(30)의 위를 덮도록 박막 트랜지스터(30) 상방에 형성된다. 이로 인하여 공통 전극(27)은 박막 트랜지스터(30)로부터 수평 전계가 누설되는 것을 방지하는 것을 보장한다.
도 3에 도시된 바와 같이, 공통 전극(27)에는, 박막 트랜지스터(30)의 채널이 노출되는 개구부(27a)를 형성한다. 공통 전극(27)은 박막 트랜지스터(30)로부터의 수평 전계의 누설을 최소화하며, 공통 전극(27)의 전압 변화로 인하여 박막 트랜지스터(30)의 특성이 시프트되는 것을 방지할 수 있다. 특히, 액정 표시 장치(10)가 게이트 라인 반전 프로세스에 따라 구동되는 경우에, 공통 전극(27)의 전압이 크게 변하기 때문에, 개구부(27a)를 갖는 공통 전극을 형성하는 것이 매우 유리하다.
도 3 및 4에 도시된 바와 같이, 개구부(27a)는 블랙 매트릭스층(17)에 의해 덮어지므로 개구부(27a)의 형성은 개구율을 감소시키지 않는다는 것에 유의해야 한다.
제1 실시예에 따른 액정 표시 장치(10)에서, 블랙 매트릭스층(17)은 박막 트랜지스터(30)를 차폐할 정도로 박막 트랜지스터의 상방에 형성되어 있다. 즉, 블랙 매트릭스층(17)은 광이 박막 트랜지스터(30)로 들어가는 것을 방지하는데 필요한 최소 면적을 갖는다. 또한, 블랙 매트릭스층(17)은 고립된 패턴으로서 박막 트랜지스터(30) 상방에만 형성된다. 상술한 방식으로 블랙 매트릭스층(17)을 형성함으로써, 개구율을 증가시키는 것이 가능해진다.
이하에 제1 실시예에 따른 액정 표시 장치(10)에서의 수치예를 설명한다.
공통 전극(27)은, 상방에서 보아서 데이터 라인(24)으로부터 그 폭 방향으로 적어도 3㎛ 이상 연장하는 것이 바람직하다.
본 발명자들은 크로스토크 레벨과 데이터 라인(24)으로부터 공통 전극(27)의 연장 길이 사이의 관계를 찾기 위한 실험을 행하였다. 그 결과가 도 10에 나타나 있다.
관찰자가 크로스토크를 볼 수 있는 가시 레벨은 3이다.
도 10에 도시된 바와 같이, 데이터 라인(24)으로부터 폭 방향으로 공통 전극(27)의 연장 길이가 약 2.5㎛인 경우에 크로스토크 레벨은 3이고, 연장 길이가 2.5㎛ 보다 커짐에 따라 크로스토크 레벨은 3보다 작아진다.
따라서, 데이터 라인(24)으로부터 공통 전극(27)의 폭 방향으로 연장 길이는 2.5㎛ 이하일 필요가 있으며, 연장 길이가 3㎛ 이상이면 크로스토크 레벨을 확실하게 가시 레벨 아래로 유지할 수 있다.
공통 전극(27)은, 상방에서 보아, 그 폭 방향에 있어서 주사 라인(20)으로부터 적어도 1㎛ 이상 연장하는 것이 바람직하다.
본 발명자들은 크로스토크 레벨과 공통 전극(27)의 주사 라인(20)으로부터 연장하는 길이 사이의 관계를 찾기 위한 실험을 행하였다. 그 결과가 도 11에 나타나 있다.
도 11에 도시된 바와 같이, 주사 라인(20)으로부터 폭 방향으로 공통 전극(27)이 연장 길이가 약 1.0㎛인 경우에 크로스토크 레벨은 3이고, 연장 길이가 1.0㎛보다 커짐에 따라 크로스토크 레벨은 3보다 작아진다.
따라서, 주사 라인(20)으로부터 폭 방향으로 공통 전극(27)의 연장 길이는 1.0㎛ 이상일 필요가 있으며, 연장 길이가 예를 들어 1.5㎛ 이상이면 크로스토크 레벨을 확실하게 가시 레벨 아래로 유지할 수 있다.
또한, 주사 라인(20)으로부터 폭 방향으로 공통 전극(27)의 연장 길이를 1.0㎛ 이상이 되도록 설계함으로써, 불필요한 전계가 주사 라인(20)으로부터 누설되는 것을 방지할 수 있고, 따라서 표시 화면에 흑색이 표시되는 경우에 광이 주사 라인(20)으로부터 및 그 근방에 누설하는 것을 방지할 수 있다.
블랙 매트릭스층(17)은 1×1010Ω·㎝ 이상의 비저항을 갖는 재료로 이루어지는 것이 바람직하다.
본 발명자들은 블랙 매트릭스층(17)의 비저항과 휘도 증가 사이의 관계를 찾기 위하여 실험을 행하였다. 그 결과가 도 12에 나타나 있다.
관찰자가 휘도의 증가를 인식할 수 있는 휘도 레벨은 1이다. 바꿔 말하면, 가시 레벨은 1이다.
도 12에 도시된 바와 같이, 블랙 매트릭스층(17)을 구성하는 재료가 1×109.5Ω·㎝의 비저항을 갖는 경우에, 휘도 레벨은 가시 레벨, 즉 1이 되고, 비저항이 1×109.5Ω·㎝보다 커짐에 따라 휘도 레벨은 1보다 작아진다.
따라서, 블랙 매트릭스층(17)을 구성하는 재료의 비저항은 1×109.5Ω·㎝ 이상일 필요가 있으며, 비저항이 1×1010Ω·㎝ 이상이면 휘도 레벨을 가시 레벨 아래로 확실히 유지할 수 있다.
1×109.5Ω·㎝ 이상의 비저항을 갖는 재료의 예는 수지가 분산되어 있는 흑색 안료로서의 티타늄 산화물이다.
액정층(13)의 액정은 9 이상의 유전상수 이방성 △ε를 갖는 것이 바람직하고, 11 이상을 갖는 것이 더 바람직하다.
본 발명자들은 액정의 유전상수 이방성 △ε와 V-T 피크 전압 사이의 관계를 찾기 위하여 실험을 행하였다. 그 결과가 도 13에 나타나 있다. 여기서, V-T 피크 전압은 최대 투과율을 표현하기 위하여 액정에 인가되는 전압을 나타낸다.
일반적으로, V-T 피크 전압은 6V 이하로 설정되는 것이 바람직하며, 적절한 전압으로 액정 표시 장치를 구동하기 위해서는 5.5V 이하가 더 바람직하다. 예를 들어, 화소 전극과 공통 전극 사이의 유효 전압은 일반적으로 5V이다.
도 13에 도시된 바와 같이, 액정의 유전상수 이방성 △ε가 약 8.4인 경우에, V-T 피크 전압은 6V이고, 액정의 유전상수 이방성 △ε가 약 10.6인 경우에 V-T 피크 전압은 5.5V이다.
따라서, 액정의 유전상수 이방성 △ε는 8.4 이상일 필요가 있으며, 따라서 액정의 유전상수 이방성 △ε가 9 이상이라면 V-T 전압을 6V 이하로 유지하는 것이 가능하다. 더욱이, 액정의 유전상수 이방성 △ε가 11 이상이라면, V-T 전압을 5.5V 이하로 유지하여 액정 표시 장치가 비교적 용이하게 구동되는 것을 보장한다.
액정층(13)을 구성하는 액정은 80℃ 이상의 N/I 포인트(clearing point)를 갖는 것이 바람직하고 90℃ 이상이 더 바람직하다.
상술한 방식으로 N/I 점을 설계함으로써, 제1 실시예에 따른 액정 표시 장치(10)는 셀룰러 폰과 같은 표시부를 갖는 장치에 적용될 수 있다.
도 14는 상방에서 보아 화소 전극(27), 주사 라인(20) 및 공통 전극(21) 사이의 위치 관계를 나타내는 평면도이다.
도 14에 도시된 바와 같이, 화소 전극(27)은 서로 평행하게 연장하는 복수의 라인 형태의 제1 부분(27b), 및 상기 제1 부분(27b)과 직교하는 방향으로 연장하며 제1 부분(27b)의 단부에서 서로 연결하는 제2 부분(27c)으로 이루어진다.
제2 부분(27c)은 공통 전극 라인(21)에 오버랩하여 배치하는 것이 바람직하며, 이 경우에 제2 부분(27c)과 공통 전극(21)은 그 사이에 축적 용량(32)(도 15 참조)을 형성할 수 있다.
화소 전극(27)이 도 14에 도시된 바와 같이 제1 부분(27b)들 및 제2 부분(27c)으로 구성되도록 설계되는 경우에, 제2 부분(27c)은 다음 스테이지의 주사 라인(20)으로부터 3㎛ 이상의 거리(D)만큼 이격되어 있는 것이 바람직하다.
본 발명자들은 거리 D와 주사 라인(20)의 배선 용량 사이의 관계를 찾아내기 위하여 실험을 행하였다. 그 결과가 도 15에 나타나 있다. 도 15에서의 좌표축은 화상 표시 시에 문제가 생기지 않는 배선 용량이 10이라는 가정 하에서 상대 배선 용량을 나타낸다.
주사 라인(20)이 10 이하의 배선 용량을 갖는다면, 화상 표시 시에 문제가 생기지 않는다. 주사 라인(20)이 6 이하의 배선 용량을 가지면, 표시 품질을 향상시키는 것이 가능하다.
도 15에 도시된 바와 같이, 거리 D가 약 0.6㎛인 경우에 배선 용량은 약 10이며, 거리 D가 약 0.6㎛보다 커짐에 따라 배선 용량은 10보다 작아진다. 거리 D가 약 2.4㎛인 경우에 배선 용량은 약 6이며, 거리 D가 약 2.4㎛보다 커짐에 따라 배선 용량은 6보다 작아진다.
따라서, 거리 D는 0.6㎛ 이상일 필요가 있으며, 거리 D가 1.0㎛ 이상이라면 화상 표시 시에 문제를 회피할 수 있다. 거리 D가 2.4㎛ 이상인 것이 바람직하며, 거리 D가 3㎛ 이상이라면 화상을 원하는 방식으로 표시하는 것이 가능하다.
화소 전극(25)은 공통 전극(27)의 제2 부분(27c) 및 공통 전극 라인(21)과 의 사이에 축적 용량(32)(도 5 참조)을 형성한다.
인접한 컬러층들의 사이에 간극이 없도록 컬러층(18)이 배치되는 것이 바람직하다.
인접하는 컬러층(18)간에 간극이 있다면, 단색을 표시하고자 하는 경우에 흰색이 어떤 컬러와 섞이고 따라서 표시될 수 있는 컬러의 범위가 좁아진다. 또한, 유저가 액정 패널을 바라본다면, 임의의 화소를 통과한 광은 인접 화소로부터 나온 것처럼 관찰되기 때문에 표시되는 컬러가 불투명한 시야각으로 시프트될 수도 있다는 문제가 초래된다. 이러한 문제들은 인접한 컬러층(18)을 간극 없이 배열함으로써 해결될 수 있다.
인접한 컬러층(18)들 사이에 간극이 없도록 배치하기 위하여, 인접한 컬러층들(18)을 부분적으로 서로 오버랩하도록 배치할 수도 있다. 예를 들어, 인접한 컬러층들(18)은 3㎛ 이상 서로 부분적으로 오버랩하도록 배치될 수도 있다.
도 16a 내지 16g는 제1 실시예에 따른 액정 표시 장치(10)의 액티브 소자 기판(11)의 단면도이며, 그 제조 방법의 각 단계들을 나타낸다. 도 16a 내지 16g의 각각은 세개의 도면, 즉 좌측으로부터 순서대로 배치된 표시 화면 주위의 영역의 단면도, 화소의 단면도 및 화소의 평면도를 포함하고 있다.
도 16a 내지 16g를 참조하여 제1 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(10)를 제조하는 방법의 일례를 이하에 설명한다.
도 16a에 도시된 바와 같이, 제1 금속층(40a)이 투명한 절연성 기판(22) 위에 형성된다. 다음에, 제1 금속층(40a)을 패터닝하여 게이트 전극(30a), 주사 라인(20) 및 공통 전극 라인(21)을 형성한다. 따라서, 게이트 전극(30a), 주사 라인(20) 및 공통 전극 라인(21)은 동시에 형성된다.
다음에, 도 16b에 도시된 바와 같이, 게이트 절연막(23)이 상기 투명한 절연성 기판(22) 위에 형성되어 게이트 전극(30a), 주사 라인(20) 및 공통 전극 라인(21)을 모두 덮는다.
다음에, 불순물이 도핑되지 않은 i 층(35a)이 게이트 절연막(23) 위에 형성되고, n형 불순물이 도핑된 n 층(35b)이 i 층(35a) 위에 형성된다.
다음에, 도 16c에 도시된 바와 같이, i 층(35a)과 n 층(35b)이 박막 트랜지스터(30)의 일부가 되는 섬(36) 형상으로 패터닝된다.
다음에, 도 16d에 도시된 바와 같이, 크롬으로 이루어진 제2 금속층(40b)이 게이트 절연막(23)과 섬(36) 위에 형성되고 나서, 데이터 라인(24)과 소스 전극(30c)으로 패터닝된다.
나타내지는 않았지만, 제2 금속층(40b)을 패터닝함으로써, 화소 전극(25)도 동시에 형성된다.
다음에, 도 16e에 도시된 바와 같이, 층간 절연막(26)이 게이트 절연막(23) 위에 데이터 라인(24), 섬(36) 및 소스 전극(30c)을 덮도록 형성된다.
다음에, 도 16f에 도시된 바와 같이, 공통 전극 라인(21)에 도달하는 콘택트 홀(29)이 층간 절연막(26)과 게이트 절연막(23)을 관통하여 형성되고, 동시에 데이터 라인(24)에 도달하는 콘택트 홀(37)이 층간 절연막(26)을 관통하여 형성된다.
다음에, 도 16g에 도시된 바와 같이, 콘택트 홀(29, 37)이 ITO(Indium Tin Oxide)로 충전되도록 ITO막이 층간 절연막(26) 위에 형성된다. 다음에, ITO막을 패터닝하여 공통 전극(27)을 형성한다.
따라서, 제1 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(10)의 액티브 소자 기판(11)이 완성된다.
액정 표시 장치(10)에서는, 도 3에 도시된 바와 같이, 러빙에 의해 정의된 러빙 방향, 즉 액정 배향 방향 L과, 액정 배향 방향 L이 화소 전극(25)과, 공통 전극(27) 및 공통 전극(27)의 전압과 동일한 전압을 갖는 공통 전극 라인(21)과의 사이에 인가되는 전계의 방향과의 관계가 액정 배향 방향 L으로부터 시계 방향으로 예각만큼 회전시킴에 따라 전계의 방향에 오버랩하게 되도록, 공통 전극(27)에 보조 엣지로서의 기울어진 엣지(27b)를 갖도록 설계된다.
만일 액정 배향 방향이 소정 예각만큼 반시계 방향으로 회전함으로써 액정 배향 방향이 전계의 방향과 오버랩하는 영역이 존재하면, 이 영역은 전계가 화소 전극(27)과 공통 전극(25) 사이에 인가될 때 화소의 일단에 액정이 원하는 방향과 역방향으로 회전하는 도메인을 발생시킨다. 역회전하는 도메인이 존재하고 액정 분자가 원하는 방향으로 회전하는 상술한 도메인 및 액정 분자가 원하는 방향과 역방향으로 회전하는 도메인 사이의 경계에 격자 결함이 장시간 고정하여 발생되면, 이것에 따라 표시 품질이 저하되고 초기 조건과 동일한 조건이 얻어지지 않아서, 액정 표시 장치(10)의 신뢰성의 저하를 초래할 수도 있다.
공통 전극(27)을 역회전 방지 구조로서의 기울어진 엣지(27b)를 갖도록 설계함으로써, 상술한 액정 분자의 역회전을 방지할 수 있다. 여기서, 본 명세서에서는, 기울어진 엣지(27b)를 갖도록 공통 전극(27)을 설계함으로써 단일 방향으로만 액정 분자를 트위스트하는 구조를 역회전 방지 구조라 부른다.
제2 실시예
도 17은 본 발명의 제2 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(40)의 단면도이다.
상술한 제1 실시예에 따른 액정 표시 장치(10)에서는, 공통 전극(27)만이 투명한 도전성 재료인 인듐 주석 산화물(ITO)로 구성되어 있다. 제2 실시예에 따른 액정 표시 장치(40)에서는, 공통 전극(27) 뿐만 아니라 화소 전극(25)도 ITO로 구성되어 있다. 제2 실시예에 따른 액정 표시 장치(40)는 화소 전극(25)이 ITO로 구성되어 있다는 점을 제외하고는 상술한 제1 실시예에 따른 액정 표시 장치(10)의 구조와 동일한 구조를 갖는다.
공통 전극(27) 뿐만 아니라 화소 전극(25)도 투명한 도전성 재료인 ITO로 구성함으로써, 액정 표시 장치(40)는 액정 표시 장치(10)보다 개구율을 높힐 수 있다.
도 18a 내지 18i는 제2 실시예에 따른 액정 표시 장치(40)의 액티브 소자 기판(11)의 단면도들로, 그 제조 방법의 각 단계들을 나타낸다. 도 18a 내지 18i의 각각은 세개의 도면, 즉 도 16a 내지 16g와 유사하게 좌측으로부터 순서대로 배치된 표시 화면 주위의 영역의 단면도, 화소의 단면도 및 화소의 평면도를 포함하고 있다.
제2 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(40)를 제조하는 방법의 일례를 도 18a 내지 18i를 참조하여 이하에 설명한다.
도 18a에 도시된 바와 같이, 투명한 절연성 기판(22) 위에 제1 금속층(40a)을 형성한다. 다음에, 제1 금속층(40a)을 패터닝하여 게이트 전극(30a), 주사 라인(20) 및 공통 전극 라인(21)을 형성한다. 따라서, 게이트 전극(30a), 주사 라인(20) 및 공통 전극 라인(21)은 동시에 형성된다.
다음에, 도 18b에 도시된 바와 같이, 게이트 전극(30a), 주사 라인(20) 및 공통 전극 라인(21)을 모두 덮도록 투명한 절연성 기판(22) 위에 게이트 절연막(23)을 형성된다.
다음에, 게이트 절연막(23) 위에 불순물이 도핑되지 않은 i 층(35a)을 형성하고, i 층(35a) 위에 n형 불순물이 도핑된 n 층(35b)을 형성된다.
다음에, 도 18c에 도시된 바와 같이, i 층(35a)과 n 층(35b)이 박막 트랜지스터(30)의 일부가 되는 섬(island)(36) 형상으로 패터닝된다.
다음에, 도 18d에 도시된 바와 같이, 콘택트 홀(37)이 게이트 전극(30a)에 도달하도록 화소 주변부에서 게이트 절연막(23)을 관통하여 콘택트 홀(37)을 형성한다.
다음에, 도 18e에 도시된 바와 같이, 크롬으로 이루어진 제2 금속층(40b)을 게이트 절연막(23) 위에 형성되고 나서 포토리소그라피 및 에칭에 의해 데이터 라인(24)과 소스 전극(30c)으로 패터닝한다.
제2 금속층(40b)을 패터닝함으로써 데이터 라인(24)이 형성되는 경우에, 데이터 라인은 콘택트 홀(37)의 내면을 함께 덮는 제2 금속층(40b)을 통하여 주사 라인(20)이 형성된 층과 동일한 층에 형성되는 보호 회로(도시되지 않음) 배선층에 전기적으로 접속된다. 다음에, 주사 라인(20)을, 표시 화면 주변부에서, 게이트 절연막(23)을 관통하여 형성된 콘택트 홀(도시되지 않음)을 통하여, 데이터 라인(24)이 형성된 층과 동일한 층에 형성된 보호 회로(도시되지 않음)의 배선층에 전기적으로 접속된다.
따라서, 도 18e의 중심 도면에 도시된 바와 같이, 데이터 라인(24)과 주사 라인(20)은 주사 라인(20) 주변부에서 서로 전기적으로 접속된다. 이와 같이, 데이터 라인(24)과 주사 라인(20)이 이 단계에서 서로 전기적으로 접속되는 이유는, 데이터 라인(24) 및 주사 라인(20)을 서로 전기적으로 접속하기 전에 데이터 라인(24)을 에칭에 의해 형성하면, 데이터 라인(24)이 에칭 중에 용융될 수 있기 때문이다.
다음에, 도 18f에 도시된 바와 같이, 인듐 주석 산화물(ITO)막을 게이트 절연막(23) 상에 형성하여, 화소 전극(25)으로 패터닝된다.
다음에, 도 18g에 도시된 바와 같이, 데이터 라인(24), 섬(36), 소스 전극(30c) 및 화소 전극(25)을 덮도록 층간 절연막(26)이 게이트 절연막(23) 위에 형성된다.
다음에, 도 18h에 도시된 바와 같이, 공통 전극 라인(21)에 도달하는 콘택트 홀(29)이 층간 절연막(26)과 게이트 절연막(23)을 관통하여 형성된다.
다음에, 도 18i에 도시된 바와 같이, 콘택트 홀(29)이 인듐 주석 산화물(ITO)로 충전되도록 ITO막이 층간 절연막(26) 위에 형성된다. 다음에, ITO막이 공통 전극(27)으로 패터닝된다.
따라서, 제2 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(40)의 액티브 소자 기판(11)이 완성된다.
제3 실시예
도 19는 본 발명의 제3 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(50)의 단면도이다.
제3 실시예에 따른 액정 표시 장치(50)에서는, 제2 실시예와 유사하게 화소 전극(25)은 ITO로 구성되고, 투명 전극(25a)이 보호층으로서 데이터 라인(24)을 덮는다. 제3 실시예에 따른 액정 표시 장치(50)는 투명 전극(25a)이 데이터 라인(24)을 덮는 점을 제외하고는 상술한 제2 실시예에 따른 액정 표시 장치(40)의 구조와 동일한 구조를 갖는다.
투명 전극(25a)은 화소 전극(25)과 유사하게 ITO로 구성되며, 화소 전극(25)과 동시에 형성된다. 화소 전극(25)이 형성되는 패턴을 부분적으로 변경함으로써 투명 전극(25a)이 형성될 수 있기 때문에, 액정 표시 장치(50)를 제조하는 단계의 수는 제2 실시예에 따른 액정 표시 장치(40)를 제조하는 단계의 수에 비하여 증가하지 않는다.
데이터 라인(24)을 투명 전극(25a)으로 피복함으로써, 화소 전극(25)이 형성되는 경우에 수행되는 에칭에 의해 데이터 라인(24)이 용융되는 것을 방지할 수 있다.
제4 실시예
도 20은 본 발명의 제4 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(60)의 단면도이다.
도 4에 도시된 바와 같이, 상술한 제1 실시예에 따른 액정 표시 장치(10)에서는, 블랙 매트릭스층(17)이 대향 기판(12)의 일부분으로서 형성되어 있다. 반면에, 제4 실시예에 따른 액정 표시 장치(60)에서의 블랙 매트릭스층(17a)은 액티브 소자 기판(11)의 일부분으로서 형성된다.
블랙 매트릭스층(17a)은 공통 전극(27)의 개구부(27a)를 덮고, 제1 실시예에서의 블랙 매트릭스층(17a)과 유사하게 박막 트랜지스터(30)를 덮는 정도로 박막 트랜지스터(30)의 위에만 형성되어 있다. 즉, 블랙 매트릭스층(17a)은 광이 박막 트랜지스터(30)에 들어가는 것을 방지하는데 필요한 최소한의 크기를 갖는다. 또한, 블랙 매트릭스층(17a)은 주사 라인(20) 및 데이터 라인(24) 위에는 형성되지 않고, 박막 트랜지스터(30)의 위에만 고립된 패턴으로 형성된다.
블랙 매트릭스층(17a)이 액티브 소자 기판(11)의 일부분이라는 점을 제외하고는, 제4 실시예에 따른 액정 표시 장치(60)는 상술한 제1 실시예에 따른 액정 표시 장치(10)의 구조와 동일한 구조를 갖는다.
블랙 매트릭스층(17a)을 액티브 소자 기판(11)의 일부분으로서 형성하더라도, 제4 실시예에 따른 액정 표시 장치(60)는 제1 실시예에 따른 액정 표시 장치(10)에 의해 얻어진 것과 동일한 이점을 제공한다.
제5 실시예
도 21은 본 발명의 제5 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(70)의 단면도이다.
도 4에 도시된 바와 같이 제1 실시예에 따른 액정 표시 장치(10)에서는, 액티브 소자 기판(11)과 대향 기판(12) 사이에 개재되어 간극을 확보하기 위해서, 스페이서(28)가 액티브 소자 기판(11)과 대향 기판(12) 사이에 끼워지고 있다.
제5 실시예에 따른 액정 표시 장치(70)는 스페이서(28) 대신에 기둥 형상의 패턴(38)을 포함하여, 액티브 소자 기판(11)과 대향 기판(12) 사이의 간극을 확보하고 있다. 제5 실시예에 따른 액정 표시 장치(70)는, 스페이서(28)가 기둥 형상의 패턴(38)으로 대체되는 점을 제외하고는, 상술한 제1 실시예에 따른 액정 표시 장치(10)의 구조와 동일한 구조를 갖는다.
기둥 형상의 패턴(38)은 예를 들어 감광성 수지로 이루어질 수 있으며, 이 경우에 감광성 수지를 액티브 소자 기판(11)의 전면에 도포하고 기둥 형상의 패턴(38)이 형성되는 영역(또는, 기둥 형상의 패턴(38)이 형성되지 않을 영역)만을 노광하고 에칭을 수행하여 기둥 형상의 패턴(38)이 형성되지 않을 영역에 존재하는 감광성 수지를 제거하는 단계들을 수행함으로써, 기둥 형상의 패턴(38)이 형성될 수 있다.
균일한 직경을 갖는 스페이서(28)를 형성하는 것보다 균일한 높이를 갖는 기둥 형상의 패턴(38)을 형성하는 것이 더 용이하기 때문에, 스페이서(28)를 기둥 형상의 패턴(38)으로 대체함으로써 액정 표시 장치를 제조하는데 필요한 시간을 줄일 수 있다.
기둥 형상의 패턴(38)은 박막 트랜지스터(30)의 상방에, 즉 블랙 매트릭스층(17)의 아래쪽에 형성된다. 따라서, 기둥 형상의 패턴(38)이 광투과성 재료로 구성되든지 또는 광불투과성 재료로 구성되든지에 관계없이 액정 표시 장치(70)의 개구율은 저하되지 않는다.
제5 실시예에서는, 액티브 소자 기판(11) 위에 기둥 형상의 패턴(38)이 형성된다. 그러나, 기둥 형상의 패턴(38)이 대향 기판(12) 위에 형성되거나 액티브 소자 기판(11) 및 대향 기판(12) 양측 모두에 형성될 수도 있음에 유의해야 한다.
스페이서(28)를 기둥 형상의 패턴(38)으로 대체함으로써, 층간 절연막(26)은 감광성 수지로 구성될 수도 있다. 층간 절연막(26)을 소정 패턴으로 패터닝함으로써 기둥 형상의 패턴(38)이 형성될 수도 있다.
제6 실시예
도 22는 본 발명의 제6 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(80)의 단면도이다.
상술한 제1 내지 제5 실시예에서, 층간 절연막(26)은 유기막 또는 투명 무기막으로 된 단층 막으로 이루어진다.
반면에, 제6 실시예에 따른 액정 표시 장치(80)에서는, 층간 절연막(26)이 다층 구조를 갖도록 설계된다.
특히, 도 22에 도시된 바와 같이, 층간 절연막(26)은 무기막으로 이루어지는 제1 막(26a)과, 제1 막(26a)위에 형성되고 유기막으로 이루어진 제2 막(26b)으로 구성된다.
제2 막(26b)은 예를 들어 감광성 수지로 이루어진다.
유기막은 무기막보다 낮은 도포갖는다. 따라서, 상술한 바와 같은 다층 구조를 갖도록 설계된 층간 절연막(26)은 무기막으로 이루어진 층간 절연막보다 낮은 도포가질 수 있다.
층간 절연막(26)을 유기막만으로 구성하면, 박막 트랜지스터(30)의 반도체층과 유기막 사이의 계면이 불안정해져서, 액정 표시 장치가 고온에서 구동되는 경우에, 화상 표시 시에 불균일성의 결과 박막 트랜지스터(30)로부터 많은 전류가 누설된다. 이 문제는, 박막 트랜지스터(30)의 반도체층과 접하는 제1 막(26a)을 실리콘 질화막과 같은 무기막으로 구성되도록 설계하고, 이 제1 막 위에 유기막을 배치함으로써, 제1 막(26a)과 반도체층 사이에 안정한 계면이 형성되기 때문에 해결될 수 있다.
제7 실시예
도 23은 본 발명의 제7 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(90)의 단면도이다.
상술한 제1 실시예에서는, 층간 절연막(26)이 화소 영역 전체에 걸쳐 형성되어 있다. 제7 실시예에 따른 액정 표시 장치(90)에서는, 층간 절연막(26)이 무기막(26a)과 유기막(26b)을 포함하는 다층 구조를 갖도록 설계되는데, 여기서 유기막(26b)은 주사 라인(20), 데이터 라인(24), 공통 전극 라인(21) 및 박막 트랜지스터(30)의 상방 근방에 형성되어, 주사 라인(20), 데이터 라인(24), 공통 전극 라인(21) 및 박막 트랜지스터(30)를 덮지만 화소 전극(25)의 표시 영역을 덮지는 않도록 한다.
주사 라인(20), 데이터 라인(24) 및 공통 전극 라인(21)을 덮는 공통 전극(27)이 유기막(26b) 위에 형성된다.
유기막(26b)이 예를 들어 감광성 아크릴 수지로 이루어진다면, 유기막(26b)은 3 내지 4 범위의 도포가진다. 실리콘 질화막과 같은 무기막은 도포6 내지 7 범위로 갖는다. 따라서, 유기막(26b)은, 유기막(26b)의 두배의 두께를 갖는 무기막에 의해 확보되는 용량과 동일한 용량을, 데이터 라인(24)과 공통 전극(27) 사이에 확보할 수 있다.
층간 절연막(26)을 두꺼운 무기막으로 구성하는 경우에는, 그러한 층간 절연막(26)으로 양질의 품질을 얻으려면, 값비싼 성막 장치를 이용해야 하므로 제조 비용이 높아진다. 반면에, 유기막으로 이루어진 층간 절연막(26)은 유기 재료를 게이트 절연막(23) 위에 도포함으로써 형성될 수 있기 때문에, 층간 절연막(26)은 낮은 제조 비용으로 형성될 수 있다.
또한, 층간 절연막(26)은 화소 전극(25)과 공통 전극(27) 사이에서 무기막(26a)만으로 구성되기 때문에, 층간 절연막(26)이 얇아질 수 있다. 그 결과, 화소 전극(25)과 공통 전극(27) 사이에서 생성된 전계가 액정에 인가되어 구동 전압을 감소시킬 수 있다.
유기막(26b)은 5,000 내지 10,000Å 범위(양끝 포함)의 두께를 갖는 것이 바람직하다.
예를 들어, 무기막(26a)은 3,000Å의 두께를 갖고, 유기막(26b)은 6,000Å의 두께를 갖도록 설계될 수도 있다.
무기막(26a)이 너무 얇으면, 화소 전극(25)과 공통 전극(27) 사이에서 절연 파괴가 발생할 수도 있다. 따라서, 무기막(26a)은 2,000Å 이상의 두께를 갖는 것이 바람직하다.
유기막(26b)이 너무 두꺼우면, 러빙 단계에서 유기막(26b)의 단차부에 이물질이 부착되어 표시 품질의 열화를 초래한다. 유기막(26b)이 너무 얇으면, 공통 전극(27)과 데이터 라인(24) 사이의 기생 용량이 증가되어, 표시 품질의 저하를 초래한다.
제7 실시예에서는, 화소 전극(25)과 공통 전극(27) 사이의 표시 영역이 낮은 유전상수을 갖는 유기막(26b)으로 덮여 있지 않기 때문에, 화소 전극(25)과 공통 전극(27) 사이의 전압차에 의하여 액정에 인가되는 수평 전계를 효율적으로 생성하는 것이 가능하며, 공통 전극(27)과 데이터 라인(24) 사이에 형성되는 기생 용량의 증가를 방지할 수 있다.
제8 실시예
도 24는 본 발명의 제8 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(91)의 평면도이다. 본 발명의 제8 실시예에 따른 액정 표시 장치(91)는 제7 실시예에 따른 액정 표시 장치(90)의 변형예이다. 도 25는 도 24의 XXV-XXV 선에서 취한 단면도이고, 도 26은 도 24에 도시된 액정 표시 장치(91)의 단면도이다.
액정 표시 장치(91)에 있어서, 층간 절연막(26)은 도 25 및 도 26에 도시된 바와 같이 무기막(26a)과, 무기막(26a) 상에 부분적으로 형성된 유기막(26b)으로 이루어진다. 유기막(26b)은 주사 라인(20), 데이터 라인(24), 공통 전극 라인(21) 및 박막 트랜지스터(30)의 상방 및 근방에 형성되어, 유기막(26b)이 주사 라인(20), 데이터 라인(24), 공통 전극 라인(21) 및 박막 트랜지스터(30)를 덮고, 화소 전극(25)의 표시 영역을 덮지 않도록 한다.
공통 전극(27)은 유기막(26b)을 덮도록 형성되어 있다. 유기막(26b)은 주사 라인(20), 데이터 라인(24) 및 공통 전극 라인(21)을 덮으면서 공통 전극(27)내측에 형성되어 있다.
제8 실시예에서는, 화소 전극(25)과 공통 전극(27) 사이의 표시 영역이 저유전상수의 유기막(26b)으로 덮여 있지 않기 때문에, 화소 전극(25)과 공통 전극(27) 사이의 전압 차에 의해 액정에 인가될 수평 전계를 효율적으로 형성할 수 있고, 또한 공통 전극(27)과 데이터 라인(24) 사이의 기생 용량의 증가를 방지할 수 있다.
제9 실시예
도 27은 본 발명의 제9 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(92)의 단면도이다. 본 발명의 제9 실시예에 따른 액정 표시 장치(92)는 제8 실시예에 따른 액정 표시 장치(91)의 변형예이다. 도 28은 도 27의 XXVIII-XXVIII 선에서 취한 단면도이다.
액정 표시 장치(92)에 있어서, 층간 절연막(26)은 도 28에 도시된 바와 같이 무기막(26a)과, 무기막(26a) 상에 부분적으로 형성된 유기막(26b)으로 이루어진다. 유기막(26b)은 주사 라인(20), 데이터 라인(24) 및 박막 트랜지스터 (30)의 상방 및 근방에 형성되어, 유기막(26b)이 주사 라인(20), 데이터 라인(24) 및 박막 트랜지스터(30)를 덮고, 화소 전극(25)의 표시 영역은 덮지 않도록 한다.
제9 실시예에 따르면, 화소 전극(25)과 공통 전극(27) 사이의 간격을 좁게할 수 있어, 화소 전극(25)과 공통 전극(27) 사이에 형성된 축적 용량(32)(도 5 참조)의 용량을 확실하게 증가시킨다. 그 결과, 표시 품질이 향상될 수 있다.
이하, 제9 실시예에 따른 액정 표시 장치(92)의 액티브 소자 기판(11)의 제조 방법을 설명한다.
제1 실시예에 따른 액정 표시 장치(10)의 액티브 소자 기판(11)을 제조하는 방법과 비교하면, 도 16a 내지 도 16f에 도시된 바와 같이, 이 방법은 유기막(26b)을 형성하는 단계를 더 포함한다.
도 16d에 도시된 바와 같이 제1 금속층(40b)이 패터닝된 후에, n 층(35b)이 에칭에 의해 제거되고, 그 후 무기막(26a)이 게이트 절연막(23) 상에 형성된다.
다음, 감광성 아크릴 수지가 무기막(26a) 상에 도포된다. 다음, 무기막(26a)을 노광하고 현상하여, 유기막(26b)을 형성한다. 유기막(26b)은 주사 라인(20), 데이터 라인(24) 및 박막 트랜지스터(30)의 상방 및 근방에 형성된다.
다음, 콘택트 홀(29)이 무기막(26a) 및 게이트 절연막(23)에 형성된다.
다음, 인듐 주석 산화물(ITO) 막이 유기막(26b)과 무기막(26a) 상에 형성되어, 콘택트 홀(29)이 인듐 주석 산화물로 충전된다. 다음, 인듐 주석 산화물 막이 패터닝되어 공통 전극(27)을 형성한다.
공통 전극(27)은 인듐 주석 산화물로 충전된 콘택트 홀(29)을 통해 공통 전극 라인(21)과 전기적 접속한다.
그래서, 액정 표시 장치(92)의 액티브 소자 기판(11)이 완성된다.
상술한 방법에서, 콘택트 홀(29)이 형성된 후에, 산소 플라즈마를 발생시켜 공통 전극 라인(21)의 표면 상에 흡착된 불순물질을 제거하는 것이 바람직하다. 이로써, 콘택트 홀(29)의 접촉 저항이 확실하게 감소하게 되고, 그래서 표시 품질이 향상될 수 있다.
상술한 방법에서, 유기막(26b)을 형성한 후 콘택트 홀(29)을 형성하기 전에, 헬륨 또는 아르곤 플라즈마를 발생시켜 유기막(26b)의 표면을 재형성하는 것이 바람직하다. 이로써, 유기막(26b)과 공통 전극(27) 사이의 밀착성 및 공통 전극(27)이 패터닝되는 정밀도가 향상되고, 그 결과 패터닝 결함을 감소시키게 된다.
유기막(26b)의 표면은 콘택트 홀(29)이 형성된 후에 헬륨 또는 아르곤 플라즈마를 발생시켜 재형성될 수 있지만, 공통 전극 라인(21)의 표면 상에 불순물이 다시 흡착되어, 콘택트 홀(29)의 콘택트 저항을 증가시키는 결과를 주기 때문에 바람직하지 못하다.
제10 실시예
도 29는 본 발명의 제10 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(93)의 평면도이다. 본 발명의 제10 실시예에 따른 액정 표시 장치(93)는 제9 실시예에 따른 액정 표시 장치(92)의 변형예이다. 도 30은 도 29의 XXX-XXX 선에서 취한 단면도이다.
액정 표시 장치(93)에 있어서, 층간 절연막(26)은 도 30에 도시된 바와 같이 무기막(26a)과, 무기막(26a) 상에 부분적으로 형성된 유기막(26b)으로 이루어진다. 유기막(26b)은 데이터 라인(24) 및 박막 트랜지스터(30)의 상방 및 근방에 형성되어, 유기막(26b)이 데이터 라인(24) 및 박막 트랜지스터(30)를 덮고, 화소 전극(25)의 표시 영역은 덮지 않도록 한다.
제10 실시예에서는, 유기막(26b)이 주사 라인(20) 상에는 형성되어 있지 않기 때문에, 러빙 축 L(도 3 참조)에 거의 직각인 각도의 단차를 형성하지 않을 수 있게 된다. 이에 의해, 러빙 단계에서의 단차부에 불순물이 흡착되는 것을 감소시킬 수 있어, 표시 품질을 향상시킬 수 있다.
제11 실시예
도 31은 본 발명의 제11 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(94)의 평면도이다. 본 발명의 제11 실시예에 따른 액정 표시 장치(94)는 제10 실시예에 따른 액정 표시 장치(93)의 변형예이다. 도 32는 도 31의 XXXII-XXXII 선에서 취한 단면도이다.
액정 표시 장치(94)에 있어서, 층간 절연막(26)은 도 32에 도시된 바와 같이 무기막(26a)과, 무기막(26a) 상에 부분적으로 형성된 유기막(26b)으로 이루어진다. 유기막(26b)은 데이터 라인(24)의 상방 및 근방에 형성되어, 유기막(26b)이 데이터 라인(24)을 덮고, 화소 전극(25)의 표시 영역은 덮지 않도록 한다.
제11 실시예에서는, 유기막(26b)이 주사 라인(20) 및 박막 트랜지스터(30) 상방에 형성되어 있지 않기 때문에, 러빙 축 L(도 3 참조)에 거의 직각에 가까운 각도로 서있는 단차를 형성하지 않을 수 있게 된다. 이에 의해, 러빙 단계에서의 단차에 불순물이 흡착되는 것을 감소시킬 수 있어, 표시 품질을 향상시킬 수 있다.
제7 실시예 내지 제11 실시예에 따른 액정 표시 장치(90 내지 94)에 있어서, 유기막(26b)은 투명성일 수도 있고 불투명성일 수도 있다. 유기막(26b)이 블랙 유기 재료로 이루어지는 경우에, 유기막(26b)은 블랙 매트릭스 층(17)으로서 기능을 하기 때문에, 더이상 블랙 매트릭스 층(17)을 형성할 필요가 없게 된다.
제12 실시예
제1 내지 제11 실시예에 따른 액정 표시 장치(10, 40, 50, 60, 70, 80, 90, 91, 92, 93, 94)은 싱글 도메인 타입 액정 표시 장치이다.
여기서, 싱글 도메인 타입 액정 표시 장치는, 액티브 소자 기판(11)에 의해 정의된 평면에 대략 평행한 전계가 화소 전극(15)과 공통 전극(27) 사이에 인가됨으로써, 액정층(13)에 존재하는 액정의 분자축을 액티브 소자 기판(11)에 평행한 면 내에서 회전시키는 액정 표시 장치를 의미한다.
제1 내지 제11 실시예는 멀티 도메인 액정 표시 장치에 적용될 수도 있다.
여기서, 멀티 도메인 타입 액정 표시 장치란, 제1 서브 화소 영역과 제2 화소 영역을 정의하는 액정 표시 장치로서, 제 1 전계가 화소 전극(25)과 공통 전극(27) 사이의 액티브 소자 기판(11)의 표면과 평행한 제1 서브 화소 영역에 인가되고 제1 서브 화소 영역에서 액정의 분자 축(13)이 액티브 소자 기판(11)과 평행한 면내에서 제1 방향으로 회전하는 한편, 제2 전계가 화소 전극(25)과 공통 전극(27) 사이의 액티브 소자 기판(11)의 면과 평행한 제2 서브 화소 영역에 인가되고 제2 서브 화소 영역에서 액정의 분자 축(13)이 액티브 소자 기판(11)과 평행한 면 내에서 제1 방향과는 다른 제2 방향으로 회전하고 있는 액정 표시 장치를 의미한다.
상술한 제1 내지 제11 실시예는 싱글 도메인 타입 액정 표시 장치뿐만아니라 멀티 도메인 타입 액정 표시 장치에도 적용될 수 있다.
제1 내지 제11 실시예에 따른 액정 표시 장치가 싱글 도메인 타입 액정 표시 장치로서 제조되는 경우에, 콘택트 홀(29)은, 도 33a에 도시된 화소의 평면도에서 러빙 방향 L이 주어지면 데이터 라인(24)이 러빙 방향 L로 예각만큼 연장하는 축을 회전시킴으로써 얻어지는 대각선을 정의하는 두 코너 중의 하나의 근방에 형성된다.
이러한 위치에 콘택트 홀(29)을 배치시킴으로써, 역회전 방지 구조를 화소의 단부에 설치하여 배향을 안정하게 유지시키고자 하는 경우에, 콘택트 홀(29)의 위치에 공통 전극(27)에 대한 역회전을 방지하기 위한 전극이 형성될 수도 있다. 이로써, 공통 전극(27)에 대해 콘택트 홀(29) 및 역회전 방지 구조의 배치를 할 수 있어, 개구율을 향상시킬 수 있다.
반면에, 콘택트 홀(29)이, 도 33b에 도시된 화소의 평면에서 데이터 라인(24)이 러빙 방향 L의 반대측으로 예각만큼 연장한 축을 회전함으로써 얻어진 대각선을 정의하는 두 코너 중의 하나의 근방에 형성되면, 상술한 바와 같은 역회전 구조를 매우 효율적으로 형성하는 것은 불가능해지고, 엣지에서의 전극들의 각도때문에 개구율의 손실이 존재한다.
제1 내지 제11 실시예에 따른 액정 표시 장치가 도 34에 도시된 바와 같이 멀티 도메인 타입 액정 표시 장치로서 제조되는 경우에는, 공통 전극 라인(21)의 화소 소자의 내측으로의 연장선과 공통 전극 라인(21)으로부터 화소 소자의 중심으로의 공통 전극(27)의 연장선이 화소의 평면에서 90°이상의 각도로 형성하는 코너들 중 어느 하나에 콘택트 홀(29)이 형성되도록 하는 것이 바람직하다.
공통 전극(27)을 각 화소에서 콘택트 홀(29)을 통하여 공통 전극 라인(21)에 전기적으로 접속시킴으로써 공통 전극(27)의 저항을 감소시킬 수 있다.
제13 실시예
도 35는 본 발명의 제13 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(100)의 단면도이다.
도 35에 도시된 바와 같이, 본 발명의 제13 실시예에 따른 액정 표시 장치(100)에서는, 콘택트 홀(29)이 게이트 절연막(23)과 층간 절연막(26)을 동시에 패터닝함으로써 형성되고, 공통 전극 라인(21)이 공통 전극(27)과 직접 전기적 접속되어 있다.
제13 실시예에서는 콘택트 홀(29)이 게이트 절연막(23)과 층간 절연막(26)을 동시에 패터닝함으로써 형성되므로, 콘택트 홀(29)이 더 큰 직경을 갖는 것이 가능하게 된다.
제14 실시예
도 36은 본 발명의 제14 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치(110)의 단면도이다.
도 36에 도시된 바와 같이, 본 발명의 제14 실시예에 따른 액정 표시 장치(110)에서는, 콘택트 홀(29)이 게이트 절연막(23)에 형성된 콘택트 홀(29a)과 층간 절연막(26)에 형성된 콘택트 홀(29b)로 이루어지고, 공통 전극 라인(21)과 공통 전극(27)은 게이트 절연막(23)과 층간 절연막(26)과의 사이에 형성된 전극(29c)을 개재하여 서로 전기적으로 접속되어 있다.
제14 실시예에 따르면, 공통 전극 라인(21)과 공통 전극(27)은 전극(29c)을 통하여 서로 전기적으로 접속되어 있기 때문에, 콘택트 홀(29a, 29b)은 패터닝을 위한 에칭시에 깊이가 얕게 되고, 공통 전극 라인(21), 전극(29c) 및 공통 전극(27) 간의 콘택트 저항을 확실하게 감소시키게 된다.
제15 실시예
상술한 제1 내지 제12 실시예에서, 블랙 매트릭스 층(17)은 고립된 패턴으로 박막 트랜지스터(30) 상방에만 형성되어 있다.
블랙 매트릭스 층(17)은 이러한 패턴에만 한정되지 아니하고, 블랙 매트릭스 층(17)이 다음과 같이 형성될 수도 있다는 것은 주목되어야 한다.
예를 들면, 블랙 매트릭스 층(17)은 박막 트랜지스터(3)를 오버랩하여, 데이터 라인(24)이 연장하는 방향뿐만아니라 주사 라인(20)이 연장하는 방향으로도 매트릭스 형상으로 연장하도록 형성될 수도 있다.
블랙 매트릭스 층(17)을 매트릭스 형상으로 형성함으로써, 데이터 라인(24), 주사 라인(20) 및 공통 전극 라인(21)으로부터 오는 광 반사를 방지하여, 표시 품질을 향상시킬 수 있다.
대안으로써, 블랙 매트릭스 층(17)은 박막 트랜지스터(30)를 오버랩하여, 주사 라인(20)과 공통 전극 라인(21) 사이에 형성된 간극을 차폐하도록 형성될 수도 있다.
블랙 매트릭스 층(17)이 주사 라인(20)과 공통 전극 라인(21) 사이에 형성된 간극을 차폐하도록 설계함으로써, 주사 라인(20)과 공통 전극 라인(21) 사이에서 발생된 액정 표시 장치(30)의 배양 불균일성을 숨기는 것이 가능하게 되어, 표시 품질을 확실하게 향상시킬 수 있다.
블랙 매트릭스 층(17)은, 상방에서 볼 때에, 블랙 매트릭스 층(17)의 엣지 또는 단차가 주사 라인(20)의 내측에 위치하도록 형성될 수도 있다.
블랙 매트릭스 층(17)의 단차는 화상 표시에서 불균일성을 일으키는 원인의 하나이다. 그래서, 블랙 매트릭스 층(17)의 단차를 주사 라인(20)의 내측에 위치시킴으로써, 화상 표시에서의 불균일성을 감출 수 있어, 표시 품질을 확실하게 향상시킬 수 있다.
주사 라인(20)의 내측에 위치된 단차를 갖도록 블랙 매트릭스 층(17)은 최소의 크기를 가질 수도 있다.
상술한 블랙 매트릭스 층(17)은 본 발명에 따른 일 실시예로서 설명되었지만, 상술한 블랙 매트릭스 층(17)이 본 발명에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치뿐만아니라 일반적인 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치에도 적용될 수도 있다.
예를 들면, 상술한 블랙 매트릭스 층(17)은 상술한 일본 특개 2000-89240호 및 2000-81637호에 기재된 액정 표시 장치에도 적용될 수도 있다.
제1 내지 제14 실시예에서, 공통 전극(27)에는 박막 트랜지스터(30)의 채널이 노출되도록 하는 개구부(27a)가 형성되어 있다. 개구부(27a)에 의해, 공통 전극(27)의 전압의 극성이 반전되더라도 박막 트랜지스터(30)가 그러한 극성 반전에 의해 영향받지 않도록 하는 것이 가능하게 된다.
상술한 바와 같이 공통 전극(27)을 본 명세서에서 본 발명에 따른 하나의 실시예로서 기재되었지만, 상술한 공통 전극(27)은 본 발명에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치뿐만아니라 일반적인 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치에도 적용될 수도 있음을 주목하여야 한다.
예를 들면, 상술한 공통 전극(27)은 상술한 일본 특개 2000-89240호, 2000-81637호에 기재된 액정 표시 장치 또는 도 1에 도시된 종래의 IPS 모드 액정 표시 장치에도 적용될 수도 있다.
공통 전극(27)이 종래의 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치에 적용되는 경우에, 공통 전극(27)은 투명성으로 구성될 수도 있고 불투명성으로 구성될 수도 있다.
제16 실시예
제1 실시예에 따른 액정 표시 장치(10), 제2 실시예에 따른 액정 표시 장치(40), 제3 실시예에 따른 액정 표시 장치(50), 제4 실시예에 따른 액정 표시 장치(60), 제5 실시예에 따른 액정 표시 장치(70), 제6 실시예에 따른 액정 표시 장치(80), 제7 실시예에 따른 액정 표시 장치(90), 제8 실시예에 따른 액정 표시 장치(91), 제9 실시예에 따른 액정 표시 장치(92), 제10 실시예에 따른 액정 표시 장치(93), 제11 실시예에 따른 액정 표시 장치(94), 제12 실시예에 따른 액정 표시 장치, 제13 실시예에 따른 액정 표시 장치(100), 제14 실시예에 따른 액정 표시 장치(110), 또는 제15 실시예에 따른 액정 표시 장치는 전자 장치에 적용될 수도 있다. 이하, 이에 대한 예를 설명한다.
도 37은 제1 내지 제15 실시예에 따른 액정 표시 장치 중의 하나가 적용된 휴대용 통신 장치(250)의 블록도이다. 휴대용 통신 장치(250)에서, 상술한 실시예에 따른 액정 표시 장치는 후에 설명하는 액정 패널(265)의 구성요소로서 이용된다.
휴대용 통신 단말기(250)는 액정 패널(265), 백라이트 에미터(266) 및 화상 신호 처리기(267)를 포함하는 표시부(268)와, 휴대용 통신 단말기(250)를 구성하는 구성요소들의 동작을 제어하는 제어기(269), 제어기(269)에 의해 실행될 프로그램 및 다양한 데이터를 저장하는 메모리(271), 데이터 통신을 가능케 하는 통신부(272), 키보드 또는 포인터로 이루어진 입력 장치(273), 및 휴대용 통신 단말기(250)를 구성하는 상술한 부품에 전력을 공급하는 전원(274)으로 이루어진다.
상술한 실시예 중의 하나에 따른 액정 표시 장치를 포함하는 액정 표시 패널(265)은 표시부(268)에 있어서의 개구율을 향상시키고, 표시부(268)에서의 휘도를 향상시킨다.
상술한 실시예 중의 하나에 따른 액정 표시 장치를 포함하는 액정 표시 패널(265)은 휴대용 개인 컴퓨터, 노트형 개인 컴퓨터, 또는 데스크탑 개인 컴퓨터의 모니터에 적용될 수도 있다.
도 38은 상술한 실시예 중의 하나에 따른 액정 표시 장치의 하나가 적용된 셀룰러 폰(275)의 블록도이다.
셀룰러 폰(275)은 액정 패널(265), 백라이트 에미터(266) 및 화상 신호 처리기(267)를 포함하는 표시부(268)와, 셀룰러 폰(275)을 구성하는 구성요소들의 동작을 제어하는 제어기(277), 제어기(277)에 의해 실행될 프로그램 및 다양한 데이터를 저장하는 메모리(278), 무선 신호 수신기(2799), 무선 신호 송신기(281), 키보드 또는 포인터로 이루어진 입력 장치(282), 및 셀룰러 폰(250)을 구성하는 상술한 구성요소에 전력을 공급하는 전원(283)으로 이루어진다.
상술한 실시예 중의 하나에 따른 액정 표시 장치를 포함하는 액정 표시 패널(265)을 이용함으로써, 표시부(268)의 개구율을 향상시키고, 표시부(268)에서의 휘도를 향상시킨다.
상술한 제1 내지 제16 실시예에서, 본 발명의 특징적 부분을 중점적으로 설명하였고, 당 기술분야에 전문가에게 자명한 부분에 대해서는 상세한 설명을 하지 않았다. 하지만, 후자는 상세한 설명이 없더라도 당 기술분야의 전문가라면 용이하게 이해할 것이다.
이하, 상술한 본 발명에 의해 얻어지는 이점을 설명한다.
본 발명에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치에서는, 주사 라인과 공통 전극 라인이 서로 평행하게 동일 공정에 의하여 형성되는 층에 형성되고, 주사 라인과 데이터 라인이 이들 사이에 층간 절연막을 개재하여 공통 전극에 의해 덮어지고 있다. 공통 전극 라인은 주사 라인의 어느 한쪽에 한개만 형성되어 있다.
주사 라인과 데이터 라인이 공통 전극에 의해 덮어지기 때문에, 공통 전극에 의해서 주사 라인과 데이터 라인으로부터 누설되는 전계가 차폐되고, 그 결과, 화소 전극과 공통 전극에 의해 제어가능한 표시 영역을 확대시키는 것이 가능케 된다.
이것은 공통 전극 라인이 점유하는 면적을 감소시킬 수 있다는 이점을 가져온다. 종래의 인플레인 스위칭 모드 액정 표시 장치에서는, 주사 라인으로부터 누설되는 전계를 차폐하기 위해, 주사 라인의 양 측에 공통 전극 라인들이 배치되어 있다. 반면에, 본 발명에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치에서는, 공통 전극이 주사 라인으로부터 누설되는 전계를 차폐하는 기능을 가지도록 설계되어 있기 때문에, 주사 라인으로부터 누설되는 전계를 차폐하기 위한 공통 전극 라인의 갯수를 단 한개로 감소시킬 수 있다.
본 발명에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치에서는, 화소 전극과 공통 전극이 다른 층에 형성되기 때문에, 화소 전극과 공통 전극 사이에서 단락 회로를 형성하는 것을 확실히 방지할 수 있다. 이 때문에, 액정 표시 장치가 제조되는 수율을 증가시키는 것이 가능케 된다.
화소 전극과 공통 전극을 다른 층에 형성하기 위해 수행되어야 할 제조 단계의 수는, 종래의 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치와 같이 화소 전극과 공통 전극을 동일 공정에 의하여 형성되는 층에 형성하기 위해 수행되는 제조 단계 수와 비교하여, 증가되지 않는다.
도 1은 종래의 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 평면도.
도 2는 도 1의 II-II 선에서 취한 단면도.
도 3은 본 발명의 제1 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 평면도.
도 4는 도 3의 IV-IV 선에서 취한 단면도.
도 5는 본 발명의 제1 실시예에 따른 액정 표시 장치의 회로도.
도 6은 보호 회로의 제1 예의 평면도.
도 7은 보호 회로의 제2 예의 평면도.
도 8은 데이터 라인의 형상의 제1 예의 평면도.
도 9는 데이터 라인의 형상의 제2 예의 평면도.
도 10은 본 발명의 제1 실시예에 따른 액정 표시 장치의 특성 중 하나를 나타내는 그래프.
도 11은 본 발명의 제1 실시예에 따른 액정 표시 장치의 특성 중 하나를 나타내는 그래프.
도 12는 본 발명의 제1 실시예에 따른 액정 표시 장치의 특성 중 하나를 나타내는 그래프.
도 13은 본 발명의 제1 실시예에 따른 액정 표시 장치의 특성 중 하나를 나타내는 그래프.
도 14는 본 발명의 제1 실시예에 따른 액정 표시 장치의 부분 평면도.
도 15는 본 발명의 제1 실시예에 따른 액정 표시 장치의 특성 중 하나를 나타내는 그래프.
도 16a 내 도 16g는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 방법의 각 단계를 나타내는 단면도.
도 17은 본 발명의 제2 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 단면도.
도 18a 내 도 18i는 본 발명의 제2 실시예에 따른 액정 표시 장치의 제조 방법의 각 단계를 나타내는 단면도.
도 19는 본 발명의 제3 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 단면도.
도 20은 본 발명의 제4 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 단면도.
도 21은 본 발명의 제5 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 단면도.
도 22는 본 발명의 제6 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 단면도.
도 23은 본 발명의 제7 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 단면도.
도 24는 본 발명의 제8 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 단면도.
도 25는 도 24의 XXV-XXV 선에서 취한 단면도.
도 26은 도 24에 도시된 액정 표시 장치의 단면도.
도 27은 본 발명의 제9 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 평면도.
도 28은 도 27의 XXVIII-XXVIII 선에서 취한 단면도.
도 29는 본 발명의 제10 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 평면도.
도 30은 도 29의 XXX-XXX 선에서 취한 단면도.
도 31은 본 발명의 제11 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 평면도.
도 32는 도 31의 XXXII-XXXII 선에서 취한 단면도.
도 33a는 콘택트 홀이 형성될 위치의 제1 예를 나타내는 평면도.
도 33b는 콘택트 홀이 형성될 위치의 제2 예를 나타내는 평면도.
도 34는 콘택트 홀이 형성될 위치의 제3 예를 나타내는 평면도.
도 35는 본 발명의 제13 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 평면도.
도 36은 본 발명의 제14 실시예에 따른 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 평면도.
도 37은 본 발명의 제16 실시예에 따른 전자 장치의 제1 예의 블록도.
도 38은 본 발명의 제16 실시예에 따른 전자 장치의 제2 예의 블록도.
<도면의 주요 부분에 대한 간단한 설명>
11: 액티브 소자 기판
12: 대향 기판
13: 액정층
16: 투명 기판
17: 블랙 매트릭스층
18: 컬러층
19: 투명 오버코팅층
20: 주사 라인
21: 공통 전극 라인
23: 게이트 절연막
24: 데이터 라인
25: 화소 전극
26: 층간 절연막
27: 공통 전극
28: 스페이서
29: 콘택트 홀
30: 박막 트랜지스터
30a: 게이트 전극
30b: 비정질 실리콘막
30c:소스 전극
32: 축적 커패시터

Claims (14)

  1. 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치를 제조하는 방법에 있어서,
    상기 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치는,
    (a) 제1 기판;
    (b) 상기 제1 기판에 대향하여 위치된 제2 기판; 및
    (c) 상기 제1 및 제2 기판 사이에 개재된 액정층
    을 포함하고,
    상기 제1 기판은,
    (a1) 게이트 전극, 드레인 전극 및 소스 전극을 갖는 박막 트랜지스터;
    (a2) 구동될 화소에 각각 대응하는 화소 전극;
    (a3) 기준 전압이 인가되는 공통 전극;
    (a4) 데이터 라인;
    (a5) 주사 라인; 및
    (a6) 공통 전극 라인
    을 포함하고,
    상기 게이트 전극은 상기 주사 라인에 전기적으로 접속되고, 상기 드레인 전극은 상기 데이터 라인에 전기적으로 접속되고, 상기 소스 전극은 상기 화소 전극에 전기적으로 접속되고, 상기 공통 전극은 상기 공통 전극 라인에 전기적으로 접속되고,
    상기 제1 기판의 평면과 실질적으로 평행하고 상기 화소 전극과 상기 공통 전극 사이에 인가되는 전계에 의해, 상기 액정층 내의 액정의 분자 축을 상기 제1 기판과 평행한 평면에서 회전함으로써 화상을 표시하는 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치를 제조하는 방법으로서,
    (a) 상기 주사 라인과 상기 공통 전극 라인을 서로 평행하게 동일 공정에 의하여 형성되는 층에 형성하는 단계 - 상기 공통 전극 라인은 상기 주사 라인에 대하여 어느 한쪽에 한개만 형성되고, 또한 상기 주사 라인 근방에서 상기 주사 라인을 따라 형성됨 -;
    (b) 상기 데이터 라인 및 상기 주사 라인 상방에 층간 절연막을 형성하는 단계;
    (c) 상기 층간 절연막에 콘택트 홀을 형성하는 단계; 및
    (d) 상기 층간 절연막 상에 상기 공통 전극을 형성하여 상기 공통 전극이 상기 콘택트 홀을 통하여 상기 공통 전극 라인에 전기적으로 접속되고, 상기 공통 전극이 상기 주사 라인과 상기 공통 전극 라인 사이에 형성된 간극을 차폐하도록 하는 단계 - 상기 공통 전극에는, 상기 박막 트랜지스터의 채널 상방에 개구부가 형성되며, 상기 개구부는 상기 채널의 단부로부터 소정의 거리만큼 이격된 단부를 가짐 -
    를 포함하는 것을 특징으로 하는 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 화소 전극과 상기 데이터 라인을 동일 공정에 의하여 형성되는 층에 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    복수의 제1 부분과, 상기 제1 부분의 단부에서 상기 복수의 제1 부분을 서로 연결하는 제2 부분을 포함하는 화소 전극을 형성하는 단계를 더 포함하고, 상기 제2 부분은 상기 공통 전극 라인 상방에 위치하고 상기 공통 전극 라인과 함께 그들 사이의 축적 용량을 형성하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    상기 층간 절연막을 유기막과 무기막을 포함하는 이층 구조를 갖도록 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서,
    상기 층간 절연막을 유기막과 무기막을 포함하는 이층 구조를 갖도록 형성하는 단계를 더 포함하고,
    상기 유기막은 상기 주사 라인, 상기 데이터 라인, 상기 공통 전극 라인 및 상기 박막 트랜지스터의 상방 및 근방에 형성되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서,
    상기 층간 절연막을 유기막과 무기막을 포함하는 이층 구조를 갖도록 형성하는 단계를 더 포함하고,
    상기 유기막은 상기 주사 라인, 상기 데이터 라인 및 상기 박막 트랜지스터의 상방 및 근방에 형성되는 것을 특징으로 하는 방법.
  7. 제1항에 있어서,
    상기 층간 절연막을 유기막과 무기막을 포함하는 이층 구조를 갖도록 형성하는 단계를 더 포함하고,
    상기 유기막은 상기 데이터 라인 및 상기 박막 트랜지스터의 상방 및 근방에 형성되는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    상기 층간 절연막을 유기막과 무기막을 포함하는 이층 구조를 갖도록 형성하는 단계를 더 포함하고,
    상기 유기막은 상기 데이터 라인의 상방 및 근방에 형성되는 것을 특징으로 하는 방법.
  9. 제1항에 있어서,
    상기 박막 트랜지스터를 오버랩하기 위해 상기 박막 트랜지스터 상방에만 고립된 패턴으로 블랙 매트릭스를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제1항에 있어서,
    컬러 필터를 정의하는 컬러층을, 상기 컬러층이 상기 데이터 라인에 평행하게 연장하는 엣지를 가지도록 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제1항에 있어서,
    컬러 필터를 정의하는 컬러층을, 인접한 컬러층들이 그 사이에 간극이 없거나 또는 인접한 컬러층들이 서로 부분적으로 오버랩하도록 배열하는 방식으로 구성하도록 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제1항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이의 간극을 확보하기 위해 상기 주사 라인과 상기 공통 전극 라인 사이의 상기 제1 기판과 상기 제2 기판 중 적어도 하나 상에 기둥 형상의 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제1항에 있어서,
    상기 데이터 라인을, 표시 영역 주변부에서 전기적 절연막에 형성된 콘택트 홀을 통하여, 상기 주사 라인이 형성된 층과 동일한 층에 형성된 제1 보호 회로에 전기적으로 접속하고, 상기 주사 라인을, 표시 영역 주변부에서 전기적 절연막에 형성된 콘택트 홀을 통하여, 상기 데이터 라인이 형성된 층과 동일한 층에 형성된 제2 보호 회로에 전기적으로 접속하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  14. 제1항에 있어서,
    상기 데이터 라인을, 표시 영역 주변부에서 전기적 절연막에 형성된 콘택트 홀, 및 상기 전기적 절연막 상에 형성된 층 상에 형성된 도전성 패턴을 통하여, 상기 주사 라인이 형성된 층과 동일한 층에 형성된 제1 보호 회로에 전기적으로 접속하고, 상기 주사 라인을, 표시 영역 주변부에서 전기적 절연막에 형성된 콘택트 홀, 및 상기 전기적 절연막 상에 형성된 층 상에 형성된 도전성 패턴을 통하여, 상기 데이터 라인이 형성된 층과 동일한 층에 형성된 제2 보호 회로에 전기적으로 접속하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020050089144A 2002-04-04 2005-09-26 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의제조 방법 KR100558225B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00103044 2002-04-04
JP2002103044 2002-04-04
JPJP-P-2002-00160508 2002-05-31
JP2002160508 2002-05-31
JP2002164681 2002-06-05
JPJP-P-2002-00164681 2002-06-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030021423A Division KR100555006B1 (ko) 2002-04-04 2003-04-04 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20050099948A true KR20050099948A (ko) 2005-10-17
KR100558225B1 KR100558225B1 (ko) 2006-03-10

Family

ID=29553973

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030021423A KR100555006B1 (ko) 2002-04-04 2003-04-04 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치
KR1020050089144A KR100558225B1 (ko) 2002-04-04 2005-09-26 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020030021423A KR100555006B1 (ko) 2002-04-04 2003-04-04 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치

Country Status (4)

Country Link
US (1) US6933528B2 (ko)
KR (2) KR100555006B1 (ko)
CN (1) CN1287207C (ko)
TW (1) TWI240836B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118449A (ko) * 2015-04-01 2016-10-12 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984345B1 (ko) * 2003-05-30 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4174428B2 (ja) * 2004-01-08 2008-10-29 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP4394479B2 (ja) * 2004-02-26 2010-01-06 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
JP4623464B2 (ja) * 2005-09-26 2011-02-02 株式会社 日立ディスプレイズ 液晶表示装置
US7821587B2 (en) * 2005-12-01 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP2007226175A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
DE602006011960D1 (de) * 2006-01-31 2010-03-11 Casio Computer Co Ltd Flüssigkristallanzeigevorrichtung mit einem im wesentlichen zu den substratoberflächen parallelen elektrischen feld
EP2924498A1 (en) * 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
TWI752316B (zh) 2006-05-16 2022-01-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
US8106865B2 (en) 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR20080003078A (ko) * 2006-06-30 2008-01-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101462061B1 (ko) * 2006-09-29 2014-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
GB2474979B (en) * 2008-06-25 2011-10-19 Lg Display Co Ltd Array substrate for fringe field switching mode liquid crystal display device and fringe filed switching mode liquid crystal display device including the same
JP5348521B2 (ja) * 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
KR101803720B1 (ko) * 2008-10-03 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI428663B (zh) * 2009-06-12 2014-03-01 Au Optronics Corp 觸控式液晶顯示面板及液晶顯示面板
KR101219821B1 (ko) * 2009-08-17 2013-01-08 하이디스 테크놀로지 주식회사 Ｆｆｓ 모드 액정표시장치 및 그 제조방법
CN102012574B (zh) * 2009-09-04 2014-02-26 北京京东方光电科技有限公司 液晶面板和液晶显示基板的制造方法
CN101752308B (zh) * 2009-12-18 2012-04-04 友达光电股份有限公司 形成像素结构的方法
CN102116981B (zh) * 2009-12-30 2014-08-06 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
CN102116980B (zh) * 2009-12-31 2014-04-09 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
KR101298613B1 (ko) * 2010-12-27 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101772077B1 (ko) * 2010-12-28 2017-08-28 엘지전자 주식회사 윈도우, 그 윈도우의 제조방법 및 그 윈도우를 갖는 이동 단말기
KR20140144752A (ko) * 2012-01-19 2014-12-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101303476B1 (ko) * 2012-03-08 2013-09-05 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
CN102629011A (zh) * 2012-04-27 2012-08-08 华映光电股份有限公司 触控立体显示装置
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
KR20140055848A (ko) 2012-11-01 2014-05-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP6091197B2 (ja) 2012-12-10 2017-03-08 三菱電機株式会社 アレイ基板及び表示装置
CN103064224A (zh) * 2013-01-28 2013-04-24 京东方科技集团股份有限公司 阵列基板及显示装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN104122713B (zh) * 2013-05-09 2017-08-29 深超光电（深圳）有限公司 一种液晶显示器阵列基板的制造方法
JP2014228565A (ja) 2013-05-17 2014-12-08 パナソニック液晶ディスプレイ株式会社 液晶表示装置及び液晶表示装置の製造方法
CN103676390B (zh) * 2013-12-31 2017-02-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104090402A (zh) * 2014-06-19 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104216190B (zh) * 2014-08-28 2017-06-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104269414B (zh) * 2014-09-25 2018-03-09 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN109031810B (zh) * 2018-07-13 2020-02-07 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板
JP2023089664A (ja) 2021-12-16 2023-06-28 シャープディスプレイテクノロジー株式会社 液晶表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648654A (en) * 1995-12-21 1997-07-15 General Electric Company Flat panel imaging device with patterned common electrode
JP2973934B2 (ja) 1996-07-11 1999-11-08 日本電気株式会社 液晶表示装置、及び液晶表示装置を搭載した電子機器
KR100251512B1 (ko) 1997-07-12 2000-04-15 구본준 횡전계방식 액정표시장치
JP2000081637A (ja) 1998-09-03 2000-03-21 Nec Corp 液晶表示装置
JP3125872B2 (ja) 1998-09-14 2001-01-22 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100469341B1 (ko) 2000-08-30 2005-01-31 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP3793915B2 (ja) * 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118449A (ko) * 2015-04-01 2016-10-12 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20030079809A (ko) 2003-10-10
CN1287207C (zh) 2006-11-29
TW200401149A (en) 2004-01-16
KR100558225B1 (ko) 2006-03-10
KR100555006B1 (ko) 2006-02-24
US20040027525A1 (en) 2004-02-12
CN1459657A (zh) 2003-12-03
TWI240836B (en) 2005-10-01
US6933528B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
KR100558225B1 (ko) 인플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치의제조 방법
JP3792670B2 (ja) 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
US11774809B2 (en) Liquid crystal display panel
JP4047586B2 (ja) 横電界方式のアクティブマトリクス型液晶表示装置
US6924863B2 (en) In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same
JP5500712B2 (ja) 液晶表示パネル
JP2003295207A (ja) 横電界方式のアクティブマトリクス型液晶表示装置
JP3050191B2 (ja) 液晶表示装置
KR101700450B1 (ko) 액정 표시 장치 및 전자 기기
KR20060043046A (ko) 액정 표시 장치 및 그 제조 방법
WO2007015621A1 (en) Liquid crystal display
KR100498254B1 (ko) 전기장의 측면 누설을 방지하기 위한 제어전극을 구비한액정디스플레이
KR19990011210A (ko) 횡전계방식 액정표시장치
JP4404835B2 (ja) 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
KR20040066016A (ko) 액정 표시 장치
KR100251655B1 (ko) 횡전계방식 액정표시장치
JP3655793B2 (ja) 液晶表示装置
KR100411974B1 (ko) 액정 표시 장치
JP4121357B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee