KR19990011210A - 횡전계방식 액정표시장치 - Google Patents

횡전계방식 액정표시장치 Download PDF

Info

Publication number
KR19990011210A
KR19990011210A KR1019970034196A KR19970034196A KR19990011210A KR 19990011210 A KR19990011210 A KR 19990011210A KR 1019970034196 A KR1019970034196 A KR 1019970034196A KR 19970034196 A KR19970034196 A KR 19970034196A KR 19990011210 A KR19990011210 A KR 19990011210A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
electric field
crystal display
transverse electric
Prior art date
Application number
KR1019970034196A
Other languages
English (en)
Other versions
KR100257976B1 (ko
Inventor
히로시 고마쯔
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19515270&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR19990011210(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970034196A priority Critical patent/KR100257976B1/ko
Priority to US09/116,707 priority patent/US20010055074A1/en
Priority to US09/116,707 priority patent/US6335770B1/en
Publication of KR19990011210A publication Critical patent/KR19990011210A/ko
Application granted granted Critical
Publication of KR100257976B1 publication Critical patent/KR100257976B1/ko
Priority to US09/613,730 priority patent/US6400436B1/en
Priority to US10/015,765 priority patent/US6803982B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명의 횡전계방식 액정표시장치는 개구율 및 화질을 향상시키기 위한 것으로, 화소영역 내에 데이터전극과 평행하게 형성되는 공통전극을 게이트배선과 데이터배선의 일부분과 오버랩시켜 실제의 화상이 구현되는 화소영역을 넓힌다. 데이터전극과 공통전극의 교차부분에는 공통전극을 경사지게 형성하여 화소 내의 모든 액정분자를 동일한 방향으로 회전시켜 화질을 전경이 발생하는 것을 방지한다.

Description

횡전계방식 액정표시장치
본 발명은 액정표시장치에 관한 것으로, 특히 개구율이 향상되고 화질이 향상된 횡전계방식 액정표시장치에 관한 것이다.
최근, 휴대용 텔레비젼이나 노트북 컴퓨터에 많이 사용되는 박막트랜지스터 액정표시장치(TFT LCD)에서 대면적화가 강력하게 요구되고 있지만, 상기한 TFT LCD에는 시야각에 따라 콘트라스트비(contrast ratio)가 변하는 문제가 있었다. 이러한 문제를 해결하기 위해, 광보상판이 장착된 트위스트네마틱(twisted nematic) 액정표시장치, 멀티도메인(multi-domain) 액정표시장치 등과 같은 여러가지 액정표시장치가 제안되고 있지만, 이러한 여러가지 액정표시장치로는 시야각에 따라 콘트라스트비가 저하되고 색상이 변하는 문제를 해결하기 힘든 실정이다.
광시야각을 실현하기 위해 제안되는 다른 방식의 액정표시장치인 횡전계방식(in plane switching mode)의 액정표시장치가 JAPAN DISPLAY 92 P547, 일본특허 특개평 7-36058, 일본특허 특개평 7-225538, ASIA DISPALY 95 P107 등에 제안되고 있다.
도 1은 종래의 횡전계방식 액정표시장치를 나타내는 도면이다. 상기한 종래의 횡전계방식 액정표시장치는 도 1(a)에 나타낸 바와 같이, 제1기판(10) 위에 배열되어 화소영역을 정의하는 게이트배선(1) 및 데이터배선(2)과, 상기한 게이트배선(1)과 평행하게 화소 내에 배열된 공통배선(3)과, 상기한 게이트배선(1)과 데이터배선(2)의 교차점에 배치된 박막트랜지스터와, 상기한 화소 내에 데이터배선(2)과 대략 평행하게 배열된 데이터전극(8) 및 공통전극(9)으로 구성된다. 도 1(b)에 나타낸 바와 같이, 박막트랜지스터는 제1기판(10) 위에 형성되어 게이트배선(1)과 접속되는 게이트전극(5)과, 상기한 게이트전극(5) 위에 적층된 게이트절연막(12)과, 상기한 게이트절연막(12) 위에 형성된 활성층(15)과, 상기한 활성층(15) 위에 형성된 n+층(16)과, 상기한 n+층(16) 위에 형성되어 데이터배선(2)과 데이터전극(8)에 각각 접속되는 소스전극(6) 및 드레인전극(7)으로 구성된다. 화소 내의 공통전극(9)은 제1기판(10) 위에 형성되어 공통배선(3)에 접속되며 데이터전극(8)은 게이트절연막(12) 위에 형성되어 박막트랜지스터의 드레인전극(7)에 접속된다. 박막트랜지스터, 데이터전극(8) 및 게이트절연막(12) 위에는 보호막(20)이 적층되어 있으며, 그 위에 제1배향막(23a)이 도포되어 배향방향이 결정된다.
제2기판(11)에는 박막트랜지스터, 게이트배선(1), 데이터배선(2), 공통배선(3) 근처로 빛이 새는 것을 방지하는 차광층(28)이 형성되어 있으며, 그 위에 컬러필터층(29) 및 제2배향막(23b)이 형성되어 있다. 또한, 상기한 제1기판(10) 및 제2기판(11) 사이에는 액정층(30)이 형성되어 있다.
상기한 바와 같이 구성된 횡전계방식 액정표시장치에 있어서, 외부구동회로로부터 전압이 인가되면, 데이터전극(8)과 공통전극(9) 사이에 기판(10, 11)과 평행한 횡전계가 발생한다. 따라서, 액정층(30) 내에 배향된 액정분자가 상기한 횡전계를 따라 회전하게 되며, 그 결과 액정층(30)을 통과하는 빛의 양을 제어하게 된다.
그러나, 상기한 바와 같은 종래의 횡전계방식 액정표시장치에는 다음과 같은 문제가 있다. 첫째, 화소 내의 양 전극(8, 9)이 불투명한 금속으로 이루어져 있기 때문에, 개구율이 저화된다. 둘째, 데이터전극(8) 위에 보호막(20)이 적층되어 있고 공통전극(9) 위에 게이트절연막(12)과 보호막(20)이 형성되어 있기 때문에, 액정층(30) 내에 인가되는 횡전계가 상기한 게이트절연막(12)과 보호막(20)에 흡수되어 액정층(30) 내에 인가되는 횡전계의 세기가 작아진다. 따라서, 액정분자의 구동속도가 저하되어 동영상의 구현시 화면이 끊어지는 현상이 발생하게 된다. 셋째, 게이트배선(1) 및 데이터배선(2)에 의해 발생하는 전계에 기인하는 크로스토크(crosstalk)를 방지하기 위해서는 게이트배선(1) 및 데이터배선(2)과 실제의 화상이 구현되는 화소영역이 일정 거리 이상 떨어져 있어야만 하기 때문에, 개구율이 더욱 저하된다.
본 발명은 상기한 문제를 해결하기 위해 이루어진 것으로, 공통전극을 게이트배선과 데이터배선의 일부분과 오버랩시켜 실제 화상이 구현되는 화소영역을 넓힘으로써 개구율이 향상된 횡전계방식 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 데이터전극과 공통전극의 교차부분의 공통전극을 경사지게 형성하여 화질이 향상된 횡전계방식 액정표시장치를 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명의 횡전계방식 액정표시장치는 제1기판 및 제2기판과, 상기한 제1기판 위에 종횡으로 교차하여 화소영역을 정의하는 게이트배선 및 데이터배선과, 상기한 게이트배선과 데이터배선의 교차부분에 배치된 박막트랜지스터와, 상기한 화소영역에 게이트배선과 평행하게 배열된 공통배선과, 상기한 화소영역에 데이터배선과 평행하게 배열된 데이터전극과, 상기한 데이터전극과 평행하게 배열되며 게이트배선과 데이터배선의 일부분과 오버랩되어 상기한 게이트배선과 데이터배선으로부터의 전계를 차단하는 공통전극과, 상기한 제1기판 전체에 걸쳐서 도포된 제1배향막과, 상기한 제2배향막 위에 형성된 블랙마스크와, 상기한 블랙마스크 위에 형성된 컬러필터층과, 상기한 컬러필터층 위에 도포된 제2배향막과, 상기한 제1기판과 제2기판 사이에 형성된 액정층으로 구성된다.
박막트랜지스터는 게이트배선과 접속된 게이트전극과, 상기한 게이트전극 위에 제1기판 전체에 걸쳐서 적층된 게이트절연막과, 상기한 게이트절연막 위에 형성된 활성층과, 상기한 반도체층 위에 형성된 n+층과, 상기한 n+층 위에 형성된 소스/드레인전극으로 구성된다.
데이터전극은 게이트절연막 위에 형성되어 소스/드레인전극과 접속되며, ITO와 같은 투명한 금속으로 이루어진 공통전극은 보호막 위에 형성되어 홀을 통해 공통배선에 접속된다. 상기한 데이터전극과 공통전극은 그 사이에 부가용량을 형성함으로써, 액정표시장치 전체에 2중의 부가용량을 인가한다.
데이터전극과 공통전극의 교차부분에는 상기한 공통전극이 경사지게 형성되어 이 근처에서의 액정분자를 화소의 중간영역의 액정분자의 회전방향과 동일한 방향으로 회전하도록 한다. 이때, 공통전극의 경사방향은 게이트배선에 대하여 45°인 것이 바람직하다.
도 1은, 종래의 횡전계방식 액정표시장치를 나타내는 도면.
도 2는, 본 발명의 제1실시예에 따른 횡전계방식 액정표시장치의 평면도.
도 3(a)는, 도 2의 B-B'선 단면도.
도 3(b)는, 도 2의 C-C'선 단면도.
도 4는, 본 발명의 제1실시예의 광학축방향을 나타내는 도면.
도 5는, 본 발명의 제1실시예에서 액정분자의 구동을 나타내는 개략도.
도 6은, 도 5는 본 발명에 따른 액정패널의 구성도.
도 7은, 본 발명이 적용된 횡전계방식 액정표시장치의 구성도.
도 8(a)은, 본 발명의 제2실시예에 따른 횡전계방식 액정표시장치의 평면도.
도 8(b)는, 도 8(a)의 D-D'선 단면도.
도 9는, 제2실시예의 광학축방향을 나타내는 도면.
도 10은, 제1실시예와 제2실시예에서의 액정분자의 구동을 나타내는 도면.
도 11은, 본 발명의 제3실시예를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
101, 201, 301 : 게이트배선 102, 202, 302 : 데이터배선
103, 203, 303 : 공통배선 105, 205, 305 : 게이트전극
106, 206, 306 : 소스전극 107, 207, 307 : 드레인전극
108, 208, 308 : 데이터전극 109, 209, 309 : 공통전극
110 : 제1기판 111 : 제2기판
112 : 게이트절연막 115 : 활성층
116 : n+층 123 : 배향막
125, 225, 325 : 홀 128 : 블랙마스크
130 : 액정층 132, 133 : 액정분자
135 : 편광판 136 : 검광판
139 : 액정패널 140 : 표시부
145 : 프레임 147 : 백라이트하우징
148 : 백라이트 149 : 도광판
150 : 게이트구동회로 151 : 게이트패드
154 : 데이터구동회로 155 : 데이터패드
157 : 공통패드 165 : 외부접지회로
167 : 정전기방지회로
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시장치에 대하여 상세히 설명한다.
도 2는 본 발명의 제1실시예를 나타내는 도면이다. 도면에 나타낸 바와 같이, 기판 위에는 복수의 게이트배선(101) 및 데이터배선(102)이 배열되어 화소영역을 정의한다. 실제의 액정표시장치에서는 n개의 게이트배선(101)과 m개의 데이터배선(102)에 의해 n×m개의 화소가 존재하지만, 도면에서는 설명의 편의를 위해 한 화소만을 나타내었다. 화소 내에는 상기한 게이트배선(101)과 평행하게 공통배선(103)이 배열되어 있으며, 게이트배선(101)과 데이터배선(102)의 교차점에는 박막트랜지스터가 배치되어 있다. 화소 내에 배열된 데이터전극(108)과 공통전극(109)은 데이터배선(102)과 평행하게 배열되어 있다. 이때, 데이터전극(108)과 공통전극(109)은 각각 공통배선(103) 위에도 형성된다. 상기한 공통전극은 보호막의 홀(125)을 통해 공통배선(103)에 접속된다. 또한, 도면에 나타낸 바와 같이, 공통전극(109)은 게이트배선(101)과 데이터배선(102)의 일부분과 오버랩(overlap)되어 있다. 이러한 공통전극(109)의 오버랩에 의해 게이트배선(101)과 데이터배선(102)에 의한 전계가 공통전극(109)에 의해 차단되어 크로스토크가 발생하는 것이 방지된다.
도 3(a)는 도 2의 B-B'선 단면도이다. 도면에 나타낸 바와 같이, 박막트랜지스터는 제1기판(110) 위에 형성된 게이트전극(105)과, 상기한 게이트전극(105) 위에 적층된 게이트절연막(112)과, 상기한 게이트절연막(112) 위에 형성된 활성층(115)과 상기한 활성층(115) 위에 형성된 n+층(116)과, 상기한 n+층(116) 위에 형성된 소스전극(106) 및 드레인전극(107)으로 구성된다. 게이트전극(105)은 게이트배선(101) 및 공통배선(103)과 동시에 형성되는 것으로, 스퍼터링방법에 의해 적층된 2000Å 두께의 Al박막과 1000Å 두께의 Mo박막 등으로 이루어진 2중막을 에칭하여 형성하며, 게이트절연막(112)은 제1기판(110) 전체에 걸쳐서 SiNx 등과 같은 무기물을 CVD(chemical vapor deposition)방법으로 4000Å 두께로 적층하여 형성한다. 활성층(115) 및 n+층(116)은 CVD방법에 의해 적층된 1700Å 두께의 비정질실리콘(a-Si)과 300Å 두께의 n+a-Si를 에칭하여 형성한다. 데이터배선(102), 소스전극(106), 드레인전극(107), 데이터전극(108)은 스퍼터링방법으로 적층된 1500Å 두께의 Cr박막을 에칭하여 형성한다. 도 2에 나타낸 바와 같이, 박막트랜지스터의 게이트전극(105)은 게이트배선(101)에 연결되고 소스전극(106)은 데이터배선(102)에 연결되며, 드레인전극(107)은 데이터전극(108)에 연결된다.
박막트랜지스터, 게이터배선(108), 게이트절연막(112) 위에는 2000Å 두께의 SiNx 등으로 이루어진 보호막(120)이 적층되어 있으며, 그 위에 공통전극(109)이 형성되어 있다. 공통전극(109)은 스퍼터링방법에 의해 약 500Å 적층된 ITO(indium tin oxide)와 같은 투명한 도전막으로, 드레인전극(107)의 일부분과 오버랩된다.
제1배향막(123a)은 공통전극(109)과 보호막(120) 위에 도포되어 있다. 폴리이미드로 이루어진 배향막(123a)은 기계적인 러빙(rubbing)에 의해 배향방향이 결정되지만, PVCN(polyvinylcinnemate)계 물질이나 폴리실록산계 물질과 같은 광반응성 물질로 이루어진 배향막(123a)은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. 상기한 광배향처리에서는 조사되는 광의 편광여부, 편광방향, 조사횟수에 따라 배향방향이 결정된다. 일반적으로, 상기한 폴리실록산계 물질이나 PVCN계 물질을 배향막으로 사용하는 경우에는, 자외선을 1회 조사하거나 2회 조사하여 배향방향을 결정한다. 광을 1회 조사하는 방법에는 배향막에 대해서 비편광된 광을 경사조사하는 방법, 편광된(특히, 선편광된) 광을 경사조사하는 방법, 부분 편광된 광을 경사조사하는 방법 등이 있으며, 광을 2회 조사하는 방법에서는 배향막에 대하여 편광된 광을 1회 경사 혹은 수직조사하여 2개의 축퇴(degeneracy)된 배향방향을 결정한 후 다시 편광된 광을 조사하여 2개의 배향방향중 원하는 방향을 선택한다.
도 2에 나타낸 바와 같이, 보호막(120)에는 홀(hole)(125)이 형성되어 공통전극(109)이 상기한 홀을 통해 공통배선(103)에 접속된다. 도 3(b)는 도 2의 C-C'선 단면도로서, 상기한 홀(125)을 통한 공통배선(103)과 공통전극(109)의 접속을 보여주는 도면이다. 도면에 나타낸 바와 같이, 데이터전극(108)과 공통전극(109)은 각각 게이트절연막(112)과 보호막(120) 위에 형성된 금속배선들에 연결된다. 물론, 이 금속배선들은 각각 데이터전극(108) 및 공통전극(109)과 동일한 금속으로 동시에 형성된다. 따라서, 데이터전극(108)이 접속된 금속배선과 공통배선(103) 사이 및 공통전극(109)이 접속된 금속배선과 데이터전극(108)이 접속되는 금속배선 사이에는 각각 게이트절연막(112)과 보호막(120)이 적층되어 있기 때문에, 도면에 나타낸 바와 같이, 부가용량(storage capacity;Cst)이 데이터전극(108)과 공통전극(109) 사이의 부가용량(Cst1)과 공통배선(103)과 데이터전극(108) 사이의 부가용량(Cst2)의 합이 되어 종래의 부가용량(Cst2) 보다 커진다. 이 때에도 물론 공통전극(109)은 데이터배선(102)의 일부분과 오버랩되어 데이터배선(102)에 의한 크로스토크의 발생이 방지된다.
제2기판(111)에는 차광층인 블랙마스크(128)와 컬러필터층(129)이 형성되어 있다. 상기한 블랙마스크(128)와 컬러필터층(129) 위에는 표면의 안정성을 높이고 평탄성을 향상시키기 위해 오버코트층(overcoat layer)을 형성하는 것도 가능하다. 블랙마스크(128)는 게이트배선(101) 근처, 데이타배선(102) 근처, 공통배선(103) 근처 및 박막트랜지스터 근처로 빛이 새는 것을 방지하기 위한 것으로, 각 영역에서 폭이 약 10㎛ 이내, 막두께가 1㎛ 정도인 Cr/CrOx 박막이나 검은색 수지로 형성된다. 컬러필터층(129)에는 R, G, B층이 화소마다 반복 형성되어 있다. 컬러필터층(129) 위에는 폴리이미드나 광반응성물질로 이루어진 제2배향막(123b)이 도포된 후 러빙이나 광의 조사에 의해 배향방향이 결정된다. 또한, 제1기판(110)과 제2기판(111) 사이에는 진공상태에서 액정이 주입되어 액정층(130)이 형성된다.
도 4는 본 발명의 제1실시예에 따른 액정분자의 구동을 나타내는 도면이고, 도 5는 광학축방향을 나타내는 도면이다. 도면에서, θEL, θR, θE는 각각 데이터전극(108)과 공통전극(109)의 연장방향, 배향막의 배향방향, 전극(108, 109) 사이의 횡전계방향을 나타낸다. 도면에 나타낸 바와 같이, 데이터전극(108)과 공통전극(109)은 데이터배선(102)의 연장방향과 평행하게 배열된다(θEL＝90°). 배향막에 결정된 배향방향(θR)은 0°＜θR＜90°로서, 액정분자가 도 5에 나타낸 바와 같이 상기한 배향방향(θR)을 따라 배향된다. 전극에 전압이 인가되어 전극(108, 109) 사이에 θE＝0°의 횡전계가 발생하면, 액정분자(132)가 시계방향으로 회전하여 상기한 전계방향(θE)을 따라 배향된다. 도면에서, 점선의 액정분자(132)는 전압미인가시의 액정분자이고 실선의 액정분자(133)은 전압인가시의 액정분자이다.
상기한 바와 같은 구조의 횡전계방식 액정표시장치에서는, 보호막(120) 위에 형성된 공통전극(109)이 게이트배선(101)과 데이터배선(102)의 일부분과 오버랩되어 있기 때문에, 상기한 양 배선(101, 102)에 의해 발생하는 전계를 차단하여 크로스토크가 발생하는 것을 방지한다. 따라서, 본 발명의 횡전계방식 액정표시장치에서는, 종래의 횡전계방식 액정표시장치에서 상기한 크로스토크의 발생을 방지하기 위해 실제의 화상이 구현되는 화소영역을 게이트배선(101)과 데이터배선(102)으로부터 일정 거리 이상 떨어지게 형성하는 것에 비해 더 넓은 화소영역을 확보할 수 있게 되어 개구율이 향상된다.
또한, 공통전극(109)이 보호막(120) 위에 형성되어 있기 때문에, 절연막에 의한 전계의 흡수가 발생하지 않게 되어 강한 세기의 전계가 액정층(130)에 인가된다. 따라서, 구동전압을 낮출 수 있게 된다. 또한, 공통전극(109)이 투명한 ITO로 이루어진 경우에는 개구율이 더욱 향상된다. 더욱이, 도 3(b)에 나타낸 바와 같이, 부가용량(Cst)이 종래에 비해 대폭 증가하기 때문에 액정층(130)에 인가되는 전압을 더욱 안정화 시킬 뿐만 아니라, 종래와 비슷한 부가용량을 부여하는 경우에는 부가용량면적을 감소시킴으로써 개구율을 더욱 향상시킬 수 있게 된다.
도 6은 본 발명이 적용된 박막트랜지스터 어레이(array)기판을 나타내는 도면이다. 도면에 나타낸 바와 같이, 종횡으로 배열되어 화소를 정의하는 게이트배선(101)과 데이터배선(102)은 각각 게이트패드(151)와 데이터패드(155)를 통해 외부구동회로에 접속된다. 상기한 게이트배선(101)과 데이터배선(102)은 박막트랜지스터로 구성된 정전기방지회로(167)를 통해 외주접지배선(165)에 접속된다. 또한, 게이트배선(101)과 데이터배선(102) 사이에도 정전기방지회로(167)가 형성되어 있다. 정전기방지회로(167)의 소스전극과 드레인전극은 데이터배선(102)에 접속된다. 또한, 공통배선(103) 역시 공통패드(157)를 통해 외부로 접지된다.
도면에는 나타내지 않았지만, 상기한 패드(151, 155, 157)는 복수의 금속층으로 구성된다. 제1금속층으로는 주로 Mo/Al층을 사용하며 제2금속층으로는 Cr층을 사용한다. 일반적으로 패드(151, 155, 157) 위에는 화소영역에 적층된 보호막(120)이 연속해서 적층되어 있다. 따라서, 액정패널을 외부구동회로와 연결시키기 위해서는 상기한 패드영역의 보호막을 에칭할 필요가 있는데, 이 보호막의 에칭은 홀(125) 형성과 동시에 이루어진다. 그러나, 상기한 에칭에 의해 외부로 노출된 패드(151, 155, 157)는 외부 공기와 접촉함에 따라 그 표면에 산화막이 형성되어 접촉저항이 증가하는 경향이 있다. 본 실시예에서는 보호막(120) 위에 ITO로 이루어진 공통전극(109)을 형성할 때, 상기한 패드영역에도 역시 ITO를 적층하기 때문에, 패드의 표면에 산화막이 형성되는 것을 방지할 수 있게 된다.
도 7은 본 발명에 따른 횡전계방식 액정표시장치의 구성을 나타내는 도면으로, 도 7(a)는 평면도이고, 도 7(b)는 도 7(a)의 D-D'선 단면도이다. 도 7(a)에 나타낸 바와 같이, 표시부(140) 외부의 프레임(145) 내부에는 게이트구동회로(150)와 데이터구동회로(154)가 배치되어 게이트패드(151)와 데이터패드(155)를 통해 표시부(140)의 게이트배선(101)과 데이터배선(102)에 접속된다.
프레임(145)의 상부의 백라이트 하우징(back light housing)(147) 내에는 도 6(b)에 나타낸 바와 같이, 백라이트(148)가 장착되어 도광판(149)을 통해 액정패널(139)에 빛을 투사한다. 도광판(149)과 액정패널(139) 사이에는 투사되는 빛을 선편광시키는 편광판(135)이 부착되어 있으며, 액정패널(139)의 바깥쪽에는 검광판(136)이 부착되어 있다.
도 8은 본 발명의 제2실시예를 나타내는 도면이며, 도 9는 광학축방향을 나타내는 도면이다. 도면에 나타낸 바와 같이, 본 실시예에서도 공통전극(209)이 게이트배선(201)과 데이터배선(202)의 일부분과 오버랩되어 상기한 게이트배선(201)과 데이터배선(202)에 의한 크로스토크의 발생을 방지한다. 본 실시예에서는 공통전극(209)을 데이터전극(208)을 중심으로 해서 그 양옆에 경사지게 형성한다. 도면에서 A, B로 표시된 영역은 상기한 공통전극(209)의 경사구조를 나타내는 영역이다. 도 7에 나타낸 바와 같이, 전극(208, 209)의 연장방향(θEL), 배향방향(θR) 및 전계의 방향(θE)은 제1실시예와 동일하다. 영역 A에서의 공통전극(209)의 경사방향(θA)은 θR＜θA＜θR+90°이며, 영역 B에서의 경사방향(θB)은 90°-θR＜θB＜180°-θR이다.
본 실시예와 같이 공통전극(209)을 경사구조로 형성하는 것은 게이트배선(201)과 데이터배선(202)에 의한 크로스토크 뿐만 아니라 제1실시예의 액정표시장치에서의 공통전극(209)과 데이터전극(208)에 의한 전경이 발생하는 문제를 해결하여 화질이 향상된 횡전계방식 액정표시장치를 제공하기 위한 것이다.
제1실시예와 같은 전극구조에서는 전압의 인가시 전극(108, 109) 사이의 전계가 도 10(a)에 나타낸 바와 같이 형성된다. 즉, 중간 영역에서는 전계의 방향(θE)이 전극(108, 109)의 연장방향(θEL)과 수직하지만, 도면에서 A와 B로 표시한 영역, 즉 데이터전극(108)과 공통전극(109)의 교차부분에서는 서로 직교하는 전극(108, 109) 사이에 곡선의 전계가 발생한다. 전압미인가시, 액정분자(132)는 배향방향(θR)을 따라 배향되지만, 전압이 인가됨에 따라 액정분자(132)가 회전하여 전계방향(θE)으로 배열된다. 중간영역에서는 도면에 나타낸 바와 같이, 액정분자(132)가 시계방향으로 회전하여 전극(108, 109)의 연장방향(θEL)과 수직으로 배열되지만, 영역 A 및 B에서는 전계가 곡선을 이루기 때문에 액정분자(133)가 중간영역과는 다른 방향으로 배열된다. 이러한 액정분자(133)의 배열은 영역 A 및 B에 전경(disclination)이 발생하는 주요한 요인이 된다. 특히 영역 A에서는 액정분자(132)가 중간영역 및 영역 B와는 반대방향으로 회전하여 그 정도가 더 심하게 된다. 도면에서는 전경이 일점쇄선으로 표시되어 있는데, 이러한 전경은 화질을 저하시키는 치명적인 결함이 된다.
제2실시예에서는 데이터전극(208)과 공통전극(209)의 교차부분에 공통전극(209)이 데이터전극(208)을 중심으로 그 양 옆에 경사구조로 형성되어 있기 때문에, 도 8(b)에 나타낸 바와 같이 영역 A 및 B에서도 액정분자(132)의 회전방향이 중간영역에서의 회전방향과 동일하게 되어 영역 A 및 B에서의 전경의 발생을 방지한다.
상기한 제2실시예에서도 개구율 향상을 위해 제1실시예와 마찬가지로 공통전극(209)을 ITO와 같은 투명한 금속으로 보호막 위에 형성하며, 상기한 공통전극(209)과 데이터전극(208)에 의한 이중의 부가용량을 형성할 수 있다.
도 11은 본 발명의 제3실시예를 나타내는 도면이다. 본 실시예는 제2실시예와는 전극의 경사방향만이 다르고 다른 구조는 모두 동일하다. 이때, 공통전극(309)의 경사방향(θA, θB)은 θA=45°, θB=135°이며, 배향막의 배향방향(θR)은 θR=75°이다.
본 발명은 상기한 바와 같이 공통전극이 게이트배선과 데이터배선의 일부분과 오버랩되어 있기 때문에, 종래의 횡전계방식 액정표시장치에서 상기한 게이트배선과 데이터배선에 의한 크로스토크의 발생을 방지하기 위해 실제로 화소영역이 구현되는 화소영역을 상기한 게이트배선과 데이터배선을 일정 거리 이상 떨어지게 형성하는 것에 비해 개구율이 대폭 향상된다. 또한, 공통전극의 형성시 데이터배선과 오버랩되는 공통전극을 경사구조로 하기 때문에 공통전극과 데이터전극의 교차부분에서의 공통전극과 데이터배선 사이의 횡전계에 의한 전경을 방지할 수 있게 된다.

Claims (41)

  1. 제1기판 및 제2기판과;
    상기한 제1기판에 종횡으로 배열되어 화소영역을 정의하는 복수의 게이트배선 및 데이터배선과;
    상기한 게이트배선과 데이터배선의 교차점에 배치된 복수의 박막트랜지스터와;
    상기한 화소 내에 형성된 공통배선과;
    상기한 화소 내에 형성된 제1전극과;
    상기한 화소 내에 제1전극과 평행하게 형성되며, 게이트배선과 데이터배선의 일부분과 오버랩되는 제2전극과;
    상기한 제1기판과 제2기판 사이에 형성된 액정층으로 구성된 횡전계방식 액정표시장치.
  2. 제1항에 있어서, 상기한 제1전극이 투명전극인 것을 특징으로 하는 횡전계방식 액정표시장치.
  3. 제2항에 있어서, 상기한 투명전극이 ITO(indium tin oxide)인 것을 특징으로 하는 횡전계방식 액정표시장치.
  4. 제1항에 있어서, 상기한 제1전극이 공통전극이고 제2전극이 데이터전극인 것을 특징으로 하는 횡전계방식 액정표시장치.
  5. 제1항에 있어서,
    상기한 제1기판 전체에 걸쳐 도포된 홀을 보유하는 보호막과;
    상기한 보호막 위에 도포된 제1배향막과;
    상기한 제2기판에 형성된 차광층과;
    상기한 차광층 위에 형성된 컬러필터층과;
    상기한 컬러필터층 위에 도포된 제2배향막을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  6. 제1항에 있어서, 상기한 박막트랜지스터가,
    상기한 제1기판 위에 형성된 게이트전극과;
    상기한 게이트전극 위에 형성된 게이트절연막과;
    상기한 게이트절연막 위에 형성된 반도체층과;
    상기한 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  7. 제6항에 있어서, 상기한 게이트절연막이 제1기판 전체에 걸쳐서 적층된 것을 특징으로 하는 횡전계방식 액정표시장치.
  8. 제7항에 있어서, 상기한 제2전극이 상기한 게이트절연막 위에 형성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  9. 제5항에 있어서, 상기한 제1전극이 보호막 위에 형성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  10. 제1항에 있어서,
    상기한 공통배선 영역의 보호막 위에 상기한 제1전극이 접속되는 제1금속배선과;
    상기한 공통배선 영역의 게이트절연막 위에 상기한 제2전극이 접속되는 제2금속배선이 추가로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  11. 제10항에 있어서, 상기한 제1금속배선이 제1전극과 동일한 금속으로 이루어진 것을 특징으로 하는 횡전계방식 액정표시장치.
  12. 제10항에 있어서, 상기한 제2금속배선이 제2전극과 동일한 금속으로 이루어진 것을 특징으로 하는 횡전계방식 액정표시장치.
  13. 제10항에 있어서, 상기한 제1전극 및 제2전극이 부가용량을 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  14. 제11항에 있어서, 상기한 제1금속배선이 홀을 통해 공통배선에 접속되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  15. 제5항에 있어서, 상기한 제1배향막이 폴리이미드 또는 광반응성 물질인 것을 특징으로 하는 횡전계방식 액정표시장치.
  16. 제15항에 있어서, 상기한 광반응성 물질이 PVCN(polyvinylcinnamate)계 물질 및 폴리실록산계 물질로 이루어진 일군으로부터 선택되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  17. 제5항에 있어서, 상기한 컬러필터층 위에 적층된 오버코트층을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  18. 제5항에 있어서, 상기한 제2배향막이 폴리이미드 또는 광반응성 물질인 것을 특징으로 하는 횡전계방식 액정표시장치.
  19. 제18항에 있어서, 상기한 광반응성 물질이 PVCN(polyvinylcinnamate)계 물질 및 폴리실록산계 물질로 이루어진 일군으로부터 선택되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  20. 제1기판 및 제2기판과;
    상기한 제1기판에 종횡으로 배열되어 화소영역을 정의하는 복수의 게이트배선 및 데이터배선과;
    상기한 게이트배선과 데이터배선의 교차점에 배치된 복수의 박막트랜지스터와;
    상기한 화소 내에 형성된 공통배선과;
    상기한 화소 내에 형성된 제1전극과;
    상기한 화소 내에 게이트배선 및 데이터배선의 일부와 오버랩되도록 상기한 제1전극과 평행하게 형성되며, 상기한 제1전극과 교차하는 부분이 경사구조로 이루어진 제2전극과;
    상기한 제1기판과 제2기판 사이에 형성된 액정층으로 구성된 횡전계방식 액정표시장치.
  21. 제20항에 있어서, 상기한 제1전극이 투명전극인 것을 특징으로 하는 횡전계방식 액정표시장치.
  22. 제21항에 있어서, 상기한 투명전극이 ITO(indium tin oxide)인 것을 특징으로 하는 횡전계방식 액정표시장치.
  23. 제20항에 있어서, 상기한 제1전극이 공통전극이고 제2전극이 데이터전극인 것을 특징으로 하는 횡전계방식 액정표시장치.
  24. 제20항에 있어서,
    상기한 제1기판 전체에 걸쳐 도포된 홀을 보유하는 보호막과;
    상기한 보호막 위에 도포된 제1배향막과;
    상기한 제2기판에 형성된 차광층과;
    상기한 차광층 위에 형성된 컬러필터층과;
    상기한 컬러필터층 위에 도포된 제2배향막을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  25. 제20항에 있어서, 상기한 박막트랜지스터가,
    상기한 제1기판 위에 형성된 게이트전극과;
    상기한 게이트전극 위에 형성된 게이트절연막과;
    상기한 게이트절연막 위에 형성된 반도체층과;
    상기한 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  26. 제25항에 있어서, 상기한 게이트절연막이 제1기판 전체에 걸쳐서 적층된 것을 특징으로 하는 횡전계방식 액정표시장치.
  27. 제26항에 있어서, 상기한 제2전극이 상기한 게이트절연막 위에 형성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  28. 제24항에 있어서, 상기한 제1전극이 보호막 위에 형성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  29. 제20항에 있어서,
    상기한 공통배선 영역의 보호막 위에 상기한 제1전극이 접속되는 제1금속배선과;
    상기한 공통배선 영역의 게이트절연막 위에 상기한 제2전극이 접속되는 제2금속배선이 추가로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  30. 제29항에 있어서, 상기한 제1금속배선이 제1전극과 동일한 금속으로 이루어진 것을 특징으로 하는 횡전계방식 액정표시장치.
  31. 제29항에 있어서, 상기한 제2금속배선이 제2전극과 동일한 금속으로 이루어진 것을 특징으로 하는 횡전계방식 액정표시장치.
  32. 제29항에 있어서, 상기한 제1전극 및 제2전극이 부가용량을 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  33. 제30항에 있어서, 상기한 제1금속배선이 홀을 통해 공통배선에 접속되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  34. 제24항에 있어서, 상기한 제1배향막이 폴리이미드 또는 광반응성 물질인 것을 특징으로 하는 횡전계방식 액정표시장치.
  35. 제34항에 있어서, 상기한 광반응성 물질이 PVCN(polyvinylcinnamate)계 물질 및 폴리실록산계 물질로 이루어진 일군으로부터 선택되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  36. 제24항에 있어서, 상기한 컬러필터층 위에 적층된 오버코트층을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  37. 제24항에 있어서, 상기한 제2배향막이 폴리이미드 또는 광반응성 물질인 것을 특징으로 하는 횡전계방식 액정표시장치.
  38. 제37항에 있어서, 상기한 광반응성 물질이 PVCN(polyvinylcinnamate)계 물질 및 폴리실록산계 물질로 이루어진 일군으로부터 선택되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  39. 제20항에 있어서, 배향막의 배향방향이 θR이고, 상기한 제2전극의 경사구조가 제1전극을 중심으로 그 양 옆에 θA및 θB의 각도를 이루는 것을 특징으로 하는 횡전계방식 액정표시장치.
  40. 제39항에 있어서, θR＜θA＜θR+90°이고 90°-θR＜θB＜180°-θR인 것을 특징으로 하는 횡전계방식 액정표시장치.
  41. 제39항에 있어서, θA=45°이고 θB=45°인 것을 특징으로 하는 횡전계방식 액정표시장치.
KR1019970034196A 1997-07-22 1997-07-22 횡전계방식액정표시장치 KR100257976B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970034196A KR100257976B1 (ko) 1997-07-22 1997-07-22 횡전계방식액정표시장치
US09/116,707 US20010055074A1 (en) 1997-07-22 1998-07-17 In-plane switching mode lcd with specific arrangement of common bus line, data electrode, and common electrode
US09/116,707 US6335770B1 (en) 1997-07-22 1998-07-17 In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode
US09/613,730 US6400436B1 (en) 1997-07-22 2000-07-11 In-plane switching mode liquid crystal display device with specific arrangement of common bus line, data electrode and common electrode
US10/015,765 US6803982B2 (en) 1997-07-22 2001-12-17 In-plane switching mode liquid crystal display device including common electrode on passivation layer which is formed over TFT and data electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034196A KR100257976B1 (ko) 1997-07-22 1997-07-22 횡전계방식액정표시장치

Publications (2)

Publication Number Publication Date
KR19990011210A true KR19990011210A (ko) 1999-02-18
KR100257976B1 KR100257976B1 (ko) 2000-06-01

Family

ID=19515270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034196A KR100257976B1 (ko) 1997-07-22 1997-07-22 횡전계방식액정표시장치

Country Status (1)

Country Link
KR (1) KR100257976B1 (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004593A (ko) * 1999-06-29 2001-01-15 김영환 고개구율을 갖는 인플렌 필드 구동 액정 표시 장치
KR100306796B1 (ko) * 1997-12-17 2001-11-30 박종섭 가장자리전계방지용액정표시장치
KR100470759B1 (ko) * 2001-02-23 2005-03-08 엔이씨 엘씨디 테크놀로지스, 엘티디. 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법
KR100462381B1 (ko) * 1997-12-29 2005-06-07 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 제조 방법
KR100493376B1 (ko) * 2000-08-29 2005-06-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
KR100653469B1 (ko) * 2000-06-01 2006-12-04 비오이 하이디스 테크놀로지 주식회사 고속 응답 시간을 갖는 프린지 필드 구동 모드 액정 표시장치
KR100730495B1 (ko) * 2000-12-15 2007-06-20 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR100816365B1 (ko) * 2001-12-28 2008-03-24 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100841819B1 (ko) * 2000-04-05 2008-06-26 마쯔시다덴기산교 가부시키가이샤 액정표시패널
KR100869653B1 (ko) * 2000-03-16 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US7714329B2 (en) 2001-03-06 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor
US8711303B2 (en) 2010-09-13 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display panel
US9048146B2 (en) 2000-05-09 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9059045B2 (en) 2000-03-08 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016002B2 (en) 2000-08-29 2006-03-21 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device
KR100606410B1 (ko) 2003-12-11 2006-07-28 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701832B2 (ja) * 1996-07-31 1998-01-21 株式会社日立製作所 液晶表示装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306796B1 (ko) * 1997-12-17 2001-11-30 박종섭 가장자리전계방지용액정표시장치
KR100462381B1 (ko) * 1997-12-29 2005-06-07 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 제조 방법
KR20010004593A (ko) * 1999-06-29 2001-01-15 김영환 고개구율을 갖는 인플렌 필드 구동 액정 표시 장치
US9786687B2 (en) 2000-03-08 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9368514B2 (en) 2000-03-08 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9059045B2 (en) 2000-03-08 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100869653B1 (ko) * 2000-03-16 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US9298056B2 (en) 2000-03-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR100841819B1 (ko) * 2000-04-05 2008-06-26 마쯔시다덴기산교 가부시키가이샤 액정표시패널
KR100859232B1 (ko) * 2000-04-05 2008-09-18 마쯔시다덴기산교 가부시키가이샤 액정표시패널
US9048146B2 (en) 2000-05-09 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9429807B2 (en) 2000-05-09 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100653469B1 (ko) * 2000-06-01 2006-12-04 비오이 하이디스 테크놀로지 주식회사 고속 응답 시간을 갖는 프린지 필드 구동 모드 액정 표시장치
KR100493376B1 (ko) * 2000-08-29 2005-06-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
KR100730495B1 (ko) * 2000-12-15 2007-06-20 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR100470759B1 (ko) * 2001-02-23 2005-03-08 엔이씨 엘씨디 테크놀로지스, 엘티디. 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법
US7714329B2 (en) 2001-03-06 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor
US7875886B2 (en) 2001-03-06 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a thin film transistor
US8053781B2 (en) 2001-03-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor
KR100816365B1 (ko) * 2001-12-28 2008-03-24 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US8711303B2 (en) 2010-09-13 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display panel

Also Published As

Publication number Publication date
KR100257976B1 (ko) 2000-06-01

Similar Documents

Publication Publication Date Title
KR100251512B1 (ko) 횡전계방식 액정표시장치
US6335770B1 (en) In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode
US6950165B2 (en) In-plane switching mode liquid crystal display device
US8446553B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
KR100257370B1 (ko) 횡전계방식액정표시장치
KR100293436B1 (ko) 횡전계방식액정표시장치
KR100257976B1 (ko) 횡전계방식액정표시장치
KR100218697B1 (ko) 액정표시소자
KR19990045227A (ko) I ｐｓ 모드로 동작 가능한 광시야각 액정 표시 장치
KR20020029554A (ko) 광시야각 액정 표시 장치
KR100269351B1 (ko) 횡전계방식 액정표시장치
KR100251655B1 (ko) 횡전계방식 액정표시장치
KR100244537B1 (ko) 액정표시소자
JPH10206895A (ja) 液晶表示素子の製造方法
KR100411974B1 (ko) 액정 표시 장치
KR100269354B1 (ko) 횡전계방식 액정표시소자
KR100257862B1 (ko) 횡전계방식액정표시장치
JP2967805B2 (ja) 液晶表示素子
JPH09171175A (ja) 液晶表示素子
KR100235381B1 (ko) 액정표시장치 및 제조방법
KR101253044B1 (ko) 수평전계방식 액정표시소자
KR20050068501A (ko) 수평전계 방식 액정표시장치용 어레이 기판
JPH09171181A (ja) 液晶表示素子
KR19990024619A (ko) 횡경사전계방식 액정표시소자
KR20040004818A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J121 Written withdrawal of request for trial
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 17

EXPY Expiration of term