KR20050085149A - 메모리 어레이에서 특정 열 주변의 리던던시 윈도우를정의하기 위한 방법 및 시스템 - Google Patents

Abstract

메모리 리던던시의 방법(600) 및 그에 따른 시스템(100)이 설명된다. 메모리 어레이는 일반적으로 메모리 셀들의 다수의 열들(예컨대, 비트 라인들)을 포함한다. 메모리 어레이 중 특정한 (예컨대, 결함있는) 열이 식별된다(610). 리던던시 윈도우(410)는 결함있는 열(620)을 포함하는 인접한 열들의 그룹을 선택함으로써 정의된다. 선택된 열들의 그룹에서의 열 개수는 상기 메모리 어레이와 연결된 리던던시 어레이(110)에서의 열 개수와 동일할 수 있다. 그렇지 않다면 리던던시 어레이는 리던던시 윈도우의 메모리 셀에 저장될 정보를 저장하기 위해 존재한다. 상기 그룹은 적어도 상기 결함있는 열의 일 측면의 하나의 열과 상기 결함있는 열의 다른 측면의 또 다른 열이 존재하도록 선택된다. 일반적으로, 상기 결함있는 열의 각 측면에는 다수의 열들이 존재할 것이다. 이러한 열들 내의 메모리 셀들은 프로그래밍 된다(630).

Description

메모리 어레이에서 특정 열 주변의 리던던시 윈도우를 정의하기 위한 방법 및 시스템{METHOD AND SYSTEM FOR DEFINING A REDUNDANCY WINDOW AROUND A PARTICULAR COLUMN IN A MEMORY ARRAY}

청구된 본 발명은 일반적으로 메모리 어레이들에 관한 것이다. 특히, 청구된 본 발명은 메모리 리던던시(redundancy) 방식에 관한 것이다.

일반적인 메모리 어레이의 구조는 본 기술 분야에서 공지되어 있다. 일반적으로, 메모리 어레이는 행렬로 배열된 다수의 라인들을 포함한다. 상기 어레이의 행들은 일반적으로 워드 라인으로 언급되며, 열들은 비트 라인으로 언급된다.

상기 워드 라인 및 비트 라인은 노드(node)라고 언급될 수 있는 곳에서 서로 오버랩된다. 일반적으로 트랜지스터의 몇몇 타입인 메모리 셀은 각 노드 또는 그 근처에 위치된다. 가상 접지 구조에서, 비트 라인은 어떤 메모리 셀이 프로그램 검증 또는 읽어지느냐에 따라 트랜지스터(메모리 셀)에 대한 소스 또는 드레인 라인 중 하나로서 제공될 수 있다. 설명의 단순성을 위하여, "읽기"는 읽기 연산 또는 프로그램 검증 연산 중 하나로 언급할 수 있다.

종래 기술의 도 1은 메모리 어레이(5) 일부분을 도시한 것이다. 도시의 단순성을 위하여, 메모리 어레이(5)의 열들(비트 라인들)만이 도시된다. 또한, 메모리 어레이(5)의 오직 두 블록들(블록 0 및 블록 1)만이 도시된 바; 종래 메모리 어레이에서는 일반적으로 두 개 이상의 블록이 존재하는 것으로 이해된다. 이러한 블록들의 그룹은 입력/출력(I/O) 블록들, 또는 단순히 "I/O들"로 언급될 수 있다. 일반적으로, I/O는 단일 I/O 패드 또는 포트에 연결된(예컨대, 게이트되는(gated)) 몇몇 개의 열들을 포함한다. 종래 메모리 어레이의 한 타입으로서, 블록 또는 I/O 당 32개의 열들(N=32)이 존재한다.

종래 기술의 도 1에 도시된 열들은 "금속-2" 비트 라인들임에 주목해야 한다. 두 "금속-1" 비트 라인들은 각 금속-2 비트 라인과 연관된다. 예를 들어, N=32인 경우, I/O 당 64개의 금속-1 비트 라인들이 존재하고, 메모리 어레이(5)는 각 I/O의 워드 라인 당 64비트의 정보를 저장할 수 있다. 금속-1 비트 라인들 및 금속-2 비트 라인들과 같은 전문용어의 사용은 본 기술분야에서 공지되어 있다.

선택된 메모리 셀을 읽을 때, 코어 전압은 그 셀에 대응하는 워드 라인에 인가되고, 그 셀에 대응하는 비트라인은 부하(예컨대, 캐스코드 또는 캐스코드 증폭기)에 연결된다. 가상 접지 구조를 사용하는 메모리 셀에서, 워드 라인 위의 모든 메모리 셀들에는 코어 전압이 가해진다. 코어 전압은 워드 라인을 따라 누설 전류 또는 에러 전류를 유도할 수 있으며, 그에 따라 사실상 워드 라인의 메모리 셀들 간에 원하지 않은 상호작용을 야기할 수 있다. 누설 전류가 상당한 크기라면, 이 누설 전류는 선택된 메모리 셀을 읽을 때 에러를 야기할 수 있다.

워드 라인 위의 메모리 셀들 간의 상호작용을 최소화하기 위하여, 그리고 읽기 연산 동안 에러를 최소화하기 위하여 프리차징(precharging)으로 언급되는 일반적인 기술이 사용된다. 프리차징은, 읽어질 메모리 셀에 대응하는 열의 다음 열에 충전을 함으로써 (전기적 부하를 인가함으로써) 행해진다. 드레인 노드와 프리차징 노드가 거의 동일한 전압이라면, 이러한 프리차징은 누설 전류를 감소시키는 효과를 가진다. 종래 기술의 도 1을 참조하면, 예를 들어 열 1의 메모리 셀을 읽기 위하여, 프리차징 전압이 열 2에 인가된다.

종래 기술에서, 메모리 어레이(5)는 리던던시 어레이(도시되지 않음)에 연결될 수 있다. 상기 리던던시 어레이는 본질적으로 메모리 어레이(5)와 열의 개수는 동일하나 행의 개수는 적은 또 다른 메모리 블록이다. 리던던시 어레이에서 열의 개수는 반드시 항상 그러한 것은 아니나, 일반적으로 블록 또는 I/O에서의 열의 개수보다 적다.

리던던시 어레이가 어떻게 사용되는지에 관한 논의를 단순화하기 위하여, 리던던시 어레이에서의 열의 개수가 블록에서의 열의 개수보다 적은 예시가 사용될 것이다. 메모리 어레이(5)를 테스트함으로써, 메모리 어레이의 열들 중 하나로 메모리 셀들이 적절하게 읽어질 수 없다는 것을 표시할 수 있다. 예를 들어, 접지로의 단락과 같은 결함은 제조하는 동안 상기 열에 생성될 수 있다. 리던던시 어레이는 결함있는 열뿐만 아니라 결함있는 열을 포함하는 블록에서의 다른 열들에 대한 대체물로서 사용된다. 리던던시 어레이를 사용하여 대체되는 메모리 어레이(5)의 열들은 "리던던시 윈도우"로 언급될 수 있다. 리던던시 윈도우(6)는 종래 기술의 도 1에서 예시된다. 본 예시에 따르면, 리던던시 윈도우(6)는 위치적으로 고정되어 있고, 블록 1에서의 열 개수보다 더 적은 열 개수를 포함한다. 리던던시 윈도우(6)의 열들에 쓰여질 데이터 및 그 열들로부터 읽어질 데이터 대신에, 상기 데이터는 상기 리던던시 어레이에 쓰여지고 그로부터 읽어진다. 따라서, 리던던시 윈도우(6) 내의 메모리 셀들은 프로그래밍 되지 않는다.

방금 설명된 리던던시 방식은, 메모리 어레이(5)가 반복적으로 지워된 후에 문제가 될 수 있다. 메모리의 섹터가 지워질 때, 상기 섹터 내의 모든 메모리 셀들은 지워진다. "Y-선택" 디코딩은 모든 I/O들에 대해 일반적이다; 이는 블록 1이 지워질 때, 리던던시 윈도우(6) 내의 메모리 셀들 역시 지워지는 것과 같다. 따라서, 상기 예시에 이어서, 리던던시 윈도우(6) 내의 메모리 셀들은, 이러한 메모리 셀들이 프로그램되지 않았더라도 지워진다. 결과적으로, 리던던시 윈도우(6) 내의 메모리 셀들은 "과도하게-지우기" 될 수 있다. 과도한-지우기의 경우, 리던던시 윈도우(6) 내의 메모리 셀들의 저항은 감소되며, 그에 따라 상기 셀들에 대한 누설 (오류) 전류를 증가시킨다. 이는 리던던시 윈도우(6)에 인접한 열들의 메모리 셀들 특히, 리던던시 윈도우(예컨대, 열 N-1에서 상기 메모리 셀들)에 바로 인접한 메모리 셀들의 읽기에 차례로 영향을 미칠 수 있다. 예를 들어, 열 N과 연관된 누설 전류는 클 수 있다; 프리차징이 열 N에 적용될 때, 이는 누설 전류를 보상하기에 충분히 크지 않을 수 있으며, 열 N-1을 읽을 때 에러를 야기할 수 있다.

따라서, 리던던시 윈도우에 인접한 메모리 셀들을 읽을 때 에러들을 제거하거나 감소시키는 리던던시 방식은 종래 리던던시 방식을 넘어선 향상을 가져올 것이다.

본 명세서에 합체되어 명세서의 일부분을 형성하는 첨부된 도면들은 본 발명의 실시예들을 예시하며, 상세한 설명과 함께 본 발명의 원리들을 설명하기 위해 제공되는 상세한 설명하는 역할을 한다.

종래 기술의 도 1은 종래 기술의 메모리 리던던시 방식을 보여주는 메모리 어레이 일부분의 표현이다.

도 2A는 본 발명의 실시예들이 실시될 수 있을 때의 메모리 어레이의 표현이다.

도 2B는 본 발명의 일 실시예에 따른 메모리 어레이 및 리던던시 어레이를 도시하는 블록도이다.

도 3A는 본 발명의 일 실시예에 따른 예시적인 메모리 셀의 표현이다.

도 3B는 본 발명의 일 실시예에 따른 예시적인 미러(mirror) 비트 메모리 셀의 표현이다.

도 4는 본 발명의 일 실시예에 따른 메모리 리던던시 방식을 도시하는 메모리 어레이의 표현이다.

도 5는 본 발명의 일 실시예에 따른 메모리 어레이의 예시적인 입력/출력 블록으로 (물리적이고 논리적인) 비트맵을 도시한다.

도 6은 본 발명의 일 실시예에 따르는 메모리 리던던시 방법의 플로우차트이다.

도 7A는 본 발명의 일 실시예에 따르는 주소가 리던던시 윈도우와 연관되는지 결정하기 위한 방법의 플로우차트이다.

도 7B는 본 발명의 일 실시예에 따르는 메모리 어레이 또는 리던던시 어레이로부터 정보를 읽기 위한 방법의 플로우차트이다.

도 8A는 본 발명의 일 실시예에 따르는 리던던시 데이터가 전송되어야 하는 입력/출력 패드를 결정하기 위한 방법의 플로우차트이다.

도 8B는 본 발명의 일 실시예에 따르는 리던던시 데이터가 전송되어야 하는 입력/출력 패드를 결정하기 위한 논리 회로를 도시한다.

메모리 리던던시의 방법 및 그에 따른 시스템과 일치하는 본 발명의 실시예들은, 메모리 어레이에서 리던던시 윈도우에 인접한 메모리 셀들을 읽을 때 에러들을 제거하거나 삭제할 수 있다. 메모리 어레이의 특정 열(예컨대, 결함있는 열)이 식별된다. 본 발명의 다양한 실시예들에 따르면, 리던던시 윈도우는 결함있는 열을 포함하는 인접한 열들의 그룹을 선택함으로써 정의된다. 열들의 그룹은, 적어도 결함있는 열의 일 측면 위의 하나의 열과, 결함있는 열의 다른 측면의 또 다른 열이 존재하도록 선택된다. 일반적으로, 결함있는 열의 각 측면들 위에 다수의 열들이 존재할 것이다. 일 실시예로서, 리던던시 윈도우는, 결함있는 열이 인접한 열들 그룹의 중앙에 근접하도록 정의된다. 또 다른 실시예로서, 리던던시 윈도우는, 리던던시 윈도우의 경계에 대응하는 주소를 명시함으로써 정의된다.

일 실시예로서, 리던던시 윈도우의 경계에 있는 행들 내의 메모리 셀들만이 프로그래밍된다. 다른 실시예로서, 결함있는 열들의 양 측면 위의 리던던시 윈도우의 모든 열들 내의 메모리 셀들이 프로그래밍 된다. 일반적으로 말해서, 본 발명의 다양한 실시예들에 따르면, 기능적이며 프로그램된 열들의 장벽은, 결함있는 열과 상기 리던던시 윈도우(바깥)에 근접한 열들 사이에 위치된다.

일 실시예에 따르면, 메모리 어레이 내의 다수의 열들은 개별적인 입력/출력(I/O) 그룹으로 구성되며, 여기서 I/O 그룹 내의 열들은 각 I/O 패드에 연결된다. 그러한 실시예로서, 리던던시 윈도우는 두 개의 인접한 I/O 그룹들로부터 열들을 포함할 수 있다. 그러한 실시예에 대하여, 리던던시 어레이 내의 데이터를 적절한 I/O 패드에 전송하기 위한 방법이 설명된다. 또한, 특정 주소가 리던던시 윈도우(및 리던던시 어레이) 내에서 히트(hit)를 초래하는지 결정하기 위한 방법이 설명된다.

본 발명의 후술하는 상세한 설명에서, 다수의 특정의 구체적인 사항들이 본 발명의 완전한 이해를 제공하도록 제시된다. 그러나, 본 발명이 그러한 특정 구체적인 사항들 없이 실시될 수 있거나, 그에 따른 균등물들을 사용하여 실시될 수 있음이 본 기술분야에서 통상의 지식을 가진 자에 의해 인지될 것이다. 다른 예시들로서, 공지된 방법들, 절차들, 요소들 및 회로들은, 본 발명의 양상들을 불필요하게 명확하게 하지 않도록 상세하게 설명되지 않는다.

후술하는 상세한 설명의 일부분은 컴퓨터 메모리에서 수행될 수 있는 데이터 비트 동작에 대한 절차, 단계, 논리 블록, 프로세싱 및 상징적인 표현의 관점에서 표현된다. 이러한 설명과 표현은 데이터 프로세싱 기술분야에서 통상의 지식을 가진 자에 의해 그 기술분야에서 통상의 지식을 가진 다른 자에게 효과적으로 본 발명의 요소를 전달하기 위하여 사용되는 수단이다. 여기서, 절차, 컴퓨터 실행 단계, 논리 블록, 프로세스 등은 일반적으로 바람직한 결과를 이끌어내는 일관성 있는 연속적인 단계들 또는 명령들로 본다. 그 단계들은 물리적인 수량에 요구되는 물리적 조작들이다. 일반적으로, 필수적이지는 않으나, 이러한 수량은 컴퓨터 시스템에서 저장되거나, 전달되거나, 결합되거나, 비교되거나, 다른 방식으로 조작되는 것이 가능한 전기적 또는 자기적인 신호의 형태를 취한다. 때때로 일반적인 사용 이유로, 비트, 수치, 요소, 기호, 특성, 조건, 개수 등으로 이러한 신호를 부르는 것이 편리하다.

그러나, 이러한 유사한 용어 모두는 적절한 물리적 수량과 연관되고, 단지 편리한 라벨이 이러한 수량에 적용된다고 이해해야 한다. 특별히 언급되지 않거나 또는 명백히 논의되었을 때, 본원 발명의 전반에 걸쳐 "식별하는 것", "정의하는 것", 프로그래밍하는 것" "명시하는 것", "선택하는 것", "형성하는 것", "수신하는 것", "결정하는 것", "결정하는 것", "비교하는 것" 또는 "읽는 것" 등과 같은 용어들을 사용하는 논의들은, 컴퓨터 시스템의 메모리와 등록기 내의 물리적 (전기적) 수량을 나타내는 데이터를, 컴퓨터 시스템 메모리, 등록기 또는 다른 그러한 정보를 저장, 전달 또는 표시하는 소자 내의 물리적 수량과 유사하게 나타내는 다른 데이터로 조작하거나 변형하는 컴퓨터 시스템 (예컨대, 도 6, 7A, 7B 및 8B의 플로우챠트들(600, 700, 730 및 800) 각각) 또는 유사한 전기적 컴퓨팅 소자의 행위 및 처리 동작을 말한다.

도 2A는 본 발명의 일 실시예에 따른 메모리 어레이(100)의 일부분의 표시이다. 도 2A에서, 논의 및 도시의 단순성을 위하여, 단일 워드 라인(40) 및 다수의 비트 라인들(30, 31 및 32)이 도시된다. 그러나, 메모리 어레이는 실제로 서로 다른 다수의 워드 라인들과 비트 라인들을 이용할 수 있다. 즉, 메모리 어레이(100)는 실제로 왼쪽과 오른쪽으로, 또한 수평과 수직(왼쪽, 오른쪽, 수평 및 수직은 상대적인 방향이다)으로 더 연장될 것이다. 워드 라인들은 행으로 언급될 수 있고, 비트 라인들은 열로 언급될 수 있다; 그러나, 이러한 것들은 상대적인 용어로 이해된다; 즉, 메모리 어레이는 실제로 보여진 것과 다른 요소들을 포함할 수 있다. 예를 들어, 일 실시예로서, 메모리 어레이(100)는 가상 접지 구조를 사용한다. 가상 접지 구조에서, 비트 라인은 읽기(또는 검증된 프로그램)될 메모리 셀에 따라 소스 또는 드레인 중 하나로서 제공될 수 있다.

전원(전압원(60))은 워드 라인(40)에 연결될 수 있으며, 아울러 부하(도시되지 않음)는 각 비트 라인(30-32)에 연결될 수 있다. 비트 라인들(30-32)은 실질적으로 서로 평행하며, 워드 라인(40)은 상기 비트 라인에 실질적으로 수직하다. 상기 워드 라인(40) 및 비트 라인들(30-32)은 다수의 노드들(10, 11 및 12) 각각에 오버랩된다(그러나 연결되지는 않는다). 이러한 각 노드들에 대응하는 것은 메모리 셀(20, 21 및 22)이다. 즉, 상기 실시예에서, 메모리 셀(20)은 노드(10)에 대응하고, 메모리 셀(21)은 노드(11)에 대응하며, 메모리 셀(22)은 노드(12)에 대응한다. 또한, 또 다른 노드(도시되지 않음)에 대응하는 메모리 셀(23)이 도시된다. 이는 메모리 셀들(20-23)은 실질적으로 비트 라인들 사이에 있으며, 워드 라인 "아래에" 있다("아래"는 상대적인 용어이다). 메모리 셀들(20-23)은 도 3A의 메모리 셀(200)과 같은 단일 비트 메모리 셀, 또는 도 3B의 메모리 셀(250)과 같은 미러 비트 메모리 셀이 될 수 있다.

도 2B는 본 발명의 일 실시예에 따르는 리던던시 어레이(110)에 연결된 메모리 어레이(100)를 도시하는 블록 다이어그램이다. 개별적인 요소들로 도시되었음에도 불구하고, 메모리 어레이(100) 및 리던던시 어레이(110)는 단일 요소로서 통합될 수 있음이 인정된다. 일반적으로 말해서, 리던던시 어레이(110)는 메모리 어레이(100)의 행 개수와 동일하나 열 개수보다 작은 필수적인 또 다른 메모리 블록이다. 리던던시 어레이(110)는 이하에서 설명된 리던던시 방식에서 사용된다.

도 3A는 본 발명의 일 실시예에 따르는 예시적인 메모리 셀(300)의 표현이다. 상기 실시예로서, 메모리 셀(300)은 소스 및 드레인 영역들이 형성되는 기판(310)을 포함하는 플로팅 게이트 메모리 셀이다. 일반적으로, 메모리 셀(300)은 또한 제1 산화물 층(320a), 저장 요소(330)(예컨대, 플로팅 게이트), 제2 산화물 층(320b), 및 제어 게이트(340)를 포함한다. 상기 실시예로서, 저장 요소(330)는 단일 비트를 저장하기 위해 사용된다. 메모리 셀(300)과 같은 메모리 셀들은 본 기술분야에서 공지되어 있다.

도 3B는 본 발명의 일 실시예에 따르는 예시적인 미러 비트 메모리 셀(350)의 표현이다. 상기 실시예로서, 메모리 셀(350)은 기판(360), 제1 산화물 층(370a), 저장 요소(380)(예컨대, 플로팅 게이트), 제2 산화물 층(370b) 및 제어 게이트(390)를 포함한다. 별개의 소스 및 별개의 드레인을 가지는 비대칭 트랜지스터에 기초한 도 3A의 메모리 셀(300)과 달리, 메모리 셀(350)은 유사한 (선택가능한) 소스 및 드레인을 가지는 대칭적인 트랜지스터에 기초한다. 또한, 미러 비트 메모리 셀(350)은 한 비트가 저장 요소(380) 양 측면 또는 일 측면에 저장되도록 구성된다. 특히, 일단 전자가 저장 요소(380)의 일 측면에 저장되면, 전자는 그 측면에 남아있으며, 상기 저장 요소의 다른 측면으로 이동하지 않는다. 따라서, 본 실시예에서, 두 비트는 메모리 셀마다 저장될 수 있다.

도 4는 본 발명의 일 실시예에 따르는 메모리 리던던시 방식을 도시하는 메모리 어레이(100)의 표현이다. 도시의 단순성을 위하여, 메모리 어레이(100)의 열들(비트 라인들)만이 보여진다. 또한, 메모리 어레이(100)의 오직 두 개의 입력/출력(I/O) 블록들(I/O 0 및 I/O 1)만이 도시된다; 그러나, 메모리 어레이(100)는 일반적으로 두 개 이상의 I/O 블록들을 포함할 것이라고 이해된다. 게다가, 각 I/O는 몇 개의 서브-I/O들로 나눠질 수 있다(도 5를 참조).

여기서 사용된 바와 같이, I/O 블록 또는 I/O 그룹(또는 단순히 "I/O")은 단일 I/O 패드 또는 포트에 연결된(예컨대, 게이트된) 몇 개의 열들을 포함한다. 도 4에서, I/O 0은 I/O 패드(401)에 연결되고, I/O 1은 I/O 패드(402)에 연결된다. 각 I/O는 오직 공지된 방식으로 I/O CAM들(컨텐츠 주소 지정 가능 메모리들)을 사용하여 식별가능하다. 예를 들어, 16개의 I/O들에 대하여, 네 개의 CAM들은 오직 각 I/O들을 식별하는데 사용된다.

일 실시예로서, I/O마다 32개의 열들이 존재한다(N=32). 도 4에 보여진 열들은 금속-2 비트 라인들임에 주목해야 한다. 두 개의 금속-1 비트 라인들은 각 금속-2 비트 라인과 연관된다. 예를 들어, N=32의 경우, I/O 마다 64개의 금속-1 비트 라인들이 존재한다. 도 3A에 의해 예시된 메모리 구조에서, 메모리 어레이(100)는 각 I/O의 워드 라인마다 64비트 정보를 저장할 수 있다. 도 3B에 예시된 메모리 구조(미러 비트 구조)에서, 메모리 어레이(100)는 각 I/O의 워드 라인마다 128비트의 정보를 저장할 수 있다.

도 4를 참조하면, 메모리 어레이(100)는 리던던시 어레이(110)와 통신한다. 리던던시 어레이(110)는 몇몇 개의 열들을 포함한다. 리던던시 어레이(110)는 다수의 요소들을 구비하여 구성될 수 있으며, 각 요소들은 몇몇 개의 열들을 포함한다. 예를 들어, 리던던시 어레이(110)는 5개 열들의 단일 요소를 포함하거나, 5개 열들 중 두 개의 요소를 포함할 수 있다. 리던던시 어레이(110)는 임의의 개수의 요소들로 구성된 임의의 개수의 열들을 포함할 수 있다.

본 발명의 다양한 실시예들에 따르면, 리던던시 윈도우(410)는 리던던시 어레이(110)의 요소에서 열 개수보다 작거나 같은 근접한 열들의 그룹을 선택함으로써 정의된다. 쉬운 논의를 위하여, 여기서 리던던시 어레이(110)는 다섯 개의 열들 중 단일 요소를 갖도록 가정되며, 그와 같이 리던던시 윈도우(410)가 다섯 개의 열들을 포함하는 것으로 설명된다. 그러나, 리던던시 윈도우(410)는 리던던시 어레이(110) 내의 열 개수에 따라 임의의 개수의 열들을 포함할 수 있다고 인정된다.

본 발명의 실시예들에 따르면, 리던던시 윈도우(410)는 적어도 특정(예컨대, 결함있는) 열의 일 측면의 하나의 열과, 결함있는 열의 다른 측면의 또 다른 열이 존재하도록 열들을 선택함으로써 정의된다. 일반적으로, 리던던시 윈도우(410)는 상기 결함있는 열의 각 측면 위의 하나 이상의 열들을 포함할 것이다. 예를 들어, 열 N과 같은 열은 (비록 열 N이 몇몇 다른 이유 때문에 선택될 수 있으나) 결함있거나 오류있는 것으로 식별될 수 있다. 본 발명의 일 실시예에 따르면, 리던던시 윈도우(410)는 열 N과, 열 N의 양 측면 위의 인접한 열들을 포함한다(예컨대, 일 측면의 열들 N-2 및 N-1, 다른 측면의 열들 N+1 및 N+2). 일 실시예로서, 결함있는 열(예컨대, 열 N)의 일 측면에서 선택된 열들의 개수는, 열 N이 리던던시 윈도우(410)의 중심에 있도록 상기 결함있는 열의 다른 측면에서 선택된 열들의 개수와 같다. 리던던시 윈도우는 I/O 블록 내에 전체적으로 놓여지거나, 전체 I/O 블록을 포함하거나, 또는 두 개의 인접한 I/O 블록들로부터 열들을 포함할 수 있다. 후술한 예시는 도 4에 의해 도시된다.

본 발명의 일 실시예에 따르면, 리던던시 윈도우(410)는 리던던시 윈도우의 경계들 중 하나에 대응하는 주소를 명시함으로써 정의된다. 하나의 방식은 하기의 도 5와 일치하게 설명된다. 예를 들어, 열 N-2(또는 열 N+2)에 대응하는 주소는, 리던던시 윈도우(410)의 하나의 경계를 식별하는데 시용될 수 있다. 리던던시 윈도우(410) 내의 열 개수가 알려져 있기 때문에, 리던던시 윈도우에 포함된 다른 열들은 열 N-2(또는 열 N+2)의 주소로부터 결정될 수 있다. 또 다른 예시로서, 리던던시 윈도우(410) 내의 각 열의 주소가 사용되거나, 리던던시 윈도우(410)의 두 경계들의 열 주소가 사용될 수 있다. 일 실시예로서, 결함있는 열(예컨대, 열 N)이 리던던시 윈도우(410)의 중앙에 놓인 경우, 동일한 열 개수가 열 N의 어느 한 측면에 놓일 것이기 때문에 열 N의 주소는 리던던시 윈도우를 정의하는데 사용될 수 있다.

상기 언급된 바와 같이, 본 발명의 일 실시예에 따르면, 도 4의 리던던시 윈도우(410)는 결함있는 열의 각 측면에 적어도 하나의 열이 존재하도록 정의된다. 그와 같이, 리던던시 윈도우(410)의 경계에서 기능적인 (결함이 없는) 열들이 존재할 것이다. 일 실시예로서, 결함있는 열의 각 측면 위의 적어도 하나의 열 내의 메모리 셀들이 프로그래밍 된다. 그러한 일 실시예에서, 리던던시 윈도우(410)의 경계에 있는 열들 내의 메모리 셀들만이 프로그래밍 된다. 또 다른 그러한 실시예로서, 리던던시 윈도우(410) 내의 모든 기능적인 열들 내의 메모리 셀들이 프로그래밍 된다. 그와 같이, 기능적이고 프로그램된 열들의 장벽은, 결함있는 열과 상기 리던던시 윈도우(외부)에 인접한 열들 사이에 효과적으로 배치된다.

일 실시예로서, 리던던시 윈도우(410) 내의 메모리 셀들의 프로그래밍은 상기 셀들에 쓰기 "0"(영)을 함으로써 이루어진다. 리던던시 윈도우(410) 내의 열들을 프로그래밍함으로써, 이러한 열들은 메모리 어레이(100)가 반복적으로 지워져야 하는 과도한-지우기를 겪지 않을 것이다. 따라서, 이러한 열들은 다른 인접한 열들의 읽기 연산 동안 적절히 프리차징 될 수 있다. 예를 들어, 비록 열 N-2가 리던던시 윈도우(410) (끝에서) 내에 놓여 있으나 열 N-2는 프로그래밍 되기 때문에, 열 N-3의 읽기 동안 만족할 만큼 프리차징될 수 있고, 그에 따라 열 N-3과 연관된 메모리 셀들의 읽기 동안 발생하는 에러들이 제거되거나 감소된다.

도 5는 본 발명의 일 실시예에 따르는 메모리 어레이(예컨대, 도 4의 메모리 어레이(400)) 일부분의 비트맵(500)을 도시한다. 특히, 비트맵(500)은 미러 비트 메모리 어레이의 하나의 I/O를 표현한다. 본 실시예에서, 비트맵(500)의 I/O는 네 개의 서브-I/O들(501, 502, 503 및 504)로서 구성된다. 비록 본 발명의 실시예들이 도 3B에 의해 예시된 미러 비트 구조에 관해 뒤이어 설명되었으나, 상기 설명은 도 3B에 의해 예시된 구조와 같은 다른 메모리 구조로 확장될 수 있음이 인정된다.

하기의 논의에서, 리던던시 윈도우를 정의하기 위한 하나의 방식이 설명된다. 설명되어야 할 상기 방식에서, 리던던시 윈도우의 시작 지점이 식별된다; 리던던시 윈도우 내의 열 개수가 알려져 있기 때문에, 리던던시 윈도우는 상기 시작 지점으로부터 정의될 수 있다. 상기 언급된 바와 같이, 본 발명에 따르면 다른 방식들은 리던던시 윈도우를 정의하는데 사용될 수 있다.

본 실시예에서, 도 5의 비트맵(500)에 의해 표현되는 I/O는 (64개의 금속-1 열들 또는 32개의 금속-2 열들에서) 64개의 메모리 셀에 128비트를 저장할 수 있다. 그와 같이, 7개의 주소(A0~A6)가 특정 비트를 식별하는데 요구된다. 각 주소 A0~A6은 논리 영(0) 또는 논리 일(1)을 표현한다. 비트맵(500)은 각 비트의 실제 (물리적인) 위치뿐만 아니라, 7개의 주소(A0~A6)를 사용하여 식별되는 논리 위치로서 도시된다.

리던던시 윈도우의 시작 지점을 정의하기 위해 사용되는 주소의 개수는 바람직한 분리의 정도에 의존한다. 이는 비트 레벨에서 리던던시 윈도우의 시작을 명시하는데 바람직할 수 있어야 하며, 상기 7개의 주소들이 리던던시 윈도우의 시작 지점을 정의하는데 사용될 수 있다. 일 실시예로서, 리던던시 윈도우의 시작 지점은 4개의 주소, 특히 주소 A6, A5, A1 및 A0을 사용하여 명시된다. 도 5로부터 보여진 바와 같이, 이러한 4개의 주소들을 사용하여, 특정한 8비트 그룹이 식별된다(그러나, 상기 그룹 내의 8비트는 단지 이러한 4개의 주소를 사용하여 개별적으로 식별될 수 없다.) 예를 들어, A6, A5, A1 및 A0이 각각 0, 1, 0, 0인 경우, 물리적인 위치 8 내지 15, 및 논리적인 위치 32, 36, 40, 44, 48, 52, 56 및 60이 식별된다. 그에 따라, 상기 리던던시 윈도우의 시작 지점("A")은 그와 같이 식별된 4개의 열들(8비트)을 포함하는 것으로 식별된다. 또한, 네 개의 주소들 A6, A5, A1 및 A0는 8비트 그룹의 시작 지점에 대응하는 "V"로 식별되는 비트(500)에서 특정 위치를 식별하는데 사용될 수 있다.

리던던시 어레이 내의 열 개수에 따라, 리던던시 윈도우는 인접한 I/O로 확장될 수 있다. 예를 들어, 방금 설명된 방식과 유사하게, 시작 지점 "B"를 가지는 리던던시 윈도우는 각각 1, 0, 1, 1과 동일한 A6, A5, A1 및 A0로 식별될 수 있다. 리던던시 윈도우는 16 열을 포함하는 것으로 정의되어야 하므로, 상기 리던던시 윈도우는 도 5에 도시되지 않은 또 다른 (인접한) I/O로 확장될 시작 지점 "B"를 가진다.

본 발명에 따르면, 리던던시 윈도우를 및 그것의 시작 지점을 선택할 때, 상기 정의된 리던던시 윈도우는 그 리던던시 윈도우와 연관된 CAM들을 명시함으로써 고정된다. 이러한 CAM들은 상기 언급된 I/O CAM들로부터 자신들을 구별하기 위하여 ADDCAM들로 언급될 것이다. 상기 시작 지점이 상기 설명된 바와 같이 정의된다면, (즉, 4개의 주소를 사용하여) 네 개의 ADDCAM들은 리던던시 윈도우를 정의하는데 사용된다; 일반적으로, ADDCAM들의 개수는 상기 리던던시 윈도우를 명시할 때 바람직한 분리 레벨에 일치한다.

애플리케이션이 정보를 메모리 어레이에 쓰거나 메모리 어레이로부터 정보를 읽을 때, 메모리 어레이 내의 주소는 일반적으로 상기 애플리케이션에 의해 명시된다. 참고의 단순성을 위하여, 이러한 주소들은 여기서 "사용자-지정 주소"로 언급될 수 있다. 본 발명의 일 실시예에 따르면, ADDCAM들은, 사용자 지정 주소가 리던던시 윈도우(및 그에 따른 리던던시 어레이) 내에 히트를 초래하는지 결정하는데 사용될 수 있다. 상기 리던던시 어레이로부터 정보를 읽을 때, 사용자-지정 주소, ADDCAM들 및 I/O CAM들의 조합은 리던던시 어레이 내의 데이터를 적절한 I/O 패드에 전달하는데 사용될 수 있다.

도 6은 본 발명의 일 실시예에 따르는 메모리 리던던시 방법의 플로우챠트(600)이다. 특정한 단계들이 플로우챠트(600)에 개시되었으나, 그러한 단계들은 예시적이다. 즉, 본 발명은 다양한 다른 단계들 또는 플로우챠트(600)에서 인용되는 변화하는 단계들을 수행하는데 매우 적합하다. 플로우챠트(600)의 단계들은 제시된 바와 다른 순서로 수행될 수 있고, 플로우챠트(600) 내의 단계들이 반드시 도시된 순서로 수행되지는 않는다고 여겨진다.

단계 610에서, 본 실시예로서, 메모리 어레이 내의 특정 열들이 식별된다. 예를 들어, 메모리 어레이 내의 오류 또는 비-기능적인 열은 특정 열로 간주된다. 도 4의 실시예로서, 열 N은 특정 (예컨대, 결함있는) 열로 간주된다.

도 6의 단계 620에서, 본 실시예로서, 리던던시 윈도우는 결함있는 열의 각 측면상의 열들(특히, 인접한 열들)을 선택함으로써 정의된다. 일 실시예로서, 결함있는 열의 각 측면에 적어도 하나의 열이 있다; 일반적으로, 결함있는 열의 각 측면에는 하나 이상의 열이 있다. 다른 실시예로서, 결함있는 열의 측면들 중 어느 한 측면상의 동일한 개수의 열을 사용하여, 결함있는 열이 실질적으로 리던던시 윈도우의 중앙에 위치하게 된다. 또 다른 실시예로서, 리던던시 윈도우는 하나 이상의 I/O 그룹 또는 열들의 블록으로부터 열들을 포함한다.

단계 630에서, 일 실시예로서, 리던던시 윈도우 내의 일부 또는 모든 메모리 셀들이 프로그래밍 된다. 그러한 일 실시예로서, 결함있는 윈도우의 각 측면 위의 적어도 하나의 열이 프로그래밍 된다. 그러한 다른 실시예로서, 리던던시 윈도우 경계의 열들만이 프로그래밍 된다. 또 다른 실시예로서, 리던던시 윈도우 내의 모든 기능적인 열들이 프로그래밍 된다.

도 7A는 본 발명의 일 실시예에 따르는, 주소가 리던던시 윈도우와 연관되는지를 결정하기 위한 방법의 플로우챠트(700)이다. 특정 단계가 플로우챠트(700)에 개시되나, 그러한 단계들은 예시적이다. 즉, 본 발명은 다양한 다른 단계들 또는 플로우챠트(700)에 인용되는 다양한 단계들에 매우 적절하다. 플로우챠트(700)의 단계들은 제시된 바와 다른 순서로 수행될 수 있고, 플로우챠트(700)의 단계들은 반드시 도시된 순서로 수행되어야 하는 것은 아니라고 여겨진다.

도 7A의 단계 710에서, 읽기 또는 쓰기 연산 동안, (애플리케이션이 의해 명시된 사용자-지정 주소와 같은) 주소는 메모리 어레이 내의 메모리 위치를 위해 수신된다. 일반적으로 주소는 메모리 어레이 내의 위치로 지정될 것이라는데 주목하는 것이 중요하다. 상기 주소와 연관된 정보의 실제 위치가 메모리 어레이 또는 리던던시 어레이 중 어느 하나에 있는지는, 수행되는 연산에 대해 명백해야 한다.

따라서, 단계 720에서, 단계 710에서 수신된 주소에 대응하는 실제 메모리 위치가 결정된다. 상기 설명된 바와 같이, 일 실시예로서, 리던던시 윈도우는 바람직한 분리의 레벨에 따라 몇몇 개의 주소를 사용하여 정의될 수 있다. 그러한 일 실시예로서, ADDCAM으로 언급되는 4개의 주소들은 리던던시 윈도우의 시작 지점을 정의하는데 사용된다. 상기 실시예로서, 단계 710에서 수신된 주소들은, 리던던시 윈도우 내에 히트가 있는지를 결정하기 위해 ADDCAM들과 비교될 수 있다. 리던던시 윈도우 내의 히트는 상기 주소에 일치하는 실제 메모리 위치가 리던던시 어레이 내에 있음을 나타낸다; 그렇지 않다면, 실제 메모리 위치는 메모리 어레이 내에 있다.

읽기 연산에서, 도 7A의 단계 710에서 수신된 주소에 대응하는 정보의 실제 메모리 위치는, 정보가 메모리 어레이 및/또는 리던던시 어레이로부터 읽어진 후 결정될 수 있음에 주목한다. 이러한 시나리오는 도 7과 일치하게 더 설명된다.

도 7B는 본 발명의 일 실시예에 따르는, 메모리 어레이 또는 리던던시 어레이로부터의 정보를 읽기 위한 방법의 플로우챠트(730)이다. 도 7B의 단계 740을 참조하면, 본 실시예로서, 주소가 읽기 연산을 위해 수신된다. 그러나, 상기 프로세스에서의 이러한 지점에서, 상기 주소가 리던던시 윈도우(및 그에 따른 리던던시 어레이) 내의 위치에 대응하는지에 관해 결정되지 않는다.

단계 750에서, 본 실시예로서, 리던던시 어레이 내의 정보가 읽어진다. 즉, 일 실시예로서, 리던던시 어레이 내의 정보는 항상 읽기 연산 동안에 읽어진다.

단계 760에서, 본 실시예로서, 단계 740에서 수신된 주소에 의해 식별되는 메모리 어레이 내의 위치에서 정보가 읽어진다. 만약 메모리 어레이 내의 위치가 결함있는 어레이 내의 열과 대응한다면, 단계 760에서 어떠한 정보도 읽어질 수 없다. 만약 메모리 어레이 내의 위치가 리던던시 윈도우 내의 열과 대응한다면, 정보가 읽어질 수 있다; 그러나 상기 정보는 유효할 수도 있고 그렇지 않을 수도 있다. 예를 들어, 상기 설명된 바와 같이, 리던던시 윈도우 내의 기능적인 열들은 오직 0으로 프로그램될 수 있으며, 아마도 리던던시 윈도우 내의 일부 열들만이 프로그램될 것이다. 이러한 사례들은 이하에서 단계 770에 의해 해결된다. 단계 750 및 760은 실질적으로 동시에 병렬적으로 수행될 수 있다.

단계 770에서, 본 실시예로서, 메모리 위치에 대응하는 (단계 740으로부터의) 주소가 리던던시 윈도우 내의 메모리 위치에 대응하는지에 관해 결정된다. 만약 상기 주소가 리던던시 윈도우 내의 메모리 위치에 대응한다면, 읽기 연산에서 요구된 정보는 리던던시 어레이 내에 위치된다. 따라서, 단계 772에서, 단계 750의 리던던시 어레이로부터 읽어진 정보는 단계 760에서 메모리 어레이로부터 읽어진 정보 대신에 사용된다. 만약 상기 주소가 리던던시 윈도우 외부의 메모리 위치에 대응한다면, 상기 읽기 연산에서 요구된 정보는 상기 메모리 어레이에 위치된다. 따라서, 단계 774에서, 단계 760의 메모리 어레이로부터 읽어진 정보는 단계 750에서의 리던던시 어레이로부터 읽어진 정보를 대신하여 사용된다. 일 실시예로서, 단계 772 및 774는 다중 연산을 사용하여 이루어진다.

도 8A는 본 발명의 일 실시예에 따르는 입력/출력 패드 리던던시 데이터가 전송되어야 하는 것을 결정하기 위한 방법의 플로우챠트(800)이다. 도 8B는 플로우챠트(800)를 구현하기 위한 논리 회로의 일 실시예를 도시한다. 특정한 단계들이 플로우챠트(800)에 개시되었으나, 그러한 단계들은 예시적이다. 즉, 본 발명은 다양한 다른 단계들 또는 플로우챠트(800)에서 인용되는 변화하는 단계들을 수행하는데 적합하다. 플로우챠트(800)의 단계들은 제시된 바와 다른 순서로 수행될 수 있고, 플로우챠트(800) 내의 단계들은 도시된 순서로 반드시 수행되지는 않는다고 여겨진다.

도 8A의 단계 810에서, 상기 도 7A와 7B와 일치하게 설명된 프로세스들을 사용하여, 리던던시 어레이 내의 메모리 위치가 읽기 연산에서 식별되고 배치된다. 상기 설명된 바와 같이, 리던던시 윈도우는 하나 이상의 I/O 블록으로 확장될 수 있다. 그와 같이, 리던던시 어레이 내에서 식별된 위치로부터 읽어진 정보가 적절한 I/O 패드 또는 포트에 전송될 수 있도록 상기 위치와 연관된 I/O 블록을 결정할 필요가 있다.

따라서, 도 8A의 단계 820에서, 적절한 I/O블록이 결정된다. 일 실시예로서, 도 8B에 의해 도시된 바와 같은 논리 회로를 사용하여, 적절한 I/O 블록을 식별하기 위해 사용자-지정 주소, 다양한 I/O 블록들을 정의하는 I/0 CAM들, 및 리던던시 윈도우를 정의하는 ADDCAM을 비교할 수 있다. 따라서, 리던던시 어레이로부터 읽어진 정보는 적절한 I/O 패드에 전달될 수 있다.

본 발명의 특정 실시예들의 상기 설명은 예시 및 설명의 목적으로 제시되었다. 이는 본 발명은 개시된 구체적인 형태로 제한하고자 함이 아니며, 명백한 많은 수정 및 변형이 상기 언급된 관점에서 가능하다. 실시예들은, 본 발명의 원리 및 그것의 실질적인 응용물들을 가장 잘 설명하기 위하여, 그리고 본 기술분야에서 통상의 지식을 가진자가 본 발명 및 예상된 특정한 용도에 적절한 다양하게 수정된 다양한 실시예들을 가장 잘 이용할 수 있게 선택되고 설명되었다. 본 발명의 범위는 여기에 첨부된 청구항들 및 균등물들에 의해 정의되도록 의도된다.

Claims (10)

1. 메모리 셀들의 다수의 열들을 포함하는 메모리 어레이 내의 메모리 리던던시 방법(600)으로서,

   상기 메모리 어레이의 특정 열을 식별하는 단계(610)와;

   상기 특정 열을 포함하는 인접 열 그룹을 선택함으로써 리던던시 윈도우를 정의하는 단계와, 여기서 상기 그룹 내의 열 개수가 상기 메모리 어레이에 연결된 리던던시 어레이 내의 열 개수에 따라 결정되고, 상기 그룹은 적어도 상기 특정 열의 일 측면의 첫 번째 열 및 상기 특정 열의 다른 측면의 두 번째 열이 존재하도록 선택되며; 그리고

   상기 첫 번째 열의 메모리 셀과 상기 두 번째 열의 메모리 셀을 프로그래밍하는 단계(630)를 포함하는 것을 특징으로 하는 메모리 리던던시 방법(600).
2. 제 1항에 있어서, 상기 다수의 열들은 개별적인 입력/출력(I/O) 그룹들(0, 1)로 구성되고, I/O 그룹 내의 열들은 각 I/O 패드(401, 402)에 연결되는 것을 특징으로 하는 메모리 리던던시 방법(600).
3. 제 1항에 있어서, 상기 프로그래밍 단계는:

   상기 리던던시 윈도우 내의 기능적인 메모리 셀들을 프로그래밍하는 단계(630)를 포함하는 것을 특징으로 하는 메모리 리던던시 방법(600).
4. 제 1항에 있어서, 상기 리던던시 윈도우는, 상기 특정 열이 상기 인접한 열들의 그룹 중앙에 근접하도록 정의되는 것을 특징으로 하는 메모리 리던던시 방법(600).
5. 제 1항에 있어서, 상기 첫 번째 열은 상기 리던던시 윈도우의 하나의 경계에 위치되며, 상기 두 번째 열은 상기 리던던시 윈도우의 다른 경계에 위치되는 것을 특징으로 하는 메모리 리던던시 방법(600).
6. 제 1항에 있어서, 상기 리던던시 윈도우는 상기 리던던시 윈도우의 경계에 대응하는 주소를 명시함으로써 정의되는 것을 특징으로 하는 메모리 리던던시 방법(600).
7. 상기 메모리 어레이의 특정 열을 선택하는 단계(610)과, 여기서 상기 메모리 어레이는 메모리 셀들의 다수의 열들을 포함하며, 상기 다수의 열들은 I/O 그룹 내의 열들이 각 I/O 노드에 연결되는 개별적인 입력/출력(I/O) 그룹들로 구성되고, 그리고

   상기 특정 열을 포함하는 인접한 열들의 그룹을 선택함으로써 리던던시 윈도우를 형성하는 단계(620)를 포함하며, 여기서 상기 인접한 열들의 그룹에서의 열 개수는 상기 메모리 어레이에 연결된 리던던시 어레이의 열 개수에 따라 결정되며, 상기 인접한 열들의 그룹은 적어도 상기 특정 열의 일 측면 위의 첫 번째 열과 상기 특정 열의 다른 측면 위의 두 번째 열이 존재하도록 선택되며, 상기 인접한 열들의 그룹은 두 개의 인접한 I/O 그룹들로부터 열들을 포함하는 것을 특징으로 하는 메모리 어레이에서의 메모리 리던던시 방법(600).
8. 메모리 어레이에서 메모리 위치에 대한 주소를 수신하는 단계(710)와, 여기서 상기 메모리 어레이는 다수의 메모리 셀들의 열들로 구성되고, 상기 다수의 열들은 I/O 그룹 내의 열들이 각 I/O 노드에 연결된 개별적인 입력/출력(I/O) 그룹들로서 구성되며;

   상기 주소에 대응하는 실제 메모리 위치를 결정하는 단계(720)와, 여기서 상기 실제 메모리 주소는 상기 메모리 어레이 또는 상기 메모리 어레이에 연결된 리던던시 어레이 중 어느 하나에 존재하며, 상기 리던던시 어레이는 상기 메모리 어레이에 대해 정의된 리던던시 윈도우와 연관되며, 상기 리던던시 윈도우는 특정 열을 포함하는 인접한 열들의 그룹을 포함하며, 상기 인접한 열들의 그룹은 적어도 상기 특정 열의 일 측면 위의 첫 번째 열과 상기 특정 열의 다른 측면 위의 두 번째 열이 존재하도록 선택되고, 상기 인접한 열들의 그룹은 두 개의 인접한 I/O 그룹들로부터 열들을 포함하는 것을 특징으로 하는 메모리 리던던시 방법(700).
9. 제 8항에 있어서,

   상기 리던던시 어레이에서 정보를 읽는 단계(750)와;

   상기 주소에 대응하는 상기 메모리 위치에서 상기 메모리 어레이의 정보를 읽는 단계(760)와;

   상기 실제 메모리 위치에 따라 상기 리던던시 어레이로부터 읽은 상기 정보와 상기 메모리 어레이로부터 읽은 상기 정보 중에서 선택하는 단계(770)를 더 포함하는 것을 특징으로 하는 메모리 리던던시 방법(700).
10. 메모리 어레이에 연결된 리던던시 어레이에 저장된 정보를 읽는 단계(810)와, 여기서 상기 메모리 어레이는 메모리 셀들의 다수의 열들을 포함하며, 상기 다수의 열들은 I/O 그룹 내의 열들이 각 I/O 노드들에 연결되는 개별적인 입력/출력(I/O) 그룹들로서 구성되며, 여기서 상기 리던던시 어레이는 상기 I/O 그룹들 중 적어도 두 개 그룹의 정보를 저장하며, 그리고

    상기 정보가 상기 I/O 그룹들 중 어떤 그룹과 연관되는지 결정하는 단계(820)를 포함하는 것을 특징으로 하는 메모리 리던던시의 방법(800).