KR20050084435A - 반도체 디바이스를 위한 지지 구조의 제조방법 - Google Patents

반도체 디바이스를 위한 지지 구조의 제조방법 Download PDF

Info

Publication number
KR20050084435A
KR20050084435A KR1020057011523A KR20057011523A KR20050084435A KR 20050084435 A KR20050084435 A KR 20050084435A KR 1020057011523 A KR1020057011523 A KR 1020057011523A KR 20057011523 A KR20057011523 A KR 20057011523A KR 20050084435 A KR20050084435 A KR 20050084435A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
starting
doping
semiconductor substrate
substrate
Prior art date
Application number
KR1020057011523A
Other languages
English (en)
Inventor
글렌 캐리
이안 젠크스
알랜 루이스
린 루젠
하일롱 쥬
Original Assignee
노바룩스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노바룩스 인코포레이티드 filed Critical 노바룩스 인코포레이티드
Publication of KR20050084435A publication Critical patent/KR20050084435A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/14—External cavity lasers
    • H01S5/141—External cavity lasers using a wavelength selective device, e.g. a grating or etalon

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

반도체 디바이스를 제조하는 방법이 설명된다. 이 방법에서는 충분한 두께의 출발 기판이 선택되는 것은 요구되는 디펙트 덴시티 레벨을 지니지만 이것은 요구되지 않은 도핑 레벨의 결과를 낳을 수도 있다. 그 후 요구되는 도핑 레벨을 갖는 반도체 층은 출발 기판 위에 형성된다. 반도체 층의 결과물은 최종 생성물 적용에 대해 요구되는 디펙트 덴시티 및 도핑 레벨을 갖는다. 활성 요소, 전기적 전도체 및 어떤 다른 요구되는 구조라도 반도체 층위에 형성 된 후, 반도체 층의 바람직한 두께를 남기고 출발 기판은 제거된다. VECSEL 적용에 있어서 활성 요소는 게인 캐비티일 수 있고 여기서 반도체 층은 월 플러그 효율(WPE)을 최대화하기 위해 필요한 디펙트 덴시티 및 도핑 레벨을 갖는다. 하나의 실시태양에서 반도체 층의 도핑은 균일하지 않다. 예를 들면 층의 대부분은 낮은 레벨에서 도핑되었고 나머지는 훨씬 높은 레벨에서 도핑되었다. 이것은 더 높게 도핑된 물질에 대해 특정한 두께에서 개선된 WPE의 결과를 낳을 수 있다.

Description

반도체 디바이스를 위한 지지 구조의 제조방법{Method of fabrication of a support structure for a semiconductor device}
본 발명은 반도체 기구 또는 집적 회로(IC)의 제조에 관한 것이다. 더욱 상세하게는 본 발명은 통상의 웨이퍼 위에 원하는 도핑 프로파일과 디펙트 덴시티(defect density)를 지닌 반도체 층의 포괄적인 증착을 통해 반도체 또는 IC를 제조하는 방법에 관한 것이다.
전자기구와 집적회로 및 그의 제조방법에 관해서는 이미 공지되어 있다. 전형적으로 제조방법은 적합한 도핑 레벨과 디펙트 덴시티 지닌 반도체 기판으로부터 시작된다. 기구 또는 회로의 요소는 추가적인 공정(케미컬 베이퍼 데포지션(CVD) 또는 스퍼터링과 같은 기술을 이용하여 물질을 분포시킨다), 서브트렉티브 공정(예를 들면 에칭) 또는 존재하는 물질의 성질을 변화시키는 공정(예를 들면 이온 임플렌테이션 또는 열 어닐링)을 통해 기판 표면의 바로 밑 또는 위에 형성된다. 이와 같은 공정은 기판 표면 위에 마스킹 층을 형성하기 위한 포토리토그라픽 기술 등을 선택적으로 수행함으로써 달성될 수 있다.
이와 같은 공정을 수행 가능케 하는 전자 기구의 한 예로 표면 발광 레이저를 들 수 있다.
일반적으로 전자 기구의 성능은 기판 표면 위에 형성 또는 증착하려는 구조물뿐만 아니라 기판 그 자체의 성질에 의해서도 좌우된다. 예를 들면 기판 내의 도핑 레벨은 만약 전류가 기판을 통해 흐른다면 연속적 저항 및 전류 밀도 분포에 영향을 미친다. 또한 정션 커페시턴스(junction capacitance)는 정션 분리 기구에 영향을 미치고 레치업 톨러렌스(latch-up tolerance)는 파라시틱 티리스터(예를 들면 CMOS IC 등)에 영향을 미친다. 디펙트 덴시티 역시 중요하고 이는 전류의 누출과 기구의 신뢰성을 영향을 미친다. 기판에 조사하기 위한 광학 기구의 경우에는 (예를 들면 Novalux사 제조 NECSEL(Novalux Extended Cavity Side Emitting Laser)) 기판 속의 광학 흡수력이 역시 중요하다.
NECSEL의 특별한 경우에 또는 VCSEL(Vertical Cavity Side Emitting Laser)의 버텀 발광 경우에는 다음과 같은 기판의 성질이 중요하게 요구된다. 게인 리젼을 흐르는 전류는 기판을 통과한다. 일련의 저항이 낮게 유지되도록 높은 전도성이 요구되고 기구 주변에 너무 많은 전류가 모이지 않아야 한다. 이것은 깊게 도핑되고 두꺼운 기판의 사용을 통해 이룩될 수 있다. 한편 광학적 손실은 적게 유지되어야 하며 이는 낮은 도핑 수준과 얇은 기판을 요구한다. 세 번째 조건은 전체 수명을 통해 특정한 기구의 작동이 유지되어야 하는 것이다. 이와 같은 것을 성취하기 위한 중요한 요소는 기판 속에 디펙트 덴시티를 낮게 유지하는 것이다. 이와 같은 세 개의 조건(낮은 저항, 낮은 광학손실 및 낮은 디펙트 덴시티)간에 적절한 조화가 이루어져야 하며 이는 상업적으로 유용한 기판 물질을 제한하게 된다.
이와 같은 관점에서 상기 세 개의 요건을 요구하지 않는 기판에서 전자기구와 집적회로를 제작하는 방법이 요구되고 있다.
발명의 요약
본 발명의 바람직한 실시태양에 의하면 반도체 기구를 제작하는 방법이 설명된다. 이 방법 속에 출발 기판의 충분한 두께는 원하는(통상 낮은) 디펙트 덴시티를 지니는 것에서 선택된다. 기판 증착의 보통 방법은 예를 들면 VGF(vertical gradient freeze)기술로 만약 도핑 레벨이 높다면 (예를 들면 GaAs 속에 1x 1018cm-3 보다 크다면) 낮은 디펙트 덴시티를 이룩할 수 있다. 이와 같은 높은 도핑 레벨은 상기한 VCSEL 또는 NECSEL 등의 버텀을 발광하는 데는 부적합하다. 그러나 본 발명에 따르면 높게 도핑되고 낮은 디펙트 덴시티를 지니는 기판을 출발 재료로 사용할 수 있다. 반도체 층은 출발 재료의 낮은 디펙트 덴시티의 탑 위에서 에피택셜하게 증착된다. 증착된 물질은 출발 재료 위에 높은 결정능력을 지녀 증착될 수 있는 것이라면 어느 재료는 관계없다. 통상적으로 이것은 출발 재료와 동일한 것이다(예를 들면 GaAs 위에 GaAs). 그러나 다른 재료의 결합도 가능하다(예를 들면 AlGaAsP 조성 속에 GaAs 위에 AlGaAsP로 하부의 GaAs와 밀접한 레티스 매치를 부여하는 것). 어느 적당한 에피택셜 증착 기술을 상기 반도체 층(예를 들면 MOCVD, MBE 등을 포함)에 사용될 수 있다. 만약 증착 조건이 완벽하게 선택되면 결정 능력(디펙트 덴시티를 포함)은 그 밑에 재료의 결정 능력 보다 향상되거나 매치될 것이다.
일렉트릭컬 접촉, 활성 성분은 잘-확립된 웨이퍼-스케일 제작 기술을 이용하여 증착된 반도체 층위에 형성된다. 이 제작 중의 적절한 스테이지에서 원래의 기판 물질은 적절한 방법(기계적 연마, 화학적 에칭, CMP, 화학적 또는 물질적 플라즈마 에칭 등)으로 전체 웨이퍼로부터 제거되고, 이들이 각각의 다이로부터 분리된 후 활성성분을 위한 기계적 서포트를 제공하는 충분한 두께의 증착된 반도체 층만이 남게된다. 전형적으로 시커(thicker) 출발 재료가 전체의 웨이퍼 가공 순서 중에 기계적 서포트를 제공하면서 존재하기 위해서 웨이퍼의 씨닝(thinning)은 활성 디바이스 제작순서의 마지막 또는 거의 끝에 수행된다.
본 발명의 하나의 실시태양으로 증착된 반도체 층의 도핑은 일정하고 최적 디바이스 수행을 선택할 수 있다. 낮은 디펙트 덴시티는 상기한 방법에 의해 이룩되고, 이것은 도핑 덴시티로부터 충분히 디커플링된다. 두 번째 실시태양에서 도핑 덴시티는 일정하지 않다. 예를 들면 광학적 흡수를 최소화하기 위한 증착된 층의 대부분을 통해 매우 낮게(1x 1018cm-3 보다 적게) 될 수 있으며, 좋은 전기 전도성을 제공하는 활성 디바이스에 인접한 얇은 구역에서만 증가될 수 있다.
도 1은 본 발명의 이미 알려진 NECSEL 반도체 디바이스의 제작 공정을 나타내는 도면이다.
도 2는 본 발명의 실시태양에 따른 반도체 디바이스의 제작 공정을 나타낸 도면이다.
도 3a-b는 본 발명의 실시태양에 따른 도 2의 반도체 층과 통합시킨 NECSEL 디바이스의 월 플러그 효율(WPE)을 나타낸 그래프이다.
도 4는 본 발명의 실시태양에 따른 반도체 제작 공정의 플로우 차트이다.
도 5는 도 2의 반도체 층을 이용한 광학 디바이스에 대한 제작 공정을 묘사한 도면이다.
도 6은 본 발명의 실시태양에 따른 완성된 광학 반도체 디바이스(예를 들면 NECSEL)를 묘사한 도면이다.
도 1에 따르면 이미 알려진 바와 같은 NECSEL과 같은 광학 디바이스를 통한 반도체 제작공정을 나타낸다. 이 예에서 출발 기판(101)은 낮은-도핑 상태의 4인치 GaAs 웨이퍼이다. 두 번째 도면에서 디바이스 층(103)은 웨이퍼의 하나의 표면 위에서 에피택셜하게 증착된다. NECSEL의 경우에서 디바이스 층은 광학 게인을 제공하는 분산된 Bragg reflectors(DBRs)와 퀀텀 웰(quantum well)을 포함한다. 세 번째 도면에서 NECSEL 디바이스는 더욱 가공되어 일렉트릭컬 콘택트(105)가 추가된다. 네 번째 도면에서 기판은 원하는 최종 두께를 위해 얇아지고 필요한 광학 퀄리티 피니시를 제공하기 위해 연마된다. 다섯 번째 도면에서 안티-리플렉티브 코팅(ARC)(106)과 광학 어퍼춰(107)는 NECSEL 다이를 완성하기 위해서 연마된 표면 위에 형성된다. 작동 중에 빛은 디바이스 내에서 발생하고 큰 화살표에 의해 나타난 바와 같이 발광된다.
도 2에 따르면 본 발명의 실시태양에 따라 광학 디바이스에 대한 반도체 제작 공정을 나타낸다. 본 실시태양에서 웨이퍼(111)는 도핑 덴시티를 고려하지 않고 광학 디바이스의 디펙트 덴시티 요구에 만족시키기 위해 선택된다. 낮은 디펙트 덴시티(에치-피트 덴시티 또는 EPD, 500cm-2보다 적은 값)를 지닌 적당한 GaAs 웨이퍼는 제작으로부터 쉽게 적용 가능하지만 일반적으로 약 1 x 1018cm-3 또는 더 높은 도핑 레벨을 갖는다. 이러한 물질은 일반적으로 잘-알려진 VGF(버티컬 그래디언트 프리즈) 기술을 이용하여 증착된다. 높은 도핑 레벨은 그것들을 일반적으로 NECSELs에 대해 적절하지 않게 되게 한다. GaAs 층(112)은 그 후 출발 기판 위에 증착된다. 이 층의 두께는 도핑 레벨(비-균일의 균일)이 광학 레이저 수행을 위해 선택되는 동안마지막 디바이스에 대해 충분한 기계적 지지를 제공하기 위해 선택된다. 증착 조건의 적절한 선택에 있어 증착층 내의 디펙트 덴시티는 출발 기재 보다 유사해지거나 더 나아질 것이다. 높은-퀄러티 지지층(112)이 한번 증착되면 디바이스 제작의 나머지는 도 1에 나타난바와 같이 수행될 수 있다. 디바이스 층(113)은 증착되고 NIECES 디바이스는 일렉트릭컬 콘택트(115)로 제작된다. 본 발명의 주요한 요소는 웨이퍼 씨닝 스텝이 지금 모든 출발 기재(111)를 제거하는 것이다. 이러한 방법으로 디바이스가 안티-리플렉티브 코팅(ARC)(116) 및 광학 어퍼춰(117)로 완성되었을 때 원래의 기재는 아무 것도 남지 않는다. 따라서 보통 높은 도펀트 덴시티를 요구하는 낮은 디펙트 덴시티로 전단 도핑 프로파일(매우 낮은 도펀트 덴시티를 포함)을 결합하는 것이 가능하다.
본 발명의 첫 번째 실시태양에 따라 지지층(112)은 균일하게 5 x 1016cm-3와 5 x 1017cm-3 사이의 도핑 레벨 및 약 100㎛ 두께를 갖는다.
본 발명의 두 번째 실시태양에 따라 지지층(112)은 광학 흡수를 최소화하기 위해 물질의 대부분을 통해 매우 가볍게(예를 들면 1 x 1018cm-3 보다 적게) 도핑되는 반면 더 많이 도핑된 물질(예를 들면 5 x 1017cm-3 및 5 x 1018cm-3 )의 얇은 층(예를 들면 2∼20㎛ 두께)은 전기 전도를 제공하기 위해 디바이스 층에 인접하여 즉시 형성된다. 이와 같이 맞추어진 도핑 프로파일은, 예를 들면 유기금속 화학 증착법(MOCVD)에 의해 에픽태셜 증착 동안 도펀트 소스 흐름 비율을 조절하는 것에 의해, 쉽게 얻어진다. 이러한 방법에서 도핑 프로파일을 맞추는 것의 효과는 도 3a-b에 대하여는 더욱 상세하게 설명될 수 있다. 이 도면은 다양한 NECSEL 디자인에 대해 모델이 된 월 플러그 에피션시(WPE)를 나타낸다. 월 플러그 에피션시는 인풋 전기적 파워(input electrical power)에 대한 NECSEL에 의해 발광된 광학 파워의 비율이고 이것은 다이오드 레이저에 대한 중요한 수행 값이다. 일반적으로 높은 월 플러그 에피션시가 요구된다. 도 3a는 도핑 레벨을 변화시키는 것에 의해 균일한 기판 도핑으로 얻어질 수 있다는 것을 나타낸다. 이 예를 위해 NECSEL 지름 80㎛ 및 기판 두께 100㎛이 가정되었다. 최대 WPE는 약 10%이고 약 2 x 1017cm-2의 균일한 기판 도핑으로 얻어진다. WPE를 최대화하는 관점으로부터 이 기판 도핑은 낮은 일련의 저항과 높은 광학 흡수 사이에서 최선의 절충을 나타낸다.
도 3b는 그러나 맞추어진 기판 도핑 프로파일에 의해 더 낳은 수행이 얻어질 수 있다는 것을 나타낸다. 이 경우에 있어서 증착된 지지 기재는 1 x 1016cm-3까지 도핑되지만 더 많이 도핑된 얇은 션트층(shunt layer)은 상기에 언급한 것과 같이 디바이스 층에 인접하여 첨가된다. 3개의 n-타입 도핑 레벨은 다음과 같이 고려된다; 2 x 1017cm-3, 5 x 1017cm-3 및 1 x 1018cm-3. 3개의 곡선은 션트층 두께가 조절된 것과 같이 WPE에서의 편차를 나타낸다: 곡선 200a는 션트 도핑 2 x 1017cm-3에 대한 결과를 나타내고 곡선 200b는 션트 도핑 5 x 1017cm-3에 대한 결과를 나타내고 곡선 200c는 션트 도핑 1 x 1018cm-3에 대한 결과를 나타낸다. 두 개의 더 높은 션트 도핑 레벨 및 높은 WPE 값은 균일하게 도핑된 기판을 이용하여 얻어질 수 있는 것 보다 맞추어진 기판 도핑 디자인으로 얻어질 수 있다는 것은 명백하다. 예를 들면 션트 도핑 1 x 1018cm-3 및 션트 두께 약 8㎛이라면 최대 WPE는 약 12%이다.
상기에 논의한 계산은 본 발명의 실시태양이 향상된 신뢰도(더 낮은 기판 디펙트 덴시티를 통해)뿐만 아니라 더 많은 디바이스 수행을 제공한다는 것을 나타낸다. 계산은 NECSEL 디자인의 하나의 예에 기초하였다. 그러나 기판 도핑 프로파일을 맞추는 것은 다른 NECSEL 및 다른 디바이스 직경, 기판 두께를 갖는 광학 디바이스 디자인 또는 디바이스 층 디자인에 적용될 수 있다. 상세한 광학 도핑 프로파일(션트 두께 및 도핑 레벨)은 일반적으로 다른 광학 디바이스 디자인에 대해 다를 것이다.
본 발명의 실시태양에 따른 반도체 디바이스를 제작하는 것에 대한 전체 과정 순서의 예는 도 4에 예시로 요약되어 있다. 플로우 다이어그램의 블록 121의 출발 기판이 선택된다. 상기에 언급한 바와 같이 출발 기판은 도핑 레벨 또는 도핑 타입조차도 고려하지 않고 디펙트 덴시티에만 기초해서만 선택될 수 도 있다. 블록 123의 요구되는 두께를 갖는 반도체 층은 요구되는 도핑 프로파일을 갖는 출발 기재 위에 배치된다. 상기에서 논의한 예에서 반도체 층은 5 x 1016cm-3 와 5 x 1017cm-3 사이에서 균일한 도핑을 가질 수 있거나 다른 두께에서 및 그 레벨 사이에서 선택된 그래디언트(gradient)에서 하나 또는 그 이상의 도핑 레벨을 갖는 더욱 복잡한 도핑 프로파일을 가질 수도 있다. 반도체 층의 물질은 출발 기재(예를 들면 GaAsd 위에 증착된 GaAs)와 같거나 좋은 크리스털 퀄러티로 에피택셜하게 증착될 수 있는 것과 같은 조성이어야 한다(예를 들면 GaAs 위에 증착된 AlGaAsP, 여기서 AlGaAsP 조성은 GaAs와 좋은 격자 매칭을 갖기 위해 선택된다). 블록 125에서 웨이퍼 표면의 임의의 리피니싱(refinishing)은 활성 디바이스 층의 증착에 대한 준비에서 수행될 수 있다. 블록 127에서 의도된 디바이스에 대해 요구되는 활성 층(들)은 증착된다. 예를 들면 NECSEL 적절한 분산된 Bragg reflectors(DBRs) 및 퀀텀 웰은 증착되었다. 블록 129에서 활성 디바이스를 형성하기 위해 요구되는 과정은 유전체 및 금속 증착, 사진석판, 에칭, 부식 및 어닐링과 같은 알려진 기술을 이용하여 수행된다. 블록 131에서 원래의 출발 기재는 예를 들면 기계적 또는 화학-기계적 연마 또는 화학적 에칭과 같은 기술을 이용하여 완전하게 제거된다. 마지막으로 블록 133에서는 기재의 반대편에 요구되는 임의의 추가적인 층 또는 구조가 알려진 기술을 이용하여 형성된다. 웨이퍼 위의 다바이스는 그 후 완성된다. 웨이퍼는 개개의 다이로 분리될 수 있고 그 다이스는 마운트 될 수 있으며 일렉트릭컬 콘택트는 잘-알려진 방법을 이용하여 제작될 수 있다.
본 발명의 실시태양을 위한 출발 기판 물질을 제거하기 위해 몇 개의 기술들이 적용될 수 있다. 하나의 실시태양에서 기계적 또는 화학-기계적 연마는 물질을 제거하기 위해 이용된다. 상기 기술한 실시태양에서 증착된 물질 및 출발 기판 물질은 매우 유사하다(둘 모두 GaAs이고 오직 도핑 레벨만이 다르다). 따라서 원래의 출발 물질이 완전하게 제거될 때를 정확하게 결정하는 것은 어렵다. 이것은 층(112)에서 마지막 디바이스에서 요구되는 것 보다 더 많은 물질을 증착하는 것에 의해 극복되며 기판과 함께 약간의 증착층(예를 들면 10∼20㎛)은 제거된다. 연마 과정은 시간이 지정될 수 있거나 웨이퍼 두께는 기재의 충분한 제거를 확실하게 하기 위해 측정될 수 있다.
선택적인 실시태양은 출발 물질을 제거하기 위해 화학적 에치를 이용한다. 적당한 에치 스톱(etch stop)은 지지층(112)의 증착 전에 출발 물질 위에 증착된다. 적당한 에치-스톱층의 예는 AlGaAs와 GaAsP를 포함한다. AlGaAs 에치-스톱의 경우에 있어서 GaAs 기판은 예를 들면 AlGaAs 보다 우선적으로 GaAs를 에칭하는 구연산/과산화수소/물 혼합물로 제거될 수 있다. GaAsP 에치-스톱에 있어서는 적당한 에치의 예는 수산화암모늄/과산화수소/물 혼합물로 제거될 수 있다. 출발 기재가 한번 제거되면 에치 스톱 층은 플레이스(place) 내에 남거나 더한 화학적 에치에 의해 제거되거나 할 수 있다.
상기에 논의한 기재 제거 과정을 결합하는 것 또한 가능하다. 예를 들면 연마는 에치-스톱 위에서 남아있는 물질을 제거하고 정확하게 피니시하는 것에 이용된 화학적 에칭으로 출발 GaAs의 대부분을 제거하기 위해 이용될 수 있다.
본 발명의 실시태양은 반도체 기판 위에 싱글 크리스털 물질의 에피택셜 증착에 기초한다. 다양한 실시태양은 에피택셜 증착에 대해 임의의 적당한 방법을 이용하는 것이 이해될 수 있고 유기금속 화학 증착법(MOCVD), 레이저 분자빔 증착법(MBE), 기상 에피택시(VPE) 또는 액상 에피택시(LPE)를 제한하지 않고 포함한다.
본 발명을 이용한 반도체 디바이스의 제작의 예는 도 5를 참조로 설명되어 있다. 첫 번째 그림은 에피택셜 증착 후의 웨이퍼의 크로스 섹션을 나타내고 지지 반도체층 및 디바이스 활성층을 포함한다. 제작 과정은 NECSEL 다이를 형성하기 위해 아래와 같은 과정을 진행하는 알려진 반도체를 결합한다.
a. 수반하는 층에 대한 패턴을 정의하는 마스크를 정렬하기 위해 이용된 기준 마크의 창조(과정 1∼3).
b. 현재의 컨파인먼트(과정 4∼8). 이것은 약 10,000의 인수에 의해 요구된 게인 어퍼춰(gain aperture) 외부의 p-DBR의 전도율을 감소시키는 양자 임플란트를 이용하여 얻어진다. NECSEL은 임플란트가 없어도 여전히 기능을 가질 것이지만 게인 어퍼춰 외부의 커런트 흐름(current flow)은 월-플러그 효율을 감소시킬 것이다. 희생적인 질화물(nitride) 층은 이 모든 과정 도안 웨이퍼를 덮는다. 높은-에너지 임플란트는 이 층을 통해 쉽게 통과되고 층의 제거는 부식 또는 마스킹 과정으로부터 어떠한 오염물질도 웨이퍼 위에 잔존하지 않는 다는 것을 확실하게 한다.
c. 고립된 메사(mesa) 내의 에피택셜층의 분리(단계 9∼11). 이것은 기판층에 대한 일렉트릭 콘택트를 허용하는 것뿐 아니라 에픽택셜층에서 고유의 특성을 완화하는 것을 허용하고 개선된 다이 어태치(die attach)에 대해 마지막 다이를 평평하게하며 더 많은 일관된 수행 및 더 나은 신뢰도를 준다.
d. 웨이퍼 패시베이션(단계 12∼15). 질화물층은 웨이퍼 표면 및 메사 사이드월(sidewall)을 패시베이트(passivate)한다: 비아스(vias)는 일렉트릭컬 콘택트에 대해 질화물에서 열려진다.
e. 레이저 다이오드의 양극과 음극에 일렉트릭컬 콘택트의 창조(단계 16∼26). 웨이퍼 과정이 완전하다면 콘택트는 강하고 신뢰할 수 있는 다이 어태치 과정을 가능하게 하기 위해 다이의 같은 쪽에 형성된다.
f. 온-웨이퍼 테스트(단계 27). 최대한의 레이저 작동이 제조에서 이 초기 단계에서 체크될 수 있다.
g. 출발 기판 물질을 제거하기 위한 웨이퍼 씨닝(단계 28∼29).
h. 아웃풋 표면 위에서 최종 생성물에서 좋은 모드 조절 및 유연한 L-I 특성에 대해 필수적인 안티-리플렉팅 층의 형성(단계 30).
i. 모드 조절을 개선시키는 아웃풋 표면 위에서 광학 어퍼춰의 형성(단계 31∼33). 어퍼춰는 금속 층을 이용하여 정의된다.
완성된 NECSEL의 구조는 도 6의 참조로 설명된다. 에피택셜 층(303)을 포함하는 NECSEL 다이(301)는 상기에 기술한 바와 같이 제작된다. 다이는 알려진 기술을 이용하여 서브-마운트/열 스프레더(305)에 결합된다. 레이저는 외부 캐비티(309)를 형성하기 위해 외부 거울(307)을 이용하여 완성된다. 이 구조는 기술 분야에서 설명된다(첨부된 미국 특허 제6,243,407 및 제6,404,797호를 완전하게 참조로 하여 본 발명과 결합한 기술).
NECSEL 제작 순서가 예로써 본 발명에 이용되었지만 본 발명은 반도체 디바이스의 다른 형태를 구축하는 것에도 또한 이용될 수도 있다.

Claims (38)

  1. 디펙트 덴시티(defect density)를 지닌 출발 반도체 기판을 선택하는 단계;
    상기 출발 반도체 기판 위에 반도체 층을 형성하는 단계;
    상기 반도체 층위에 활성 성분을 형성하는 단계; 및
    상기 반도체 기판을 제거하는 단계를 포함함을 특징으로 하는 반도체 디바이스의 제조 방법
  2. 제 1항에 있어서, 상기 반도체 층은 도핑 레벨(doping level)을 컨트롤하는 단계를 더욱 포함함을 특징으로 하는 반도체 디바이스의 제조 방법
  3. 제 2항에 있어서, 상기 도핑 레벨은 반도체 층에 대해 균일함 특징으로 하는 반도체 디바이스의 제조 방법
  4. 제 1항에 있어서, 상기 출발 반도체 기판 및 상기 반도체 층은 GaAs로부터 제조되는 것을 특징으로 하는 반도체 디바이스의 제조 방법
  5. 제 1항에 있어서, 상기 출발 반도체 기판은 GaAs로부터 제조되어지고 상기 반도체 층은 싱글 크리스털 물질의 에피택셜(epitaxial) 증착으로부터 제조됨을 특징으로 하는 반도체 디바이스의 제조 방법
  6. 제 5항에 있어서, 상기 반도체 층은 AlGaAsP로부터 제조됨을 특징으로 하는 반도체 디바이스의 제조 방법
  7. 제 1항에 있어서, 상기 출발 반도체 기판은 낮은 디펙트 덴시티를 지님을 특징으로 하는 반도체 디바이스의 제조 방법
  8. 제 7항에 있어서, 상기 반도체 층은 도핑 레벨을 컨트롤하는 단계를 더욱 포함함을 특징으로 하는 반도체 디바이스의 제조 방법
  9. 제 8항에 있어서, 상기 도핑 레벨은 반도체 층에 대해 균일함을 특징으로 하는 반도체 디바이스의 제조 방법
  10. 제 7항에 있어서, 상기 출발 반도체 기판 및 상기 반도체 층은 GaAs로부터 제조됨을 특징으로 하는 반도체 디바이스의 제조 방법
  11. 제 7항에 있어서, 상기 출발 반도체 기판은 GaAs로부터 제조되고 상기 반도체 층은 싱글 크리스털 물질의 에피택셜(epitaxial) 증착으로부터 제조됨을 특징으로 하는 반도체 디바이스의 제조 방법
  12. 제 11항에 있어서, 상기 반도체 층은 AlGaAsP로부터 제조됨을 특징으로 하는 반도체 디바이스의 제조 방법
  13. 디펙트 덴시티를 지닌 출발 반도체 기판을 선택하는 단계;
    상기 반도체 층에 대해 도핑 레벨을 컨트롤하는 동인 상기 출발 반도체 기판 위에 반도체 층을 형성하는 단계;
    상기 반도체 층위에 게인 캐비티(gain cavity)를 형성하는 단계; 및
    상기 출발 반도체 기판을 제거하는 단계를 포함함을 특징으로 하는 광학 디바이스의 제조 방법
  14. 제 13항에 있어서, 상기 반도체 층에 대해 도핑 레벨을 컨트롤하는 단계를 더욱 포함함을 특징으로 하는 광학 디바이스의 제조 방법
  15. 제 14항에 있어서, 상기 도핑 레벨은 반도체 층에 대해 균일함을 특징으로 하는 광학 디바이스의 제조 방법
  16. 제 13항에 있어서, 상기 출발 반도체 기판 및 상기 반도체 층은 GaAs로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  17. 제 13항에 있어서, 상기 출발 반도체 기판은 GaAs로부터 제조되고 상기 반도체 층은 싱글 크리스털 물질의 에피택셜(epitaxial) 증착으로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  18. 제 17항에 있어서, 상기 반도체 층은 AlGaAsP로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  19. 제 13항에 있어서, 상기 출발 반도체 기판은 낮은 디펙트 덴시티를 지님을 특징으로 하는 광학 디바이스의 제조 방법
  20. 제 19항에 있어서, 상기 반도체 층에 대해 도핑 레벨을 컨트롤하는 단계를 더욱 포함함을 특징으로 하는 광학 디바이스의 제조 방법
  21. 제 20항에 있어서, 상기 도핑 레벨은 반도체 층에 대해 균일함을 특징으로 하는 광학 디바이스의 제조 방법
  22. 제 19항에 있어서, 상기 출발 반도체 기판 및 상기 반도체 층은 GaAs로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  23. 제 19항에 있어서, 상기 출발 반도체 기판은 GaAs로부터 제조되고 상기 반도체 층은 싱글 크리스털 물질의 에피택셜(epitaxial) 증착으로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  24. 제 23항에 있어서, 상기 반도체 층은 AlGaAsP로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  25. 디펙트 덴시티를 지닌 출발 반도체 기판을 선택하는 단계;
    상기 반도체 층에 대해 도핑 레벨을 컨트롤하는 동인 상기 출발 반도체 기판 위에 반도체 층을 형성하는 단계;
    상기 반도체 층위에 게인 캐비티(gain cavity)를 형성하는 단계;
    상기 출발 반도체 기판을 제거하는 단계;
    상기 반도체 층위의 측면에 게인 캐비티 위에 첫 번째 전도체(conductor)를 형성하는 단계;
    상기 반도체 층의 반대편 측면 위에 두 번째 전도체를 형성하는 단계; 및
    확장된 캐비티를 만들기 위해 상기 반도체 층에 대하여 외부 거울/렌즈를 배치하는 단계를 포함함을 것을 특징으로 하는 광학 디바이스의 제조 방법
  26. 제 25항에 있어서, 상기 반도체 층에 대해 도핑 레벨을 컨트롤하는 단계를 더욱 포함함을 특징으로 하는 광학 디바이스의 제조 방법
  27. 제 26항에 있어서, 상기 도핑 레벨은 반도체 층에 대해 균일함을 특징으로 하는 광학 디바이스의 제조 방법
  28. 제 25항에 있어서, 상기 출발 반도체 기판 및 상기 반도체 층은 GaAs로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  29. 제 25항에 있어서, 상기 출발 반도체 기판은 GaAs로부터 제조되고 상기 반도체 층은 싱글 크리스털 물질의 에피택셜(epitaxial) 증착으로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  30. 제 29항에 있어서, 상기 반도체 층은 AlGaAsP로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  31. 제 27항에 있어서, 상기 도핑 레벨은 5 x 1016cm-3에서 5 x 1017cm-3사이에서 선택됨을 특징으로 하는 광학 디바이스의 제조 방법
  32. 제 26항에 있어서, 상기 반도체 층의 대부분의 두께는 첫 번째 레벨에서 도핑되고 상기 반도체 층의 나머지의 두께는 상기 게인 캐비티에 인접하여 더 높은 레벨인 두 번째 레벨로 도핑됨을 특징으로 하는 광학 디바이스의 제조 방법
  33. 제 25항에 있어서, 상기 출발 반도체 기판은 낮은 디펙트 덴시티를 지님을 특징으로 하는 광학 디바이스의 제조 방법
  34. 제 33항에 있어서, 상기 반도체 층에 대해 도핑 레벨을 컨트롤하는 단계를 더욱 포함함을 특징으로 하는 광학 디바이스의 제조 방법
  35. 제 34항에 있어서, 상기 도핑 레벨은 반도체 층에 대해 균일함을 특징으로 하는 광학 디바이스의 제조 방법
  36. 제 33항에 있어서, 상기 출발 반도체 기판 및 상기 반도체 층은 GaAs로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  37. 제 33항에 있어서, 상기 출발 반도체 기판은 GaAs로부터 제조되고 상기 반도체 층은 싱글 크리스털 물질의 에피택셜(epitaxial) 증착으로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
  38. 제 37항에 있어서, 상기 반도체 층은 AlGaAsP로부터 제조됨을 특징으로 하는 광학 디바이스의 제조 방법
KR1020057011523A 2002-12-20 2003-12-16 반도체 디바이스를 위한 지지 구조의 제조방법 KR20050084435A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43467102P 2002-12-20 2002-12-20
US60/434,671 2002-12-20

Publications (1)

Publication Number Publication Date
KR20050084435A true KR20050084435A (ko) 2005-08-26

Family

ID=32713029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011523A KR20050084435A (ko) 2002-12-20 2003-12-16 반도체 디바이스를 위한 지지 구조의 제조방법

Country Status (8)

Country Link
US (1) US7189589B2 (ko)
EP (1) EP1576659B1 (ko)
JP (1) JP2006511966A (ko)
KR (1) KR20050084435A (ko)
CN (1) CN1748291B (ko)
AU (1) AU2003297117A1 (ko)
RU (1) RU2005122937A (ko)
WO (1) WO2004061922A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1784898A4 (en) * 2004-07-30 2009-11-11 Novalux Inc DEVICE, SYSTEM AND METHOD FOR BARRIER INSULATION OF GROUPS OF SURFACE EMISSION LASERS:
US20060183842A1 (en) * 2005-02-10 2006-08-17 Johnson David W Fluoropolymer dispersions with reduced fluorosurfactant content and high shear stability
US7852885B2 (en) 2006-11-27 2010-12-14 Seiko Epson Corporation Light source device and image display apparatus
US7656493B2 (en) * 2007-07-31 2010-02-02 Arthur Alan R Pixel well electrodes
US7801195B2 (en) * 2008-02-14 2010-09-21 Koninklijke Philips Electronics N.V. Electrically-pumped semiconductor zigzag extended cavity surface emitting lasers and superluminescent LEDs
MD3934C2 (ro) * 2008-09-08 2010-01-31 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Procedeu de obţinere a substratului de BaF2 cu suprafaţă perfectă
DE102008048903B4 (de) * 2008-09-25 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauteil
JP2013014450A (ja) * 2011-07-01 2013-01-24 Hitachi Cable Ltd 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP2013243329A (ja) * 2011-07-07 2013-12-05 Ricoh Co Ltd 面発光レーザ素子及び原子発振器
US8772870B2 (en) * 2012-10-31 2014-07-08 Freescale Semiconductor, Inc. LDMOS device with minority carrier shunt region
JP6098820B2 (ja) * 2013-08-20 2017-03-22 ウシオ電機株式会社 半導体レーザ装置
WO2019133624A1 (en) * 2017-12-27 2019-07-04 Princeton Optronics, Inc. Semiconductor devices and methods for producing the same
JP2019134019A (ja) * 2018-01-30 2019-08-08 セイコーエプソン株式会社 発光装置
US11591270B2 (en) * 2019-02-08 2023-02-28 Raytheon Technologies Corporation Doped silicon carbide ceramic matrix composite
CN112242642B (zh) * 2019-07-19 2022-04-12 全新光电科技股份有限公司 包含具有压缩应力AlGaAsP层的垂直共振腔表面放射激光二极管(VCSEL)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649382A (en) 1968-02-26 1972-03-14 Rca Corp Double epitaxial solution regrowth process and device made thereby
JPH01179470A (ja) * 1988-01-06 1989-07-17 Res Dev Corp Of Japan 接合型半導体発光素子
JPH0766455A (ja) * 1993-08-24 1995-03-10 Shin Etsu Handotai Co Ltd 半導体発光装置
JPH08181384A (ja) * 1994-12-21 1996-07-12 Nec Corp 面発光レーザ及びその作製方法
JPH11202140A (ja) * 1998-01-08 1999-07-30 Fujitsu Ltd 光送受信デバイス及びその製造方法
US6327293B1 (en) * 1998-08-12 2001-12-04 Coherent, Inc. Optically-pumped external-mirror vertical-cavity semiconductor-laser
JP4234828B2 (ja) * 1998-11-09 2009-03-04 日立電線株式会社 Ｌｅｄ用エピタキシャルウェハ
US6335547B1 (en) * 1999-04-27 2002-01-01 Showa Denko K.K. Epitaxial wafer for infrared light-emitting device and light-emitting device using the same
JP2001094145A (ja) * 1999-09-24 2001-04-06 Showa Denko Kk 赤外発光素子用エピタキシャル基板およびこれを用いた発光素子
JP2000323797A (ja) 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
AU2470301A (en) * 1999-10-29 2001-05-08 E20 Communications, Inc. Modulated integrated optically pumped vertical cavity surface emitting lasers
US6730990B2 (en) * 2000-06-30 2004-05-04 Seiko Epson Corporation Mountable microstructure and optical transmission apparatus
US6611543B2 (en) 2000-12-23 2003-08-26 Applied Optoelectronics, Inc. Vertical-cavity surface-emitting laser with metal mirror and method of fabrication of same
US6882669B2 (en) 2001-02-10 2005-04-19 Zhijiang Hang High-power surface emitting laser and fabrication methods thereof
JP3956647B2 (ja) * 2001-05-25 2007-08-08 セイコーエプソン株式会社 面発光レ−ザの製造方法
US6648966B2 (en) * 2001-08-01 2003-11-18 Crystal Photonics, Incorporated Wafer produced thereby, and associated methods and devices using the wafer

Also Published As

Publication number Publication date
EP1576659A1 (en) 2005-09-21
JP2006511966A (ja) 2006-04-06
EP1576659B1 (en) 2019-03-06
CN1748291B (zh) 2010-09-08
US20050014349A1 (en) 2005-01-20
AU2003297117A1 (en) 2004-07-29
US7189589B2 (en) 2007-03-13
RU2005122937A (ru) 2006-01-20
WO2004061922A1 (en) 2004-07-22
CN1748291A (zh) 2006-03-15

Similar Documents

Publication Publication Date Title
US11133652B2 (en) Optical devices and methods of manufacture and operation
KR20050084435A (ko) 반도체 디바이스를 위한 지지 구조의 제조방법
US7505503B2 (en) Vertical cavity surface emitting laser (VCSEL) and related method
Al-Omari et al. Polyimide-planarized vertical-cavity surface-emitting lasers with 17.0-GHz bandwidth
US5256581A (en) Silicon film with improved thickness control
JPH0645695A (ja) パターン化されたミラー縦型空洞表面放出レーザ
US7148149B2 (en) Method for fabricating nitride-based compound semiconductor element
US8343782B2 (en) Semiconductor device having an InGaN layer
US7276423B2 (en) III-nitride device and method with variable epitaxial growth direction
Li et al. Monolithic integration of GaAs/InGaAs lasers on virtual Ge substrates via aspect-ratio trapping
US6933244B2 (en) Method of fabrication for III-V semiconductor surface passivation
JP2000261097A (ja) レーザ・ダイオード及びレーザ・ダイオードを製作する方法
JPH04162689A (ja) 半導体発光装置の製造方法
US20210288471A1 (en) Vertical-Cavity Surface-Emitting Device with Epitaxial Index Guide
JP2002057142A (ja) 化合物半導体装置の製造方法
US5807765A (en) Processing of Sb-based lasers
TW506020B (en) Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production
US5904492A (en) Quantum wire laser diode fabrication method
US20210005444A1 (en) Method for manufacturing a silicon on nitride substrate
WO2003096433A1 (en) 'A Planar Schottky Diode and Manufacturing Method'
JP2956668B2 (ja) 半導体レーザ
KR100261243B1 (ko) 레이저 다이오드 및 그의 제조방법
Nam Gallium arsenide backside through chip via hole integration using inductively coupled plasma etching
JPH09139545A (ja) 半導体レーザの製造方法
JPH06291413A (ja) 面発光型半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application