KR20050071756A

KR20050071756A - 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를갖는 테스트 자극 신호를 발생하는 장치

Info

Publication number: KR20050071756A
Application number: KR1020040000051A
Authority: KR
Inventors: 장진모; 김영부; 김정혜
Original assignee: 삼성전자주식회사
Priority date: 2004-01-02
Filing date: 2004-01-02
Publication date: 2005-07-08
Also published as: JP2005195600A; US20050146342A1; US7268573B2; KR100555544B1

Abstract

피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를 갖는 테스트 자극 신호를 발생하는 장치가 개시된다. 본 발명에 의한 테스트 자극 신호 발생장치는 전압 소스 발생기와 V/I 변환부를 구비하는 것을 특징으로 한다. 전압 소스 발생기는 내부의 메모리에 저장된 소스 데이터를 아날로그 신호로 변환하고, 아날로그 신호와 DC 전압 레벨의 기준 신호를 합성하여 전압 소스 테스트 자극 신호들을 발생한다. V/I 변환부는 전압 소스 테스트 자극 신호들을 전류 소스 테스트 자극 신호들로 변환하여 피시험 장치의 입력 핀들에 출력한다. V/I 변환부는 피시험 장치의 입력 핀들에 존재하는 내부 임피던스 값의 변화에 무관하게 전류 소스 테스트 자극 신호들의 전류를 설정된 값으로 유지한다. 본 발명에 의한 테스트 자극 신호 발생장치는 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를 갖는 테스트 자극 신호를 발생하여 피시험 장치의 동작 성능을 정확하게 테스트할 수 있는 장점이 있다.

Description

피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를 갖는 테스트 자극 신호를 발생하는 장치{Apparatus for generating test stimulus signal having current source regardless of internal impedance value of a device under test}

본 발명은 테스트 장치에 관한 것으로서, 특히, 테스트 자극 신호 발생장치에 관한 것이다.

일련의 제조 공정을 거쳐 완성된 반도체 장치는 사용자에게 판매되기에 앞서 미리 그 불량 여부가 검사된다. 반도체 장치의 검사는 자동 테스트 장비(Automatic test equipment, 이하, ATE라 함) 또는 IC 테스터와 같은 전용 하드웨어에 의해 수행된다. ATE는 자동으로 반도체 장치의 동작 성능을 검사하는 장비로서, 피시험 장치에 테스트 자극 신호(예를 들면, 전기 신호)를 인가하고, 해당 피시험 장치로부터 출력되는 응답 신호(예를 들면, 전류 값 또는 전압 값)를 평가한다. 여기에서, 피시험 장치에 인가되는 테스트 자극 신호는 통상적으로 테스트 자극 신호 발생장치에 의해 발생된다. 테스트 자극 신호 발생장치에 의해 발생되는 테스트 자극 신호는 통상적으로 설정된 레벨 범위의 전압 소스(voltage source)를 갖는다.

한편, 일부 반도체 장치들, 특히, 통신 시스템에서 사용되는 반도체 장치들의 동작 특성을 평가하기 위해서는 전류 소스(current source)를 갖는 테스트 자극 신호가 필요하다. 따라서 테스트 자극 신호 발생장치에 의해 발생되는 테스트 자극 신호의 전압 소스는 전류 소스(current source)로 변환될 필요가 있다. 종래에는 저항을 이용하여 테스트 자극 신호의 전압 소스를 전류 소스로 변환하였다.

도 1은 종래 기술에 따른 테스트 자극 신호 발생장치와 피시험 장치를 나타내는 도면이다. 도 1을 참고하면, 테스트 자극 신호 발생장치(10)는 전압 소스 발생기(20)와 저항들(Re1, Re2)을 포함한다. 상기 저항들(Re1, Re2)은 상기 전압 소스 발생기(20)의 출력 핀들(31, 32)과 피시험 장치(Device Under Test, 이하, DUT라 함)(40)의 입력 핀들(41, 42) 사이에 각각 연결된다. 도 1에서는 간략화를 위해 상기 DUT(40)의 입력 핀들(41, 42)만이 도시되었고 다른 부분들은 생략되었다. 또, 상기 DUT(40) 내부의 저항들(Rn1, Rn2)은 상기 입력 핀들(41, 42)에 각각 존재하는 기생 저항(parasitic resistance)을 등가 회로로 나타낸 것이다. 상기 전압 소스 발생기(20)는 클럭 발생기(21), 소스 메모리(22), D/A(digital to analog) 컨버터(23), 저주파수 필터(24), 증폭 제어부(25), 제1 및 제2 신호 합성기들(26, 27), 제1 및 제2 드라이버 앰프들(28, 29), 및 DC 전압 발생기(30)를 포함한다. 상기 전압 소스 발생기(20)는 전압 소스를 갖는 테스트 자극 신호들(TSV1, TSV2)을 발생한다. 상기 테스트 자극 신호들(TSV1, TSV2)은 예를 들어, 사인 파(sine wave)와 같은 아날로그 신호이고, 상보적인 전압(Vpp, Vpn) 레벨을 각각 갖는다. 상기 테스트 자극 신호들(TSV1, TSV2)이 아날로그 신호이므로, 상기 전압들(Vpp, Vpn)의 레벨들이 각각 주기적으로 변경된다.

도 1에서 참조되는 것과 같이, 전압 소스를 갖는 상기 테스트 자극 신호들(TSV1, TSV2)은 상기 저항들(Re1, Re2)에 의해 전류 소스를 갖는 테스트 자극 신호들(TSI1, TSI2)로 바뀐다. 여기에서, 상기 저항들(Re1, Re2) 각각에 흐르는 전류들(Ipp, Ipn)은 상기 전압들(Vpp, Vpn)과 상기 DUT(40) 내부의 바이어스 전압들(Vpin1, Vpin2)에 의해 결정된다. 이를 수식으로 표현하면 다음과 같다.

상기 [수학식 1]에서 상기 바이어스 전압들(Vpin1, Vpin2)은 상기 DUT(40)의 내부 임피던스, 즉, 상기 입력 핀들(41, 42)에 존재하는 상기 저항들(Rn1, Rn2)과 상기 전류들(Ipp, Ipn)에 의해 결정된다. 따라서 상기 저항들(Rn1, Rn2)의 값이 변경될 때 상기 바이어스 전압들(Vpin1, Vpin2)의 레벨도 변경된다. 또, 상기 [수학식 1]에서 참조되는 것과 같이, 상기 전류들(Ipp, Ipn)은 상기 바이어스 전압들(Vpin1, Vpin2)에 영향을 받는다. 여기에서, 상기 바이어스 전압(Vpin1)은 Ipp×Rn1이고, 상기 바이어스 전압(Vpin2)은 Ipn×Rn2이므로, 상기 전류들(Ipp, Ipn)은 다음의 수식으로 나타낼 수 있다.

바람직하게, 상기 DUT(40)의 동작 성능을 정확하게 테스트하기 위해서는 상기 입력 핀들(41, 42) 각각에 인가되는 상기 전류들(Ipp, Ipn)이 동일해야 한다. 상기 전류들(Ipp, Ipn)이 동일하게 되기 위해서는 상기 바이어스 전압들(Vpin1, Vpin2)이 동일해야 한다. 그러나, 제조 공정의 조건에 따라 상기 입력 핀들(41, 42)에 각각 존재하는 상기 저항들(Rn1, Rn2)의 값들이 서로 달라질 수 있기 때문에, 동일한 레벨의 상기 바이어스 전압들(Vpin1, Vpin2)을 갖도록 상기 DUT(40)를 제조하는 것은 매우 어려운 일이다.

예를 들어, 상기 저항들(Re1, Re2)이 각각 1Ω이고, 상기 저항들(Rn1, Rn2)이 각각 3Ω, 1Ω이고, 상기 전압들(Vpp, Vpn)이 각각 12mV∼8mV 범위로 변경된다고 가정하자. 이들 값들을 상기 [수학식 2]에 대입하면 상기 전류(Ipp)는 3mA∼2mA으로, 상기 전류(Ipn)는 6mA∼4mA으로 각각 계산된다. 이처럼 상기 입력 핀들(41, 42)에 존재하는 상기 저항들(Rn1, Rn2)의 차로 인하여 상기 입력 핀들(41, 42)에 입력되는 상기 전류들(Ipp, Ipn)간에도 차가 발생된다.

여기에서, 상기 전압들(Vpp, Vpn)의 레벨을 조절함으로써 상기 전류들(Ipp, Ipn)을 동일한 값으로 조절할 수도 있다. 예를 들어, 상기 전압(Vpp)이 12mV∼8mV 범위로 변경되고, 상기 전압(Vpn)이 6mV∼4mV 범위로 변경되도록 조절하면, 상기 전류들(Ipp, Ipn)이 모두 3mA∼2mA로서 동일하게 된다.

그러나, 도 1에서 참조되는 것과 같이, 상기 제1 드라이버 앰프(28)와 상기 제2 드라이버 앰프(29)의 입력단들에는 상기 DC 전압 발생기(30)에 의해 동일한 DC 전압이 각각 입력된다. 따라서 상기 전압(Vpp)과 상기 전압(Vpn)을 서로 다른 레벨의 범위로 조절하는 것은 불가능하다.

도 2는 도 1에 도시된 테스트 자극 신호 발생장치(10)로부터 발생되는 테스트 자극 신호들(TSI1, TSI2)의 파형을 나타내는 도면이다. 도 2에서, (a) 내지 (c)는 상기 DUT(40)의 내부 임피던스 값, 즉, 저항들(Rn1, Rn2)의 값이 예를 들어, 각각 50Ω, 100Ω, 150Ω일 때 상기 테스트 자극 신호들(TSI1, TSI2)의 파형을 나타낸다. 도 2에서 참조되는 것과 같이, 상기 DUT(40)의 내부 임피던스 값이 증가할 수록 상기 테스트 자극 신호들(TSI1, TSI2)의 전류들(Ipp, Ipn)이 감소된다.

상술한 것과 같이, 종래의 테스트 자극 신호 발생장치(10)에 의해 발생된 상기 테스트 자극 신호들(TSI1, TSI2)은 상기 DUT(40)의 내부 임피던스 값에 따라 그 전류들(Ipp, Ipn)의 값이 변하기 때문에, 상기 DUT(40)의 동작 성능을 정확하게 테스트할 수 없는 문제점이 있다.

본 발명이 이루고자하는 기술적 과제는, 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를 갖는 테스트 자극 신호를 발생하여 피시험 장치의 동작 성능을 정확하게 테스트할 수 있는 테스트 자극 신호 발생장치를 제공하는데 있다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 테스트 자극 신호 발생장치는, 피시험 장치의 동작 성능을 테스트하는 테스트 시스템에서, 테스트 자극 신호를 발생하여 상기 피시험 장치의 입력 핀들에 출력하는 테스트 자극 신호 발생장치에 있어서, 전압 소스 발생기와 V/I 변환부를 구비하는 것을 특징으로 한다. 전압 소스 발생기는 내부의 메모리에 저장된 소스 데이터를 아날로그 신호로 변환하고, 아날로그 신호와 DC 전압 레벨의 기준 신호를 합성하여 전압 소스 테스트 자극 신호들을 발생한다. V/I 변환부는 전압 소스 테스트 자극 신호들을 전류 소스 테스트 자극 신호들로 변환하여 피시험 장치의 입력 핀들에 출력한다. V/I 변환부는 피시험 장치의 입력 핀들에 존재하는 내부 임피던스 값의 변화에 무관하게 전류 소스 테스트 자극 신호들의 전류를 설정된 값으로 유지한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 3은 본 발명에 따른 테스트 자극 신호 발생장치와 피시험 장치를 나타내는 도면이다. 도 3을 참고하면, 테스트 자극 신호 발생장치(100)는 전압 소스 발생기(110)와 V/I(voltage to current) 변환부(130)를 포함한다. 상기 전압 소스 발생기(110)는 소정 전압(Vin1, Vin2) 레벨의 테스트 자극 신호들(TSSV1, TSSV2)을 발생한다. 상기 전압 소스 발생기(110)는 클럭 발생기(111), 소스 메모리(112), D/A 컨버터(113), 저주파수 필터(114), 증폭 제어부(115), 제1 및 제2 신호 합성기들(116, 117), 한 쌍의 드라이버 앰프들(118, 119), 및 DC 전압 발생기(120)를 포함한다. 상기 클럭 발생기(111)는 샘플링 클럭 신호(SCLK)를 발생한다. 도 3에서 상기 전압 소스 발생기(110)가 한 쌍의 드라이버 앰프들(118, 119)을 포함하는 것으로 도시되었지만, 상기 전압 소스 발생기(110)는 추가의 드라이버 앰프들을 구비할 수 있다. 상기 소스 메모리(112)는 테스트 자극 신호의 소스 데이터인 샘플링 데이터(SDATA)를 저장하고, 상기 샘플링 클럭 신호(SCLK)에 응답하여 상기 샘플링 데이터(SDATA)를 출력한다. 상기 D/A 컨버터(113)는 상기 샘플링 클럭 신호(SCLK)에 응답하여 상기 샘플링 데이터(SDATA)를 아날로그 신호(ASIG)로 변환한다. 상기 저주파수 필터(114)는 상기 아날로그 신호(ASIG)를 필터링하여 저주파수 성분만을 출력한다. 상기 증폭 제어부(115)는 상기 저주파수 필터(114)로부터 수신되는 상기 아날로그 신호(ASIG)의 증폭 비율을 제어하고, 그 제어된 증폭 비율로 상기 아날로그 신호(ASIG)를 증폭시켜 출력한다. 상기 제1 신호 합성기(116)와 상기 제2 신호 합성기(117)는 상기 증폭 제어부(115)에 의해 증폭된 상기 아날로그 신호(ASIG)와 상기 DC 전압 발생기(120)에 의해 발생된 DC 전압 레벨의 기준 신호(REF)을 각각 합성하여 내부 신호들(IN1, IN2)을 출력한다. 상기 드라이버 앰프(118)의 비반전 단자(+)에는 상기 내부 신호(IN1)가 입력되고, 그 반전 단자(-)는 그라운드 전압에 연결된다. 또, 상기 드라이버 앰프(119)의 반전 단자(-)에는 상기 내부 신호(IN2)가 입력되고, 그 비반전 단자(+)는 그라운드 전압에 연결된다. 상기 드라이버 앰프들(118, 119)은 상기 내부 신호들(IN1, IN2)에 각각 응답하여 상기 테스트 자극 신호들(TSSV1, TSSV2)을 출력 핀들(121, 122)에 각각 출력한다.

여기에서, 상기 테스트 자극 신호들(TSSV1, TSSV2)은 예를 들어, 사인 파와 같은 아날로그 신호이고, 상보적인 전압(Vin1, Vin2) 레벨을 갖는다. 상기 테스트 자극 신호들(TSSV1, TSSV2)이 아날로그 신호이므로, 상기 전압들(Vin1, Vin2) 각각은 설정된 범위내에서 주기적으로 변경된다.

상기 V/I 변환부(130)는 전압 소스 발생기(110)로부터 수신되는 전압 소스를 가지는 상기 테스트 자극 신호들(TSSV1, TSSV2)을 전류 소스를 가지는 테스트 자극 신호들(TSSI1, TSSI2)로 변환하여 출력한다. 상기 V/I 변환부(130)는 상기 전압 소스 발생기(110)의 상기 출력 핀들(121, 122)에 각각 연결되는 V/I 변환 회로들(131, 132)을 포함한다. 상기 V/I 변환 회로(131)는 저항들(R11∼R15)과 OP(Operational) 앰프(141)를 포함한다. 상기 저항(R11)은 상기 전압 소스 발생기(110)의 출력 핀(121)과 상기 OP 앰프(141)의 비반전 단자(+) 사이에 연결되고, 상기 저항(R12)은 그라운드 전압과 상기 OP 앰프(141)의 반전 단자(-) 사이에 연결된다. 상기 저항(R13)은 상기 OP 앰프(141)의 반전 단자(-)와 노드(ND1) 사이에 연결되어, 상기 OP 앰프(141)의 음의 궤환 루프를 형성한다. 상기 저항(R14)은 상기 OP 앰프(141)의 비반전 단자(+)와 노드(ND2) 사이에 연결되어, 상기 OP 앰프(141)의 양의 궤환 루프를 형성한다. 상기 저항(R15)의 한 쪽 단자는 상기 노드(ND1)에 연결되고, 다른 쪽 단자는 상기 노드(ND2) 및 DUT(200)의 입력 핀(201)에 연결된다.

상기 OP 앰프(141)는 상기 비반전 단자(+)에 입력되는 전압(Vin1) 레벨의 상기 테스트 자극 신호(TSSV1)에 응답하여 상기 노드(ND1)에 전압(Vop1)을 출력한다. 한편, 상기 노드(ND2)는 전압(Vop2) 레벨로 된다. 상기 전압(Vop2)은 상기 DUT(200)의 내부 바이어스 전압, 즉, 상기 DUT(200) 내부의 저항(Ri1)에 의해 발생되는 전압이다. 따라서 상기 저항(Ri1)의 크기가 변경될 때 상기 전압(Vop2)도 변경된다. 상기 저항(Ri1)은 상기 DUT(200)의 입력 핀(201)에 존재하는 기생 저항을 등가 회로로 나타낸 것이다. 여기에서, 상기 전압들(Vin1, Vop1, Vop2)의 관계를 수식으로 표현하면 아래와 같다.

상기 [수학식 3]에서 참조되는 것과 같이, 상기 전압(Vop1)은 상기 전압들(Vin1, Vop2)에 의해 결정된다. 또, 상기 DUT(200)의 내부 바이어스 전압(Vop2)이 증가되거나 또는 감소될 때, 상기 OP 앰프(141)로부터 출력되는 상기 전압(Vop1)은 상기 전압(Vop2)과 동일한 비율로 증가되거나 또는 감소된다. 따라서 상기 전압들(Vop1, Vop2)간의 차이 값인 상기 전압(Vin1)은 일정한 범위내로 유지된다.

상기 저항(R15)에는 상기 전압(Vop1)과 상기 전압(Vop2)에 의해 결정된 전류(I1)가 흐르고, 상기 전류(I1)는 상기 노드(ND2)에서 전류들(Ip1, Ip2)로 분배되어 출력된다. 상기 노드(ND2)로부터 출력되는 상기 테스트 자극 신호(TSSI1)는 상기 전류(Ip1) 값을 갖는다. 여기에서, 상기 저항(R15)의 값 보다 상기 저항(R14)의 값이 충분히 크게 설정되면, 상기 저항(R14)에 흐르는 누설 전류(Ip2)가 감소되어, 상기 전류(Ip1)는 상기 전류(I1)와 거의 동일한 크기를 갖게 된다.

바람직하게, 상기 저항들(R11∼R14)의 크기는 동일하게 설정될 수 있고, 상기 저항(R15)은 상기 저항들(R11∼R14) 보다 충분히 작은 저항 값을 갖도록 설정될 수 있다. 예를 들면, 상기 저항들(R11∼R14)이 100㏀으로 설정될 때 상기 저항(R15)은 1㏀으로 설정될 수 있다. 한편, 상기 저항(R15)에 흐르는 상기 전류(I1)는 다음의 수식으로 계산될 수 있다.

상기 [수학식 4]에서 참조되는 것과 같이, 상기 전류(I1)의 크기는 상기 전압들(Vop1, Vop2)과 상기 저항(R15)에 의해 결정된다. 따라서 상기 저항(R15)의 크기가 변경될 때 상기 전류(I1)의 크기가 제어될 수 있다. 또, 상기 [수학식 3]을 참고하여 상술한 것과 같이, 상기 전압(Vin1)이 항상 일정한 범위내로 유지되므로, 상기 전류(I1)가 상기 DUT(200)의 내부 임피던스 변화에 무관하게 항상 일정한 범위내로 유지될 수 있다. 결국, 상기 DUT(200) 입력 핀(201)에 인가되는 상기 테스트 자극 신호(TSSI1)의 전류(Ip1) 값이 항상 일정한 범위내로 유지된다.

상기 V/I 변환 회로(132)는 저항들(R21∼R25)과 OP 앰프(142)를 포함한다. 상기 저항(R21)은 상기 전압 소스 발생기(110)의 출력 핀(122)과 상기 OP 앰프(142)의 비반전 단자(+) 사이에 연결되고, 상기 저항(R22)은 그라운드 전압과 상기 OP 앰프(142)의 반전 단자(-) 사이에 연결된다. 상기 저항(R23)은 상기 OP 앰프(142)의 반전 단자(-)와 노드(ND3) 사이에 연결되고, 상기 저항(R24)은 상기 OP 앰프(142)의 비반전 단자(+)와 노드(ND4) 사이에 연결된다. 상기 저항(R25)의 한 쪽 단자는 상기 노드(ND3)에 연결되고, 다른 쪽 단자는 상기 노드(ND4) 및 상기 DUT(200)의 입력 핀(202)에 연결된다.

상기 OP 앰프(142)는 상기 비반전 단자(+)에 입력되는 전압(Vin2) 레벨의 상기 테스트 자극 신호(TSSV2)에 응답하여 상기 노드(ND3)에 출력 전압(Von1)을 출력한다. 한편, 상기 노드(ND4)는 전압(Von2) 레벨로 된다. 상기 전압(Von2)은 상기 DUT(200)의 내부 바이어스 전압, 즉, 상기 DUT(200) 내부의 저항(Ri2)에 의해 발생되는 전압이다. 따라서 상기 저항(Ri2)의 크기가 변경될 때 상기 전압(Von2)도 변경된다. 상기 저항(Ri2)은 상기 DUT(200)의 입력 핀(202)에 존재하는 기생 저항을 등가 회로로 나타낸 것이다. 여기에서, 상기 전압들(Vin2, Von1, Von2)의 관계를 수식으로 표현하면 아래와 같다.

상기 [수학식 5]에서 참조되는 것과 같이, 상기 전압(Von1)은 상기 전압들(Vin2, Von2)에 의해 결정된다. 또, 상기 전압(Von2)이 증가되거나 또는 감소될 때, 상기 OP 앰프(142)로부터 출력되는 상기 전압(Von1)은 상기 전압(Von2)과 동일한 비율로 증가되거나 또는 감소된다. 따라서 상기 전압들(Von1, Von2)간의 차이 값인 상기 전압(Vin2)은 일정한 범위내로 유지된다.

상기 저항(R25)에는 상기 전압(Von1)과 상기 전압(Von2)에 의해 결정된 전류(I2)가 흐르고, 상기 전류(I2)는 상기 노드(ND4)에서 전류들(In1, In2)로 분배되어 출력된다. 상기 노드(ND4)로부터 출력되는 상기 테스트 자극 신호(TSSI2)는 상기 전류(In1) 값을 갖는다. 여기에서, 상기 저항(R25)의 값 보다 상기 저항(R24)의 값이 충분히 크게 설정되면, 상기 저항(R24)에 흐르는 누설 전류(Ip2)가 감소되어, 상기 전류(In1)는 상기 전류(I2)와 거의 동일한 크기를 갖게 된다.

바람직하게, 상기 저항들(R21∼R24)의 크기는 동일하게 설정될 수 있고, 상기 저항(R25)은 상기 저항들(R21∼R24) 보다 충분히 작은 저항 값을 갖도록 설정될 수 있다. 예를 들면, 상기 저항들(R21∼R24)이 100㏀으로 설정될 때 상기 저항(R25)은 1㏀으로 설정될 수 있다. 또, 상기 저항들(R21∼R24)과 상기 저항들(R11∼R14)의 크기는 동일하게 설정될 수 있고, 상기 저항들(R15, R25)의 크기가 동일하게 설정될 수 있다. 한편, 상기 저항(R25)에 흐르는 상기 전류(I2)는 다음의 수식으로 계산될 수 있다.

상기 [수학식 6]에서 참조되는 것과 같이, 상기 전류(I2)의 크기는 상기 전압들(Von1, Von2)과 상기 저항(R25)에 의해 결정된다. 따라서 상기 저항(R25)의 크기가 변경될 때 상기 전류(I2)의 크기가 제어될 수 있다. 또, 상기 [수학식 5]를 참고하여 상술한 것과 같이, 상기 전압(Vin2)이 항상 일정한 범위내로 유지되므로, 상기 전류(I2)가 상기 DUT(200)의 내부 임피던스 변화에 무관하게 항상 일정한 범위내로 유지될 수 있다. 결국, 상기 DUT(200) 입력 핀(202)에 인가되는 상기 테스트 자극 신호(TSSI2)의 전류(In1) 값이 항상 일정한 범위내로 유지된다.

상술한 것과 같이, 본 발명에 따른 테스트 자극 신호 발생기(100)는 상기 DUT(200) 내부의 상기 저항들(Ri1, Ri2)간의 크기 차이로 인하여 내부 바이어스 전압들(Vop2, Von2)간에 차가 발생하더라도, 상기 입력 핀들(201, 202)에 동일한 크기의 전류들(Ip1, In1)을 제공할 수 있다. 예를 들어, 상기 전압들(Vin1, Vin2)이 각각 1V이고, 상기 전압(Vop2)이 2V이고, 상기 전압(Von2)가 2.5V인 것으로 가정하자. 이 경우, 상기 [수학식 3]과 상기 [수학식 5]에 의해, 상기 전압(Vop1)은 3V로 되고, 상기 전압(Von1)은 3.5V로 된다. 상기 DUT(200)의 내부 바이어스 전압들(Vop2, Von2)이 변경되더라도, 상기 전압들(Vin1, Vin2)이 일정하게 유지되므로, 상기 입력 핀들(201, 202)에 입력되는 상기 전류들(Ip1, In1)의 크기도 동일하게 유지될 수 있다.

한편, 도 3에서 상기 전압 소스 발생기(110)가 추가의 드라이버 앰프들을 더 포함할 때, 상기 전압 소스 발생기(110)는 추가되는 드리아버 앰프의 수와 동일한 수의 출력 핀들을 추가로 구비하고, 그 추가된 출력 핀들 각각에는 추가의 V/I 변환 회로들이 연결될 수 있다.

다음으로, 도 4를 참고하여, 상기와 같이 구성된 본 발명에 따른 테스트 자극 신호 발생장치(100)에 의해 발생되는 테스트 자극 신호들(TSSI1, TSSI2)의 전류들(Ip1, In1)과 상기 DUT(200)의 내부 임피던스 값의 관계를 설명한다. 도 4는 도 3에 도시된 테스트 자극 신호 발생장치(100)로부터 발생되는 상기 테스트 자극 신호들(TSSI1, TSSI2)의 파형을 나타내는 도면이다.

도 4에서, (a) 내지 (c)는 상기 DUT(200)의 내부 임피던스 값, 즉, 상기 저항들(Ri1, Ri2)의 값이 예를 들어, 각각 50Ω, 100Ω, 150Ω일 때 상기 테스트 자극 신호들(TSSI1, TSSI2)의 파형을 나타낸다. 도 4에서 참조되는 것과 같이, 상기 DUT(200)의 내부 임피던스 값의 변화에 무관하게 상기 테스트 자극 신호들(TSSI1, TSSI2)의 전류들(Ip1, In1)은 일정하게 유지된다. 따라서 상기 DUT(200)의 입력 핀들(201, 202)에 존재하는 상기 저항들(Ri1, Ri2)의 값이 서로 다르더라도, 상기 입력 핀들(201, 202)에 입력되는 상기 전류들(Ip1, In1)은 동일하게 유지된다. 그 결과 상기 DUT(200)의 동작 성능이 정확하게 테스트될 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상기한 것과 같이, 본 발명에 의한 테스트 자극 신호 발생장치는 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를 갖는 테스트 자극 신호를 발생하여 피시험 장치의 동작 성능을 정확하게 테스트할 수 있는 효과가 있다.

도 1은 종래 기술에 따른 테스트 자극 신호 발생장치와 피시험 장치를 나타내는 도면이다.

도 2는 도 1에 도시된 테스트 자극 신호 발생장치로부터 발생되는 테스트 자극 신호들의 파형을 나타내는 도면이다.

도 3은 본 발명에 따른 테스트 자극 신호 발생장치와 피시험 장치를 나타내는 도면이다.

도 4는 도 3에 도시된 테스트 자극 신호 발생장치로부터 발생되는 테스트 자극 신호들의 파형을 나타내는 도면이다.

Claims

피시험 장치의 동작 성능을 테스트하는 테스트 시스템에서 테스트 자극 신호를 발생하는 테스트 자극 신호 발생장치에 있어서,

내부의 메모리에 저장된 소스 데이터를 아날로그 신호로 변환하고, 상기 아날로그 신호와 DC 전압 레벨의 기준 신호를 합성하여 전압 소스 테스트 자극 신호들을 발생하는 전압 소스 발생기; 및

상기 전압 소스 테스트 자극 신호들을 전류 소스 테스트 자극 신호들로 변환하여 상기 피시험 장치의 입력 핀들에 출력하는 V/I(voltage to current) 변환부를 구비하고,

상기 V/I 변환부는 상기 피시험 장치의 상기 입력 핀들에 존재하는 내부 임피던스 값의 변화에 무관하게 설정된 값으로 유지되는 전류를 가지는 상기 전류 소스 테스트 자극 신호들을 발생하는 것을 특징으로 하는 테스트 자극 신호 발생장치.
제1항에 있어서,

상기 전압 소스 테스트 자극 신호들은 상기 전압 소스 발생기의 출력 핀들을 통하여 각각 출력되고,

상기 V/I 변환부는,

상기 전압 소스 발생기의 상기 출력 핀들에 각각 연결되어, 설정된 전압 레벨을 가지는 상기 전압 소스 테스트 자극 신호들을 소정의 전류 값을 가지는 상기 전류 소스 테스트 자극 신호들로 각각 변환하는 복수의 V/I 변환 회로들을 구비하는 것을 특징으로 하는 테스트 자극 신호 발생장치.
제2항에 있어서, 상기 복수의 V/I 변환 회로들 각각은,

제1 저항을 통하여 상기 전압 소스 발생기의 출력 핀에 비반전 단자가 연결되고, 제2 저항을 통하여 그라운드 전압에 반전 단자가 연결되고, 제1 노드에 출력 단자가 연결되고, 상기 비반전 단자에 인가되는 상기 설정된 전압에 응답하여 상기 제1 노드에 제1 전압을 출력하는 OP(operational) 앰프;

상기 OP 앰프의 반전 단자와 상기 제1 노드 사이에 연결되어 상기 OP 앰프의 음의 궤환 루프를 형성하는 제3 저항;

상기 OP 앰프의 비반전 단자와 제2 노드 사이에 연결되어 상기 OP 앰프의 양의 궤환 루프를 형성하는 제4 저항;

상기 제1 노드와 상기 제2 노드 사이에 연결되고, 상기 제1 노드의 상기 제1 전압과 상기 제2 노드의 제2 전압에 의해 결정되는 제1 전류를 흘리는 제5 저항을 구비하는 것을 특징으로 하는 테스트 자극 신호 발생장치.
제3항에 있어서,

상기 제2 전압은 상기 피시험 장치의 내부 바이어스 전압인 것을 특징으로 하는 테스트 자극 신호 발생장치.
제3항에 있어서,

상기 제1 전류는 상기 제2 노드에서 제2 전류와 제3 전류로 분배되어 출력되고, 상기 전류 소스 테스트 자극 신호는 상기 제2 전류 값을 갖는 것을 특징으로 하는 테스트 자극 신호 발생장치.
제5항에 있어서,

상기 제4 저항의 저항 값은 상기 제5 저항의 저항 값 보다 크고,

상기 제2 전류는 상기 제4 저항을 통하여 흐르는 상기 제3 전류 보다 큰 것을 특징으로 하는 테스트 자극 신호 발생장치.
제3항에 있어서,

상기 설정된 전압은 상기 제1 전압과 상기 제2 전압의 차와 동일한 레벨이고,

상기 제5 저항의 저항 값이 변경될 때, 상기 제1 전류의 크기가 변경되는 것을 특징으로 하는 테스트 자극 신호 발생장치.
제3항에 있어서,

상기 제1 내지 상기 제4 저항은 상호 동일한 저항 값을 가지는 것을 특징으로 하는 테스트 자극 신호 발생장치.
제1항에 있어서,

상기 전압 소스 발생기는 상보적인 전압 레벨을 각각 가지는 복수의 전압 소스 테스트 자극 신호 쌍들을 발생하고,

상기 V/I 변환부는,

상기 복수의 전압 소스 테스트 자극 신호 쌍들을 각각 동일한 범위의 전류 값을 가지는 복수의 전류 소스 테스트 자극 신호 쌍들로 각각 변환하여 출력하는 복수의 V/I 변환 회로 쌍들을 구비하는 것을 특징으로 하는 테스트 자극 신호 발생장치.