KR20050046565A - 양면 배선 회로 기판 - Google Patents

양면 배선 회로 기판 Download PDF

Info

Publication number
KR20050046565A
KR20050046565A KR1020040091687A KR20040091687A KR20050046565A KR 20050046565 A KR20050046565 A KR 20050046565A KR 1020040091687 A KR1020040091687 A KR 1020040091687A KR 20040091687 A KR20040091687 A KR 20040091687A KR 20050046565 A KR20050046565 A KR 20050046565A
Authority
KR
South Korea
Prior art keywords
wiring circuit
hole
insulating layer
circuit board
double
Prior art date
Application number
KR1020040091687A
Other languages
English (en)
Inventor
나이토도시키
요시미다케시
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20050046565A publication Critical patent/KR20050046565A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0346Organic insulating material consisting of one material containing N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

관통홀상에도 배선 회로 패턴을 형성하거나, 전자 부품을 실장할 수 있어, 고밀도화를 도모할 수 있는 양면 배선 회로 기판을 제공하기 위해서, 절연층(1)과, 그 절연층(1)의 양면에 형성되어 있는 도체층(3)을 구비하는 양면 배선 회로 기판에 있어서, 절연층(1)에 두께 방향을 관통하는 관통홀(2)을 형성한 후, 그 관통홀(2)에 전해 도금에 의해 실질적으로 극간없이 동을 충전하는 것에 의해, 각 도체층(3)을 전기적으로 도통하는 도통부(4)를 형성한다. 이에 의해서, 도통부(4)상을 부품의 탑재 부분으로 할 수 있기 때문에, 그 탑재 부분에 도체층(3)의 배선 회로 패턴을 형성하거나, 전자 부품을 실장하는 것에 의해, 고밀도화를 도모할 수 있다.

Description

양면 배선 회로 기판{DOUBLE SIDED WIRED CIRCUIT BOARD}
본 발명은 양면 배선 회로 기판, 자세하게는 절연층의 양면에 도체층이 형성되어 있는 양면 배선 회로 기판에 관한 것이다.
양면 플렉서블 배선 회로 기판은 폴리이미드 등으로 이루어지는 절연 기판의 양면에 동박 등으로 이루어지는 배선 회로 패턴이 각각 형성되어 있는 배선 회로 기판이다.
이러한 양면 플렉서블 배선 회로 기판에는 각 배선 회로 패턴을 전기적으로 도통하기 위해서, 통상, 절연 기판에는 스루홀이 형성되어 있고, 그 스루홀의 내주면에 스루홀 도금이 형성되어 있다.
예를 들면, 일본 특허 공개 평성 제5-136562호 공보에서는, 절연 기재의 양면에 도체 회로를 형성하기 위한 금속박을 일체화하고, 양측의 도체 회로를 스루홀에 의해서 전기적으로 접속하도록 한 긴 플렉서블 기판이 제안되고 있다.
그런데, 배선 회로 기판에는 배선 회로 패턴이나 전자 부품의 고밀도화가 요구되고 있는 한편, 스루홀 도금은 스루홀의 내주면을 따라서 링 형상으로 형성되어 있고, 스루홀의 중앙은 중공 형상이며, 도금이 충전되어 있지 않기 때문에, 그 스루홀상에 배선 회로 패턴을 형성하는 것이나, 전자 부품을 실장하는 것이 곤란하다.
본 발명의 목적은 관통홀상에도 배선 회로 패턴을 형성하거나, 전자 부품을 실장할 수 있어, 고밀도화를 도모할 수 있는 양면 배선 회로 기판을 제공하는 것에 있다.
본 발명의 양면 배선 회로 기판은, 절연층과, 상기 절연층의 양면에 형성되어 있는 도체층을 구비하는 양면 배선 회로 기판으로서, 상기 절연층에는 두께 방향을 관통하는 관통홀이 형성되어 있고, 상기 관통홀에는 금속이 충전되어 있는 것을 특징으로 한다.
또한, 본 발명의 양면 배선 회로 기판에서는 상기 금속이 전해 도금에 의해 형성되어 있는 것이 바람직하다.
또한, 본 발명의 양면 배선 회로 기판에서는 상기 관통홀에서의 상기 금속의 단부를 부품의 탑재 부분으로 할 수 있다.
도 1은 본 발명의 양면 배선 회로 기판의 실시예 1로서의 양면 플렉서블 배선 회로 기판의 제조 공정도이다. 먼저, 도 1을 참조하여 실시예 1의 양면 플렉서블 배선 회로 기판의 제조 방법에 대해서 설명한다.
이 방법에서는, 도 1(a)에 나타내는 바와 같이, 먼저, 절연층(1)을 준비한다. 절연층(1)은 플렉서블 배선 회로 기판의 절연층으로서 사용할 수 있는 것이면 특별히 제한되지 않고, 예를 들면, 폴리이미드 수지, 폴리아미드이미드 수지, 아크릴 수지, 폴리에텔니트릴 수지, 폴리에텔술폰 수지, 폴리에틸렌테레프탈레이트 수지, 폴리에틸렌나프타레이트 수지, 폴리 염화 비닐 수지 등의 합성 수지의 필름을 들 수 있다. 바람직하게는 폴리이미드 수지 필름이 이용된다.
절연층(1)의 두께는, 예를 들면, 5~500㎛, 바람직하게는 10~50㎛이다.
계속해서, 이 방법에서는, 도 1(b)에 나타내는 바와 같이, 절연층(1)에 절연층(1)의 두께 방향을 관통하는 관통홀(2)을 형성한다. 관통홀(2)의 형성은 특별히 제한되지 않고, 예를 들면, 드릴 가공이나 펀칭 가공 등의 기계 가공, YAG 레이저나 엑시머 레이저 등의 레이저 가공, 화학 에칭 가공 등의 공지의 방법이 이용된다. 또한, 감광성의 합성 수지를 이용하여 노광 및 현상하는 것에 의해, 절연층(1)의 형성과 동시에 관통홀(2)을 형성할 수도 있다.
관통홀(2)의 형상 및 크기는 그 목적 및 용도 등에 의해 적절히 선택되지만, 예를 들면, 원형이면 최대 직경이 20~300㎛, 고밀도화의 관점으로부터 바람직하게는 30~150㎛이다.
또한, 관통홀(2)은, 도 3(a)에 나타내는 바와 같이, 기계 가공 등에 의해 절연층(1)의 길이 방향에 대하여 직교 방향(측단면에서 보면 직사각형 형상)으로 형성해도 무방하고, 도 3(b)에 나타내는 바와 같이, 레이저 가공이나 화학 에칭 가공 등에 의해 절연층(1)에서의 한쪽 면으로부터 다른 쪽의 면을 향해서 점차로 폭이 좁아지는(또는, 도시하지 않지만 점차로 폭이 넓어짐) 테이퍼 형상(측단면에서 보면 사다리꼴 형상)으로 형성하던지, 또는, 도 3(c)에 나타내는 바와 같이, 레이저 가공이나 화학 에칭 가공 등에 의해 절연층(1)의 길이 방향 및 그 길이 방향에 대한 직교 방향에 대하여 경사 방향(측단면에서 보면 평행사변형 형상)으로 형성해도 무방하다.
또한, 도 3(b) 및 도 3(c)에 나타내는 절연층(1)의 길이 방향(표면 또는 이면이 연장하는 방향)을 따르는 기준 라인 L에 대한 관통홀(2)의 경사 각도 θ는 40~70°인 것이 바람직하다.
또한, 후술하는 금속박막(5)을 스퍼터링에 의해 형성하는 경우에는, 관통홀(2)을 도 3(a)에 나타내는 바와 같이, 내주면이 수직으로 되는 직교 방향으로 형성하면, 박막의 형성이 곤란해지는 경우가 있기 때문에, 관통홀(2)은 도 3(b)에 나타내는 테이퍼 형상이나, 도 3(c)에 나타내는 경사 방향으로 형성하는 것이 바람직하다. 또한, 관통홀(2)을 도 3(c)에 나타내는 경사 방향으로 형성하는 경우에는 절연층(1)의 양면으로부터 스퍼터링한다.
그 후, 이 방법에서는 도 1(c)~도 1(g)에 나타내는 바와 같이, 서브트랙티브법에 의해 절연층(1)의 양면에 도체층(3)을 배선 회로 패턴으로서 형성한다. 또한, 각 도체층(3)의 형성과 동시에 관통홀(2)내에는 각 도체층(3)간을 전기적으로 도통하는 도통부(4)를, 그 관통홀(2)내가 실질적으로 극간없이 충전되도록 형성한다.
즉, 먼저, 도 1(c)에 나타내는 바와 같이, 절연층(1)의 양면 및 관통홀(2)의 내주면에 종막(種膜)으로서 금속박막(5)을 형성한다. 금속박막(5)은 크롬, 동 등, 바람직하게는 동으로 이루어지고, 특별히 제한되지 않지만, 예를 들면, 무전해 도금이나 스퍼터링, 바람직하게는 스퍼터링에 의해 형성한다.
금속박막(5)의 두께는, 예를 들면, 10㎚~3㎛, 바람직하게는 50~500㎚이다.
계속해서, 도 1(d)에 나타내는 바와 같이, 절연층(1)의 양면에 형성된 금속박막(5)의 각 표면에 도체층(3)을 각각 형성하고, 또한, 관통홀(2)의 내주면에 형성된 금속박막(5)내가 충전되도록 도통부(4)를 형성한다.
또한, 이러한 각 도체층(3) 및 도통부(4)의 형성에서는, 각 도체층(3)은 관통홀(2)내에 형성되는 도통부(4)의 길이 방향(상하 방향) 양단부가 각각 연속하도록 도통부(4)의 길이 방향(상하 방향) 양단부상에도 형성한다.
각 도체층(3) 및 도통부(4)는, 예를 들면, 동, 니켈, 금, 땜납, 또는 이것들의 합금 등의 금속, 바람직하게는 동으로 이루어지고 특별히 제한되지 않지만, 바람직하게는 전해 도금, 보다 바람직하게는 전해 구리 도금에 의해, 각 도체층(3)과 도통부(4)를 동시에 형성한다.
전해 구리 도금에서는 도금액으로서, 예를 들면, 첨가제가 배합된 유산동 도금액이 이용된다. 첨가제로서는, 예를 들면, 폴리에틸렌글리콜, 폴리프로필렌글리콜 등의 폴리알킬렌글리콜, 예를 들면, 티오요산(thiourea)계 화합물, 2황화물(disulfide)계 화합물 등의 유황계 화합물, 예를 들면 야누스그린과 같은 염료로 이루어지는 질소계 화합물 등이 이용된다. 또한, 이러한 도금액은 시판품을 사용할 수 있다. 또한, 전류 밀도는, 예를 들면, 0.1~5A/dm2, 바람직하게는 0.5~3A/dm2로 설정된다.
각 도체층(3)의 두께는, 예를 들면, 3~30㎛, 바람직하게는 5~15㎛이다.
그 후, 도 1(e)에 나타내는 바와 같이, 각 도체층(3)상에 에칭 레지스트(6)를 배선 회로 패턴과 동일 패턴으로 각각 형성한다. 에칭 레지스트(6)는, 예를 들면, 드라이 필름 레지스트를 적층하여 노광 및 현상하는 공지의 방법에 의해, 상기한 레지스트 패턴으로서 형성한다. 또한, 에칭 레지스트(6)는 적어도 도통부(4)상을 덮는 패턴으로서 형성한다.
그 후, 도 1(f)에 나타내는 바와 같이, 에칭 레지스트(6)로부터 노출하는 도체층(3)을 에칭한다. 에칭은, 예를 들면, 화학 에칭(습식 에칭) 등의 공지의 에칭법이 이용된다. 또한, 이 에칭에서는 에칭 레지스트(6)로부터 노출하는 도체층(3)이 형성되어 있는 부분의 금속박막(5)도 마찬가지로 에칭한다.
그리고, 도 1(g)에 나타내는 바와 같이, 에칭 레지스트(6)를 제거하는 것에 의해, 도체층(3)을 배선 회로 패턴으로서 형성한다. 에칭 레지스트(6)의 제거는, 예를 들면, 화학 에칭(습식 에칭) 등의 공지의 에칭법을 이용하던지, 또는 박리한다.
이에 의해서, 관통홀(2)내에는 도통부(4)가 실질적으로 극간없이 형성되고, 또한, 그 도통부(4)가 배선 회로 패턴으로서 형성된 각 도체층(3)과 연속해서 일체적으로 형성되기 때문에, 각 도체층(3)이 도통부(4)에 의해서 전기적으로 접속된다.
그리고, 이렇게 하여 얻어진 양면 배선 회로 기판에서는, 관통홀(2)내가 도통부(4)에 의해서 중실(中實) 형상(즉, 관통홀(2)의 개구 단면 부분이 메워짐)으로 충전되어 있기 때문에, 그 도통부(4)의 길이 방향(상하 방향) 양단부를 부품의 탑재 부분으로 할 수 있다. 그 때문에, 그 탑재 부분에, 이 실시예 1과 같이, 도체층(3)의 배선 회로 패턴을 형성하거나, 또는 도시하지 않지만 전자 부품을 실장할 수 있기 때문에, 고밀도화를 도모할 수 있다.
도 2는 본 발명의 양면 배선 회로 기판의 실시예 2로서의 양면 플렉서블 배선 회로 기판의 제조 공정도이다. 다음에, 도 2를 참조하여 실시예 2의 양면 플렉서블 배선 회로 기판의 제조 방법에 대해서 설명한다.
이 방법에서는, 도 2(a)에 나타내는 바와 같이, 먼저, 절연층(1)을 준비한다. 절연층(1)은 실시예 1의 절연층(1)과 마찬가지의 것이 이용된다.
계속해서, 이 방법에서는, 도 2(b)에 나타내는 바와 같이, 절연층(1)에 관통홀(2)을 형성한다. 관통홀(2)은 실시예 1과 마찬가지의 방법에 의해, 마찬가지의 크기 및 형상으로 형성할 수 있다.
그 후, 이 방법에서는, 도 2(c)~도 2(g)에 나타내는 바와 같이, 세미 애디티브(semi additive)법에 의해 절연층(1)의 양면에 도체층(3)을 배선 회로 패턴으로서 형성한다. 또한, 각 도체층(3)의 형성과 동시에, 관통홀(2)내에는 각 도체층(3)간을 전기적으로 도통하는 도통부(4)를, 그 관통홀(2)내가 실질적으로 극간없이 충전되도록 형성한다.
즉, 먼저, 도 2(c)에 나타내는 바와 같이, 절연층(1)의 양면 및 관통홀(2)의 내주면에 종막으로서 금속박막(5)을 형성한다. 금속박막(5)은 실시예 1과 마찬가지의 방법에 의해 마찬가지의 두께로 형성할 수 있다. 바람직하게는, 스퍼터링에 의해 크롬박막 및 동박막을 순차적으로 적층하는 것에 의해 금속박막(5)을 형성한다.
계속해서, 도 2(d)에 나타내는 바와 같이, 절연층(1)의 양면에 형성된 금속박막(5)의 각 표면에 도금 레지스트(7)를 배선 회로 패턴의 반전 패턴으로 형성한다. 도금 레지스트(7)는, 예를 들면, 드라이 필름 레지스트를 적층하여 노광 및 현상하는 공지의 방법에 의해, 상기한 배선 회로 패턴의 반전 패턴으로서 형성한다. 또한, 이 도금 레지스트(7)는 관통홀(2)의 대향 부분에는 형성하지 않도록 한다.
계속해서, 도 2(e)에 나타내는 바와 같이, 도금 레지스트(7)로부터 노출하는 금속박막(5)의 각 표면에 도체층(3)을 각각 형성하고, 또한, 관통홀(2)의 내주면에 형성된 금속박막(5)내가 충전되도록 도통부(4)를 형성한다.
또한, 이러한 각 도체층(3) 및 도통부(4)의 형성에서는, 각 도체층(3)은 관통홀(2)내에 형성되는 도통부(4)의 길이 방향(상하 방향) 양단부가 각각 연속하도록 도통부(4)의 길이 방향(상하 방향) 양단부상에도 형성한다.
각 도체층(3) 및 도통부(4)는, 예를 들면, 실시예 1과 마찬가지의 금속, 바람직하게는 동으로 이루어지고 특별히 제한되지 않지만, 바람직하게는 전해 도금, 보다 바람직하게는 전해 구리 도금에 의해, 각 도체층(3)과 도통부(4)를 동시에 형성한다. 또한, 전해 구리 도금에서는, 도금액으로서 실시예 1과 마찬가지의 도금액이 이용되고, 실시예 1과 마찬가지의 전류 밀도가 설정된다.
각 도체층(3)의 두께는, 예를 들면, 3~30㎛, 바람직하게는 5~15㎛이다.
그 후, 도 2(f)에 나타내는 바와 같이, 도금 레지스트(7)를 제거하는 것에 의해, 도체층(3)을 배선 회로 패턴으로서 형성한다. 도금 레지스트(7)의 제거는, 예를 들면, 화학 에칭(습식 에칭) 등의 공지의 에칭법을 이용하던지, 또는 박리한다.
계속해서, 이 방법에서는, 도 2(g)에 나타내는 바와 같이, 도체층(3) 및 도통부(4)가 형성되어 있는 부분 이외의 금속박막(5)을 제거한다. 금속박막(5)의 제거는, 예를 들면, 화학 에칭(습식 에칭) 등의 공지의 에칭법이 이용된다.
이에 의해서, 관통홀(2)내에는 도통부(4)가 실질적으로 극간없이 형성되고, 또한, 그 도통부(4)가 배선 회로 패턴으로서 형성된 각 도체층(3)과 연속하여 일체적으로 형성되기 때문에, 각 도체층(3)이 도통부(4)에 의해서 전기적으로 접속된다.
그리고, 이렇게 하여 얻어진 실시예 2의 양면 배선 회로 기판에서는, 실시예 1의 양면 배선 회로 기판과 마찬가지로, 관통홀(2)내가 도통부(4)에 의해서 중실 형상(즉, 관통홀(2)의 개구 단면 부분이 메워짐)으로 충전되어 있기 때문에, 그 도통부(4)의 길이 방향 양단부를 부품의 탑재 부분으로 할 수 있다. 그 때문에, 그 탑재 부분에 이 실시예 2와 같이, 도체층(3)의 배선 회로 패턴을 형성하거나, 또는 도시하지 않지만 전자 부품을 실장할 수 있기 때문에, 고밀도화를 도모할 수 있다.
이상, 본 발명의 양면 배선 회로 기판의 실시예에 대해서 설명했지만, 본 발명의 양면 배선 회로 기판은 상기의 실시예에 한정되지 않고, 절연층에 형성된 관통홀(스루홀)에 금속이 충전되어 있는 그 밖의 양면 배선 회로 기판이 포함된다.
이하에 실시예를 나타내어 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 어떠한 실시예에 한정되는 것은 아니다.
(실시예 1)
두께 25㎛의 폴리이미드 필름으로 이루어지는 절연층을 준비하였다(도 1(a) 참조). 이 절연층에 레이저 가공에 의해 절연층에서의 한쪽 면으로부터 다른 쪽 면을 향해서 점차로 폭이 좁아지는 한쪽 면의 직경이 60㎛, 다른 쪽 면의 직경이 30㎛, 경사 각도가 60°인 원추 사다리꼴 형상의 관통홀을 형성하였다(도 1(b) 참조).
계속해서, 절연층의 양면 및 관통홀의 내주면에 무전해 구리 도금에 의해, 두께 0.2㎛의 동박막으로 이루어지는 금속박막을 형성하였다(도 1(c) 참조). 그 후, 전해 구리 도금에 의해 도체층의 양면에 형성된 금속박막의 각 표면에 두께 15㎛의 동박으로 이루어지는 도체층을 각각 형성하고, 또한, 관통홀의 내주면에 형성된 금속박막내가 충전되도록 동으로 이루어지는 도통부를 형성하였다. 또한, 각 도체층은 관통홀내에 형성되는 도통부의 길이 방향 양단부가 각각 연속하도록 도통부의 길이 방향 양단부상에도 형성하였다(도 1(d) 참조).
또한, 이 전해 구리 도금은 도금액으로서 황산동 도금액(에바라 유지 라이트사 제품, 유지 라이트 VFII)을 이용하여 전류 밀도를 2A/dm2로 설정하였다.
그리고, 각 도체층상에 드라이 필름 레지스트로 이루어지는 에칭 레지스트를 적층하여 노광 및 현상하는 것에 의해, 배선 회로 패턴과 동일 패턴으로 각각 형성한 후(도 1(e) 참조), 에칭 레지스트로부터 노출하는 도체층 및 그 도체층이 형성되어 있는 부분의 금속박막을 화학 에칭하고(도 1(f) 참조), 그 후, 화학 에칭에 의해 에칭 레지스트를 제거하는 것에 의해(도 1(g) 참조), 양면 배선 회로 기판을 얻었다.
이 양면 배선 회로 기판에서는 도통부의 길이 방향 양단부에 도체층의 배선 회로 패턴을 연속하여 형성할 수 있었기 때문에, 미세한 배선 회로 패턴을 고밀도로 형성할 수 있었다.
(실시예 2)
두께 25㎛의 폴리이미드 필름으로 이루어지는 절연층을 준비하였다(도 2(a) 참조). 이 절연층에 레이저 가공에 의해 절연층에서의 한쪽 면으로부터 다른 쪽 면을 향해서 점차로 폭이 좁아지는 한쪽 면의 직경이 60㎛, 다른 쪽 면의 직경이 30㎛, 경사 각도가 60°인 원추 사다리꼴 형상의 관통홀을 형성하였다(도 2(b) 참조).
계속해서, 절연층의 양면 및 관통홀의 내주면에 스퍼터링에 의해 두께 0.02㎛의 크롬박막 및 두께 O.1㎛의 동박막을 순차적으로 적층하여 금속박막을 형성하였다(도 2(c) 참조). 그 후, 절연층의 양면에 형성된 금속박막의 각 표면에 드라이 필름 레지스트로 이루어지는 도금 레지스트를 적층하여 노광 및 현상하는 것에 의해, 배선 회로 패턴의 반전 패턴으로 형성하였다(도 2(d) 참조). 계속해서, 도금 레지스트로부터 노출하는 금속박막의 각 표면에 두께 15㎛의 도체층을 각각 형성하고, 또한, 관통홀의 내주면에 형성된 금속박막내가 충전되도록 동으로 이루어지는 도통부를 형성하였다. 또한, 각 도체층은 관통홀내에 형성되는 도통부의 길이 방향 양단부가 각각 연속하도록 도통부의 길이 방향 양단부상에도 형성하였다(도 2(e) 참조).
또한, 이 전해 구리 도금은 도금액으로서 황산동 도금액(오쿠노 제약사 제품, 톱루치나 α)을 이용하여 전류 밀도를 2A/dm2로 설정하였다.
그 후, 도금 레지스트를 화학 에칭에 의해 제거하고(도 2(f) 참조), 또한, 도체층 및 도통부가 형성되어 있는 부분 이외의 금속박막을 화학 에칭에 의해 제거하는 것에 의해(도 2(g) 참조), 양면 배선 회로 기판을 얻었다.
이 양면 배선 회로 기판에서는 도통부의 길이 방향 양단부에 도체층의 배선 회로 패턴을 연속하여 형성할 수 있었기 때문에, 미세한 배선 회로 패턴을 고밀도로 형성할 수 있었다.
또한, 상기 발명은 본 발명의 예시의 실시예로서 제공했지만, 이것은 단순한 예시에 지나지 않고, 한정적으로 해석해서는 않된다. 당해 기술 분야의 당업자에 의해서 명백한 본 발명의 변형예는 후기 특허 청구의 범위에 포함되는 것이다.
본 발명의 양면 배선 회로 기판에 의하면, 관통홀에는 금속이 충전되어 있기 때문에, 그 금속의 단부를 부품의 탑재 부분으로 할 수 있다. 그 때문에, 그 탑재 부분에 배선 회로 패턴을 형성하거나, 전자 부품을 실장할 수 있기 때문에, 고밀도화를 도모할 수 있다.
도 1은 본 발명의 양면 배선 회로 기판의 실시예 1로서의 양면 플렉서블 배선 회로 기판의 제조 공정도로서,
(a)는 절연층을 준비하는 공정,
(b)는 절연층에 관통홀을 형성하는 공정,
(c)는 절연층의 양면 및 관통홀의 내주면에 금속박막을 형성하는 공정,
(d)는 절연층의 양면에 형성된 금속박막의 각 표면에 도체층을 각각 형성하고, 또한, 관통홀의 내주면에 형성된 금속박막내가 충전되도록 도통부를 형성하는 공정,
(e)는 각 도체층의 위에 에칭 레지스트를 배선 회로 패턴과 동일 패턴으로 각각 형성하는 공정,
(f)는 에칭 레지스트로부터 노출하는 도체층을 에칭하는 공정,
(g)는 에칭 레지스트를 제거하는 공정을 나타낸다.
도 2는 본 발명의 양면 배선 회로 기판의 실시예 2로서의 양면 플렉서블 배선 회로 기판의 제조 공정도로서,
(a)는 절연층을 준비하는 공정,
(b)는 절연층에 관통홀을 형성하는 공정,
(c)는 절연층의 양면 및 관통홀의 내주면에 금속박막을 형성하는 공정,
(d)는 절연층의 양면에 형성된 금속박막의 각 표면에 도금 레지스트를 배선 회로 패턴의 반전 패턴으로 형성하는 공정,
(e)는 도금 레지스트로부터 노출하는 금속박막의 각 표면에 도체층을 각각 형성하고, 또한, 관통홀의 내주면에 형성된 금속박막내가 충전되도록 도통부를 형성하는 공정,
(f)는 도금 레지스트를 제거하는 것에 의해 도체층을 배선 회로 패턴으로서 형성하는 공정,
(g)는 도체층 및 도통부가 형성되어 있는 부분 이외의 금속박막을 제거하는 공정을 나타낸다.
도 3은 절연층에 형성되는 관통홀의 형상을 나타내는 요부 확대 단면도로서,
(a)는 관통홀을 절연층의 길이 방향에 대하여 직교 방향으로 형성하는 형태,
(b)는 관통홀을 절연층에서의 한쪽 면으로부터 다른 쪽 면을 향해서 점차로 폭이 좁아지는 테이퍼 형상으로 형성하는 형태,
(c)는 절연층의 길이 방향 및 그 길이 방향에 대한 직교 방향에 대하여 경사 방향으로 형성하는 형태를 나타낸다.
도면의 주요 부분에 대한 부호의 설명
1 : 절연층 2 : 관통홀
3 : 도체층 4 : 도통부
5 : 금속박막 6 : 에칭 레지스트
7 : 도금 레지스트

Claims (3)

  1. 절연층과, 상기 절연층의 양면에 형성되어 있는 도체층을 구비하는 양면 배선 회로 기판으로서,
    상기 절연층에는 두께 방향을 관통하는 관통홀이 형성되어 있고,
    상기 관통홀에는 금속이 충전되어 있는 것
    을 특징으로 하는 양면 배선 회로 기판.
  2. 제 1 항에 있어서,
    상기 금속이 전해 도금에 의해 형성되어 있는 것을 특징으로 하는 양면 배선 회로 기판.
  3. 제 1 항에 있어서,
    상기 관통홀에서의 상기 금속의 단부가 부품의 탑재 부분으로 되어 있는 것을 특징으로 하는 양면 배선 회로 기판.
KR1020040091687A 2003-11-13 2004-11-11 양면 배선 회로 기판 KR20050046565A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003383228A JP2005150263A (ja) 2003-11-13 2003-11-13 両面配線回路基板
JPJP-P-2003-00383228 2003-11-13

Publications (1)

Publication Number Publication Date
KR20050046565A true KR20050046565A (ko) 2005-05-18

Family

ID=34431467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091687A KR20050046565A (ko) 2003-11-13 2004-11-11 양면 배선 회로 기판

Country Status (6)

Country Link
US (1) US20050103524A1 (ko)
EP (1) EP1531658A1 (ko)
JP (1) JP2005150263A (ko)
KR (1) KR20050046565A (ko)
CN (1) CN1617657A (ko)
TW (1) TW200517024A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786156B1 (ko) * 2004-07-06 2007-12-18 동경 엘렉트론 주식회사 인터포저 및 인터포저의 제조 방법
US7404251B2 (en) 2006-04-18 2008-07-29 International Business Machines Corporation Manufacture of printed circuit boards with stubless plated through-holes
US9930789B2 (en) 2010-04-12 2018-03-27 Seagate Technology Llc Flexible printed circuit cable with multi-layer interconnection and method of forming the same
CN101958299B (zh) * 2010-09-04 2011-12-21 江苏长电科技股份有限公司 双面图形芯片直接置放先镀后刻单颗封装方法
CN102573273A (zh) * 2010-12-27 2012-07-11 佛山市顺德区顺达电脑厂有限公司 Pth通孔结构
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
CN113395817B (zh) * 2020-03-13 2023-03-24 重庆达方电子有限公司 薄膜电路板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2059425A1 (de) * 1970-12-02 1972-06-22 Siemens Ag Partieller Aufbau von gedruckten Mehrlagenschaltungen
US4991290A (en) * 1988-07-21 1991-02-12 Microelectronics And Computer Technology Flexible electrical interconnect and method of making
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
US5497546A (en) * 1992-09-21 1996-03-12 Matsushita Electric Works, Ltd. Method for mounting lead terminals to circuit board
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
US5621193A (en) * 1995-05-23 1997-04-15 Northrop Grumman Corporation Ceramic edge connect process
US6245175B1 (en) * 1996-08-08 2001-06-12 Nitto Denko Corporation Anisotropic conductive film and production method thereof
JPH10275966A (ja) * 1997-01-30 1998-10-13 Ibiden Co Ltd プリント配線板及びその製造方法
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6197664B1 (en) * 1999-01-12 2001-03-06 Fujitsu Limited Method for electroplating vias or through holes in substrates having conductors on both sides
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
US6774315B1 (en) * 2000-05-24 2004-08-10 International Business Machines Corporation Floating interposer
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
JP4052434B2 (ja) * 2001-02-05 2008-02-27 Tdk株式会社 多層基板及びその製造方法
JP2003046250A (ja) * 2001-02-28 2003-02-14 Furukawa Electric Co Ltd:The ビア付きビルドアップ用多層基板及びその製造方法
JP4923336B2 (ja) * 2001-04-10 2012-04-25 日本電気株式会社 回路基板及び該回路基板を用いた電子機器
DE10126655A1 (de) * 2001-06-01 2002-12-05 Endress & Hauser Gmbh & Co Kg Leiterplatte mit mindestens einem elektronischen Bauteil
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
TWI256719B (en) * 2002-03-06 2006-06-11 Via Tech Inc Semiconductor device package module and manufacturing method thereof
JP2003283085A (ja) * 2002-03-26 2003-10-03 Nec Kansai Ltd 配線基板
US6790305B2 (en) * 2002-10-08 2004-09-14 International Business Machines Corporation Method and structure for small pitch z-axis electrical interconnections

Also Published As

Publication number Publication date
CN1617657A (zh) 2005-05-18
US20050103524A1 (en) 2005-05-19
JP2005150263A (ja) 2005-06-09
TW200517024A (en) 2005-05-16
EP1531658A1 (en) 2005-05-18

Similar Documents

Publication Publication Date Title
JP2009231770A (ja) 多層フレキシブルプリント配線板およびその製造方法
JP5379281B2 (ja) プリント基板の製造方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US20120066902A1 (en) Method of manufacturing printed circuit board including landless via
KR20050020699A (ko) 양면 배선 회로 기판 및 그 제조 방법
KR20050046565A (ko) 양면 배선 회로 기판
US7629692B2 (en) Via hole having fine hole land and method for forming the same
JP2003218490A (ja) プリント配線板およびその製造方法
JP2009295635A (ja) プリント配線板
TWI636720B (zh) 電路板結構及其製造方法
US20220095451A1 (en) Method for manufacturing multilayer printed circuit board
JPH11261236A (ja) 多層プリント配線板およびその製造方法
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
CN109788661B (zh) 柔性电路板及该柔性电路板的制备方法
JP2000323841A (ja) 多層回路基板とその製造方法
KR100576652B1 (ko) 양면 배선기판의 제조방법
JP2009088337A (ja) プリント配線板およびその製造方法
JPH05175636A (ja) フレキシブルプリント配線板の製造法
JP2019029559A (ja) 多層配線板及びその製造方法
JP2006253372A (ja) 多層プリント配線基板とその製造方法
JP3817291B2 (ja) プリント配線板
KR100332516B1 (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
JP4359990B2 (ja) フィルムキャリアの製造方法
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP2024060971A (ja) フレキシブルプリント配線板の製造方法およびフレキシブルプリント配線板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid