KR20050045627A - 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 - Google Patents

리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 Download PDF

Info

Publication number
KR20050045627A
KR20050045627A KR1020030079772A KR20030079772A KR20050045627A KR 20050045627 A KR20050045627 A KR 20050045627A KR 1020030079772 A KR1020030079772 A KR 1020030079772A KR 20030079772 A KR20030079772 A KR 20030079772A KR 20050045627 A KR20050045627 A KR 20050045627A
Authority
KR
South Korea
Prior art keywords
lead frame
connection terminal
internal connection
semiconductor chip
plating layer
Prior art date
Application number
KR1020030079772A
Other languages
English (en)
Other versions
KR100538485B1 (ko
Inventor
이찬석
윤철중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0079772A priority Critical patent/KR100538485B1/ko
Priority to US10/830,939 priority patent/US6984877B2/en
Publication of KR20050045627A publication Critical patent/KR20050045627A/ko
Application granted granted Critical
Publication of KR100538485B1 publication Critical patent/KR100538485B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임을 이용한 범프 칩 캐리어(BCC; Bumped Chip Carrier) 패키지 및 그 제조 방법에 관한 것으로, 솔더 도금층과 돌기부 사이의 양호한 접합력을 확보하여 솔더 접합성을 향상시키기 위해서, (a) 칩 실장 영역과, 상기 칩 실장 영역의 외측에 돌출된 복수개의 내부접속단자가 형성된 제 1 면과, 상기 제 1 면에 반대되는 면으로, 상기 내부접속단자에 대응되는 위치에 각기 요홈이 형성된 제 2 면을 갖는 리드 프레임을 제공하는 단계와; (b) 복수개의 전극 패드를 갖는 반도체 칩을 상기 칩 실장 영역에 부착하는 단계와; (c) 상기 반도체 칩의 전극 패드와 상기 내부접속단자를 본딩 와이어로 전기적으로 연결하는 단계와; (d) 상기 제 1 면 위의 반도체 칩, 본딩 와이어 및 내부접속단자를 액상의 성형수지로 봉합하여 수지 봉합부를 형성하는 단계; 및 (e) 상기 요홈을 포함한 상기 내부접속단자 아래의 부분만 만기고 상기 리드 프레임을 제거한 후 솔더 도금층으로 덮어 외부접속단자를 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법과, 그 제조 방법으로 제조된 범프 칩 캐리어 패키지를 제공한다.

Description

리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의 제조 방법{Bumped chip carrier package using lead frame and method for manufacturing the same}
본 발명은 반도체 패키지 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의 제조 방법에 관한 것이다.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 설정을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 기술이며, 이에 따라 근래에 개발된 패키지 중의 칩 스케일 패키지(Chip Scale Package; CSP)이다.
CSP는 반도체 칩 크기 수준으로 제조되는 패키지로서, 최근 몇 년 사이에 미국, 일본, 한국 등의 수십 개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. CSP의 반도체 칩을 실장하는 기판으로서 인쇄회로기판, 테이프 배선기판, 리드 프레임 등이 활용되고 있다.
CSP 중에 리드 프레임을 이용한 범프 칩 캐리어(Bumped Chip Carrier; BCC) 패키지는 예컨대, 미국등록특허 제6573121호(2003.6.3)의 후지쯔(Fujitsu)사의 BCC 패키지는 수지 봉합부의 밑면으로 반도체 칩과 본딩 와이어로 연결된 외부접속단자가 노출된 구조를 갖는다.
이와 같은 BCC 패키지는 리드 프레임을 하프 에칭(half etching)하고 그 하프 에칭된 부분에 외부 입출력 단자로 사용되는 도금층을 형성한 후 성형수지를 충전하여 수지 봉합부를 형성한 후 리드 프레임을 제거하여 제조한다. 이때 도금층이 외부접속단자로 사용된다.
따라서 BCC 패키지는 리드 프레임 제조 단계에서 외부접속단자의 높이를 적절히 조절할 수 있기 때문에, 통상적인 솔더 볼을 외부접속단자로 사용하는 반도체 패키지에 비하여 높이 조절이 용이한 장점을 갖고 있다.
하지만, 외부접속단자가 도금층 안쪽에 성형수지가 충전된 구조를 갖기 때문에, 제조된 BCC 패키지에 대한 신뢰성 테스트 예컨대, T/C(Temperature Cycle) 테스트에서 도금층과 성형수지의 열팽창 계수의 차이에 의해 도금층이 깨지는 불량이 발생될 수 있다.
그리고, 통상적인 반도체 패키지 제조 공정에서는 한번의 와이어 본딩 공정으로 반도체 칩과 외부접속단자를 연결하는 데 반하여, 두 번의 와이어 본딩 공정이 진행해야 하는 문제점을 안고 있다.
이와 같은 문제점을 해결하기 위해서, 리드 프레임을 이용한 BCC 패키지 및 그 제조 방법에 관해서 본 출원인이 특허출원(특허출원번호 제43446호(2001.07.19))한 바 있다. 기 출원한 BCC 패키지(50)는, 도 1에 도시된 바와 같이, 리드 프레임의 일부분이 외부접속단자(30)의 뼈대를 형성하고, 수지 봉합부(23) 밖으로 노출된 부분은 솔더 도금층(32)으로 덮여지기 때문에, T/C와 같은 신뢰성 테스트에서 외부접속단자(30)가 손상되는 것을 방지할 수 있다. 그리고, 반도체 칩(20)의 전극 패드(22)와 내부접속단자(14)를 한번의 와이어 본딩으로 전기적으로 연결된다.
하지만, 솔더 도금층(32)과 리드 프레임의 돌기부(19) 사이에는 면접촉만을 이루고 있기 때문에, 솔더 도금층(32)과 돌기부(19) 사이의 결합력이 떨어지고, 이로 인하여 기판 실장시 양호한 솔더 접합성을 확보할 수 없는 문제점을 안고 있다.
그리고 솔더 접합성이 떨어지기 때문에, BCC 패키지(50)와 기판 간의 열팽창계수의 차이로 인하여 외부접속단자(30)에 전단력(shear strength)이 작용될 경우, 리드 프레임의 돌기부(19)과 솔더 도금층(32) 사이에 박리에 따른 크랙이 발생될 수 있다.
따라서, 본 발명의 목적은 솔더 도금층과 돌기부 사이의 양호한 접합력을 확보하여 솔더 접합성을 향상시키는 데 있다.
상기 목적을 달성하기 위하여, (a) 칩 실장 영역과, 상기 칩 실장 영역의 외측에 돌출된 복수개의 내부접속단자가 형성된 제 1 면과, 상기 제 1 면에 반대되는 면으로, 상기 내부접속단자에 대응되는 위치에 각기 요홈이 형성된 제 2 면을 갖는 리드 프레임을 제공하는 단계와; (b) 복수개의 전극 패드를 갖는 반도체 칩을 상기 칩 실장 영역에 부착하는 단계와; (c) 상기 반도체 칩의 전극 패드와 상기 내부접속단자를 본딩 와이어로 전기적으로 연결하는 단계와; (d) 상기 제 1 면 위의 반도체 칩, 본딩 와이어 및 내부접속단자를 액상의 성형수지로 봉합하여 수지 봉합부를 형성하는 단계; 및 (e) 상기 요홈을 포함한 상기 내부접속단자 아래의 부분만 만기고 상기 리드 프레임을 제거한 후 솔더 도금층으로 덮어 외부접속단자를 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법을 제공한다.
본 발명의 제조 방법에 따른 (a) 단계는, (a1) 리드 프레임 원판을 준비하는 단계와, (a2) 제 2 면에 돌기부들로 형성될 부분만 노출되게 개방부를 갖는 제 1 감광막 패턴을 형성하는 단계와, (a3) 제 1 감광막 패턴의 개방부에 노출된 리드 프레임 원판을 소정의 깊이로 식각하여 요홈을 형성하는 단계와, (a4) 제 1 감광막 패턴을 제거하는 단계와, (a5) 제 1 면에 내부접속단자들로 형성될 부분에만 제 2 감광막 패턴을 형성하는 단계와, (a6) 제 2 감광막 패턴 외측의 리드 프레임 원판을 소정의 깊이로 습식 식각하여 내부접속단자를 형성하는 단계 및 (a7) 제 2 감광막 패턴을 제거하는 단계를 포함한다.
본 발명의 제조 방법에 따른 (a3) 단계에서 요홈은 습식 식각으로 형성하는 것이 바람직하다.
본 발명의 제조 방법에 따른 (e) 단계는, (e1) 요홈이 개방되게 제 2 면에 제 3 감광막 패턴을 형성하는 단계와, (e2) 요홈에 충전되게 제 3 감광막 패턴의 개방부에 솔더 도금층을 형성하는 단계와, (e3) 제 3 감광막 패턴을 제거하는 단계와, (e4) 상기 솔더 도금층을 마스크로 하여 솔더 도금층 외측의 리드 프레임을 제거하는 단계 및 (e5) 솔더 도금층을 리플로우하여 솔더 도금층 아래의 요홈을 포함한 리드 프레임 부분을 덮어 외부접속단자를 형성하는 단계를 포함한다.
본 발명은 또한 전술된 제조 방법으로 제조된 리드 프레임을 이용한 적층 칩 패키지를 제공한다. 즉, 복수개의 전극 패드가 형성된 반도체 칩과; 상기 반도체 칩에 근접하게 배치되며, 일부분이 상기 반도체 칩의 하부면보다는 아래에 위치하는 복수개의 리드 프레임 단자와; 상기 전극 패드와 상기 리드 프레임 단자를 전기적으로 연결하는 본딩 와이어; 및 상기 반도체 칩, 본딩 와이어 및 리드 프레임 단자를 액상의 성형수지로 봉합하여 형성하되, 상기 반도체 칩의 하부면이 외부로 노출되게 형성한 수지 봉합부;를 포함하며,
상기 리드 프레임 단자는, 상기 수지 봉합부의 내부에 위치하며, 상기 전극 패드와 상기 본딩 와이어로 전기적으로 연결되는 내부접속단자와; 상기 내부접속단자와 일체로 형성되어 상기 반도체 칩의 하부면에 대응되는 상기 수지 봉합부의 하부면 아래로 돌출되고 바닥면에 소정의 깊이로 요홈이 형성되며, 상기 요홈을 포함한 외측면이 솔더로 덮여진 외부접속단자;로 구성되는 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2 내지 도 16은 본 발명의 실시예에 따른 리드 프레임을 이용한 BCC 패키지의 제조 단계를 보여주는 도면들이다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다. 그리고 (A) 내지 (E)는 BCC 패키지의 제조 단계를 나타내고, (A1)~(A2)는 (A) 단계 내에서 진행되는 단계를 표시한다.
(A) 본 실시예의 제조 단계는, 도 2 내지 도 8에 도시된 바와 같이, 리드 프레임 원판(61)을 제공하여 요홈(90)과 내부접속단자(64)를 갖는 리드 프레임(60)을 제조하는 단계로부터 출발한다.
(A1) 먼저 리드 프레임 원판(61)을 준비한다. 리드 프레임 원판(61)은, 도 2 및 도 3에 도시된 바와 같이, 소정의 두께를 갖는 철(Fe)게 또는 구리(Cu)계 합금으로 본 실시예에서는 하나의 BCC 패키지 제조에 필요한 리드 프레임 원판(61) 부분만을 도시하였지만 다수개의 BCC 패키지를 동시에 제조할 수 있는 스트립(strip) 형태로 제조할 수도 있다. 리드 프레임 원판(61)은 반도체 칩이 실장되는 제 1 면(61a)과, 제 1 면(61a)에 반대되는 제 2 면(61b)을 갖는다.
(A2) 리드 프레임 원판(61)이 준비되면, 도 2 내지 도 5에 도시된 바와 같이, 제 2 면(61b)에 요홈을 형성하는 단계가 진행된다.
먼저 도 2 및 도 3에 도시된 바와 같이, 제 2 면(61b)에 제 1 감광막 패턴(66)을 형성하는 단계가 진행된다. 즉, 제 2 면(61b)에 감광막(photoresist)을 입히고 원하는 패턴 예컨대, 외부접속단자의 돌기부가 형성될 부분이 노출되게 개방부(68)를 갖는 제 1 감광막 패턴(66)을 형성한다.
다음으로 도 4에 도시된 바와 같이, 제 1 감광막 패턴(66)을 마스크로 개방부(68)에 노출된 리드 프레임 원판(61)을 소정의 깊이로 식각하여 반구형태의 요홈(90; dimple)을 형성한다. 이때, 반구형의 요홈(90)은 습식 식각 방법으로 형성하는 것이 바람직하며, 건식 식각 방법으로 형성할 수도 있다.
한편 본 발명의 실시예에서는 요홈(90)을 반구형으로 형성하였지만, 육면체와 같은 다면체 기둥, 십자가형 또는 요철형으로 형성할 수도 있다. 아울러 요홈(90)은 입구보다 안쪽이 넓게 형성된 부분을 갖도록 형성할 수도 있다.
마지막으로 도 5에 도시된 바와 같이, 제 1 감광막 패턴(도 4의 66)을 제거함으로써 제 2 면(61b)에 요홈(90)을 형성하는 공정은 끝난다.
(A3) 도 6 내지 도 8에 도시된 바와 같이, 제 1 면(61a)에 내부접속단자를 형성하기 위한 공정들이 진행된다.
먼저 도 6에 도시된 바와 같이, 리드 프레임 원판(61)을 뒤집어 제 1 면(61a)이 위로 향하게 한 다음 제 1 면(61a)에 제 2 감광막 패턴(63)을 형성하는 단계가 진행된다. 즉, 제 1 면(61a)에 감광막을 입히고 원하는 패턴 예컨대, 내부접속단자로 형성될 부분 위에 제 2 감광막 패턴(63)을 형성한다. 제 2 감광막 패턴(63)이 형성된 부분은 제 2 면(61b)에 형성된 요홈(90)에 대응되는 위치이다.
다음으로 도 7에 도시된 바와 같이, 제 2 감광막 패턴(63)을 마스크로 리드 프레임 원판(61)을 소정의 깊이로 습식 식각하여 내부접속단자(64)를 형성한다.
그리고 도 8에 도시된 바와 같이, 제 2 감광막 패턴(63)을 제거함으로써 복수개의 내부접속단자(64)와 요홈(90)을 갖는 리드 프레임(60)을 얻을 수 있다. 양호한 와이어 본딩성을 확보하기 위해서 내부접속단자(64)의 상단면에 은(Ag) 코팅막을 형성하는 바람직하다. 그리고, 내부접속단자(64) 사이의 영역은 반도체 칩이 부착될 칩 실장 영역(62)이다. 이때, 습식 식각으로 내부접속단자(64)를 형성했기 때문에, 내부접속단자(64)의 중간 부분이 잘록하게 형성된다.
한편 본 발명의 실시예에 개시된 바와 같이 요홈(90)을 형성한 다음 내부접속단자(64)를 형성하는 순으로 리드 프레임(60)을 제조하는 것이 바람직하지만, 내부접속단자(64)를 형성하는 공정을 먼저 진행하여 리드 프레임(60)을 제조할 수도 있다.
(B) 도 9에 도시된 바와 같이, 반도체 칩(70)을 부착하는 단계가 진행된다. 리드 프레임의 칩 실장 영역(62)에 접착제(74)를 개재하여 반도체 칩(70)을 부착한다. 접착제(74)로는 은-에폭시(Ag-epoxy) 접착제, 솔더(solder), 양면 접착 테이프 등이 사용될 수 있다.
(C) 도 10에 도시된 바와 같이, 와이어 본딩 단계가 진행된다. 반도체 칩의 전극 패드(72)와 내부접속단자(64)를 본딩 와이어(71)로 전기적으로 연결하는 단계가 진행되며, 통상적인 와이어 본딩 공정 예컨대, 전극 패드(72)에 볼 본딩(ball bonding)을 실시한 다음 계속하여 내부접속단자(64)의 상단면에 스티치 본딩(stitch bonding)하는 단계로 진행된다. 경우에 따라서 리버스 본딩(reverse bonding)이나 스티치-스티치 본딩으로 와이어 본딩할 수도 있다.
(D) 도 11에 도시된 바와 같이, 수지 봉합부(73)를 형성하는 단계가 진행된다. 리드 프레임(60)의 반도체 칩(70), 본딩 와이어(71) 및 내부접속단자(64)를 액상의 성형수지로 봉합하여 수지 봉합부(73)를 형성한다. 수지 봉합부(73)를 형성하는 방법으로 트랜스퍼 몰딩(transfer molding) 방법, 포팅(potting) 방법 등이 사용될 수 있다. 이때, 내부접속단자(64)의 중간 부분이 잘록하기 때문에, 성형수지와 양호한 결합력을 나타낸다.
(E) 마지막으로 도 12 내지 도 16에 도시된 바와 같이, 리드 프레임(60)의 일부분을 제거하여 리드 프레임 단자의 외부접속단자를 형성하는 공정이 진행된다. 리드 프레임 단자는 내부접속단자와, 내부접속단자와 일체로 형성되며 수지 봉합부 밖으로 노출된 외부접속단자로 구성된다.
먼저 도 12에 도시된 바와 같이, 제 2 면(61b)에 제 3 감광막 패턴(65)을 형성하는 단계가 진행된다. 즉, 내부접속단자(64)의 아랫부분이 개방되게 제 2 면(61b)에 약 10㎛ 두께로 제 3 감광막 패턴(65)을 형성한다. 제 3 감광막 패턴의 개방부(67)는 적어도 요홈(90)을 포함할 수 있는 내경을 갖도록 형성하는 것이 바람직하다.
다음으로 도 13에 도시된 바와 같이, 솔더 도금층(82)을 형성하는 단계가 진행된다. 전기도금으로 제 3 감광막 패턴의 개방부(67)를 솔더로 채워 솔더 도금층(82)을 형성한다. 이때, 솔더 도금층(82)의 일부가 요홈(90)에 충전된다. 솔더 도금층(82)은 이후에 진행되는 리드 프레임(60)의 식각하는 단계에서 식각 마스크로서 사용되며, 리드 프레임(60)에 대한 식각 공정이 형성되는 돌기부를 덮어 외부접속단자를 형성하는 구성요소로 사용된다. 솔더 도금층(82)을 형성할 때 도금 전극으로 리드 프레임(60)이 이용된다.
다음으로 도 14에 도시된 바와 같이, 솔더 도금층(82) 외측의 제 3 감광막 패턴을 제거하는 공정을 진행한 다음, 도 15에 도시된 바와 같이, 솔더 도금층(82)을 식각 마스크로 하여 솔더 도금층(82) 외측의 리드 프레임을 선택적으로 습식 식각하여 돌기부(69)를 형성하는 단계가 진행된다. 이때, 솔더 도금층(82) 아래에 남는 돌기부(69)는 사다리꼴 형상을 하고 있다. 반도체 칩(70)의 바닥면이 수지 봉합부(73) 밖으로 노출되기 때문에, 반도체 칩(70)이 동작하면서 발생되는 열을 효과적으로 외부로 방출시킬 수 있다.
마지막 단계로서, 도 16에 도시된 바와 같이, 외부접속단자(80)를 형성하는 단계가 진행된다. 즉, 돌기부(69) 위의 솔더 도금층(82)을 리플로우하여 돌기부(69)를 덮어 반구형의 외부접속단자(80)를 형성한다. 외부접속단자(80)의 외측면이 솔더 도금층(82)으로 덮여지고, 돌기부(69)에 형성된 요홈(90)에 솔더가 충전되기 때문에, 돌기부(69)와 솔더 도금층(82)의 양호한 접합성을 확보할 수 있다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 독자의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
따라서, 본 발명의 구조를 따르면 돌기부의 바닥면에 형성된 요홈에 솔더가 충전되기 때문에, 외부접속단자를 형성하는 돌기부와 솔더 도금층 사이의 양호한 접합성을 확보할 수 있다.
그리고 돌기부의 바닥면에 요홈을 형성함으로써, 돌기부와 솔더 도금층 사이의 접합 경계면이 증가하고, 그에 따른 크랙이 발생될 수 있는 경로를 길게 형성함으로써, 리드 프레임의 돌기부과 솔더 도금층 사이에 박리에 따른 크랙의 발생을 줄일 수 있다.
도 1은 종래기술에 따른 리드 프레임을 이용한 범프 칩 캐리어 패키지를 보여주는 단면도이다.
도 2 내지 도 16은 본 발명의 실시예에 따른 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 단계를 보여주는 도면들로서,
도 2는 리드 프레임 원판의 제 2 면에 제 1 감광막 패턴을 형성하는 단계를 보여주는 평면도이고,
도 3은 도 2의 3-3선 단면도이고,
도 4는 제 1 감광막 패턴을 마스크로 식각하여 요홈을 형성하는 단계를 보여주는 단면도이고,
도 5는 제 1 감광막 패턴을 제거하는 단계를 보여주는 단면도이고,
도 6은 리드 프레임 원판의 제 1 면에 제 2 감광막 패턴을 형성하는 단계를 보여주는 단면도이고,
도 7은 제 2 감광막 패턴을 마스크로 습식 식각하여 내부접속단자를 형성하는 단계를 보여주는 단면도이고,
도 8은 감광막 패턴이 제거된 리드 프레임을 보여주는 단면도이고,
도 9는 반도체 칩을 부착하는 단계를 보여주는 단면도이고,
도 10은 와이어 본딩 단계를 보여주는 단면도이고,
도 11은 수지 봉합부를 형성하는 단계를 보여주는 단면도이고,
도 12는 제 3 감광막 패턴을 형성하는 단계를 보여주는 단면도이고,
도 13은 솔더 도금층을 형성하는 단계를 보여주는 단면도이고,
도 14는 솔더 도금층 외측의 리드 프레임을 제거하는 단계를 보여주는 단면도이고,
도 15는 제 3 감광막 패턴을 제거하는 단계를 보여주는 단면도이고,
도 16은 솔더 도금층을 리플로우하여 외부접속단자를 형성하는 단계를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
12, 62 : 칩 실장 영역 14, 64 : 내부접속단자
19, 69 : 돌기부 20, 70 : 반도체 칩
21, 71 : 본딩 와이어 22, 72 : 전극 패드
23, 73 : 수지 봉합부 24, 74 : 접착제
30, 80 : 외부접속단자 50, 110 : BCC 패키지
63, 65, 66 : 감광막 패턴 67, 68 : 개방부
60 : 리드 프레임 61 : 리드 프레임 원판
61a: 제 1 면 61b : 제 2 면
90 : 요홈

Claims (8)

  1. (a) 칩 실장 영역과, 상기 칩 실장 영역의 외측에 돌출된 복수개의 내부접속단자가 형성된 제 1 면과, 상기 제 1 면에 반대되는 면으로, 상기 내부접속단자에 대응되는 위치에 각기 요홈이 형성된 제 2 면을 갖는 리드 프레임을 제공하는 단계와;
    (b) 복수개의 전극 패드를 갖는 반도체 칩을 상기 칩 실장 영역에 부착하는 단계와;
    (c) 상기 반도체 칩의 전극 패드와 상기 내부접속단자를 본딩 와이어로 전기적으로 연결하는 단계와;
    (d) 상기 제 1 면 위의 반도체 칩, 본딩 와이어 및 내부접속단자를 액상의 성형수지로 봉합하여 수지 봉합부를 형성하는 단계; 및
    (e) 상기 요홈을 포함한 상기 내부접속단자 아래의 부분만 만기고 상기 리드 프레임을 제거한 후 솔더 도금층으로 덮어 외부접속단자를 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법.
  2. 제 1항에 있어서, 상기 (a) 단계는,
    (a1) 리드 프레임 원판을 준비하는 단계와;
    (a2) 상기 제 2 면에 돌기부들로 형성될 부분만 노출되게 개방부를 갖는 제 1 감광막 패턴을 형성하는 단계와;
    (a3) 상기 제 1 감광막 패턴의 개방부에 노출된 상기 리드 프레임 원판을 소정의 깊이로 식각하여 요홈을 형성하는 단계와;
    (a4) 상기 제 1 감광막 패턴을 제거하는 단계와;
    (a5) 상기 제 1 면에 내부접속단자들로 형성될 부분에만 제 2 감광막 패턴을 형성하는 단계와;
    (a6) 상기 제 2 감광막 패턴 외측의 상기 리드 프레임 원판을 소정의 깊이로 습식 식각하여 내부접속단자를 형성하는 단계; 및
    (a7) 상기 제 2 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법.
  3. 제 2항에 있어서, 상기 (a3) 단계는 상기 요홈을 습식 식각으로 형성하는 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법.
  4. 제 1항에 있어서, 상기 (e) 단계는,
    (e1) 상기 요홈이 개방되게 상기 제 2 면에 제 3 감광막 패턴을 형성하는 단계와;
    (e2) 상기 요홈에 충전되게 상기 제 3 감광막 패턴의 개방부에 솔더 도금층을 형성하는 단계와;
    (e3) 상기 제 3 감광막 패턴을 제거하는 단계와;
    (e4) 상기 솔더 도금층을 마스크로 하여 상기 솔더 도금층 외측의 상기 리드 프레임을 제거하는 단계; 및
    (e5) 상기 솔더 도금층을 리플로우하여 상기 솔더 도금층 아래의 요홈을 포함한 리드 프레임 부분을 덮어 외부접속단자를 형성하는 단계;를 포함하는 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법.
  5. 복수개의 전극 패드가 형성된 반도체 칩과;
    상기 반도체 칩에 근접하게 배치되며, 일부분이 상기 반도체 칩의 하부면보다는 아래에 위치하는 복수개의 리드 프레임 단자와;
    상기 전극 패드와 상기 리드 프레임 단자를 전기적으로 연결하는 본딩 와이어; 및
    상기 반도체 칩, 본딩 와이어 및 리드 프레임 단자를 액상의 성형수지로 봉합하여 형성하되, 상기 반도체 칩의 하부면이 외부로 노출되게 형성한 수지 봉합부;를 포함하며,
    상기 리드 프레임 단자는,
    상기 수지 봉합부의 내부에 위치하며, 상기 전극 패드와 상기 본딩 와이어로 전기적으로 연결되는 내부접속단자와;
    상기 내부접속단자와 일체로 형성되어 상기 반도체 칩의 하부면에 대응되는 상기 수지 봉합부의 하부면 아래로 돌출되고 바닥면에 소정의 깊이로 요홈이 형성되며, 상기 요홈을 포함한 외측면이 솔더로 덮여진 외부접속단자;로 구성되는 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지.
  6. 제 5항에 있어서, 상기 내부접속단자의 중간 부분이 잘록하게 형성된 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지.
  7. 제 6항에 있어서, 상기 요홈은 반구형, 다면체형, 십자가형 그리고 요철형의 그룹에서 선택된 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지.
  8. 제 7항에 있어서, 상기 요홈은 입구보다 안쪽이 넓게 형성된 부분을 갖는 것을 특징으로 하는 리드 프레임을 이용한 범프 칩 캐리어 패키지.
KR10-2003-0079772A 2003-11-12 2003-11-12 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법 KR100538485B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0079772A KR100538485B1 (ko) 2003-11-12 2003-11-12 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
US10/830,939 US6984877B2 (en) 2003-11-12 2004-04-22 Bumped chip carrier package using lead frame and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0079772A KR100538485B1 (ko) 2003-11-12 2003-11-12 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050045627A true KR20050045627A (ko) 2005-05-17
KR100538485B1 KR100538485B1 (ko) 2005-12-23

Family

ID=34545861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0079772A KR100538485B1 (ko) 2003-11-12 2003-11-12 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US6984877B2 (ko)
KR (1) KR100538485B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866402B1 (ko) * 2007-02-12 2008-11-03 (주) 엔지온 반도체 장치 및 반도체 장치 제조 방법
KR20150080821A (ko) * 2014-01-02 2015-07-10 삼성전자주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108609A1 (en) * 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
JP5334239B2 (ja) * 2008-06-24 2013-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9076737B2 (en) * 2009-06-19 2015-07-07 Stats Chippac Ltd. Integrated circuit packaging system with bumps and method of manufacture thereof
US8304277B2 (en) 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
US8476772B2 (en) 2010-09-09 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die
US8735224B2 (en) 2011-02-14 2014-05-27 Stats Chippac Ltd. Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof
US8658470B2 (en) 2011-02-14 2014-02-25 Stats Chippac Ltd. Integrated circuit packaging system with formed interconnects and method of manufacture thereof
US20120205811A1 (en) * 2011-02-14 2012-08-16 Byung Tai Do Integrated circuit packaging system with terminal locks and method of manufacture thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376921B1 (en) * 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
KR20010001160A (ko) 1999-06-02 2001-01-05 윤종용 반도체 패키지 및 그 제조방법
KR20020031881A (ko) 2000-10-24 2002-05-03 최종언 반도체 패키지 및 그 제조방법
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866402B1 (ko) * 2007-02-12 2008-11-03 (주) 엔지온 반도체 장치 및 반도체 장치 제조 방법
KR20150080821A (ko) * 2014-01-02 2015-07-10 삼성전자주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US20050098861A1 (en) 2005-05-12
US6984877B2 (en) 2006-01-10
KR100538485B1 (ko) 2005-12-23

Similar Documents

Publication Publication Date Title
KR100445072B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
US5653891A (en) Method of producing a semiconductor device with a heat sink
US6124546A (en) Integrated circuit chip package and method of making the same
US8230588B2 (en) Method of making an electronic device and electronic device substrate
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US6731010B2 (en) Resin sealed stacked semiconductor packages with flat surfaces
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
JP3679199B2 (ja) 半導体パッケージ装置
JPH06342794A (ja) 樹脂封止型半導体パッケージおよびその製造方法
US20050054187A1 (en) Method for forming ball pads of BGA substrate
KR100538485B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
KR100292033B1 (ko) 반도체칩패키지및그제조방법
JP2000114426A (ja) 片面樹脂封止型半導体装置
KR100575858B1 (ko) 칩 스캐일 패키지 및 그의 제조방법
JP3889311B2 (ja) プリント配線板
KR100533761B1 (ko) 반도체패키지
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
KR100752648B1 (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
JP3932771B2 (ja) 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
JP3603423B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee