KR20050043987A - 실리콘 박막 트랜지스터, 제조방법, 및 디스플레이 스크린 - Google Patents

실리콘 박막 트랜지스터, 제조방법, 및 디스플레이 스크린 Download PDF

Info

Publication number
KR20050043987A
KR20050043987A KR1020057005000A KR20057005000A KR20050043987A KR 20050043987 A KR20050043987 A KR 20050043987A KR 1020057005000 A KR1020057005000 A KR 1020057005000A KR 20057005000 A KR20057005000 A KR 20057005000A KR 20050043987 A KR20050043987 A KR 20050043987A
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
barrier layer
film transistor
range
Prior art date
Application number
KR1020057005000A
Other languages
English (en)
Inventor
브라힘 다마니
길라우메 구즈만
소니아 메취켄
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20050043987A publication Critical patent/KR20050043987A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판; 상기 기판에 직접적으로 증착된 다공성 실리카(SiO2)의 베리어층; 및 상기 베리어층에 직접적으로 증착된 다결정 실리콘 박층을 포함하는 것을 특징으로 하는 실리콘 박막 트랜지스터에 관한 것이다. 본 발명은 또한 상기 트랜지스터의 제조방법, 상기 트랜지스터를 포함하는 디스플레이 스크린, 및 상기 디스플레이 스크린을 제조하는 방법에 관한 것이다.

Description

실리콘 박막 트랜지스터, 제조방법, 및 디스플레이 스크린 {A silicon thin film transistor, a method of manufacture ＆ a display screen}
본 발명은 2002년 9월 24일에 출원된 프랑스 특허출원 제02-11793호를 우선권으로 하며, 그 내용은 본 발명의 참조문헌으로 포함한다.
본 발명은 실리콘 박막 트랜지스터, 그의 제조방법, 및 이를 포함하는 디스플레이 스크린에 관한 것이다.
실리콘 박막 트랜지스터는 능동형 액정(active matrix liquid crystal) 디스플레이 스크린 및 유기발광층(organic light-emitting layer)을 갖는 능동형 디스플레이 스크린과 같은 평면 디스플레이 스크린 분야를 포함하여, 다양한 분야에서 사용되고 있다. 상기 스크린에서, 각각의 픽셀 또는 광점은 실리콘 박막 트랜지스터에 의해 조절되므로 "능동형(active matrix)" 이라 명한다. 현재, 평면 능동형 액정 디스플레이 스크린은 수소화시킨 무정형 실리콘을 사용하여 대부분 생산되며, 또한 픽셀을 활성화시키고 비활성화시키는 디바이스에 a-Si:H 로 표기된다. 그러나, 수소화시킨 무정형 실리콘은 캐리어 이동성(carrier mobility)을 나타내고, 이런 원인때문에 그것은 스크린의 활성화, 비활성화, 및 접근 회로를 제조하는데 실용적인 방법으로 이용될 수가 없다.
그러므로, 무정형 실리콘에 기반을 둔 박막 트랜지스터 활성화 디바이스의 캐리어 이동성에 비해 2배 크기를 넘는 캐리어 이동성을 지닌 다결정 실리콘에 기반을 둔 박막 트랜지스터의 사용이 당업자들에 의해 제안되고 있다. 게다가, 다결정 실리콘에 기반을 둔 박막 트랜지스터는 주변장치제어 회로를 스크린으로 통합할 수 있게 해줄 뿐 아니라 더 나은 해상도를 달성할 수 있게 해준다.
현재, 다결정 실리콘에 기반을 둔 박막 트랜지스터들은 기판에 무정형 실리콘층을 증착시킨 후, 이를 엑시머 레이저로 조사하여 상기 박층으로 구성되는 실리콘을 결정화하므로써 생산된다. 그러나, 상기 방법은 몇 가지 단점을 안고 있다. 첫째, 레이저 광의 에너지가 양적인 측면에서 제한적이며 매우 비싸다. 예를 들어, 현재, 산업용 레이저는 300 ㎐에서 1 joule 미만의 에너지로 제한되어 있다. 이러한 단점은 대면적의 기판에 있어서 특히 중요하다. 대면적을 결정화하는데 요구되는 것과 같은 정도의 레이저 플루언스(즉, 단위 면적당 레이저 에너지)를 달성하기 위해서, 레이저는 반드시 훨씬 많은 양의 에너지를 전달할 수 있어야만 한다. 둘째, 더 나은 통합을 달성하기 위해 실리콘 입자의 크기가 증가될 필요가 있다. 안타깝게도, 실리콘 입자의 크기를 증가시키기 위해서는 실리콘의 고화 속도가 느려져야 하며, 그렇게 하기 위해서는 열에너지가 용융 실리콘막으로부터 냉각기판으로 흐르는 것이 방지되어야만 한다.
그러한 문제들을 해결하기 위하여, 몇 가지 대안들이 제안되었으나, 안타깝게도, 만족스럽다고 판명되지 못했다. 기판을 가열하자는 제안은 기판이 대체로 유리로 만들어진다는 사실로 인해 제한되고 이런 가열은 단지 약 400℃로 제한이 된다. 선택적으로, 몇몇은 기판의 양면을 엑시머 레이저의 광빔(light beams)에 의해 방사되도록 하는(being radiated), 이중 펄스와 이중 광빔을 전달하는 레이저를 사용하자고 제안하였다. 다른 하나의 의견은 기판과 실리콘 박막 사이에 놓여지게 될 베리어층으로서, 그것의 이론적인 밀도에 가까운 밀도를 갖는 결정형 실리카의 베리어층을 사용하는 것이었다. 그런 조밀한 결정형 실리카층의 열적 베리어 효과는 충분하지 않았다. 따라서, 충족되지 못한 요구조건이 여전히 존재하는 바, 이를 본 발명이 충족시킬 수 있는 것이다.
발명의 요약
이러한 대안들의 단점들을 극복하기 위해, 본 발명은
- 기판
- 상기 기판에 직접 증착된 다공성 실리카 베리어층; 및
- 상기 베리어층에 직접 증착되어 다결정을 이룬 실리콘 박막을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터를 제공한다. 상기 실리콘 박막 트랜지스터는 상기 박막을 이루고 있는 용융 실리콘으로부터 실리콘 박막 트랜지스터 기판으로의 열에너지의 흐름을 제거하는 한편, 증가된 균일한 크기의 입자들을 갖는다. 본 발명에 따르면, 이러한 목적에서 다공성이며 기판의 열 전도성보다 낮은 열 전도성을 갖는 물질로 만들어진 베리어층을 기판과 실리콘 박막 사이에 위치시킨다. 상기 실리콘 박막은 약 50 ㎚ 내지 약 80 ㎚ 범위인 두께를 가진다. 상기 박막의 다결정 실리콘 입자의 크기는 약 1 ㎛ 이며, 기판은 유리로 만들어진다. 상기 베리어층은 약 150 ㎚ 내지 약 1,000 ㎚ 범위, 바람직하게는 약 400 ㎚ 내지 약 600 ㎚ 범위의 두께를 갖는다. 상기 베리어층은 20% 내지 90% 범위, 바람직하게는 약 30% 내지 약 60% 범위에 있는 다공성 비율을 갖는다.
본 발명은 또한 상술한 실리콘 박막 트랜지스터의 제조방법을 제공한다. 상기 방법은 다음과 같은 단계를 포함한다.
a) 기판에 다공성 실리카 베리어층을 직접 증착시키는 단계;
b) 상기 베리어층에 다공성 실리콘 박막을 직접 증착시키는 단계;
c) 상기 실리콘 박막에 레이저를 조사하여 다결정 실리콘 박막을 얻는 단계.
선택적으로, 상기 제조방법은 단계 b)와 단계 c) 사이에, 무정형 실리콘 박막의 실리콘을 탈수소화시키는 단계를 더욱 포함한다.
바람직하게는 졸-겔 공법이 상기 무정형 실리콘의 베리어층을 증착시키는 데 사용되며, 플라즈마 화학기상증착법(chemical vapor deposition; CVD)은 단계 b)에서 상기 무정형 실리콘의 박막을 증착시키는데 사용된다. 단계 c)에서, 248 ㎚ 또는 308 ㎚, 바람직하게는 308 ㎚ 에서 작동되는 엑시머 레이저가 상기 실리콘 박막을 조사하기 위해 사용된다. 상기 실리콘 박막의 두께는 약 20 ㎚ 내지 약 80 ㎚ 범위에 있다.
본 발명은 또한 본 발명에 따른, 또는 본 발명의 방법에 따라 만들어진 적어도 하나의 실리콘 박막 트랜지스터를 포함하는 디스플레이 스크린에 관한 것이다. 본 발명은 또한 본 발명의 실리콘 박막 트랜지스터의 제조방법을 포함하는 것을 특징으로 하는 디스플레이 스크린의 제조방법을 제공한다.
본 발명의 부가적인 특성과 장점은 다음의 상세한 설명에서 부각될 것이다. 전술한 요약과 후술될 상세한 설명과 실시예들은 본 발명을 단지 예시적으로 나타내기 위한 것으로서, 청구되는 본 발명의 이해를 위해 개관을 제공하고자 한 것이다.
첨부한 도면들을 참고로 한 다음의 상세한 설명을 읽음으로서 본 발명은 더 잘 이해될 것이고 다른 특성과 장점들이 더 명확하게 보여질 것이다.
도 1은 조사되는 동안의 실리콘 박막 트랜지스터의 구조를 보여준다.
도 2는 조사 후에 얻어진 다결정 실리콘 박막 트랜지스터를 보여준다.
본 발명에 따른 실리콘 박막 트랜지스터의 제조방법에서, 첫번째 단계는 도면에 도시된 것과 같이 다공성이며 기판(1)의 열 전도성보다 낮은 열 전도성을 갖는 물질의 베리어층(2)을 기판(1)에 증착시키는 단계를 포함한다. 바람직하게는 상기 기판은 유리 기판이며; 좀 더 바람직하게는 코닝 1737 유리와 같은, 규산알루미늄, 붕규산염, 또는 알루미늄-붕규산염으로 된 기판이다.
상기 베리어층(2)을 형성하는데 특히 적합한 물질은 약 20% 내지 약 90% 범위에 있는 다공성 비율을 갖는 실리카(SiO2)이다. 만약 상기 다공성 비율이 20% 보다 작으면, 층(2)의 열적 베리어 효과가 불량하고, 따라서 층(2)은 더 두꺼워질 필요가 있다. 만약 다공성 비율이 90% 보다 크면, 열적 베리어 효과가 90% 보다 큰 다공성 비율에 이상적이라고 할지라도, 층(2)은 깨지기 쉬워지고 취급이 어려워진다. 상기 베리어층(2)은 바람직하게는 약 30% 내지 약 60% 범위인 다공성 비율을 갖는다. 그러한 범위에서 베리어층(2)은 열적 베리어 효과, 견고성, 및 두께 사이에 최선의 조화를 나타낸다.
상기 베리어층(2)의 다공성 비율은 하기 수학식 1을 사용하여 계산된다:
여기서, n 은 다공성 물질의 굴절률이며 nd 는 조밀한 물질의 굴절률이다. 물질들의 굴절률은 "Towards better control of sol-gel film processing for optical device applications" 라는 제목으로 F. Horowitz에 의해 the Journal of Non-linear Optical Physics and Materials, Vol. 6, No.1 (1997)에 게제된 논문의 7쪽에서 13쪽에 걸쳐 묘사된 분자 탐침 타원편광법(molecular probe ellipsometry)에 의해 측정된다.
상기 다공성 실리카의 베리어층(2)은 졸-겔 방법에 의해 증착되는 것이 좋고, 바람직하게는 무정형 실리카로 구성된다. 바람직하게, 베리어층(2)은 약 400 ㎚ 내지 약 600 ㎚ 범위인 두께를 갖는다. 상기 베리어층(2)의 두께가 약 150 ㎚ 내지 약 1,000 ㎚ 범위에 있을 때, 놀랍게도 상기 베리어층이 오히려 열전이에 대해 완충제로 작용한다는 것을 알았다. 상기 베리어층의 이러한 특징은, 특히 평면 스크린을 제조하는데 있어서 특히 유리하다.
또한 놀랍게도, 상기 베리어층(2)은 그것이 다공성이라는 사실에도 불구하고, 열적 베리어로 작용할 뿐만 아니라 화학적 베리어로 작용한다. 상기 베리어층(2)은 기판 또는 상기 베리어층의 위 또는 아래에 존재하는 성분들이 전기장의 영향 또는 열의 영향하에서 기타 다른 층들로 이동하는 것을 방지한다.
본 발명의 박막 트랜지스터를 제조하는 두번째 단계는 상기 베리어층(2)에 직접 무정형 실리콘층(도 1에 참조부호 4로 표시됨.)을 증착시키는 단계를 포함한다. 상기 무정형 실리콘 박막(4)은 약 20 ㎚ 내지 약 80 ㎚ 범위에 있는 두께를 갖는 것이 좋다. 바람직하게는, 그 두께는 50 ㎚ 내지 80 ㎚ 범위에 있다.
다결정 실리콘 박막 트랜지스터를 제조하는데 있어서 본 발명의 선택적인 세번째 단계는 이로부터 얻어진 적층 구조물을 탈수소화시키는 단계, 특히 상기 무정형 실리콘을 탈수소화시키는 단계를 포함한다. 이 단계는 질소하에서 1시간동안 상기 구조를 450℃까지 가열하여 수행하는 것이 좋다.
다결정 실리콘 박막 트랜지스터를 제조하는 데 있어서 본 발명의 네번째 단계는 도 1에서 참고할 수 있는 바, 상기 실리콘을 결정화하기 위하여 레이저 광(도 1에서 참조부호 5로 표시됨.)을 사용하여 무정형 실리콘 박막(도 1에서 참조부호 4로 표시됨.)을 조사하는 것에 관한 것이다.
본 발명의 트랜지스터가 기판(1), 상기 기판에 증착된 베리어층(2), 및 상기 베리어층(2)에 직접적으로 증착된 다결정 실리콘 박막(3)을 포함하는 층들의 적층에 의해 구성되었음에도 불구하고, 상기 다결정 실리콘층(3)은 이미 다결정인 실리콘층의 형태로 베리어층(2)에 직접 증착되는 것이 아니라, 무정형 실리콘의 형태로상기 베리어층(2)에 직접 증착되어 연속적으로 다결정을 이루게 되는 것이다.
상기 결정화는 엑시머 레이저를 사용하여 수행되는 바, 이는 무정형층의 실리콘을 단지 표면에서만 용융되게 하므로써, 베리어층(2)의 두께를 감소시킬 수 있는 이점을 나태낸다.
사용되는 가스[F2(157 ㎚); ArF(193 ㎚); KrF(248 ㎚); XeCl(308 ㎚); 및 XeF(351 ㎚)]에 따라 5가지의 다른 파장에서 작동하는 몇몇 유형의 엑시머 레이저가 있다. 본 발명에 따르면, KrF 파장(248㎚) 및 XeCl 파장(308 ㎚)을 사용하는 것이 상기 실리콘 흡광계수에 가장 근접하게 상응하는 파장이므로 바람직하다.
308㎚ 레이저로 실리콘을 결정화시키는 두 가지 접근: 단일샷 접근, 및 다중-샷 접근으로도 언급되는, 표면을 스캐닝하는 접근이 공존한다.
단일샷 접근은 단일샷으로 5 평방 센티미터(5 ㎝ × 5 ㎝)를 공정화 할 수 있는 매우 높은 파워의 레이저를 사용하므로써 가능하게 된다. 이러한 레이저는 특히 SOPRA사에서 시판되고 있다. 대체로, 이런 레이저의 펄스 기간은 200 ㎱ 이다. 이러한 유형의 레이저로, 상기 실리콘을 결정화하는데 요구되는 플루언스는 매우 높다.
다중-샷 접근 또는 표면 스캐닝 접근은 대략 20 ㎱ 내지 30 ㎱ 범위에 있는 펄스 기간으로 XeCl 레이저들을 사용하는 것이 가능하다. 그러한 레이저들은 SOPRA에서 시판되고 있는 레이저보다 덜 파워풀하다. 표면 스캐닝은 30 ㎝ 내지 40 ㎝의 길이 및 1 ㎜ 보다 적은 너비를 갖는 광스트립이 공정화 될 플레이트를 스캔할 수 있는 특별한 광학 단위를 사용하여 수행된다.
그러므로, 본 발명에서, 상기 무정형 실리콘의 박막을 결정화하기 위해서 248 ㎚ 또는 308 ㎚ 에서 작동되는 엑시머 레이저를 사용하는 것이 바람직하다. 그럼에도 불구하고, 좀 더 바람직하게는, 308 ㎚ 에서 작동하는 레이저가 사용된다.
바람직하게는, 하나는 다중-샷 조사방법을 사용한다.
상기 베리어층(2)의 존재에 기인하여 상기 다중-샷 조사를 수행하는 것이 가능하다. 게다가, 상기 베리어층(2)은 무정형 실리콘층(4)에 있는 모든 열이 보존되도록 하고, 따라서 레이저로부터 요구되는 플루언스(단위 면적당 필요한 광에너지)를 감소시키며, 결과적으로 이러한 다결정 실리콘 박막 트랜지스터의 제조비용을 줄여준다.
그럼에도 불구하고, 가시영역에서 작동하는 레이저들은 또한, 베리어층(2)의 두께가 증가되는 그러한 조건하에서조차, 상기 실리콘 박막을 조사하는데 사용될 수 있다.
엑시머 레이저는 높은 유지 비용, 빔 안정성의 문제들, 및 광학 시스템의 수명과 같은 여러가지 결점들로 문제가 된다.
가시적인 범위, 및 주로 ND:YAG 레이저와 같은 그린 파장에서 작동하는 레이저가 또한 사용될 수 있다. 그러나, 이런 환경하에서, 그린에서의 실리콘 흡수는 대체로 더 두꺼운 실리콘막, 예를 들어, 250 ㎚의 두께를 갖는 막을 사용하는 것이 바람직하다. 반면에, 248 ㎚ 또는 308 ㎚ 에서 작동하는 엑시머 레이저인 경우, 실리콘막의 두께는 대체로 20 ㎚ 내지 80 ㎚ 범위에 있다.
상기 무정형 실리콘 박막(4)은 어떠한 방법에 의해서도 증착될 수 있으나, 플라즈마 CVD법에 의해 증착되는 것이 바람직하다.
조사 후에, 도 2에서 도시된 구조물, 즉 그 위에 직접 증착된, 바람직하게는 무정형이고 다공성인 실리카로 만들어진 베리어층(참조부호 2로 표시됨.)을 갖되, 바람직하게는 코닝 1737 유리로 만들어지는 기판(도 2에서 참조부호 1로 표시됨.)이 얻어지며, 여기서 상기 베리어층(2)은 그 자체가 다결정 실리콘 박막(도 2에서 참조부호 3으로 표시됨.)으로 직접 코팅된다.
층(3)에서 실리콘 입자의 크기는 1 ㎛ 이상이며, 본 발명에서는 놀랍게도, 이것은 비-다공성 실리카로 만든 베리어층을 사용한 기존의 방법으로 같은 크기의 실리콘 입자들을 얻는데 필요한 플루언스보다 적어도 30% 작은 플루언스를 사용하여 얻어진다.
본 발명의 제조방법의 다음 단계는 다결정 실리콘 박막 트랜지스터를 제조하는 방법에 있어서 종래의 방법에 따라 수행되는 단계들이며, 원하는 트랜지스터를 얻기 위하여 필요한 층들을 증착시키는 단계로 구성된다.
본 발명을 더 잘 이해하기 위해, 단순히 묘사적이며 제한이 없는 실시예에 대한 설명이 다음과 같다.
실시예 1
도 1에 보는 것과 같이, 기판(1)은 코닝 1737 유리 기판이었다. 그것은 1 ㎜ 두께이었다. 50% 다공성 비율을 가지는 무정형 실리콘의 베리어층(2)은 졸-겔 방법을 이용하여 기판(1)에 증착되었다. 상기 베리어층(2)의 두께는 150 ㎚ 이었다. 이로부터 형성된 층(2)은 전반적으로 취급하기에 적합하였고, 뛰어난 열적 및 화학적 베리어를 단지 150 ㎚의 두께를 사용하여 얻을 수 있게 하였다. 그 후에, 플라즈마 CVD법이 상기 베리어층(2)의 유리표면(free surface)에 무정형 실리콘층(4)을 증착시키는데 사용되었다. 상기 무정형 실리콘의 층(4)은 55 ㎚ 두께였다.
그 후에, 상기 무정형 실리콘층(4)은 1시간동안 450℃ 온도에서 질소하에 탈수소화되었다.
다음으로, 20 ㎱의 기간을 갖는 펄스로 248 ㎚에서 작동하는 KrF 엑시머층을 사용하여 상기 무정형의 실리콘층(4) 위에서 다중-샷 조사를 하여 상기 실리콘층(4)을 결정화하였다. 단위 면적당 레이저로부터 요구되는 광에너지, 즉 플루언스는 평방센티미터 당 160 밀리줄이었다(mJ/㎠).
이로부터 1 ㎛ 크기의 입자들을 갖는 다결정 실리콘 박막(3)을 형성하였다. 그 입자들은 크기가 일정하였다. 그 후에, 다음의 층들을 증착하였다.
비교 실시예 1
종래 기술에 따라 박막 트랜지스터가 만들어졌다. 이러한 목적으로, 2% 보다 적은 다공성 비율을 갖는 결정 실리카 층이 1 ㎜ 두께의 코닝 1737 유리 기판에 증착되었다. 층의 두께가 150 ㎚ 였다. 그 후에, 실시예 1에서와 같이, 무정형 실리콘 층이 조밀한 결정형 실리카의 유리표면에 증착되었다. 상기 무정형 실리콘은 1시간동안 450℃의 온도에서 질소하에 탈수소화되었다. 그 후에, 상기 무정형 실리콘은 20 ㎱ 간격의 펄스로 248 ㎚에서 작동하는 KrF 엑시머층을 사용하여 다중-샷 조사에 의해 결정화되었다. 1 ㎛의 일정한 크기를 갖는 실리콘 입자들을 얻기 위해서 레이저로부터 요구되는 플루언스는 220 mJ/㎠ 이었다. 다음의 층들은 그 후에 증착되었다.
실시예 2
상기 무정형 실리콘 층(4)의 실리콘을 결정화하기 위하여 308 ㎚에서 작동하는 XeCl 레이저를 사용한 것을 제외하고는 실시예 1의 과정과 동일하게 수행하였다. 다결정 실리콘의 층(3)은 대략 1 ㎛의 일정한 크기의 입자들로 얻어졌다. 그럼에도 불구하고, 이러한 크기의 입자들을 얻기 위해, 사용된 XeCl 레이저의 요구되는 플루언스는 210 mJ/㎠ 이었다.
비교 실시예 2
상기 베리어층(2)이 비-다공성 실리카층, 즉 2% 보다 적은 다공성 비율을 갖으며 150 ㎚의 두께를 갖는다는 점을 제외하고는 실시예 2의 과정과 동일하게 수행하였다. 대략 1 ㎛의 일정한 크기의 입자들을 갖는 다결정 실리콘층(3)을 얻기 위해, 사용된 XeCl 레이저의 요구되는 플루언스는 300 mJ/㎠ 이었다.
상술한 실시예 및 비교 실시예로부터, 본 발명의 베리어층을 사용하므로써, 주어진 크기의 다결정 실리콘의 입자를 얻는데 요구되는 레이저 플루언스가 비-다공성 실리콘의 베리어층을 사용했을 때 요구되는 것보다 더 작다는 것을 알 수 있다.
일반적으로, 다른 유형의 레이저, 및 특히 엑시머층을 사용하여 수행되어 온 다른 실시예들에서, 본 발명의 베리어층의 존재는 무정형 실리콘 박막의 실리콘을 결정화시키기 위하여 레이저로부터 요구되는 플루언스를 적어도 30% 정도 줄여준다.
또한, 실시예 1 및 실시예 2로부터 KrF 레이저를 사용하는 것이 플루언스면에서 더 장점이 된다는 것을 알 수 있다.
그럼에도 불구하고, 산업적인 시각에서는 XeCl 레이저가 더 나은 신뢰성과 수명을 가지므로 좀 더 널리 사용되기에, 본 발명에서 XeCl를 사용하는 것이 바람직하다.
당연히, 본 발명은 모든 면에서 기술되고 보여진 구체예들에 제한되지 않는다. 다공성이고 무정형인 실리카 이외의 다른 물질이 상기 베리어층을 형성하기 위해 사용될 수도 있고, 상기 층에 요구되는 유일한 사항은 그것이 본 발명의 트랜지스터의 박막을 구성하는 기판물질과 실리콘 모두에 적합한 물질로 만들어져야하며, 상기 물질이 기판의 열 전도성보다 더 작은 열 전도성을 가져야만 한다는 것이다.
같은 맥락으로, 상기 베리어층이 무정형이며 다공성인 실리카로 만들어진 경우에 졸-겔 방법에 의한 증착이외의 당업계의 당업자에게 적합해보이는 어느 방법도 또한 본 발명의 영역을 벗어나지 않는 조건에서 사용될 수 있다. 즉, 본 발명은 기술된 방법들의 모든 기술적으로 동등한 것들과 본 발명의 기술적 사상내에서 제공되는 모든 조합들을 포함한다. 그러나, 상기 박막 트랜지스터용 기판은 유리여야 할 필요는 없다. 예를 들어, 상기 기판은 그것이 트랜지스터의 제조공정에서 사용되는 온도에 견딜 수 있는 상태라면, 플라스틱이나 금속 물질이 될 수도 있다.
본 발명은 일반적으로 그리고 실시예에 의해 상세하게 기술되었다. 숙련된 당업자에게는 본 발명이 개시된 특정 구체예에만 제한되지 않는다는 것이 자명할 것이다. 변경 및 변형이 다음의 청구항에 의해 정의된 것과 같이 또는 본 발명의 영역안에서 현재 알려진 구성성분들, 또는 개발되어 사용될 수 있는 것들을 포함하는 동등한 것들에 의해 정의된 것과 같이 본 발명의 영역으로부터 벗어나지 않는 조건으로 만들어 질 수 있다. 그러므로 변경사항이 본 발명의 영역으로부터 벗어나지 않는다면, 이러한 변경사항은 여기에 포함된다고 해석되어야 한다.

Claims (25)

  1. - 기판;
    - 상기 기판에 직접 증착된 다공성 실리카(SiO2)의 베리어층; 및
    - 상기 베리어층에 직접 증착되어 다결정을 이룬 실리콘 박막을 포함하는 것을 특징으로 하는 실리콘 박막 트랜지스터.
  2. 제 1항에 있어서, 상기 베리어층의 다공성 비율이 20% 내지 90% 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터.
  3. 제 2항에 있어서, 상기 베리어층의 두께가 30% 내지 60% 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터.
  4. 제 1항에 있어서, 상기 베리어층의 두께가 150 ㎚ 내지 1000 ㎚ 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터.
  5. 제 4항에 있어서, 상기 베리어층의 두께가 400 ㎚ 내지 600 ㎚ 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터.
  6. 제 1항에 있어서, 상기 박막의 두께가 20 ㎚ 내지 80 ㎚ 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터.
  7. 제 6항에 있어서, 상기 박막의 두께가 50 ㎚ 내지 80 ㎚ 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터.
  8. 제 1항에 있어서, 상기 박막에서 다결정 실리콘의 입자 크기가 1 ㎛ 이상인 것을 특징으로 하는 실리콘 박막 트랜지스터.
  9. 제 1항에 있어서, 상기 기판은 유리인 것을 특징으로 하는 실리콘 박막 트랜지스터.
  10. a) 기판에 다공성 실리카 베리어층을 직접 증착시키는 단계;
    b) 상기 베리어층에 무정형 실리콘 박막을 직접 증착시키는 단계; 및
    c) 상기 무정형 실리콘 박막에 레이저를 조사(irradiation)하여 다결정 실리콘의 박막을 얻는 단계를 포함하는 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  11. 제 10항에 있어서, 상기 제조방법은 단계 b) 와 단계 c) 사이에 무정형 실리콘 박막을 탈수소화시키는 단계를 더욱 포함하는 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  12. 제 10항에 있어서, 상기 단계 a)에서 다공성 실리카의 베리어층은 졸-겔 방법에 의해 증착되는 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  13. 제 10항에 있어서, 상기 단계 b)에서 무정형 실리콘 박막은 플라즈마 CVD법에 의해 증착되는 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  14. 제 10항에 있어서, 상기 단계 c)에서 조사는 엑시머 레이저을 사용하여 수행되는 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  15. 제 14항에 있어서, 상기 단계 c)에서 조사는 248 ㎚ 또는 308 ㎚에서 작동하는 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  16. 제 15항에 있어서, 상기 단계 c)는 308 ㎚에서 작동하는 엑시머 레이저로 수행되는 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  17. 제 10항에 있어서, 상기 베리어층의 두께가 150 ㎚ 내지 1000 ㎚ 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  18. 제 17항에 있어서, 상기 베리어층의 두께가 400 ㎚ 내지 600 ㎚ 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  19. 제 10항에 있어서, 상기 베리어층의 다공성 비율은 20% 내지 90% 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  20. 제 19항에 있어서, 상기 베리어층의 다공성 비율은 30% 내지 60% 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  21. 제 10항에 있어서, 상기 무정형 실리콘 박막과 다결정 실리콘 박막의 두께는 20 ㎚ 내지 80 ㎚ 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  22. 제 21항에 있어서, 상기 무정형 실리콘 박막과 다결정 실리콘 박막의 두께는 약 50 ㎚ 내지 80 ㎚ 범위인 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  23. 제 10항에 있어서, 상기 기판은 유리인 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법.
  24. 제 1항 또는 제 10항에 따른 적어도 하나의 다결정 실리콘 박막 트랜지스터를 포함하는 것을 특징으로 하는 디스플레이 스크린.
  25. 제 10항에 따른 다결정 실리콘 박막 트랜지스터의 제조방법을 포함하는 것을 특징으로 하는 디스플레이 스크린의 제조방법.
KR1020057005000A 2002-09-24 2003-09-24 실리콘 박막 트랜지스터, 제조방법, 및 디스플레이 스크린 KR20050043987A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0211793A FR2844920B1 (fr) 2002-09-24 2002-09-24 Transistor a couche mince de silicium et son procede de fabrication
FR0211793 2002-09-24

Publications (1)

Publication Number Publication Date
KR20050043987A true KR20050043987A (ko) 2005-05-11

Family

ID=31970938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057005000A KR20050043987A (ko) 2002-09-24 2003-09-24 실리콘 박막 트랜지스터, 제조방법, 및 디스플레이 스크린

Country Status (9)

Country Link
US (1) US20040132235A1 (ko)
EP (1) EP1550165A1 (ko)
JP (1) JP2006517727A (ko)
KR (1) KR20050043987A (ko)
CN (1) CN1685521A (ko)
AU (1) AU2003277166A1 (ko)
FR (1) FR2844920B1 (ko)
TW (1) TW200512941A (ko)
WO (1) WO2004042827A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2870989B1 (fr) * 2004-05-27 2006-08-04 Commissariat Energie Atomique Substrat pour application electronique, comprenant un support flexible et son procede de fabrication
TWI279848B (en) * 2004-11-04 2007-04-21 Ind Tech Res Inst Structure and method for forming a heat-prevented layer on plastic substrate
JP5525845B2 (ja) * 2010-02-08 2014-06-18 富士フイルム株式会社 半導体装置およびその製造方法
US20110193103A1 (en) * 2010-02-08 2011-08-11 Fujifilm Corporation Semiconductor device, method for producing the semiconductor device, substrate for semiconductor element and method for producing the substrate
KR102049568B1 (ko) 2013-04-01 2019-11-27 삼성전자주식회사 히알루론산을 포함하는 핵산전달용 조성물
CN104465667A (zh) * 2014-12-01 2015-03-25 京东方科技集团股份有限公司 一种柔性面板、其制备方法及柔性显示器件
US10529566B2 (en) * 2017-05-12 2020-01-07 HKC Corporation Limited Display panel and manufacturing method of display panel
CN107195636B (zh) * 2017-05-12 2020-08-18 惠科股份有限公司 显示面板、显示面板的制程和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825245A (ja) * 1981-07-23 1983-02-15 Clarion Co Ltd 半導体集積回路およびその製法
US4915772A (en) * 1986-10-01 1990-04-10 Corning Incorporated Capping layer for recrystallization process
US5108843A (en) * 1988-11-30 1992-04-28 Ricoh Company, Ltd. Thin film semiconductor and process for producing the same
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
US5733641A (en) * 1996-05-31 1998-03-31 Xerox Corporation Buffered substrate for semiconductor devices
JP2001122611A (ja) * 1999-10-22 2001-05-08 Asahi Kasei Corp 多孔性シリカ薄膜
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置

Also Published As

Publication number Publication date
FR2844920B1 (fr) 2005-08-26
WO2004042827A1 (en) 2004-05-21
US20040132235A1 (en) 2004-07-08
TW200512941A (en) 2005-04-01
AU2003277166A1 (en) 2004-06-07
FR2844920A1 (fr) 2004-03-26
JP2006517727A (ja) 2006-07-27
EP1550165A1 (en) 2005-07-06
CN1685521A (zh) 2005-10-19

Similar Documents

Publication Publication Date Title
KR100490497B1 (ko) 박막 반도체 장치의 제조 방법
KR100971951B1 (ko) 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법
KR100507553B1 (ko) 결정성 반도체막, 그의 제조방법, 반도체장치 및 그의제조방법
JP2000068520A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
EP1054452A3 (en) TFT and method for its fabrication
US20040134417A1 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
ATE516389T1 (de) Kristallisierungsverfahren
US20050287773A1 (en) Laser beam projection mask, and laser beam machining method and laser beam machine using same
JP2002261015A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
KR20050043987A (ko) 실리콘 박막 트랜지스터, 제조방법, 및 디스플레이 스크린
JP2004153232A (ja) 半導体素子の製造方法およびその方法により製造された半導体素子
JPH05326402A (ja) 半導体装置の製造方法
CN107068552A (zh) 一种多晶硅薄膜的制作方法、薄膜晶体管和阵列基板
US6861668B2 (en) Thin film transistor (TFT) and method for fabricating the TFT
EP1403918A1 (en) A semiconductor device, its preparation
JP4354015B2 (ja) 半導体装置の製造方法
JP4642310B2 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
JPS60109282A (ja) 半導体装置
JPS6235571A (ja) 半導体装置の製造方法
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
WO2004066372A1 (ja) 結晶化半導体素子およびその製造方法ならびに結晶化装置
JPH0955509A (ja) 半導体装置の製造方法
JP2817613B2 (ja) 結晶シリコン膜の形成方法
US6794274B2 (en) Method for fabricating a polycrystalline silicon film
JP4278013B2 (ja) 薄膜素子の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid