JP5525845B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5525845B2
JP5525845B2 JP2010025359A JP2010025359A JP5525845B2 JP 5525845 B2 JP5525845 B2 JP 5525845B2 JP 2010025359 A JP2010025359 A JP 2010025359A JP 2010025359 A JP2010025359 A JP 2010025359A JP 5525845 B2 JP5525845 B2 JP 5525845B2
Authority
JP
Japan
Prior art keywords
silicone resin
layer
substrate
semiconductor device
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010025359A
Other languages
English (en)
Other versions
JP2011165802A (ja
Inventor
重徳 祐谷
圭吾 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010025359A priority Critical patent/JP5525845B2/ja
Priority to EP11153475.6A priority patent/EP2355141A3/en
Priority to US13/022,234 priority patent/US20110193103A1/en
Priority to CN201110035053.3A priority patent/CN102194764B/zh
Publication of JP2011165802A publication Critical patent/JP2011165802A/ja
Priority to US13/836,657 priority patent/US20130217236A1/en
Application granted granted Critical
Publication of JP5525845B2 publication Critical patent/JP5525845B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、太陽電池、薄膜トランジスタ回路、ディスプレイ(画像表示装置)等の半導体装置およびその製造方法に関するものである。
ディスプレイや薄膜太陽電池等の半導体装置においては、フレキシブル化の研究が盛んに行われている。可撓性を持たせるために基板にはPETやポリイミドといった樹脂フィルムが用いられているが、通常のガラス基板を用いたものに比較して、耐熱性が低いため、半導体の製造プロセス温度が室温付近に限定されるという問題がある。一方、半導体特性としては一般に高温プロセスで作製したものの方がその特性が良好であるため、フレキシブル化の大きな障害となっている。
これを解決する方法としていくつかの手段が提案されており、例えば、特許文献1や特許文献2には、予めガラス基板上に半導体回路を形成し、形成した半導体回路をガラス基板から剥離または溶解し、樹脂基板に転写する方法が記載されている。この方法によれば、半導体の製造工程において樹脂の耐熱性の制約は受けないものの、剥離及び転写という新たな工程が必要である上、大面積化や品質安定化を図ることは極めて難しい。
特許文献3には、PETフィルム上にSiO2膜とアモルファスSi膜を積層形成し、アモルファスSi膜をエキシマレーザー照射することにより多結晶Siとする方法が提案されている。アモルファスSiに比較して結晶Siは遥かにキャリアーの移動度が高く、高性能の半導体装置を作製できる可能性がある。しかしながら、SiO2膜は硬く、またPETフィルムとの熱膨張差も大きいため、エキシマレーザー照射による加熱によって、クラックや剥離を生じる可能性が高い。また、エキシマレーザーは高額かつ不安定な装置であり、量産性にも課題がある。
特開平11−24106号公報 特開平11−31828号公報 特表2001−508937号公報
上記のように、半導体装置の製造において性能向上のためには200℃を超える高温プロセスでの製造が必然であるが、従来の半導体装置の製造は基板の材質によって製造プロセスの加熱に制限があるため、新たな工程を追加しても性能向上を図るか、性能向上のために製造コストや量産性をある程度犠牲にするかという選択によって製造がおこなわれているのが実情である。
本発明は上記事情に鑑みなされたものであり、基板の材質に関係なく半導体回路部分への高熱処理が可能な半導体装置およびその製造方法を提供すること、特に可撓性を有する大面積の半導体装置に好適に使用することが可能な基板構造とその製造方法を提供することを目的とするものである。
本発明の半導体装置は、基板と半導体素子からなる半導体装置であって、前記基板と前記半導体素子との間にシリコーン樹脂の多孔質構造体層を有することを特徴とするものである。
前記シリコーン樹脂の多孔質構造体層の密度は0.7g/cm3以下であることが好ましい。
前記シリコーン樹脂の多孔質構造体層における、前記シリコーン樹脂の95質量%以上がシルセスキオキサンまたはシロキサンからなるシリコーン樹脂であって、該シリコーン樹脂の20質量%以上がシルセスキオキサンであることが好ましい。
前記シルセスキオキサンはメチルシルセスキオキサンまたはフェニルシルセスキオキサンであることが好ましい。
前記基板は樹脂基板であることがより好ましい。
本発明の半導体装置の製造方法は、前記基板と前記半導体素子との間にシリコーン樹脂の多孔質構造体層を有する半導体装置の製造方法であって、前記基板上に前記シリコーン樹脂の多孔質構造体層を設け、該多孔質構造体層上に半導体素子層を設け、該半導体素子層側からのみ間欠的に加熱することを特徴とするものである。
前記加熱は光または電子線によるものであることが好ましい。
本発明の半導体装置は基板と半導体素子との間にシリコーン樹脂の多孔質構造体層を有する構成であり、シリコーン樹脂の多孔質構造体層の上に半導体素子を設けるため、基板の材質にかかわらず高熱の加熱処理を行うことが可能であり、半導体装置、例えば半導体装置が薄膜トランジスタ回路であれば電子移動度の向上等を図ることが可能であり、半導体装置を高性能なものとすることができる。
本発明の半導体装置の製造方法は、基板上にシリコーン樹脂の多孔質構造体層を設け、この多孔質構造体層上に半導体素子層を設け、この半導体素子層側からのみ間欠的に加熱するため、シリコーン樹脂の多孔質構造体層によって半導体素子層側からの加熱の熱伝導が基板に影響を与える前に、半導体素子層には性能向上に必要な十分な加熱をすることが可能であるため、基板の材質にかかわらず、高性能の半導体装置を煩雑な工程を行うことなく、低コストで、量産性よく製造することができる。
本発明の半導体装置の一実施の形態を示す概略断面模式図である。 多孔質構造のポリシルセスキオキサンの密度と熱伝導率との関係を示すグラフである。 亜鉛を表面に用いた場合の加熱時間と表面温度の変化をシミュレーションしたグラフである。 非対称加熱における加熱時間と温度分布の変化をシミュレーションしたグラフである。
以下、本発明の半導体装置を図面を用いて説明する。図1は本発明の半導体装置の一実施の形態を示す概略断面模式図である。図1に示すように半導体装置1は基板2と半導体素子層3との間にシリコーン樹脂の多孔質構造体層4(以下、シリコーン樹脂層4ともいう)有する構成となっている。
本発明に用いられるシリコーン樹脂層4は(R123SiO0.5W(R45SiO)X(R6SiO1.5Y(SiO2Zの一般式で表わされるシリコーン樹脂において、(R6SiO1.5)骨格と(SiO2)骨格とを合わせた割合が、シリコーン樹脂全質量の95質量%以上であって、(R6SiO1.5)骨格の割合が、(R6SiO1.5)骨格と(SiO2)骨格とを合わせた全質量の20質量%以上であることが好ましい。上記一般式で、(R123SiO0.5)、(R45SiO)、(R6SiO1.5)、(SiO2)は、それぞれMシロキサン、Dシロキサン、Tシロキサン(またはシルセスキオキサン)、Qシロキサン(または単にシロキサン)と呼ばれる基本骨格構造であり、シリコーン樹脂はこれらの共重合体である。この中でシロキサン骨格以外は、シロキサン結合ではないR基を持つので、ある程度の柔軟性を有している。このため、基板がたとえば樹脂基板のような可撓性のものであっても、基板の可撓性を邪魔することがない。また、多孔質構造であるために基板にさらに高い柔軟性を持たせることができる。
ここで、前述の一般式のW〜Zで示される基本骨格の比率において、W(Mシロキサン)とX(Dシロキサン)の比率が高いとシリコーン樹脂の耐熱性に問題を生じるため、含まない方がより好ましい。原料モノマーに不可避的に含む場合でも、シリコーン樹脂全質量の5質量%未満であることが好ましい。Y(シルセスキオキサン)とZ(シロキサン)は耐熱性が高く、この2成分が主要組成であることが好ましい。但し、シロキサン骨格は前述のとおり剛直であるので、Zの比率が高過ぎると、基板上で膜状の断熱層とした際に柔軟性に欠けるために、半導体装置の製造工程中に曲げ歪や熱履歴が加わるとクラックが生じる。従って、シリコーン樹脂中の質量%として、シルセスキオキサン骨格を20質量%以上含み、シロキサン骨格は80質量%未満とすることがより好ましい。
上記R1〜R5は、1〜10個の炭素原子を有するヒドロカルビル基、ハロゲン置換ヒドロカルビル基またはアルケニル基または水素であり、より好ましくは1〜6個の炭素原子を有する。少なくとも3個の炭素原子を含む非環式のヒドロカルビル基およびハロゲン置換ヒドロカルビル基は、枝分かれ構造または非分岐構造を有することができる。Rで表されるヒドロカルビル基の例としては、メチル、エチル、プロピル、1−メチルエチル、ブチル、1−メチルプロピル、2−メチルプロピル、1,1−ジメチルエチル、ペンチル、1−メチルブチル、1−エチルプロピル、2−メチルブチル、3−メチルブチル、1,2−ジメチルプロピル、2,2−ジメチルプロピル、ヘキシル、ヘプチル、オクチル、ノニル、デシルなどのアルキル基;シクロペンチル、シクロヘキシル、メチルシクロヘキシルなどのシクロアルキル基;フェニルやナフチルなどのアリール基;トリルやキシリルなどのアルカリール(alkaryl)基;ならびにベンジルやフェネチルなどのアラルキル基等を好ましく挙げることができる。
また、ハロゲン置換ヒドロカルビル基の例としては、3,3,3−トリフルオロプロピル、3−クロロプロピル、クロロフェニル、ジクロロフェニル、2,2,2−トリフルオロエチル、2,2,3,3−テトラフルオロプロピル、および2,2,3,3,4,4,5,5−オクタフルオロペンチル等を好ましく挙げることができる。
アルケニル基としては、通常2〜10個の炭素原子、あるいは2〜6個の炭素原子を有し、ビニル、アリル、ブテニル、ヘキセニルおよびオクテニル等を好ましく挙げることができる。
上記シルセスキオキサンのうち、耐熱性の観点からはメチルシルセスキオキサン(CH3SiO1.5)あるいはフェニルシルセスキオキサン(C65SiO1.5)がより好ましい。本発明の半導体装置においてシリコーン樹脂層4は断熱層としての耐熱性が必要であり、ポリシルセスキオキサンの中で上記2つのポリシルセスキオキサンは400℃以上の高い熱分解温度を持っている。なお、メチルシルセスキオキサンおよびフェニルシルセスキオキサンは単一構造でなくとも、両者の複合構造、または(SiO2)のQシロキサン構造と複合化されたものであってもよい。但し、(SiO2)のQシロキサン構造の比率が高いと前述のとおり柔軟性に問題が生じるため、(SiO2nのQシロキサン構造の含有率は80質量%未満であることが好ましい。
多孔質構造のシリコーン樹脂層の密度は0.7g/cm3以下であることが望ましく、より好ましくは0.1g/cm3以上0.7g/cm3以下であることが好ましい。シリコーン樹脂層の密度が0.7g/cm3よりも大きくなると熱伝導率が大きくなって、基板によっては半導体素子層のアニール等の加熱の影響を受けやすくなる。一方で、シリコーン樹脂の密度が0.1g/cm3よりも小さくなると基板の材質によっては密着性が悪くなる上、半導体装置に適した強度を備えることが困難となる。
多孔質構造のシリコーン樹脂層の密度は、例えば窒素吸着測定法(BET)により求めることができる。窒素吸着測定法では、細孔径および細孔容積V[cm3/g]を測定することができ、多孔質構造のシリコーン樹脂層の細孔を除いた真密度をρ[g/cm3]とすると、本発明における多孔質構造のシリコーン樹脂層の空隙率および密度は、以下の式(1)および(2)から算出することができる。
空隙率:ρV/(ρV+1) (1)
密度 :ρ/(ρV+1)[g/cm3] (2)
なお、ポリメチルシルセスキオキサンの真密度は1.3〜1.33g/cm3程度であることが知られている(Advanced Materials.19.p1589-p1593.(2007))。
多孔質構造のシリコーン樹脂層の空隙率は40%以上であることが好ましく、より好ましくは40%以上95%以下であることが望ましい。基板が樹脂基板である場合、空隙率が40%よりも小さくなると樹脂の一般的な熱伝導率である0.2(W/(m・℃))より低い熱伝導率となって半導体素子層のアニール等の加熱の影響を受けやすくなる。一方で、空隙率が95%よりも大きくなると基板の材質によっては密着性が悪くなる上、半導体装置に適した強度を備えることが困難となる。
空隙となる微細孔は、大きすぎると膜表面の平坦性に問題を生じることがあるため、好ましくは100nm以下である。一方で、小さすぎると低密度となる上、基板の材質によっては半導体装置に適した強度を有するシリコーン樹脂層を得ることが困難である。従って細孔径の好ましい範囲は1〜100nmであり、より好ましくは2〜50nmである。細孔径は、上記の窒素吸着測定法で測定することが可能である。また、透過電子顕微鏡観察像の画像処理から求めてもよい。
なお、閉塞細孔や数nm以下の細孔には窒素分子が吸着できないため、上記の窒素吸着測定法でこのような細孔を計測することはできない。しかしながら、本発明の多孔質構造のシリコーン樹脂層は、ほとんどが5nm以上の開放細孔から構成されており、窒素吸着測定法で密度を求めることに実質的な問題はない。なお、密度・細孔容積測定には、アルキメデス法、ピクノメーター、X線反射率測定、エリプソメーター、誘電率測定、陽電子寿命測定などを用いてもよい。
シリコーン樹脂層の厚さは、多孔質構造に由来する密度とその熱伝導率により、必要とされるアニール温度、また加熱方法によっても異なるが、1μm以上あれば半導体素子層のアニール等の加熱の影響を受けない断熱層として十分に機能する。
本発明における多孔質構造のシリコーン樹脂層は、界面活性剤を介在させたゾルゲル反応や、環状シロキサンモノマーを原料としたCVD等により、膜状の多孔質シリコーン樹脂を得ることが可能である。とりわけ、界面活性剤を介在させたゾルゲル反応は、多孔質構造の形成に鋳型として界面活性剤を用いることから、比較的安価で且つ低温の製法であり、汎用的な樹脂を支持基材に用いた断熱層構造基板を、大面積に作製する製法として適している。界面活性剤を介在させたゾルゲル反応は、例えばAdvanced Materials.19.p1589-p1593.(2007)に記載された方法により行うことができる。
界面活性剤は分子量の比較的大きなもの、例えば10個以上の炭素原子をアルキル基に有するものや、分子量10000程度のブロックコポリマー等が好ましく、これらを用いることでミセルを形成し、多孔質構造の鋳型とすることができる。このような界面活性剤であれば、特に限定されるものではなく、陽イオン性、陰イオン性、非イオン性のうちのいずれであってもよく、具体的には、アルキルトリメチルアンモニウム、アルキルトリエチルアンモニウム、ジアルキルジメチルアンモニウム、ベンジルアンモニウム等の塩化物、臭化物、ヨウ化物あるいは水酸化物;脂肪酸塩、アルキルスルホン酸塩、アルキルリン酸塩、ポリオール系非イオン性界面活性剤、ポリエチレンオキサイド系非イオン性界面活性剤、一級アルキルアミン等が挙げられる。これらの界面活性剤は、単独で又は二種以上を適宜混合して用いることができる。
支持基材である基板2の材質は、金属、セラミックス、ガラス、樹脂等を用いることができ、断熱層の機能を活かし、軽量でフレキシブルな半導体装置とするためには、樹脂基板を好ましく使用できる。樹脂としては例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリイミド(PI)、トリアセチルセルロース(TAC)、シンジオタクチックポリスチレンン(SPS)、ポリフェニレンスルフィド(PPS)、ポリカーボネート(PC)、ポリアリレート(PAr)、ポリスルホン(PSF)、ポリエステルスルホン(PES)、ポリエーテルイミド(PEI)、環状ポリオレフィン等の樹脂基板を使用することができる。
とりわけ、PET,PEN、PI等の樹脂基板のような耐熱性の低い基板の場合においてもシリコーン樹脂層4を設けることによって、基板2を昇温させることなく、半導体素子層3のみを加熱することが可能である。また、可撓性基板を用いる場合には、ディスプレイや薄膜太陽電池等の半導体装置のフレキシブル化に対応することもできる。また、100nm以下のメソ細孔を持つシリコーン樹脂は透明であるので、IGZO等の酸化物半導体とITOやZnOの導電酸化物を用いることにより、可視透明なフレキシブル半導体装置とすることができる。
続いて、本発明の半導体装置の製造方法について説明する。基板上に上記で説明したようにシリコーン樹脂層4を設け、このシリコーン樹脂層4上に半導体素子層3を設け、半導体素子層3側からのみ間欠的に加熱を行う。シリコーン樹脂層4は多孔質構造体であり、断熱機能を有しているため、半導体素子層3から加熱すると、低熱伝導率に基づく大きな熱時定数のために熱伝導の遅れ現象が生じ、基板2部分の温度が上昇する前に、半導体に性能向上に必要な十分な加熱をすることが可能である。なお、半導体素子層3は製造しようとする半導体装置に適した処理、例えばエッチングや、さらなる層(例えば電極)の堆積も必要であるが、加熱は半導体装置の製造プロセスの適当なタイミングで行うことが可能である。また加熱は半導体の性能向上を目的とするだけでなく、例えば半導体装置の反りをもたらす残留応力の低減化などを目的とするものであってもよい。但し、加熱前に耐熱性の乏しい層を付加することは避けることが望ましいのは言うまでもない。
例えば、半導体がIGZO(nGaZnO)の場合には、多孔質構造体層上にこれを真空蒸着法、スパッタ蒸着法、イオンプレーティング法、化学気相成長法(CVD)などの方法によって形成し、設けたIGZO側からのみIGZOに対して間欠的に加熱を行う。一般に、室温で形成したIGZOの半導体物性はキャリアーの移動度が小さく、また特性がばらつき易いが、本発明の半導体装置は、基板と半導体素子層との間に多孔質で低密度のシリコーン樹脂層を有するため、300〜400℃でアニールすることが可能であり、これによって、キャリアーの移動度を向上させることができ、特性も安定化させることが可能である。このため、液晶や有機EL用のTFTパネルに好適に使用することができる。
また、半導体装置が化合物半導体を光吸収層とした太陽電池の場合には、化合物半導体の微粒子を塗布し、塗布面からのみ化合物半導体の微粒子に対して高速熱処理をすれば、微粒子が焼結し光吸収層として機能するように製造することができる。
上記間欠的な加熱には、例えば光あるいは電子線照射を用いることができる。このような熱処理を行っても、本発明の半導体装置の製造方法においては、多孔質構造のシリコーン樹脂が断熱層として機能し、熱伝導の遅れが生じるので、基板の温度上昇を抑制しながら、加熱を行うことが可能である。
ここで、間欠的な加熱とは多孔質構造のシリコーン樹脂が断熱層として機能する程度の時間を意味し、半導体に対するトータルの加熱時間が多孔質構造のシリコーン樹脂が断熱層として機能する時間を超える場合には、加熱時間を分断して加熱することを意味する。例えば半導体層に対するトータル加熱時間が1秒必要な場合であって、多孔質構造のシリコーン樹脂が断熱層として機能する時間が0.1秒に場合には、0.1秒の加熱を間欠的に10回繰り返せばよい。
加熱手段は、間欠的に加熱する方法として光または電子線によるものであることが好ましい。間欠加熱は、ナノ秒レベルである必要はなく、ミリ秒程度以上の間欠加熱で充分である。加熱手段が光の場合には、エキシマレーザーのみならずYAG等の固体レーザー、及び半導体レーザーを用いることができ、またレーザー光だけでなく、キセノンランプ等のフラッシュランプをも用いることができる。光の波長としては、加熱させたい材料の吸収域である波長が好ましい。
以下、本発明の半導体装置およびその製造方法を実施例を用いてさらに詳細に説明する。
(実施例1)
10mM酢酸15部、Pluronic F-127(BASF社製ブロックコポリマー界面活性剤)2部、尿素1部、メチルトリメトキシシラン9部を混合して透明な溶液を得た。これを半密閉式のテフロン(登録商標)容器に入れ、80℃で2日間ゲル化反応を行った。沸騰水中でウェットゲルの界面活性剤を洗浄除去した後、メタノールおよびフッ素溶媒(住友3M製 Novec-7100)で溶媒置換を行った後、乾燥させて透明なポリメチルシルセスキオキサンからなるドライゲル多孔質構造体)を得た。アルキメデス法で測定した密度ρは0.40g/cm3であった。
(実施例2)
実施例1において、Pluronic F-127を1.5部に変更した以外は、実施例1と同様の手順により半透明なポリメチルシルセスキオキサンからなるドライゲルを得た。アルキメデス法で測定した密度ρは0.57g/cm3であった。
(実施例3)
実施例1において、10mM酢酸35部、テトラメトキシシラン16部、メチルトリメトキシシラン10部、Pluronic F-127 5.5部、尿素2.5部を混合した溶液とした以外は、実施例1と同様の手順により透明なメチルシルセスキオキサンとシロキサンの共重合体からなるドライゲルを得た。配合比率から計算したシロキサン/シルセルキオキサン骨格の重量比は、61/39である。アルキメデス法で測定した密度ρは0.40g/cm3であった。
(比較例1)
実施例1において、Pluronic F-127を用いなかった以外は、実施例1と同様の手順により半透明なポリメチルシルセスキオキサンからなるドライゲルを得た。アルキメデス法で測定した密度ρは1.18g/cm3であった。
(評価)
実施例1〜3の試料を、BET測定の窒素吸着等温線から求めた細孔容積から、上記で説明した式(1)および式(2)により空隙率と密度を求めた。結果を表1に示す。シリコーン樹脂の真密度は1.3g/cm3として計算した。実施例1〜3では、30nm程度のメソ細孔を持つ多孔質なシリコーン樹脂が得られている。またBETにより求めた密度とアルキメデス法で求めた密度とはほぼ一致していることがわかる。なお、比較例1の試料は、BET法の細孔とその容積は、検出限界以下であった。
Figure 0005525845
上記実施例1〜3および比較例1で得られた試料を、約0.3mm厚さに研磨し、レーザーフラッシュ法(アルバック理工製TC−9000)で熱拡散率αを測定した。別途DSC(示差走査型熱量計 TAインスツルメンツ製2920型)で測定した重量比熱Cの値から、熱伝導率λをλ=ρ・C・αの計算式で求めたところ、実施例1〜3および比較例1の熱伝導率は、各々0.043、0.059、0.045および0.353(W/(m・℃))であった。
一般に空隙を有する固体材料の熱伝導率は、Braggemannの式として下記式(式中、φはシリコーン樹脂の体積充填率、λfはシリコーン樹脂の熱伝導率、λcは多孔質層の熱伝導率、λmは多孔質層の空気の熱伝導率である)で表され、熱伝導成分が球状体でパーコレーション伝導となる場合は、指数mは1/3となる。
Figure 0005525845
ここで、空隙部分が空気で、その熱伝導率を0.024W/m・℃として、試料の測定結果と共にプロットすると、熱伝導率と密度との関係は図2に示すようになり(なお、図2において実施例1と3のプロットは重なっている)、ほぼBraggemannの式に合っていることがわかる。そして、密度0.7g/cm3以下であれば、一般的な樹脂の熱伝導率である0.2W/m・℃の半分以下となり、耐熱性の低い樹脂基板であっても断熱層として有効に機能することがわかる。
実際にシリコーン樹脂からなる多孔質構造体が半導体装置の製造時の加熱における断熱層として機能することを確認するため、以下の実験を行った。
(実施例11)
3−グリシドキシプロピルトリメトキシシラン10部、フェニルトリエトキシシラン10部、アルミニウムアセチルアセトネート0.2部、塩酸2部および水5部を混合した溶液を作製し、UV−オゾン処理した厚さ100μmのPENフィルムにスピンコーティングした。その後、塗膜を100℃で乾燥、続いて170℃で1時間保持し、硬化及び脱溶媒処理を行って密着層とした。密着層断面をSEMで観察したところ、約0.1μmであり、空隙等は観察されなかった。
上記密着層付きPENフィルム上に、実施例1の溶液を用いてドクターブレード法により塗布膜を形成した。これを半密閉式のテフロン(登録商標)容器に入れ、アンモニア雰囲気中で80℃で2日間ゲル化反応を行った。得られたゲル膜付きフィルムを、実施例1と同様の処理を行い、厚さ10μmのポリメチルシルセスキオキサンからなるドライゲル膜を得た。
(実施例12)
実施例11と同様の密着層を形成後、実施例2の溶液を用いた以外は、実施例11と同様の手順で厚さ10μmのポリメチルシルセスキオキサンからなるドライゲル膜を得た。
(実施例13)
実施例11と同様の密着層を形成後、実施例3の溶液を用いた以外は、実施例11と同様の手順で厚さ10μmのメチルシルセスキオキサンとシロキサンの共重合体からなるドライゲル膜を得た。
(比較例11)
実施例11と同様の密着層を形成後、比較例1の溶液を用いた以外は、実施例11と同様の手順で厚さ10μmのポリメチルシルセスキオキサンからなるドライゲル膜を得た。
(評価)
実施例11〜13の試料を、BET測定の窒素吸着等温線から求めた細孔容積から、実施例1〜3と同様に密度を求めた。結果を表2に示す。膜部分が微小体積であるため、アルキメデス法では密度測定不可能であるが、同じ配合液から得たドライゲル膜は、略同じ平均細孔径と、密度が得られていることから、実施例1〜3と同様に30nm程度のメソ細孔を持つ、多孔質なシリコーン樹脂膜が得られている。なお、比較例11の試料は、比較例1と同様、BET法の細孔とその容積は、検出限界以下であった。
Figure 0005525845
上記実施例11〜13および比較例11で得られた試料のドライゲル膜側にZnを0.5μm蒸着し、波長808nmの半導体レーザーを照射面強度100W/cm2で30m秒照射で1回と、別に0.5秒間隔で30m秒照射を10回行った。照射後の試料のZn面を光学顕微鏡で観察したところ、実施例では1回照射及び10回照射ともに表面が荒れており、Znの溶融が認められたが、比較例では10回照射試料においても表面は未照射と同様でありZnの溶融は認められなかった。Znの融点は419℃であることから、実施例では、多孔質なシリコーン樹脂からなるドライゲル膜が断熱層として有効に機能していると判断できる。なお、どちらの試料もPEN表面には異常は認められず、また反り等の変形も認められなかった。
加熱時の試料温度変化を見積もるために、熱回路網法により膜厚方向の1次元熱伝導解析を行った。Zn及びPENの熱物性値(密度、体積比熱、熱伝導率)は文献値を使用し、ドライゲル膜は実施例1と比較例1で得られた測定値を使用した。加熱はZn表面で100W/cm2で30m秒、放熱はZn表面の放射率を0.3、PEN表面の放射率を0.9とした。半導体回路層3を模擬したZn、断熱層4、及び基板2のPENを、厚さ方向に熱回路要素に分割し、5ミリ秒刻みで各熱回路要素の熱伝導と過渡温度を計算したものを図3、0.5ミリ秒刻みで計算したものを図4に示す。(なお図3と4の実施例、比較例は実施例11および比較例11である)。
図3において、実施例ではZn表面温度が最高で440℃程度になっているものの、比較例では、260℃程度に留まっている。PEN表面温度は実施例と比較例ともに大きな差はなく、Zn表面温度に比較して緩慢に温度が上昇し、最高140℃程度となるが0.1秒辺りで、系全体の温度が略一様となり放射冷却していることがわかる。この結果から、実施例の試料ではシリコーン樹脂の多孔質構造体層の熱伝導率が低いので、Zn表面温度のみを高温にすることが可能であり、Znの溶融温度にまで昇温可能であるが、比較例では多孔質構造体層ではないために熱伝導率が高く、Znの溶融温度にまで至らなかったと判断される。また比較例において、Zn表面を溶融温度以上とするには、例えば加熱時間を長くする必要あるが、この場合には、PEN表面温度も30ミリ秒程度の時間遅れで昇温するので、PENの温度も耐熱温度以上になってしまうと推定される。
非対称加熱中の時間経過に伴う温度分布とその変化を図4に示す。グラフ中AはZn表面、Bはシリコーン樹脂からなる断熱層の層中心、Cは断熱層とPENの界面、DはPENの層中心、EはPEN表面を表わし、下付けの1は実施例を2は比較例を示している。
グラフから明らかなように、加熱中および系全体の温度がほぼ一様になる過程における、PEN部分の温度分布とその変化(D1、D2、E1、E2)は、実施例および比較例ともに大きな差はない。一方、Zn表面と断熱層の温度分布は、実施例では大きいものの(A1、B1)、比較例では小さく(A、B2)、このため実施例におけるZn表面温度(A1)は比較例におけるZn表面温度(A2)よりも高くなっている。この結果から、実施例においては、シリコーン樹脂の多孔質構造体層が断熱層として機能することにより、400℃以上の熱アニールが可能であることが看取できる。
また、同様の熱伝導シミュレーションから、断熱層の熱伝導率としては0.1W/(m・℃)以下の場合、膜厚が1μm以上あれば、断熱層とPEN界面温度(C1)とZn表面温度(A1)は、非対称加熱により50℃以上の温度差を生じさせる結果が得られた。実施例1、2と比較例の熱伝導率と密度の関係から、0.7g/cm3以下の密度のシリコーン樹脂であれば、0.1W/(m・℃)以下となり、通常の樹脂基板であっても耐熱温度よりも50℃高い熱アニールが可能である。
1 半導体装置
2 基板
3 半導体素子層
4 シリコーン樹脂の多孔質構造体層

Claims (5)

  1. 基板と半導体素子からなる半導体装置であって、前記基板と前記半導体素子との間にシリコーン樹脂の多孔質構造体層を有し、
    該シリコーン樹脂の多孔質構造体層が(R 1 2 3 SiO 0.5 W (R 4 5 SiO) X (R 6 SiO 1.5 Y (SiO 2 Z の一般式で表わされるシリコーン樹脂からなり、(R 6 SiO 1.5 )骨格と(SiO 2 )骨格とを合わせた割合が、シリコーン樹脂全質量の95質量%以上であって、(R 6 SiO 1.5 )骨格の割合が、(R 6 SiO 1.5 )骨格と(SiO 2 )骨格とを合わせた全質量の20質量%以上であり、前記シリコーン樹脂の多孔質構造体層の密度が0.7g/cm 3 以下であることを特徴とする半導体装置。
  2. 前記(R 6 SiO 1.5 )骨格がメチルシルセスキオキサンまたはフェニルシルセスキオキサンであること特徴とする請求項記載の半導体装置。
  3. 前記基板が樹脂基板であることを特徴とする請求項1または2記載の半導体装置。
  4. 請求項1、2または3記載の半導体装置の製造方法であって、前記基板上に前記シリコーン樹脂の多孔質構造体層を設け、該多孔質構造体層上に半導体素子層を設け、該半導体素子層側からのみ間欠的に加熱することを特徴とする半導体装置の製造方法。
  5. 前記加熱が光または電子線によるものであることを特徴とする請求項記載の半導体装置の製造方法。
JP2010025359A 2010-02-08 2010-02-08 半導体装置およびその製造方法 Expired - Fee Related JP5525845B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010025359A JP5525845B2 (ja) 2010-02-08 2010-02-08 半導体装置およびその製造方法
EP11153475.6A EP2355141A3 (en) 2010-02-08 2011-02-07 Semiconductor device, method for producing the semiconductor device, substrate for semiconductor element and method for producing the substrate
US13/022,234 US20110193103A1 (en) 2010-02-08 2011-02-07 Semiconductor device, method for producing the semiconductor device, substrate for semiconductor element and method for producing the substrate
CN201110035053.3A CN102194764B (zh) 2010-02-08 2011-02-09 半导体装置、半导体元件用基板以及它们的制造方法
US13/836,657 US20130217236A1 (en) 2010-02-08 2013-03-15 Semiconductor device, method for producing the semiconductor device, substrate for semiconductor element and method for producing the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010025359A JP5525845B2 (ja) 2010-02-08 2010-02-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011165802A JP2011165802A (ja) 2011-08-25
JP5525845B2 true JP5525845B2 (ja) 2014-06-18

Family

ID=44596152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010025359A Expired - Fee Related JP5525845B2 (ja) 2010-02-08 2010-02-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5525845B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6434459B2 (ja) * 2015-08-12 2018-12-05 富士フイルム株式会社 有機半導体膜形成用組成物、有機半導体膜、有機薄膜トランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4986333B2 (ja) * 2000-03-27 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2844920B1 (fr) * 2002-09-24 2005-08-26 Corning Inc Transistor a couche mince de silicium et son procede de fabrication
JP2005203568A (ja) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP2011165802A (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
Choi et al. Growth of wrinkle-free graphene on texture-controlled platinum films and thermal-assisted transfer of large-scale patterned graphene
KR101736462B1 (ko) 그래핀의 제조 방법
Bhaumik et al. Conversion of p to n-type reduced graphene oxide by laser annealing at room temperature and pressure
TW581713B (en) Mesoporous films having reduced dielectric constants
JP2011171775A (ja) 銅インジウム二セレン化物をベースとする光起電デバイスおよびそれを作製する方法
JP5357046B2 (ja) 硬化シリコーン組成物で被覆またはラミネートされたガラス基板
US8356407B2 (en) Method of releasing high temperature films and/or devices from metallic substrates
ES2423507T3 (es) Método para formar un revestimiento cerámico tipo óxido de silicio, método para producir un material inorgánico base, agente para formar un revestimiento cerámico tipo óxido de silicio, y dispositivo semiconductor
US20090090413A1 (en) Cadmium Telluride-Based Photovoltaic Device And Method Of Preparing The Same
Jiang et al. Bioinspired few‐layer graphene prepared by chemical vapor deposition on femtosecond laser‐structured Cu foil
Wang et al. Synthesis of layer‐tunable graphene: a combined kinetic implantation and thermal ejection approach
JP4933610B2 (ja) 銅インジウム二セレン化物をベースとする光起電デバイス及びその光起電デバイスを作製する方法
JP2014044401A5 (ja)
JP2010513089A (ja) 多層の硬化シリコーン樹脂組成物で被覆またはラミネートされたガラス基板
JP2009194072A5 (ja)
Jung et al. Interface engineering for high performance graphene electronic devices
CN102194764B (zh) 半导体装置、半导体元件用基板以及它们的制造方法
Lee et al. Crack-release transfer method of wafer-scale grown graphene onto large-area substrates
JP5525845B2 (ja) 半導体装置およびその製造方法
Weiss et al. All-inorganic thermal nanoimprint process
WO2016001971A1 (ja) 電子デバイス作製用金属基板及びパネル
KR101315054B1 (ko) 산화아연 나노와이어 기반의 표면 처리 방법
Hong et al. Effect of surfactant concentration variation on the thermoelectric properties of mesoporous ZnO
JP2021091102A (ja) プラズマ装置用インフィリングシート、プラズマ装置用部品及びプラズマ装置
JP2005023199A (ja) 機能性超薄膜およびその形成方法

Legal Events

Date Code Title Description
RD15 Notification of revocation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7435

Effective date: 20110426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

R150 Certificate of patent or registration of utility model

Ref document number: 5525845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees