KR20050041539A - 반도체 공정 챔버에서 사용되는 서셉터 - Google Patents

반도체 공정 챔버에서 사용되는 서셉터 Download PDF

Info

Publication number
KR20050041539A
KR20050041539A KR1020030076747A KR20030076747A KR20050041539A KR 20050041539 A KR20050041539 A KR 20050041539A KR 1020030076747 A KR1020030076747 A KR 1020030076747A KR 20030076747 A KR20030076747 A KR 20030076747A KR 20050041539 A KR20050041539 A KR 20050041539A
Authority
KR
South Korea
Prior art keywords
susceptor
sheath
chamber
ceramic
semiconductor process
Prior art date
Application number
KR1020030076747A
Other languages
English (en)
Other versions
KR100826432B1 (ko
Inventor
김홍렬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030076747A priority Critical patent/KR100826432B1/ko
Priority to CNB2004100557149A priority patent/CN100345033C/zh
Priority to US10/950,215 priority patent/US7411161B2/en
Priority to JP2004311795A priority patent/JP2005133216A/ja
Publication of KR20050041539A publication Critical patent/KR20050041539A/ko
Application granted granted Critical
Publication of KR100826432B1 publication Critical patent/KR100826432B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D1/00—Casings; Linings; Walls; Roofs
    • F27D1/04—Casings; Linings; Walls; Roofs characterised by the form, e.g. shape of the bricks or blocks used
    • F27D1/045—Bricks for lining cylindrical bodies, e.g. skids, tubes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D1/00—Casings; Linings; Walls; Roofs
    • F27D1/04—Casings; Linings; Walls; Roofs characterised by the form, e.g. shape of the bricks or blocks used
    • F27D1/06—Composite bricks or blocks, e.g. panels, modules
    • F27D1/08—Bricks or blocks with internal reinforcement or metal backing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Resistance Heating (AREA)

Abstract

본 발명은 액정표시장치 제조 공정이나 반도체 제조 공정에서 사용되는 CVD 챔버 또는 PECVD 챔버 등에서 사용하는 서셉터의 히터 단선을 방지하기 위한 반도체 공정 챔버에서 사용되는 서셉터를 개시한다. 개시된 본 발명은 반도체 공정 챔버 상측에 반응가스를 공급해주는 복수개의 샤워헤드와, 챔버 하측에 상기 샤워헤드에 대응하는 증착 기판을 히팅시키는 서셉터가 설치되어 있는 화학기상증착장치에 있어서,
상기 서셉터에 설치되어 있는 히터에는 리드에 연결되어 있는 히팅 와이어와 세라믹이 시스 내부에 배치되어 있고, 상기 시스 양측에는 차단층이 봉입되어 상기 세라믹이 대기에 노출되는 것을 차단시키는 것을 특징으로 한다.
여기서, 상기 차단층의 재질은 산화 금속으로 되어 있고, 상기 산화 금속은 납 성분과 유리 성분이 혼합된 물질로 되어 있으며, 상기 차단층의 두께는 상기 시스의 양측 끝단 부에서 내측으로 5~15㎜ 정도의 두께를 갖도록 되어 있는 것을 특징으로 한다.

Description

반도체 공정 챔버에서 사용되는 서셉터{SUSCEPTOR OF USING SEMICONDUCTOR PROCESS CHAMBER}
본 발명은 반도체 공정 챔버에서 사용되는 서셉터에 관한 것으로, 보다 구체적으로는 서셉터에 결합된 히터 내에 충진되어 있는 세라믹이 대기의 수분과 접촉되는 것을 차단함으로써, 히터의 절연 저항을 향상시킨 반도체 공정 챔버에서 사용되는 서셉터에 관한 것이다.
일반적으로, TFT-LCD(Thin Film Transistor Liquid Crystal Display) 장치의 구동회로나 SRAM(Static Random Access Memory) 소자에 적용되는 박막 트랜지스터는 통상의 벌크(bulk) 트랜지스터의 경우보다 훨씬 더 큰 기판 상에 형성된다. 따라서, 균일한 박막을 형성시키는 것이 벌크 트랜지스터의 경우보다 매우 어렵다.
이때, 박막을 균일하게 증착시키기 위해서는 플라즈마의 밀도를 균일하게 형성시키는 것이 중요하다. 이를 위해 샤워헤드(showerhead) 형 평판전극을 이용하는 플라즈마 화학기상 증착(PECVD: Plasma Enhanced Chemical Vapor Deposition) 장비가 일반적으로 사용되고 있다.
특히, 액정표시장치는 투명성 절연기판 상에 다수개의 게이트 버스 라인과 데이터 버스라인이 수직으로 교차 배열되어 수많은 단위 화소 영역을 형성하고, 각각의 단위 화소 영역에는 ITO(Indium Tin Oxide) 투명 금속으로된 화소 전극과 스위칭 동작을 하는 TFT(Thin Film Transistor)가 각각 배치되어 있는 어레이 기판과, 상기 단위 화소에 대응되는 수많은 RGB 컬러 필터로 구성되어 있는 컬러 필터 기판이 액정 분자를 사이에 두고 합착된 구조를 하고 있다.
특히, 상기 어레이 기판은 4, 5, 6, 7 마스크 공정을 통하여 절연기판 상에 금속막, 절연막 및 비정질 실리콘 막 등이 차례로 도포되고, 식각되어 게이트 버스 라인, 데이터 버스 라인, TFT의 채널층 및 소오스/드레인 전극이 형성되어 제조된다.
상기와 같이 액정표시장치가 제조되는 과정에서 기판 상에 일정한 온도와 압력하에서 절연막을 증착하는 공정이 필요한데, 이때 보통 PECVD 챔버를 사용하여 증착을 실시하고 있다.
또한, 일반적인 반도체 공정에서도 웨이퍼 상에 절연막을 증착하는 작업에서도 CVD(Chemical Vapor Deposition) 챔버 또는 PECVD 챔버를 사용하여 증착을 실시하고 있다.
도 1은 일반적으로 사용되는 플라즈마 화학기상 증착장비의 구성을 개략적으로 도시한 도면이다.
도 1을 참조하여 설명하면, 일반적인 플라즈마 화학기상 증착장비는 상부가 개방된 반응챔버(11)가 챔버덮게(12)에 의해 덮혀지게 된다. 이에 따라, 상기 반응챔버(11)와 챔버덮게(12)에 의해 외부와 차단된 반응공간이 형성된다. 또한, 반응공간의 효과적인 밀폐를 위해 상기 반응챔버(11)와 챔버덮게(12) 사이에는 오링(O-ring)이 삽입되어 설치된다.
그리고, 반응공간 내에는 이송수단(7)에 의해 상하 이송이 가능하고 전기적으로 접지되는 서셉터(Susceptor)(6)가 설치된다. 이때, 증착이 수행될 기판 (5)은 상기 서셉터(6) 상에 안착되며, 상기 서셉터(6)의 내부에는 상기 기판 (5)을 가열시키기 위한 가열수단이 장착된다.
한편, 상기 서셉터(6) 상부에 마련되는 반응공간에는 외부 RF 발전기와 연결되는 샤워헤드형 플라즈마 전극(3)이 설치된다. 이와 같은 플라즈마 전극(3)은 속이 비어 있으며, 기체 주입관(2)은 상기 플라즈마 전극(3)의 내부와 연결되도록 설치된다. 그리고, 상기 플라즈마 전극(3)의 저면에는 수 mm의 직경을 가지는 복수 개의 분사구멍(3a)이 수 cm의 간격으로 형성되어 있다.
이에 따라, 상기 기체 주입관(2)에 의해 플라즈마 전극(3)으로 주입된 기체는 상기 분사구멍(3a)을 통하여 반응공간으로 분사되며, 상기 반응공간으로 분사된 기체는 기체 배기관을 통하여 배기된다.
그리고, 상기 플라즈마 전극 (3)은 스테인레스 또는 알루미늄 등의 금속 재질로 이루어지며, 플라즈마에 의한 아크(arc) 발생을 방지하기 위하여 통상적으로 그 표면은 양극화처리(anodizing)된다.
또한, 상기 반응챔버(11)의 측벽에는 로드락부(미도시)와 반응공간과의 연통여부를 결정하는 슬롯밸브(slot valve)가 설치되어 있으며, 이와 같은 로드락부로부터 상기 서셉터(6) 상으로 기판(5)을 이송시키기 위해서는 상기 슬롯밸브를 열어야 한다.
따라서 상기와 같은 구조를 갖는 플라즈마 화학 기상 증착 챔버는 상기 서셉터(6)와 상기 플라즈마 전극(3)에 의하여 고주파 전원부(1)에서 높은 에너지 파워가 인가되어 주입되는 가스를 플라즈마 상태로 만들어 상기 기판(5) 상에 증착 막을 형성한다.
이때, 상기 서셉터(6) 상에 기판(5)이 로딩되면 챔버내의 압력은 형성될 증착막이 요구하는 압력으로 조절하고, 함께 상기 서셉터(6)에 설치되어 있는 가열수단에 전원을 인가하여 상기 기판(5)을 증착막 성장을 위한 온도로 가열시켜준다.
상기 플라즈마 전극(3)에 인가되는 높은 파워의 전압은 상기 PECVD 챔버(10)내 기체 주입관(2)을 통하여 주입된 증착될 절연 가스들이 높은 전계에 의하여 플라즈마 상태로 변화되면서, 가열된 상기 서셉터(6) 상의 기판(5) 상에 증착되면서 일정한 두께로 성장하게 된다.
도 2는 종래 기술에 따른 서셉터와 히터가 결합된 영역을 확대한 도면이다.
도 2에 도시된 바와 같이, PECVD 챔버 또는 CVD 챔버 내에서 증착할 기판을 놓는 서셉터(100)의 상판인 서브스트레이트(substrate: 150) 일측 단면을 보면, 가열 수단인 히터(110)가 결합되어 있다.
상기 서셉터(100)의 구조는 사각형 평판 구조를 하는 상기 서브스트레이트(150)와 상기 서브스트레이트(150)를 지지하는 샤프트(shaft)로 구성되어 있는데, 상기 서브스트레이트(150)와 평행한 방향으로 히터(110)들이 일정한 간격으로 3~4개 정도 결합되어 있다.
상기 히터(110)는 히팅 와이어를 감싸고 있는 시스(sheath: 103)와 상기 히팅 와이어에 전류를 인가하는 리드(lead: 105)가 상기 서브스트레이트(150) 측면에 평행하게 삽입되어 있다.
도 3은 종래 기술에 따른 히터의 구조를 도시한 도면으로서, 도시된 바와 같이, 서브스트레이트의 측면에 삽입되어 있는 히터(110)의 구조는 중심부에 히팅 와이어(107)와 상기 히팅 와이어(107)에 전류를 인가하는 입출력 리드(105)가 결합되어 배치되어 있다.
즉, 상기 리드(105)와 히팅 와이어(107)는 히터(110)의 시스(sheath: 103) 내부에 삽입되어 있고, 상기 시스(103) 내부는 절연 세라믹(108)이 채워져 있는 구조로 되어 있다.
상기 세라믹(108)은 높은 저항 값을 갖으면서 열전도율이 우수하는 재질을 사용하기 때문에 상기 히팅 와이어(107)에서 발생한 열을 빠른 시간 내에 상기 시스(103)에 전달하도록 하고, 상기 시스(103)는 접촉되어 있는 상기 서브스트레이트를 가열하도록 한다.
따라서, 상기에서 설명한 바와 같이 상기 세라믹(108)이 지녀야할 특성에 가장 적절한 재질인 Mg0 계열의 세라믹 재료를 사용하고 있으며 분말 형태로 채워져 있다.
그러나, 종래 기술에서와 같이 서셉터에 결합되는 히터에 MgO 계열의 절연 세라믹을 사용할 경우에 외부 대기와 접촉하는 히터의 양측 부분에서는 상기 MgO 성분이 대기 중에 존재하는 습기들을 흡수하게 되는데. 이로 인하여 세라믹의 저항 값이 떨어지는 문제가 발생한다.
즉, 상기 시스 히터(sheath heater) 내부에 전기 절연 재료로 사용되는 세라믹은 고온 다습한 대기 상태에서 쉽게 수분등을 흡수함으로 인해 절연 성능이 저하되어, 규격치 저항(2~20㏁) 이하의 절연 저항값이 나와 히터 와이어 단선유발한다.
상기와 같이 히터 와이어 단선등은 생산되는 제품의 직접적인 불량을 발생시키는 원인이 된다.
이와 같이, 상기 히터 내부에 충진되는 세라믹의 저항 값이 떨어지는 경우에는, 상기 히터의 리드를 통하여 인가되는 전류의 값이 증가함에 따라 상기 리드와 연결되어 히팅 와이어들 간에 쇼트가 발생하게 된다.
본 발명은, PECVD 챔버 또는 CVD 챔버 내에서 사용하고 있는 서셉터의 가열을 위한 히터의 내부에 세라믹을 충진한 다음, 외부 대기와 접촉하는 히터의 양측에 납과 유리가 혼합된 차단층으로 봉입함으로써, 세라믹이 수분과 결합하여 저항 값이 떨어지는 현상을 방지할 수 있는 반도체 공정 챔버에서 사용되는 서셉터를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 반도체 공정 챔버에서 사용되는 서셉터는,
반도체 공정 챔버 상측에 반응가스를 공급해주는 복수개의 샤워헤드와, 챔버 하측에 상기 샤워헤드에 대응하는 증착 기판을 히팅시키는 서셉터가 설치되어 있는 화학기상증착장치에 있어서,
상기 서셉터에 설치되어 있는 히터에는 리드에 연결되어 있는 히팅 와이어와 세라믹이 시스(sheath) 내부에 배치되어 있고, 상기 시스 양측에는 차단층이 봉입되어 상기 세라믹이 대기에 노출되는 것을 차단시키는 것을 특징으로 한다.
여기서, 상기 차단층의 재질은 산화 금속으로 되어 있고, 상기 산화 금속은 납 성분과 유리 성분이 혼합된 물질로 되어 있으며, 상기 차단층의 두께는 상기 시스의 양측 끝단 부에서 내측으로 5~15㎜ 정도의 두께를 갖도록 되어 있는 것을 특징으로 한다.
그리고 상기 차단층 내부 밀도는 5ｇ/㎤ 이상이고, 상기 차단층은 산화 금속의 금속 성분 또는 조성 성분에 따라 100℃~550℃ 범위에서 제작되며, 상기 히팅 와이어와 시스 내부에 충진되어 있는 세라믹의 절연 저항은 20㏁ 이상인 것을 특징으로 한다.
본 발명에 의하면, PECVD 챔버 또는 CVD 챔버 내에서 사용하고 있는 서셉터의 히터의 내부에 MgO 세라믹을 충진한 다음, 외부 대기와 접촉하는 히터의 양측에 납과 유리가 혼합된 차단층으로 봉입하여 세라믹의 전기적 저항 값이 떨어지는 것을 방지할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 4는 본 발명에 따른 반도체 공정 챔버에서 사용되는 서셉터의 구조를 도시한 도면이다.
도 4에 도시된 바와 같이, PECVD 챔버 또는 CVD 챔버 내에서 기판을 안착시킬 서셉터(200)의 구조로서, 상기 서셉터(200)는 기판을 안착시킬 서브스트레이트(substrate: 250)와, 상기 서브스트레이트(250)를 지지하는 샤프트(shaft: 250)로 구성되어 있다.
상기 서브스트레이트(250)는 상기 샤프트(250)의 상하 동작에 따라 기판을 로딩(loading)하거나 언로딩(unloading)할 때, 상하로 움직이도록 한다.
그리고 상기 서셉터(200)에는 챔버 내에서 공정을 진행할 기판을 가열시키기 위한 가열수단이 설치되어 있는데, 상기 서셉터(200)의 상판이 서브스트레이트(250) 하측에 히터(210)가 삽입되어 있다.
상기 히터(210)는 상기 샤프트(202)를 따라 구부러져 있지만, 상기 서브스트레이트(250)와 접촉되는 영역에서는 상기 서브스트레이트(250)와 평행하게 배치되어 있는 구조를 하고 있다.
상기 샤프트(202) 내측에는 상기 히터(210)에 전원을 공급하기 위하여 일측단자가 노출되어 있는데, 노출된 단자는 히터(210)의 리드(205)로써, 상기 히터(210)의 시스 내측에 감겨있는 히팅 와이어에 전류를 인가한다.
그리고 상기 시스 내측에는 절연성이 높고, 열전도도가 우수한 세라믹 물질이 채워져 있는데, 주로 MgO 계열의 물질을 세라믹 재료로 사용한다.
하지만, 본 발명에서는 상기 MgO로된 세라믹이 대기의 수분과 접촉할 경우에는 절연성이 떨어지기 때문에 상기 시스의 양측단에 대기의 수분과 차단시키기 위한 차단층이 배치되어 있다.
도 5는 상기 도 4에서 서셉터에 결합되어 있는 히터의 A 부분을 확대한 단면도로서, 도시된 바와 같이, 상기 서셉터에 설치되어 있는 히터(210)는 열을 접촉면으로 발산하면서 열을 전도시키는 시스(sheath: 203)와, 상기 시스(203) 내부에는 전류에 의하여 열을 발생하는 히팅 와이어(204)가 배치되어 있다.
상기 히팅 와이어(204)의 양측에는 전류를 인가하는 단자 역할을 하는 리드(205)가 각각 상기 히팅 와이어(204)와 연결되어 있고, 상기 리드(205)는 상기 시스(203) 양측으로 일정거리 노출된 구조를 하고 있다.
상기 시스(203) 내측에는 상기 히팅 와이어(204) 간의 전기적 절연을 위하여 세라믹(208)이 충진되어 있는데, 이것은 높은 열에 의하여 상기 히팅 와이어(204) 간에 또는 시스(203) 사이에 쇼트가 발생하는 것을 방지하기 위함이다.
따라서, 상기 세라믹(208)의 열전도도 뿐 만 아니라 절연성도 히터의 품질에 큰 영향을 미침을 알 수 있다.
상기 세라믹(208)으로 채워져 있는 상기 시스(203)의 양측에는 차단층(220)을 봉입함으로써, 상기 세라믹(208)이 대기의 수분에 의하여 저항 값이 떨어지는 것을 방지하였다.
상기 차단층(220)은 납 성분과 유리 성분을 350℃~550℃으로 가열한 후에 혼합하여 상기 시스(sheath: 203)의 양측을 봉입하여 차단층(220)을 형성한다.
상기 납과 유리 성분이 혼합된 차단층(220)의 중금속 함량이 매우 높아 차단층의 내부 밀도가 5ｇ/㎤ 이상까지 높아져, 대기로부터 세라믹(208)으로의 수분침투를 완전히 차단시킬 수 있어, 상기 세라믹(208)의 규준 저항 값 20㏁ 이상의 값을 유지할 수 있게 된다.
또한, 상기 차단층(220)이 형성되는 두께는 상기 시스(203)의 양측 가장자리 단에서부터 상기 시스(203) 내측으로 5~15㎜ 정도의 두께를 갖도록 봉입시킴으로써, 상기 세라믹(208)이 대기로 노출되는 것을 막는다.
따라서, 본 발명에서는 세라믹 성분이 MgO 성분이기 때문에, 대기에 존재하는 수분을 잘 흡수하여 저항 값이 낮아지는 것을 방지할 수 있도록, 히터(210)에 차단층(220)을 배치하였다.
상기 차단층(220)의 내부 밀도가 높아 차단율이 높기 때문에, 특히 소형 제품의 히터 제작 보다는 대형 제품의 히터 제작에서 유용하다. 왜냐하면, 와이어의 단면적이 커짐에 따라 상기 와이어와 히터 시스 간의 거리(r) 좁아지는데, 세라믹의 저항 값을 유지시킨다면 히터의 시스 직경을 넓힐 할 필요가 없기 때문이다.
따라서, 히터의 크기를 크게 하지 않고도 높은 온도를 발생시킬 수 있는 PECVD 챔버 또는 CVD 챔버에 사용되는 히터를 제작할 수 있게 된다.
이상에서 자세히 설명된 바와 같이, 본 발명은 PECVD 챔버 또는 CVD 챔버 내에서 사용하고 있는 서셉터의 가열을 위한 히터의 내부에 세라믹을 충진한 다음, 외부 대기와 접촉하는 히터의 양측에 납과 유리가 혼합된 차단층으로 봉입함으로써, 세라믹의 저항 값이 떨어지는 것을 방지할 수 있는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1은 일반적으로 사용되는 플라즈마 화학기상 증착장비의 구성을 개략적으로 도시한 도면이다.
도 2는 종래 기술에 따른 서셉터와 히터가 결합된 영역을 확대한 도면.
도 3은 종래 기술에 따른 히터의 구조를 도시한 도면.
도 4는 본 발명에 따른 반도체 공정 챔버에서 사용되는 서셉터의 구조를 도시한 도면.
도 5는 상기 도 4에서 서셉터에 결합되어 있는 히터의 A 부분을 확대한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
200: 서셉터 202: 샤프트
203: 시스(sheath) 204: 히팅 와이어
205: 리드(LEAD) 208: 세라믹
210: 히터(heater) 220: 차단층
250: 서브 스트레이트

Claims (7)

  1. 반도체 공정 챔버 상측에 반응가스를 공급해주는 복수개의 샤워헤드와, 챔버 하측에 상기 샤워헤드에 대응하는 증착 기판을 히팅시키는 서셉터가 설치되어 있는 화학기상증착장치에 있어서,
    상기 서셉터에 설치되어 있는 히터에는 리드에 연결되어 있는 히팅 와이어와 세라믹이 시스 내부에 배치되어 있고, 상기 시스 양측에는 차단층이 봉입되어 상기 세라믹이 대기에 노출되는 것을 차단시키는 것을 특징으로 하는 반도체 공정 챔버에서 사용하는 서셉터.
  2. 제 1 항에 있어서,
    상기 차단층의 재질은 산화 금속으로 되어 있는 것을 특징으로 하는 반도체 공정 챔버에서 사용하는 서셉터.
  3. 제 2 항에 있어서,
    상기 산화 금속은 납 성분과 유리 성분이 혼합된 물질로 되어 있는 것을 특징으로 하는 반도체 공정 챔버에서 사용하는 서셉터.
  4. 제 1 항에 있어서,
    상기 차단층의 두께는 상기 시스의 양측 끝단 부에서 내측으로 5~15㎜ 정도의 두께를 갖도록 되어 있는 것을 특징으로 하는 반도체 공정 챔버에서 사용하는 서셉터.
  5. 제 1 항에 있어서,
    상기 차단층 내부 밀도는 5ｇ/㎤ 이상인 것을 특징으로 하는 반도체 공정 챔버에서 사용하는 서셉터.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 차단층은 산화 금속의 금속 성분 또는 조성 성분에 따라 100℃~550℃ 범위에서 제작되는 것을 특징으로 하는 반도체 공정 챔버에서 사용하는 서셉터.
  7. 제 1 항에 있어서
    상기 히팅 와이어와 시스 내부에 충진되어 있는 세라믹의 절연 저항은 20㏁ 이상인 것을 특징으로 하는 반도체 공정 챔버에서 사용하는 서셉터.
KR1020030076747A 2003-10-31 2003-10-31 반도체 공정 장비용 서셉터 및 이를 구비한 반도체 공정 장비 KR100826432B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030076747A KR100826432B1 (ko) 2003-10-31 2003-10-31 반도체 공정 장비용 서셉터 및 이를 구비한 반도체 공정 장비
CNB2004100557149A CN100345033C (zh) 2003-10-31 2004-08-04 淀积工艺设备用基座以及制造该基座内的加热器的方法
US10/950,215 US7411161B2 (en) 2003-10-31 2004-09-24 Susceptor for deposition process equipment and method of fabricating a heater therein
JP2004311795A JP2005133216A (ja) 2003-10-31 2004-10-27 蒸着工程装置用サセプタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076747A KR100826432B1 (ko) 2003-10-31 2003-10-31 반도체 공정 장비용 서셉터 및 이를 구비한 반도체 공정 장비

Publications (2)

Publication Number Publication Date
KR20050041539A true KR20050041539A (ko) 2005-05-04
KR100826432B1 KR100826432B1 (ko) 2008-04-29

Family

ID=34545647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076747A KR100826432B1 (ko) 2003-10-31 2003-10-31 반도체 공정 장비용 서셉터 및 이를 구비한 반도체 공정 장비

Country Status (4)

Country Link
US (1) US7411161B2 (ko)
JP (1) JP2005133216A (ko)
KR (1) KR100826432B1 (ko)
CN (1) CN100345033C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104514B1 (ko) * 2008-03-25 2012-01-12 고쿠리츠다이가쿠호진 도호쿠다이가쿠 플라즈마 처리 장치
KR101328460B1 (ko) * 2012-06-29 2013-11-12 (주)위지트 Cvd 공정챔버에 구비되는 서셉터

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8597462B2 (en) * 2010-05-21 2013-12-03 Lam Research Corporation Movable chamber liner plasma confinement screen combination for plasma processing apparatuses
KR102263827B1 (ko) * 2014-03-21 2021-06-14 삼성디스플레이 주식회사 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
KR20200072640A (ko) 2018-12-12 2020-06-23 삼성디스플레이 주식회사 증착 장치
US10704143B1 (en) * 2019-01-25 2020-07-07 Asm Ip Holding B.V. Oxide film forming method
WO2021002168A1 (ja) * 2019-07-01 2021-01-07 日本碍子株式会社 シャフト付きセラミックヒータ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582616A (en) * 1968-10-29 1971-06-01 Watlow Electric Mfg Co Electrical heaters
US3694626A (en) * 1971-09-30 1972-09-26 Gen Electric Electrical resistance heater
US4002799A (en) * 1973-11-23 1977-01-11 Technology Glass Corporation Glass sealed products
JPH04160034A (ja) 1990-10-25 1992-06-03 Alps Electric Co Ltd 低融点ガラス組成物
JPH0529071A (ja) * 1991-07-23 1993-02-05 Kawai Denki Seisakusho:Kk シーズヒータ及びその製造方法
JPH06145841A (ja) * 1992-11-11 1994-05-27 Sumitomo Electric Ind Ltd 複合部材
US5844205A (en) * 1996-04-19 1998-12-01 Applied Komatsu Technology, Inc. Heated substrate support structure
US5977519A (en) * 1997-02-28 1999-11-02 Applied Komatsu Technology, Inc. Heating element with a diamond sealing material
JPH10332149A (ja) 1997-03-31 1998-12-15 Ngk Spark Plug Co Ltd セラミックヒータ
JP4185179B2 (ja) * 1997-07-14 2008-11-26 キヤノンアネルバ株式会社 スパッタリング装置
JPH11116274A (ja) * 1997-10-14 1999-04-27 Asahi Glass Co Ltd 封着用組成物
JPH11204239A (ja) * 1998-01-12 1999-07-30 Fuji Electric Corp Res & Dev Ltd プレート型ヒータおよびその製造方法および薄膜製造装置
JPH11204329A (ja) 1998-01-12 1999-07-30 Aisan Ind Co Ltd リニアソレノイドアクチュエータ
US6402848B1 (en) * 1999-04-23 2002-06-11 Tokyo Electron Limited Single-substrate-treating apparatus for semiconductor processing system
JP2001068538A (ja) * 1999-06-21 2001-03-16 Tokyo Electron Ltd 電極構造、載置台構造、プラズマ処理装置及び処理装置
JP4456218B2 (ja) * 2000-03-16 2010-04-28 キヤノンアネルバ株式会社 プラズマ処理装置
JP2001271178A (ja) 2000-03-27 2001-10-02 Ulvac Japan Ltd 加熱装置及び真空処理装置
JP2002270346A (ja) * 2001-03-09 2002-09-20 Mitsubishi Heavy Ind Ltd 加熱装置及びその製造方法並びに被膜形成装置
CN1287634C (zh) 2001-08-13 2006-11-29 三洋热工业株式会社 加热器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104514B1 (ko) * 2008-03-25 2012-01-12 고쿠리츠다이가쿠호진 도호쿠다이가쿠 플라즈마 처리 장치
KR101328460B1 (ko) * 2012-06-29 2013-11-12 (주)위지트 Cvd 공정챔버에 구비되는 서셉터

Also Published As

Publication number Publication date
JP2005133216A (ja) 2005-05-26
US20050092732A1 (en) 2005-05-05
CN100345033C (zh) 2007-10-24
US7411161B2 (en) 2008-08-12
CN1611995A (zh) 2005-05-04
KR100826432B1 (ko) 2008-04-29

Similar Documents

Publication Publication Date Title
US5330578A (en) Plasma treatment apparatus
JP4791637B2 (ja) Ｃｖｄ装置とこれを用いた処理方法
US7517562B2 (en) Deposition method using a uniform electric field
US6800502B2 (en) Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus
KR19980087249A (ko) 산화 규소막, 그의 형성 방법 및 형성 장치
JP4426642B2 (ja) 原子層成長装置および原子層成長方法
US8178398B2 (en) Manufacturing method of display device
JP5372264B2 (ja) 酸化アニール処理装置及び酸化アニール処理を用いた薄膜トランジスタの製造方法
KR100826432B1 (ko) 반도체 공정 장비용 서셉터 및 이를 구비한 반도체 공정 장비
KR20010066250A (ko) 박막 트랜지스터 및 그 제조방법
US20100075506A1 (en) Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method
JP2007138301A (ja) 薄膜成膜装置
JP3471082B2 (ja) Ｃｖｄ装置の反応室のコーティング方法
JPH09209155A (ja) プラズマ処理装置
JP4890313B2 (ja) プラズマｃｖｄ装置
KR20080105525A (ko) 실리콘을 포함한 박막 형성방법
KR100701656B1 (ko) 박막 트랜지스터 액정 디스플레이 제조 방법
KR0182027B1 (ko) 게이트 절연막의 제조 방법
KR19980055759A (ko) 폴리실리콘층 형성 방법
JP5078656B2 (ja) 原子層成長装置
KR100279265B1 (ko) 박막 트랜지스터 액정표시소자의 보호막 형성방법
KR101328460B1 (ko) Cvd 공정챔버에 구비되는 서셉터
KR100533880B1 (ko) 고밀도 플라즈마 화학기상증착 방법
JP2001345315A (ja) 薄膜製造方法
CN116799016A (zh) 阵列基板及其制作方法和显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee