KR20050023934A - 반도체소자의 소자분리막 형성방법 - Google Patents
반도체소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR20050023934A KR20050023934A KR1020030061502A KR20030061502A KR20050023934A KR 20050023934 A KR20050023934 A KR 20050023934A KR 1020030061502 A KR1020030061502 A KR 1020030061502A KR 20030061502 A KR20030061502 A KR 20030061502A KR 20050023934 A KR20050023934 A KR 20050023934A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- trench
- layer
- pad oxide
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000002955 isolation Methods 0.000 title abstract description 21
- 238000000034 method Methods 0.000 title abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 9
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 5
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 형성방법을 개시한다. 개시된 본 발명의 방법은 반도체기판 상에 패드산화막과 폴리실리콘막을 차례로 형성하는 단계; 상기 폴리실리콘막과 패드산화막 및 반도체기판을 순차적으로 식각하여 상기 반도체기판에 트렌치를 형성하는 단계; 상기 기판 결과물을 습식식각하여 트렌치에 인접한 패드산화막 부분의 소정 폭을 제거하는 단계; 상기 트렌치 표면 및 폴리실리콘막 상에 선형질화막을 증착하는 단계; 상기 선형질화막을 전면 식각하여 식각된 폴리실리콘막 및 패드산화막의 측벽에 스페이서를 형성하는 단계; 상기 트렌치를 매립하도록 기판 전면 상에 매립산화막을 증착하는 단계; 상기 폴리실리콘막이 노출되도록 매립산화막을 CMP하는 단계; 및 상기 폴리실리콘막 및 패드산화막을 제거하는 단계를 포함한다. 본 발명에 따르면, 소자분리막 가장자리 모트를 제거시킴으로써, 반도체소자의 전기적인 특성을 향상시킬 수 있다.
.
Description
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로서, 보다 상세하게는, 트렌치 상단 가장자리에서의 모트(Moat)발생을 방지할 수 있는 반도체소자의 소자분리막 형성방법에 관한 것이다.
일반적으로, 반도체 소자를 제조함에 있어서, 소자와 소자사이의 전기적 분리를 위해 소자분리막을 형성하고 있으며, 이러한 소자분리막을 형성하기 위해 로코스(LOCOS) 및 STI(Shallow Trench Isolation)공정이 이용되고 있다.
그런데, 로코스 공정에 의한 소자분리막은 그 상단 코너부에 새부리 형상의 버즈-빅(bird's-beak)이 발생되기 때문에 소자 형성 면적을 줄이는 단점을 가지며, 그래서, 그 이용에 한계를 갖게 되었고, 이에 따라, 현재 대부분의 반도체 소자는 작은 폭으로 형성 가능한 STI공정을 이용해서 소자분리막을 형성하고 있다.
도 1a 및 도 1e는 STI공정을 이용한 종래기술에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체기판(11) 상에 패드산화막(13)과 패드질화막(15)을 순차적으로 형성한다.
다음에, 도 1b에 도시된 바와 같이, 상기 패드질화막(15) 상에 기판 필드 영역을 노출시키는 감광막 패턴(19)을 형성한다. 그런다음, 노출된 상기 질화막부분 및 그 아래의 상기 패드산화막(13) 및 반도체기판(11)을 차례로 식각하여 트렌치(17)를 형성한다.
이어서, 도 1c에 도시된 바와 같이, 감광막을 제거한 후, 상기 트렌치(17)를 매립하도록 기판 전면 상에 매립산화막(21)을 증착한다. 여기서, 상기 매립산화막(21)은 HDP CVD산화막을 적용한다.
다음에, 도 1d에 도시된 바와 같이, 상기 패드질화막(15)이 노출되도록 상기 매립산화막(21)을 CMP(Chemical Mechnical Polishing)한다.
이어서, 도 1e에 도시된 바와 같이, 상기 패드질화막(15)을 제거하여 소자분리막(21a)을 형성한다.
이후, 공지의 후속 공정. 즉, 게이트 공정을 진행한다.
그러나, 종래기술에 따른 반도체 소자분리막 형성방법에 의하면, 도 1f에 도시된 바와 같이, 패드질화막을 습식식각하는 과정에서 트렌치 상단 가장자리 부분이 침식되어 모트(Edge Moat)("A")가 발생하게 되며 이러한 가장자리 모트("A")가 험프현상및 INWE(Inverse Narrow Width Effect) 현상을 유발하여 반도체소자의 전기적인 특성을 열화시키게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 가장자리 모트의 발생을 방지할 수 있는 반도체소자의 소자분리막 형성방법을 제공함에 그목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자분리막 형성방법은,반도체기판 상에 패드산화막과 폴리실리콘막을 차례로 형성하는 단계; 상기 폴리실리콘막과 패드산화막 및 반도체기판을 순차적으로 식각하여 상기 반도체기판에 트렌치를 형성하는 단계; 상기 기판 결과물을 습식식각하여 트렌치에 인접한 패드산화막 부분의 소정 폭을 제거하는 단계; 상기 트렌치 표면 및 폴리실리콘막 상에 선형질화막을 증착하는 단계; 상기 선형질화막을 전면 식각하여 식각된 폴리실리콘막 및 패드산화막의 측벽에 스페이서를 형성하는 단계; 상기 트렌치를 매립하도록 기판 전면 상에 매립산화막을 증착하는 단계; 상기 폴리실리콘막이 노출되도록 매립산화막을 CMP하는 단계; 및 상기 폴리실리콘막 및 패드산화막을 제거하는 단계를 포함하는 것을 특징으로한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2a 및 도 2h는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체기판(22) 상에 패드산화막(24)을 형성한 후, 상기 패드산화막(24) 상에 종래기술과는 달리 질화막이 아닌 폴리실리콘막(26)을 형성한다.
그 다음, 도 2b에 도시된 바와 같이, 상기 폴리실리콘막(26) 상에 기판 필드 영역을 노출시키는 감광막패턴(30)을 형성한다. 그런다음, 노출된 폴리실리콘막부분 및 그 아래의 패드산화막(24) 및 반도체기판(22)을 차례로 식각하여 트렌치(28)를 형성한다.
이어서, 도 2c에 도시된 바와 같이, 상기 감광막패턴(30)을 제거한 후, 상기 기판 결과물을 습식식각하고, 이를 통해 트렌치(28)에 인접한 패드산화막부분의 소정 폭을 제거한다.
그 다음, 도 2d에 보는 바와 같이, 상기 트렌치(28)와 표면 및 식각된 폴리실리콘막(26) 상에 선형질화막(32)을 형성한다.
이어서, 도 2e에 도시된 바와 같이, 상기 선형질화막(32)을 전면 식각하여 상기 식각된 폴리실리콘막(26)의 측벽에 질화막 스페이서(32a)를 형성한다. 이때, 상기 질화막 스페이서(32a)는 후속 식각공정에서 발생하는 가장자리 모트를 제거하는 기능을 한다.
그 다음, 도 2f에 도시된 바와 같이, 트렌치(28)를 완전히 매립하도록 기판 전면 상에 매립산화막(34)을 형성한다. 여기서, 상기 매립산화막(34)은 HDP CVD산화막으로 한다.
이어서, 도 2g에 도시된 바와 같이, 폴리실리콘막(26)이 노출되도록 매립산화막(34)을 CMP한다.
그 다음, 도 2h에 도시된 바와 같이, 상기 폴리실리콘막(26)과 패드산화막
(24)를 제거하여 본 발명에 따른 소자분리막(34a)를 형성한다.
이와같은 방법으로, 소자분리막을 형성할 때 패드산화막을 형성한 후 식각방지막으로 패드질화막대신에 식각선택비를 높히기 위하여 폴리실리콘막을 형성하고 트렌치 가장자리에 형성된 상기 패드산화막을 제거한 지역에 질화막 스페이서를 형성하고 갭필 산화막으로 HDP CVD산화막을 증착시킨 후 상기 폴리실리콘막과 상기 패드산화막을 제거하여 소자분리막을 형성시킴으로써 후속 식각공정중에 발생할 수 있는 가장자리 모트를 제거하여 소자특성을 향상시킬 수 있다.
상기에서 설명한 바와 같이, 본 발명은, 트렌치 가장자리부분에 형성된 패드산화막을 제거한 지역에 질화막 스페이서를 형성함으로써 후속 식각공정에서 발생하는 상기 트렌치 상단 가장자리부분이 침식되어 발생하는 가장자리 모트를 제거할 수 있다.
따라서, 상기 가장자리 모트로 인하여 발생하는 트랜지스터의 험프현상과
INWE현상을 개선시킬 수 있어 반도체소자의 전기적인 특성을 향상시킬 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경실시가 가능할 것이다.
도 1a 및 도 1e는 종래 기술에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위한 공정단면도.
도 2a 및 도 2h는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위한 공정단면도.
<도면의 주요 부분에 대한 부호의 설명>
22 : 기판 24 : 패드산화막
26 : 폴리실리콘막 28 : 트렌치
30 : 감광막패턴 32 : 선형질화막
32a : 선형질화막 34 ; HDP CVD산화막
34a ; 소자분리막
Claims (1)
- 반도체기판 상에 패드산화막과 폴리실리콘막을 차례로 형성하는 단계;상기 폴리실리콘막과 패드산화막 및 반도체기판을 순차적으로 식각하여 상기 반도체기판에 트렌치를 형성하는 단계;상기 기판 결과물을 습식식각하여 트렌치에 인접한 패드산화막 부분의 소정 폭을 제거하는 단계;상기 트렌치 표면 및 폴리실리콘막 상에 선형질화막을 증착하는 단계;상기 선형질화막을 전면 식각하여 식각된 폴리실리콘막 및 패드산화막의 측벽에 스페이서를 형성하는 단계;상기 트렌치를 매립하도록 기판 전면 상에 매립산화막을 증착하는 단계;상기 폴리실리콘막이 노출되도록 매립산화막을 CMP하는 단계; 및상기 폴리실리콘막 및 패드산화막을 제거하는 단계를 포함하는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030061502A KR101006510B1 (ko) | 2003-09-03 | 2003-09-03 | 반도체소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030061502A KR101006510B1 (ko) | 2003-09-03 | 2003-09-03 | 반도체소자의 소자분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050023934A true KR20050023934A (ko) | 2005-03-10 |
| KR101006510B1 KR101006510B1 (ko) | 2011-01-07 |
Family
ID=37231379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030061502A KR101006510B1 (ko) | 2003-09-03 | 2003-09-03 | 반도체소자의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101006510B1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557972B1 (ko) * | 1998-10-29 | 2006-04-28 | 주식회사 하이닉스반도체 | 반도체소자의 트렌치 형성방법_ |
| KR100687857B1 (ko) * | 2000-12-14 | 2007-02-27 | 주식회사 하이닉스반도체 | 트렌치를 이용한 소자분리산화막 형성방법 |
| KR100801725B1 (ko) * | 2001-12-28 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
-
2003
- 2003-09-03 KR KR1020030061502A patent/KR101006510B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101006510B1 (ko) | 2011-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100845103B1 (ko) | 반도체소자의 제조방법 | |
| KR100649872B1 (ko) | 반도체소자의 트랜치 소자분리막 형성방법 | |
| KR101006510B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20030056602A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20050028618A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20010073704A (ko) | 보이드 없는 반도체 소자의 트렌치 소자 분리 방법 | |
| KR20030049783A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100864933B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040057609A (ko) | 반도체 소자의 제조방법 | |
| KR100290912B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100700282B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100700283B1 (ko) | 반도체소자의 소자분리용 트랜치 형성방법 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR20020003031A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR20030001965A (ko) | 반도체 소자의 제조 방법 | |
| KR20030049604A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20060134320A (ko) | 반도체소자의 트랜치 소자분리막 및 그 제조방법 | |
| KR20080029268A (ko) | 반도체 소자의 소자분리막 및 그 형성방법 | |
| KR20030008053A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20020054666A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20040055468A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050002070A (ko) | 패드질화막 대신 패드폴리실리콘을 사용한 반도체 소자의트렌치 소자분리막 형성방법 | |
| KR20050026144A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20060127353A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20010038438A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |