KR20050020232A - 반도체 소자의 실린더형 커패시터 및 그 제조방법 - Google Patents

Abstract

반도체 소자의 실린더형 커패시터 및 그 제조방법에 대하여 개시한다. 본 발명에 의한 실린더형 커패시터는 종래의 단일 실린더형 스토리지 노드 내부에 수직형 핀(fin) 형상의 스토리지 노드를 더 구비하거나 또는 크기가 더 작은 실린더형 스토리지 노드를 더 구비한다. 이러한 스토리지 노드를 제조하기 위하여 본 발명에 의하면 몰드 산화막 패턴이 형성된 기판 상에 스토리지 노드 형성용 도전체막을 형성한다. 그리고, 도전체막의 측벽에 실리콘산화막으로 스페이서를 형성한 다음, 그 내부에 도핑된 폴리실리콘과 같은 도전물질을 메운다. 계속해서, 에치백 등의 방법으로 도전체막의 노드를 분리하고, 남아 있는 스페이서 및 몰드 산화막 패턴을 제거하면 내부에 수직형 핀이 구비된 스토리지 노드가 형성된다.

Description

반도체 소자의 실린더형 커패시터 및 그 제조방법{Capacitor of a semiconductor device comprising cylindrical storage nodes and manufacturing method thereof}

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 구체적으로는 반도체 소자의 커패시터 제조방법에 관한 것이다.

본 발명이 이루고자 하는 기술적 과제는 커패시터가 차지하는 기판의 면적을 증가시키지 않고 커패시터의 정전 용량을 증가시킬 수 있는 반도체 소자의 실린더형 커패시터 제조방법을 제공하는데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 커패시터가 차지하는 기판의 면적을 증가시키지 않고 커패시터의 정전 용량을 증가시킬 수 있는 반도체 소자의 실린더형 커패시터를 제공하는데 있다.

상기한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 실린더형 커패시터 제조방법은 기판 상에 식각 방지막 및 몰드 산화막을 순차적으로 형성하는 단계; 스토리지 노드 형성 영역을 한정하도록 상기 몰드 산화막 및 상기 식각 방지막을 패터닝하는 단계; 상기 결과물 상에 단차를 따라 스토리지 노드 형성용 제1 도전체막을 형성하는 단계; 상기 스토리지 노드 형성 영역 내부의 상기 제1 도전체막 측벽 상에 스페이서를 형성하는 단계; 상기 스페이서 내부를 채우는 스토리지 노드 형성용 제2 도전체막을 형성하는 단계; 상기 몰드 산화막의 상면이 노출될 때까지 상기 제2 도전체막, 상기 스페이서 및 상기 제1 도전체막을 식각하여 상기 제1 도전체막의 노드를 분리하는 단계; 상기 몰드 산화막을 제거하는 단계; 상기 결과물 상에 단차를 따라 균일한 두께로 유전막을 형성하는 단계; 및 상기 유전막 상에 상부 전극 형성용 제3 도전체막을 형성하는 단계를 포함한다.

상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 소자의 실린더형 커패시터 제조방법은 기판 상에 식각 방지막 및 몰드 산화막을 순차적으로 형성하는 단계; 스토리지 노드 형성 영역을 한정하도록 상기 몰드 산화막 및 상기 식각 방지막을 패터닝하는 단계; 상기 결과물 상에 단차를 따라 스토리지 노드 형성용 제1 도전체막을 형성하는 단계; 상기 스토리지 노드 형성 영역 내부의 상기 제1 도전체막 측벽 상에 스페이서를 형성하는 단계; 상기 결과물 상에 단차를 따라 균일한 두께로 스토리지 노드 형성용 제2 도전체막을 형성하는 단계; 상기 제2 도전체막 상에 버퍼 산화막을 형성하는 단계; 상기 몰드 산화막의 상면이 노출될 때까지 상기 버퍼 산화막, 상기 제2 도전체막, 상기 스페이서 및 상기 제1 도전체막을 식각하여 상기 제2 도전체막 및 상기 제1 도전체막의 노드를 분리하는 단계; 상기 버퍼 산화막 및 상기 몰드 산화막을 제거하는 단계; 상기 결과물 상에 단차를 따라 균일한 두께로 유전막을 형성하는 단계; 및 상기 유전막 상에 상부 전극 형성용 제3 도전체막을 형성하는 단계를 포함한다.

상기한 실시예들의 일 측면에 의하면, 상기 스페이서는 HTO, MTO, PETEOX 또는 USG 등과 같은 실리콘산화막으로 형성할 수 있다.

상기한 실시예들의 다른 측면에 의하면, 상기 스페이서 형성 단계는, 제1 도전체막 상에 스페이서 형성용 실리콘산화막을 형성하는 단계; 및 상기 스페이서를 형성하도록 상기 스페이서 형성용 실리콘산화막을 에치백하는 단계를 포함할 수 있다. 그리고, 이 경우에 상기 에치백 단계는, 상기 제1 도전체막의 일부를 에치백하거나 또는 상기 기판이 노출되도록 상기 제1 도전체막을 전부 에치백하는 단계를 더 포함할 수도 있다.

상기한 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 소자의 실린더형 커패시터는 기판; 콘택 플러그가 개재되어 있으며 상기 기판 상에 형성되어 있는 층간 절연막; 밑면이 상기 콘택 플러그와 연결되는 실린더 형상의 제1 스토리지 노드; 상기 제1 스토리지 노드 내부에 상기 제1스토리지 노드의 측면 및/또는 밑면과 연결되도록 수직형 핀(vertical fin) 형상으로 형성되어 있는 제2 스토리지 노드; 상기 제1 스토리지 노드 및 상기 제2 스토리지 노드 상에 형성되어 있는 유전막; 및 상기 유전막 상에 형성되어 있는 커패시터 상부 전극을 구비한다.

상기한 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 반도체 소자의 제조방법은 기판; 콘택 플러그가 개재되어 있으며 상기 기판 상에 형성되어 있는 층간 절연막; 밑면이 상기 콘택 플러그와 연결되는 실린더 형상의 제1 실린더형 스토리지 노드; 상기 제1 스토리지 노드 내부에 상기 제1스토리지 노드의 밑면과 연결되고 상기 제1 스토리지 노드의 실린더 형상보다 크기가 작은 실린더 형상의 제2 실린더형 스토리지 노드; 상기 제1 실린더형 스토리지 노드 및 상기 제2 실린더형 스토리지 노드 상에 형성되어 있는 유전막; 및 상기 유전막 상에 형성되어 있는 커패시터 상부 전극을 구비한다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것들이다. 도면에 있어서, 층의 두께 및/또는 영역들의 크기 등은 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.

도 2a 내지 도 2e에는 본 발명의 바람직한 일 실시예에 따른 반도체 소자의 실린더형 커패시터 및 그 제조방법을 보여주기 위한 개략적인 단면도가 공정 순서에 따라 도시되어 있다.

도 2a를 참조하면, 통상적인 방법을 사용하여 기판(200) 상에 다수의 콘택 플러그(215)가 개재되어 있는 층간 절연막(210)을 형성한다. 다음으로, 층간 절연막(210) 상에 식각 방지막 및 몰드 산화막을 순차적으로 형성한다. 식각 방지막은 실리콘질화막으로 형성하며, 몰드 산화막은 PETEOS 등의 실리콘산화막으로 형성한다. 그리고, 포토리소그라피 공정을 사용하여 콘택 플러그(215)가 노출되도록 몰드 산화막 및 식각 방지막을 순차적으로 패터닝한다. 그 결과, 몰드 산화막 패턴(230) 및 식각 방지막 패턴(220)에 의하여 스토리지 노드 영역이 한정된다.

계속해서, 몰드 산화막 패턴(230), 층간 절연막 패턴(220) 및 콘택 플러그(215) 상에 균일한 두께로 스토리지 노드 형성용 제1 도전체막(240)을 형성한다. 제1 도전체막(240)은 도핑된 폴리실리콘 또는 금속 물질 등으로 형성할 수 있다. 다음으로, 제1 도전체막(240) 상에 스페이서를 형성하기 위한 물질막(250)을 균일한 두께로 형성한다. 물질막(250)은 몰드 산화막 패턴(230)과 동일한 물질, 실리콘산화막으로 형성하는 것이 바람직하다. 예를 들어, 물질막(250)은 HTO, MTO, PETEOS 또는 USG일 수 있다.

도 2b를 참조하면, 스페이서(250a)를 형성하기 위한 공정을 실시한다. 스페이서(250a)는 실린더 형상의 제1 도전체막(240) 측면에만 남도록 상기 물질막(250) 즉 실리콘산화막을 에치백 등의 방법으로 식각한다. 계속해서, 실린더 형상의 밑면에 형성되어 있는 제1 도전체막(240)도 에치백 등의 방법으로 식각하는데, 이 때 제1 도전체막(240)의 일부 깊이만 식각하거나 콘택 플러그(215)가 노출될 때까지 식각할 수도 있다.

도 2c를 참조하면, 상기 결과물 상에 스토리지 노드 형성용 제2 도전체막(260)을 형성한다. 즉, 제2 도전체막(260)은 스페이서(250a) 사이의 공간을 채우도록 기판의 전면에 형성한다. 제2 도전체막(260)도 도핑된 폴리실리콘 또는 금속 물질로 형성할 수 있는데, 제1 도전체막(240)과 동일한 물질로 형성하는 것이 바람직하다.

도 2d를 참조하면, 제2 도전체막(260) 및 제1 도전체막(240a)에 대한 노드 분리 공정을 실시한다. 노드 분리 공정은 건식 에치백 또는 CMP 등의 방법을 사용하여 몰드 산화막 패턴(230)의 상면이 노출될 때까지 실시한다. 계속해서, 습식 식각 등의 방법으로 몰드 산화막 패턴(230) 및 스페이서(250a)를 제거하면, 도 2d에 도시된 것과 같은 구조의 스토리지 노드(240b, 260a)가 남는다.

도 2d의 스토리지 노드(240b, 260a)에 대한 사시도는 도 3에 도시되어 있다. 도 3을 참조하면, 스토리지 노드(240b, 260a)는 제1 도전체막으로 형성된 실린더 형상의 스토리지 노드(240b, 이하, ‘제1 스토리지 노드’라 한다) 및 제2 도전체막으로 형성된 수직형 핀(vertical fin) 즉, 수직방향으로 세워져 있는 판자 형상의 스토리지 노드(260a, 이하 ‘제2 스토리지 노드’라 한다)로 구성된다. 그리고, 제1 스토리지 노드(240b) 및 제2 스토리지 노드(260a)는 각각 그것의 측면 및 옆면이 서로 연결되어 있다.

다시 도 2e를 참조하면, 상기 스토리지 노드(240b, 260a) 상에 단차를 따라 균일한 두께로 유전막(270)을 형성한다. 유전막(270)은 ONO복합막이거나 알루미늄 산화막 또는 탄탈륨 산화막 등과 같은 고유전물질을 포함하는 막으로 형성할 수 있다. 그리고, 계속해서 상기 유전막(270) 상에 커패시터 상부 전극을 형성하기 위한 제3 도전체막(280)을 형성하면 커패시터(240b, 260a, 270 및 280)가 완성된다.

본 실시예에 의하면, 스토리지 노드가 실린더 형상의 제1 스토리지 노드 이외에 그 내부에 수직형 핀 모양의 제2 스토리지 노드를 더 구비하기 때문에, 기판의 단위 면적 당 커패시터의 유효 면적을 종래보다 증가시킬 수가 있다.

도 4a 내지 도 4c에는 본 발명의 바람직한 다른 실시예에 따른 반도체 소자의 실린더형 커패시터 및 그 제조방법을 보여주기 위한 개략적인 단면도가 공정 순서에 따라 도시되어 있다. 본 실시예에서는, 첫 번째 실시예의 도 2b 단계까지는 동일한 공정이 적용되므로 여기서는 상세한 설명은 생략한다.

도 4a를 참조하면, 제1 도전체막(340a) 및 스페이서(350a) 상에 균일한 두께로 스토리지 노드 형성용 제2 도전체막(360)을 형성한다. 즉, 본 실시예에서는 제2 도전체막(360)을 첫 번째 실시예에서의 제2 도전체막(260)보다 얇게 형성하여 스페이서(360a) 사이 공간을 전부 메우지 않도록 한다. 제2 도전체막(360)은 도핑된 폴리실리콘 또는 금속 물질로 형성할 수 있는데, 제1 도전체막(340a)과 동일한 물질로 형성하는 것이 바람직하다. 버퍼 산화막(370)은 PETEOS 또는 BPSG 등과 같은 실리콘산화막으로 형성할 수 있다.

도 4b를 참조하면, 제2 도전체막(360) 및 제1 도전체막(340a)에 대한 노드 분리 공정을 실시한다. 노드 분리 공정은 건식 에치백 또는 CMP 등의 방법을 사용하여 몰드 산화막 패턴(330)의 상면이 노출될 때까지 실시한다. 계속해서, 습식 식각 등의 방법으로 몰드 산화막 패턴(330), 버퍼 산화막(370) 및 스페이서(250a)를 제거하면, 도 4b에 도시된 것과 같은 구조의 스토리지 노드(340b, 360a)가 남는다.

도 4b의 스토리지 노드(340b, 360a)에 대한 사시도는 도 5에 도시되어 있다. 도 5를 참조하면, 스토리지 노드(340b, 360a)는 제1 도전체막으로 형성된 실린더 형상의 스토리지 노드(340b, 이하, ‘제1 실린더형 스토리지 노드’라 한다) 및 제2 도전체막으로 형성된 실린더 형상의 스토리지 노드(360a, 이하, ‘제2 실린더형 스토리지 노드’라 한다)로 구성된다. 제2 실린더형 스토리지 노드(360a)는 제1 실린더형 스토리지 노드(340b) 내부에 위치하며, 제1 실린더형 스토리지 노드(340b) 및 제2 실린더형 스토리지 노드(360a)는 평면 모양이 동일한 모양일 수 있다. 그리고, 제1 실린더형 스토리지 노드(340b) 및 제2 실린더형 스토리지 노드(340a)는 밑면이 서로 연결되어 있다.

다시 도 4c를 참조하면, 상기 스토리지 노드(340b, 360a) 상에 단차를 따라 균일한 두께로 유전막(380)을 형성한다. 유전막(380)은 ONO복합막이거나 알루미늄 산화막 또는 탄탈륨 산화막 등과 같은 고유전물질을 포함하는 막으로 형성할 수 있다. 그리고, 계속해서 상기 유전막(380) 상에 커패시터 상부 전극을 형성하기 위한 제3 도전체막(390)을 형성하면 커패시터(340b, 360a, 380 및 390)가 완성된다.

본 실시예에 의하면, 스토리지 노드가 실린더 형상의 제1 실린더형 스토리지 노드 이외에 그 내부에도 실린더 형상의 제2 스토리지 노드를 더 구비한다. 따라서, 기판의 단위 면적당 커패시터의 유효 면적을 종래보다 증가시킬 수가 있다.

본 발명에 의하면 주어진 기판의 단위 면적에 더 큰 유효 면적을 가지는 스토리지 노드를 만들 수가 있다. 따라서, 충분한 커패시터의 정전 용량을 확보할 수가 있기 때문에 고집적 반도체 소자에 더욱 유용하게 사용할 수가 있다.

그리고, 본 발명에 의하면 더 큰 정전 용량을 가지는 커패시터를 단순한 방법으로 용이하게 제조할 수가 있다.

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 실린더형 커패시터의 제조방법을 보여주는 단면도이다.

도 2a 내지 도 2e는 본 발명의 바람직한 일 실시예에 따른 반도체 소자의 실린더형 커패시터 및 그 제조방법을 보여주는 단면도이다.

도 3은 도 2d에 도시되어 있는 스토리지 노드에 대한 사시도이다.

도 4a 내지 도 4c는 본 발명의 바람직한 다른 실시예에 따른 반도체 소자의 실린더형 커패시터 및 그 제조방법을 보여주는 단면도이다.

도 5는 도 4b에 도시되어 있는 스토리지 노드에 대한 사시도이다.

Claims (10)

1. 기판 상에 식각 방지막 및 몰드 산화막을 순차적으로 형성하는 단계;

   스토리지 노드 형성 영역을 한정하도록 상기 몰드 산화막 및 상기 식각 방지막을 패터닝하는 단계;

   상기 결과물 상에 단차를 따라 스토리지 노드 형성용 제1 도전체막을 형성하는 단계;

   상기 스토리지 노드 형성 영역 내부의 상기 제1 도전체막 측벽 상에 스페이서를 형성하는 단계;

   상기 스페이서 내부를 채우는 스토리지 노드 형성용 제2 도전체막을 형성하는 단계;

   상기 몰드 산화막의 상면이 노출될 때까지 상기 제2 도전체막, 상기 스페이서 및 상기 제1 도전체막을 식각하여 상기 제1 도전체막의 노드를 분리하는 단계;

   상기 몰드 산화막을 제거하는 단계;

   상기 결과물 상에 단차를 따라 균일한 두께로 유전막을 형성하는 단계; 및

   상기 유전막 상에 상부 전극 형성용 제3 도전체막을 형성하는 단계를 포함하는 반도체 소자의 실린더형 커패시터 제조방법.
2. 제1항에 있어서,

   상기 스페이서는HTO, MTO, PETEOS 또는 USG로 형성하는 것을 특징으로 하는 반도체 소자의 실린더형 커패시터 제조방법.
3. 제1항에 있어서, 상기 스페이서 형성 단계는,

   상기 제1 도전체막 상에 스페이서 형성용 실리콘산화막을 형성하는 단계; 및

   상기 스페이서를 형성하도록 상기 스페이서 형성용 실리콘산화막을 에치백하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 실린더형 커패시터 제조방법.
4. 제3항에 있어서, 상기 에치백 단계는,

   상기 제1 도전체막의 일부를 에치백하거나 또는 상기 기판이 노출되도록 상기 제1 도전체막을 전부 에치백하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 실린더형 커패시터 제조방법.
5. 기판 상에 식각 방지막 및 몰드 산화막을 순차적으로 형성하는 단계;

   스토리지 노드 형성 영역을 한정하도록 상기 몰드 산화막 및 상기 식각 방지막을 패터닝하는 단계;

   상기 결과물 상에 단차를 따라 스토리지 노드 형성용 제1 도전체막을 형성하는 단계;

   상기 스토리지 노드 형성 영역 내부의 상기 제1 도전체막 측벽 상에 스페이서를 형성하는 단계;

   상기 결과물 상에 단차를 따라 균일한 두께로 스토리지 노드 형성용 제2 도전체막을 형성하는 단계;

   상기 제2 도전체막 상에 버퍼 산화막을 형성하는 단계;

   상기 몰드 산화막의 상면이 노출될 때까지 상기 버퍼 산화막, 상기 제2 도전체막, 상기 스페이서 및 상기 제1 도전체막을 식각하여 상기 제2 도전체막 및 상기 제1 도전체막의 노드를 분리하는 단계;

   상기 버퍼 산화막 및 상기 몰드 산화막을 제거하는 단계;

   상기 결과물 상에 단차를 따라 균일한 두께로 유전막을 형성하는 단계; 및

   상기 유전막 상에 상부 전극 형성용 제3 도전체막을 형성하는 단계를 포함하는 반도체 소자의 실린더형 커패시터 제조방법.
6. 제5항에 있어서,

   상기 스페이서는HTO, MTO, PETEOS 또는 USG로 형성하는 것을 특징으로 하는 반도체 소자의 실린더형 커패시터 제조방법.
7. 제5항에 있어서, 상기 스페이서 형성 단계는,

   상기 제1 도전체막 상에 스페이서 형성용 실리콘산화막을 형성하는 단계; 및

   상기 스페이서를 형성하도록 상기 스페이서 형성용 실리콘산화막을 에치백하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 실린더형 커패시터 제조방법.
8. 제7항에 있어서, 상기 에치백 단계는,

   상기 제1 도전체막의 일부를 에치백하거나 또는 상기 기판이 노출되도록 상기 제1 도전체막을 전부 에치백하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 실린더형 커패시터 제조방법.
9. 기판;

   콘택 플러그가 개재되어 있으며 상기 기판 상에 형성되어 있는 층간 절연막;

   밑면이 상기 콘택 플러그와 연결되는 실린더 형상의 제1 스토리지 노드;

   상기 제1 스토리지 노드 내부에 상기 제1스토리지 노드의 측면 및/또는 밑면과 연결되도록 수직형 핀(vertical fin) 형상으로 형성되어 있는 제2 스토리지 노드;

   상기 제1 스토리지 노드 및 상기 제2 스토리지 노드 상에 형성되어 있는 유전막; 및

   상기 유전막 상에 형성되어 있는 커패시터 상부 전극을 구비하는 반도체 소자의 실린더형 커패시터.
10. 기판;

    콘택 플러그가 개재되어 있으며 상기 기판 상에 형성되어 있는 층간 절연막;

    밑면이 상기 콘택 플러그와 연결되는 실린더 형상의 제1 실린더형 스토리지 노드;

    상기 제1 스토리지 노드 내부에 상기 제1스토리지 노드의 밑면과 연결되고 상기 제1 스토리지 노드의 실린더 형상보다 크기가 작은 실린더 형상의 제2 실린더형 스토리지 노드;

    상기 제1 실린더형 스토리지 노드 및 상기 실린더형 제2 스토리지 노드 상에 형성되어 있는 유전막; 및

    상기 유전막 상에 형성되어 있는 커패시터 상부 전극을 구비하는 반도체 소자의 실린더형 커패시터.