KR20050009675A - 자기 센서 및 그 제조 방법 - Google Patents

Abstract

자기 센서는 기판, 스핀-밸브 형태의 자기 저항 소자, 바이어스 자기층(또는 영구 자석막) 및 보호막을 포함하고, 바이어스 자기층은 자기 저항 소자의 양쪽 단부와 접속되며, 그 상부 표면은 그 양쪽 단부에서 자기 저항 소자의 하부 표면으로 완전하게 덮인다. 여기에서, 보호막에서 봤을 때 자기 저항 소자의 양쪽 단부의 측면과 바이어스 자기층의 측면간의 거리는 3㎛를 초과하지 않는다. 또한, 바이어스 자기층의 일부는 자기 저항 소자의 양쪽 단부로 덮일 수 있고, 중간층은 바이어스 자기층의 상부 표면을 완전하게 덮도록 자기 저항 소자, 바이어스 자기층, 및 보호막과 관련하여 배열된다.

Description

자기 센서 및 그 제조 방법{MAGNETIC SENSOR AND MANUFACTURING METHOD THEREFOR}

본 발명은 거대 자기 저항 소자(또는 GMR 소자)를 이용한 스핀 밸브형의 자기 센서 및 그 제조 방법에 관한 것이다.

본 출원은 일본 특허 출원 제2003-421236호, 제2003-199280호, 및 제2003-199281호에 대한 우선권을 주장하며, 그 내용들은 본 명세서에 참조에 의해 포함된다.

종래, 자계에 노출될 때 그 저항이 변경되는 거대 자기 저항 소자(또는 GMR 소자)와 같은 스핀 밸브형 자기 저항 소자를 이용한 다양한 타입의 자기 센서들이 개발되어 실용화되었다.

예를 들면, GMR 소자는 그 자화 방향이 소정 방향으로 고정되는 핀형 층(pinned layer) 및 그 자화 방향이 외부 자계에 응답하여 변경되는 자유층을 포함하고, 이 소자는 자화 방향에서 핀형 층과 자유층간의 상대적인 관계에 응답하여 저항을 나타내며, 따라서 그 저항을 측정함으로써 외부 자계를 검출할 수 있다.

자기 센서에 포함된 GMR 소자는 지그재그 방식으로 복수회 접혀진 미세 라인 패턴으로 형성됨으로써, 매우 작은 영역내에서 전체 경로 길이를 증가시킬 수 있고 따라서 임피던스를 증가시키며, 이를 통해 소비되는 전류를 감소시킬 수 있다.

지그재그 패턴을 가지는 상기 언급된 GMR 소자에서, 미세 라인의 접혀진 부분(또는 굴곡부)은 자기 저항막으로 형성되고, 이는 GMR 소자의 민감도 방향을 일정하지 않게 한다; 환언하면, 이것은 외부 자계와 자기 저항 소자의 저항간의 선형 관계(선형성)에 손상을 준다; 따라서, 자계의 세기를 정확하게 측정하는 것을 어렵게 한다.

상기 단점을 감안하여, 굴곡부가 비자기막으로 형성되는 지그재그 패턴을 가지는 GMR 소자를 이용한 자기 센서들이 개발되었다. 종래에 공지된 자기 센서들의 예는 일본특허출원 공개 번호 제2000-206217호 및 일본특허출원 공개 번호 제2002-299728호에 개시되어 있다.

GMR 소자의 굴곡부가 자기 저항막으로 형성되는 자기 센서에 비해, 상기 언급한 자기 센서는 자계의 세기를 정확하게 측정할 수는 있지만, 반면에 굴곡부에 대응하는 비자기막으로 인해 상기 언급한 자기 센서가 자기 저항막의 자유층에서 단축 이방성을 유지하는 것이 충분하지 않을 수 있다. 이 때문에, 비교적 큰 세기를 가지는 교란 자계가 외부로부터 자계에 인가된 경우, 자유층의 자화 방향이 그 초기 자화 방향과 매칭하지(복원하지) 않을 수 있다; 그러므로, 자기 센서가 양호한 재생성으로 외부 자계의 세기를 측정하는 것이 항상 가능한 것은 아니다.

뿐만 아니라, GMR 소자의 자유층에서 단축 이방성을 유지하기 위해 바이어스 자기층(강자성 물질로 구성되는 영구 자석막에 대응함)이 GMR 소자의 굴곡부에 근접하여 자기 저항막의 양쪽 단부에 접촉하여 배열되는 또 다른 자기 센서가 개발되었다.

상기 언급한 자기 센서에서, 지그재그 패턴을 가지는 GMR 소자는 자기 저항막 및 비자기막으로 구성되고, 영구 자석막은 그 저항 회로에서 굴곡부에 근접하여 배열된다. 즉, 이러한 자기 센서는 그 구조가 매우 복잡하고 제조하기가 매우 어렵다.

도 40은, 예를 들면 일본특허출원공개 번호 제H12-137906호에 개시된 종래에 공지된 자기 센서의 구성을 도식적으로 나타낸 단면도이다.

도 40의 자기 센서는 소정 두께를 가지는 석영 또는 실리콘 웨이퍼로 구성되는 기판(201), 기판(201) 상에 배열되는 GMR 소자로 구성되는 자기 저항 소자(202), 기판 상에 배열된 비자기 재료로 구성되는 임베디드 막(203), 영구 자석막으로 구성되고 자기 저항 소자(202)의 양쪽 단부에 접속되며 임베디드 막(203)을통해 기판(201) 상에 배열되는 바이어스 자기층(204), 실리콘 산화막으로 구성되는 제1 보호막(205), 및 자기 저항 소자(202) 및 바이어스 자기층(204)의 전체 표면이 덮여지는 실리콘 질화막으로 구성되는 제2 보호막(206)을 포함한다.

제1 보호막(205) 및 제2 보호막(206)은 합하여 보호막(207)으로 지칭될 수 있다.

상기 언급된 자기 센서에서, 바이어스 자기층(204)의 전체 상부 표면이 그 양 단부에서 자기 저항 소자(202)의 하부 표면으로 완전하게 덮여지지 않는다. 이 때문에, 자기 저항 소자(202)는 바이어스 자기층(204)의 상부 표면의 일부 위에 걸치는 방식으로 접속된다. 이러한 자기 센서는 예를 들면 가열-냉각 사이클링 테스트(또는 열적 사이클링 테스트) 동안에 바이어스 자기층(204)과 보호막(207)간의 경계에서 보호막(207)의 분리를 유발할 수 있다. 즉, 충분하게 높은 정도의 환경적 내구성을 가지는 자기 센서를 제공하는 것이 필요하다.

본 발명의 목적은 자기 저항막과 외부 자계의 세기간의 선형 관계(또는 선형성)에 손상을 가하지 않고 외부 자계의 세기를 정확하게 측정할 수 있고, 자기 저항막의 자유층에서 단축 이방성을 유지함으로써 양호한 재생성으로 외부 자계의 세기를 측정할 수 있으며, 비교적 간단한 제조 프로세스에 의해 제조될 수 있는 자기 센서를 제공하는 것이다.

본 발명의 또 다른 목적은 환경적 내구성이 개선된 자기 센서를 제공하는 것이다.

본 발명의 제1 양태에서, 자기 센서는 스핀-밸브 타입의 자기 저항 소자를 포함하고, 그 양쪽 단부는 영구 자석막으로 구성되는 바이어스 자기층과 접속되며, 보호막은 자기 저항 소자와 바이어스 자기층을 덮도록 형성된다. 이러한 자기 센서는 바이어스 자기층의 상부 표면이 그 양쪽 단부에서 자기 저항 소자의 하부 표면으로 완전하게 덮이는 것을 특징으로 하고 있다.

상기에서, 자기 저항 소자의 양쪽 단부의 측면과 바이어스 자기층의 측면간의 거리가 3㎛를 초과하지 않는 것이 바람직하고, 거리는 자기 센서의 주변부에서 보호막에서 자기 저항 소자를 봤을 때 측정된다.

본 발명의 제2 양태에서, 자기 센서는 기판 상에 배열되는 스핀-밸브 타입의 자기 저항 소자를 포함하고, 영구 자석막으로 구성되는 바이어스 자기층은 자기 저항 소자의 양쪽 단부와 접속되며, 보호막은 자기 저항 소자 및 바이어스 자기층의 상부 표면을 덮도록 배열된다. 여기에서, 자기 센서는 보호막과 바이어스 자기층 사이에 중간층을 제공하는 것을 특징으로 한다.

상기 언급된 자기 센서는 자기 저항 소자의 양쪽 단부가 바이어스 자기층을 부분적으로 덮도록 배열되게 부분적으로 변형될 수 있고, 중간층이 바이어스 자기층의 상부 표면을 전적으로 덮도록 자기 저항 소자, 보호막 및 바이어스 자기층에 대해 배열된다.

상기에서, 중간층은 자기 저항 소자로 덮이지 않은 바이어스 자기층의 상부 표면의 일부를 덮도록 배열될 수 있다. 뿐만 아니라, 중간층은 자기 저항 소자의 상부 표면 및 측면을 덮도록 배열될 수 있다.

본 발명의 제3 양태에서, 자기 센서는 각각이 밴드형 형태를 가지고 서로 대략 평행하게 배열되는 복수의 자기 저항막, 자기 저항막의 양쪽 단부에 근사하여 배열되는 복수의 영구 자석막을 포함하고, 자기 저항막의 한 단부가 영구 자석막을 통해 인접하는 자기 저항막에 접속되고 자기 저항막의 다른 단부가 다른 영구 자석막을 통해 인접하는 자기 저항막과 접속됨으로써, 자기 저항막이 영구 자석막과 지그재그 패턴으로 결합한다.

상기에서, 자기 저항막은 기판 상에 핀잉 층, 핀형 층, 스페이서 층, 및 자유층을 순차적으로 적층함으로써 구성되고, 자유층의 단축 이방성의 방향은 자기 저항막의 길이 방향 및 영구 자석막의 자화 방향과 매칭한다.

뿐만 아니라, 영구 자석막은 영구 자석막의 배열의 전체 가로세로비가 '1'이상으로 설정되는 방식으로 자기 저항막을 결합하도록 배열되고, 영구 자석막의 길이 방향이 자기 저항막의 길이 방향과 매칭한다.

영구 자석막은 인접하는 자기 저항막의 대응하는 단부들간의 전기적 접속을 확립하도록 도전성 재료로 구성된다.

본 발명의 제4 양태에서, 자기 센서는 적어도 하나의 자기 저항 소자(즉, GMR 소자) 및 적어도 하나의 영구 자석을 포함하고, 이들 둘다는 기판 상에 배열되며, 자기 저항 소자는 자유층, 자유층 상에 형성된 스페이서 층, 및 스페이서 상에 형성된 핀형 층을 포함하고, 자기 저항 소자의 폭은 6㎛ 내지 8㎛의 범위이며, 스페이서 층의 두께는 28Å 내지 34Å의 범위이다. 자유층의 두께는 125Å이고 핀형 층의 두께는 30Å인 것이 바람직하다.

상기에서, GMR 소자의 높은 민감도를 보장하면서 자기 이력의 발생을 억제할 수 있고, 민감도 방향(또는 민감도 각도)은 GMR 소자의 크기, 즉 GMR 소자의 폭, 자유층의 두께, 스페이서 층의 두께 및 핀형 층의 두께를 고려하여 제어될 수 있다. 실험 및 연구를 통해, GMR 소자의 폭이 6㎛ 내지 8㎛의 범위이고 스페이서 층의 두께가 28Å 내지 34Å의 범위이도록 치수들을 적절하게 설정함으로써 자기 이력의 발생을 억제하면서 자기 센서의 민감도가 증가될 수 있다는 것이 결정될 수 있다. 여기에서, 민감도 방향의 편차를 대략 0°로 줄일 수 있다.

상기 언급된 자기 센서는 Cu의 민감도 의존성을 고려하여 GMR 소자의 폭 및 스페이서 층의 두께를 증가시키는 것을 특징으로 하고 있다; 여기에서, 이방성 자계(Hk)를 감소시킴으로써 발생하도록 유발되는 자계를 실질적으로 제거할 수 있다; 그러므로, 민감도 방향의 편차가 억제될 수 있는 높은 민감도를 가지는 자기 센서를 생성할 수 있다. 즉, 이러한 자기 센서는, 예를 들어 방위 측정에서의 그 정확성이 16 방위를 충족시켜 각도 단위로 측정되는 자기 방위 센서로서 유효하게 동작할 수 있다.

본 발명의 제5 양태에서, 제조 방법은, 밴드형 형태를 각각 구비하는 자기 저항 소자들(또는 GMR 소자들)이 기판 사에 배열되고, 바이어스 자기 층들이 배열되어 GMR 소자들의 양쪽 단들에 접속되는 자기 센서를 위해 제공되는데, 기본적으로 세 개의 단계들, 즉, 미리 규정된 패턴을 형성하기 위하여 레지스트를 GMR 소자 상에 적용하는 제1 단계, 경사진 형태를 구비하는 레지스트 막을 형성하기 위하여 레지스트를 리플로우하는 제2 단계, 및 GMR 소자 상에 밀링을 수행하기 위하여 이온 빔을 기판 상에 경사 방향으로 적용하는 제3 단계를 포함하며, GMR 소자의 밴드형 형태의 측면들은 장축 방향으로 테이퍼된다.

상기에서, 제4 단계는 제3 단계 이후에, GMR 소자에 밀링을 수행하기 위하여 이온 빔이 기판에 수직 방향으로 적용되는 방식으로 수행된다. GMR 소자의 밴드형 형태내 테이퍼 측면들의 형성으로 인하여, 외부 자계에 노출되지 않는 GMR 소자의 자유층의 자화 방향은 GMR 소자의 밴드형 형태의 장축 방향으로 배열된다.

즉, 장축 방향을 따르는 GMR 소자의 밴드형 형태내 테이퍼 측면들의 형성으로 인하여, 자벽들(또는 에지 컬링벽들)이 GMR 소자으 양쪽 단들에 형성되지 않게 하는 것이 가능하고, 외부 자계를 제공하는 GMR 소자의 자계 이방성을 충분하게 제어하는 것이 가능하며; 따라서, 자유층 자화의 균일성을 확보하는 것이 가능하여 외부 자계를 제공하는 자계의 출력 안정성을 확보한다. 그러므로, 강한 자계가 자기 센서에 인가된 후에도, 자기 센서는 자유층의 초기 상태에 설정된 본래의 자화 방향을 정밀하게 복원하는 것이 가능하다.

상술한 자기 센서의 제조 방법에 따르면, 외부 자계를 제공하는 자기 센서의 출력 안전성을 GMR 소자의 구조와 자기 센서의 형성 패턴을 거의 변경하지 않으면서 향상시키는 것이 가능하다.

상술한 제조 방법은, GMR 소자 상에서 밀링을 수행하기 위하여 이온 빔은 기판에 경사진 방향으로 인가된며, 그로 인하여, 밀링된 재료들이 GMR 소자에 예상치 못하게 재부착되지 않게 하는 것이 가능하며; 따라서, 높은 정확도의 프로세싱을 활성화하는 것이 가능하여 제조시 처리율을 현저하게 향상시킨다.

도 1은 본 발명의 제1 실시예에 따른 자기 센서의 구성을 도식적으로 도시한 단면도.

도 2a는 보호막에서 본, 도 1에 도시된 자기 센서에 포함되는 자기 저항 소자 및 바이어스 자기층의 배열을 도식적으로 도시한 평면도.

도 2b는 바이어스 자기층의 주변부를 도식적으로 도시한 단편적인 평면도.

도 3은 단계 B-1에서 제1 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 4는 단계 B-2에서 제1 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 5는 단계 B-3에서 제1 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 6은 단계 B-4에서 제1 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 7은 단계 B-5에서 제1 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 8은 단계 B-9에서 제1 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 9는 제조 완료된 제1 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 10은 본 발명의 제2 실시예에 따른 자기 센서의 구성을 도식적으로 도시한 단면도.

도 11은 본 발명의 제3 실시예에 따른 자기 센서의 구성을 도식적으로 도시한 단면도.

도 12는 본 발명의 제4 실시예에 따른 자기 센서의 구성을 도식적으로 도시한 단면도.

도 13은 단계 B-1에서 제2 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 14는 단계 B-2에서 제2 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 15는 단계 B-3에서 제2 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 16은 단계 B-4에서 제2 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 17은 단계 B-5에서 제2 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 18은 단계 B-9에서 제2 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 19는 단계 B-11에서 제2 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 20은 단계 B-12에서 제2 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 21은 제2 실시예의 자기 센서에서 자기 저항 소자 및 그 관련 층의 배열을 도식적으로 도시한 평면도.

도 22는 단계 E-1에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 23은 단계 E-2에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 24는 단계 E-3에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 25는 단계 E-5에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 26은 단계 E-6에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 27은 단계 E-7에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 28은 단계 E-8에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 29는 단계 E-12에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 30은 단계 E-13에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 31은 단계 E-14에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 32는 단계 E-15에서 제3 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 33은 제3 실시예의 자기 센서에서 자기 저항 소자 및 그 관련 층의 배열을 도식적으로 도시한 평면도.

도 34는 단계 H-1에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 35는 단계 H-2에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 36는 단계 H-3에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 37는 단계 H-4에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 38는 단계 H-5에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 39는 단계 H-9에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 40는 단계 H-11에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 41는 단계 H-12에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 42는 단계 H-13에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 43은 단계 H-14에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 44는 단계 H-15에서 제4 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 45는 제4 실시예의 자기 센서에서 자기 저항 소자 및 그 관련 층의 배열을 도식적으로 도시한 평면도.

도 46은 본 발명의 제1 및 제2 실시예에 따라 도 1 및 도 10에 도시된 자기 센서를 제조하기 위한 단계들을 도시한 플로우 차트.

도 47은 본 발명의 제3 실시예에 따라 도 11에 도시된 자기 센서를 제조하기 위한 단계들을 도시한 플로우 차트.

도 48은 본 발명의 제4 실시예에 따라 도 12에 도시된 자기 센서를 제조하기 위한 단계들을 도시한 플로우 차트.

도 49는 종래 공지된 자기 센서의 구성을 도식적으로 도시한 단면도.

도 50은 본 발명의 제5 실시예에 따른 자기 센서의 전체 구성을 도식적으로 도시한 평면도.

도 51은 도 50에 도시된 자기 센서에 포함된 X-축 GMR 소자의 구성을 도식적으로 도시한 평면도.

도 52는 도 51에서 라인 A-A에 따른 단면도.

도 53은 도 51에서 라인 B-B에 따른 단면도.

도 54는 X-축 GMR 소자에 이용되는 자기 저항막의 구조를 도시한 도면.

도 55는 도 51에 도시된 X-축 GMR 소자와 비교하여 변형된 X-축 GMR 소자의 구성을 도식적으로 도시한 평면도.

도 56은 샘플 1에 따른 X-축 GMR 소자의 자기 저항 특성을 도시한 그래프.

도 57은 샘플 1 및 샘플 3에 따른 X-축 GMR 소자에 대해 설정된 산란 자계 안정성을 도시한 그래프.

도 58은 샘플 2에 따른 X-축 GMR 소자의 구성을 도식적으로 도시한 평면도.

도 59는 샘플 2에 따른 X-축 GMR 소자의 자기 저항 특성을 도시한 그래프.

도 60은 샘플 3에 따른 X-축 GMR 소자의 구성을 도식적으로 도시한 평면도.

도 61은 본 발명의 제6 실시예에 따른 자기 센서에 이용하기 위한 GMR 소자의 구성을 도식적으로 도시한 도면.

도 62는 X축 및 Y축을 따라 배열된 GMR 소자를 이용하여 제6 실시예에 따른 2개-축 자기 센서의 구성을 도식적으로 도시한 평면도.

도 63은 2개-축 자기 센서에서 GMR 소자의 배열을 도식적으로 도시한 평면도.

도 64는 2개-축 자기 센서에 형성되는 GMR 소자의 브리지 접속을 도식적으로 도시한 배선도.

도 65는 GMR 소자의 폭이 6 내지 10㎛의 범위에서 가변될 때 자기 센서의 민감도에 관한 값들을 플롯팅한 그래프.

도 66은 GMR 소자의 스페이서 층의 두께가 가변될 때 민감도 방향 편차에 관한 값들을 플롯팅한 그래프.

도 67은 GMR 소자의 스페이서 층의 두께가 가변될 때 민감도에 관한 값들을 플롯팅한 그래프.

도 68은 GMR 소자를 형성하는 각 층의 두께에 대한 민감도 의존성을 도시한 그래프.

도 69는 GMR 소자를 형성하는 각 층의 두께에 대한 민감도 축 의존성을 도시한 그래프.

도 70은 GMR 소자를 형성하는 각 층의 두께에 대한 스위칭-접속 자계(Hin)에 관한 의존성을 도시한 그래프.

도 71은 GMR 소자의 폭 방향에서 자유층에 영향을 주는 자계를 도시한 도면.

도 72는 GMR 소자에서 자유층에 영향을 주는 자계의 컴포넌트를 도시한 투시도.

도 73은 자유층에 영향을 주는 자계와 GMR 소자의 민감도 방향간의 관계를 도시한 도면.

도 74는 자기막과 MR 소자들간의 관계를 치수로 도시한 도면.

도 75는 본 발명의 제7 실시예에 따라 자기 센서의 구조를 도식적으로 도시한 평면도.

도 76은 도 75에 도시한 자기 센서에 이용된 X-축 자기 센서의 구조를 도시한 평면도.

도 77은 제7 실시예의 자기 센서를 형성하는 GMR 소자의 구조를 도식적으로 도시한 도면.

도 78은 GMR 소자의 외부 모양을 도시한 투시도.

도 79는 제7 실시예의 자기 센서를 위한 제조 방법의 단계들을 도시한 플로우 차트.

도 80은 단계 J2에서 제7 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 81은 단계 J3에서 제7 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 82는 단계 J4에서 제7 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 83은 단계 J5에서 제7 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 84는 단계 J6에서 제7 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 85는 단계 J10에서 제7 실시예의 자기 센서의 제조에 이용하기 위한 구조를 도시한 단면도.

도 86a는 단계 J10 및 J11 이후의 GMR 소자들과 레지스트 막들을 도시한 명면도.

도 86b는 도 86a의 라인 C-C에 따른 단면도.

도 86c는 도 86a의 라인 D-D에 따른 단면도.

도 87a는 이온 빔들이 수직 방향으로 적용된 라인 D-D에 따른 GMR 소자를 도시한 단면도.

도 87b는 이온 빔들이 수직 방향으로 적용된 라인 C-C에 따른 GMR 소자를 도시한 단면도.

도 88a는 이온 빔들이 경사진 방향으로 적용된 라인 D-D에 따른 GMR 소자를 도시한 단면도.

도 88b는 이온 빔들이 경사진 방향으로 적용된 라인 C-C에 따른 GMR 소자를 도시한 단면도.

도 89a는 이온 빔들이 경사진 방향으로 적용된 라인 D-D에 따른 GMR 소자를 도시한 단면도.

도 89b는 이온 빔들이 경사진 방향으로 적용된 라인 C-C에 따른 GMR 소자를도시한 단면도.

도 90은 단계 J14에서 SiOx 막 형성된 라인 C-C에 따른 GMR 소자를 도시한 단면도.

도 91은 다양한 샘플들에 따라 외부 자계와 자기 센서들의 출력 변동들간의 관계들을 도시한 그래프.

도 92는 GMR 소자의 자유층의 자화 방향을 도시한 평면도.

도 93a는 제7 실시예의 제1 수정에 의한 라인 C-C에 따른 GMR 소자를 도시한 단면도.

도 93b는 제7 실시예의 제1 수정에 의한 GMR 소자들의 배열 패턴을 도시한 평면도.

도 94a는 제7 실시예의 제2 수정에 의한 라인 C-C에 따른 GMR 소자를 도시한 단면도.

도 94b는 제7 실시예의 제2 수정에 의한 GMR 소자들의 배열 패턴을 도시한 평면도.

도 95a는 제7 실시예의 제3 수정에 의한 라인 C-C에 따른 GMR 소자를 도시한 단면도.

도 95b는 제7 실시예의 제3 수정에 의한 GMR 소자들의 배열 패턴을 도시한 평면도.

도 96a는 제7 실시예의 제4 수정에 의한 라인 C-C에 따른 GMR 소자를 도시한 단면도.

도 96b는 제7 실시예의 제4 수정에 의한 라인 D-D에 따른 GMR 소자를 도시한 단면도.

도 96c는 제7 실시예의 제4 수정에 의한 GMR 소자들의 배열 패턴을 도시한 평면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 자기 센서

11 : 기판

12 : 자기 저항 소자

13 : 임베디드 막

14 : 바이어스 자기층

15 : 제1 보호막

16 : 제2 보호막

본 발명은 첨부된 도면을 참조하여 실시예로서 상세하게 설명된다.

1. 제1 실시예

도 1은 본 발명의 제1 실시예에 따른 자기 센서의 구성을 도식적으로 도시한 단면도이다. 도 2a 및 2b는 도 1에 도시된 자기 센서에서 보호막에서 본 자기 저항 소자를 도시한 예시를 제공하고 있고, 도 2a는 전체 예시이며, 도 2b는 바이어스 자석의 주변부를 도시한 단편 예시이다.

도 1에서, 자기 센서(10)는 소정 두께를 가지는 석영 또는 실리콘 웨이퍼로 구성되는 기판(11), 기판(11) 상에 배열된 GMR 소자로 구성된 자기 저항 소자(12), 기판(11) 상에 배열되는 비자기 재료로 구성되는 임베디드 막(13), 영구 자석 막으로 구성되고 자기 저항 소자(12)의 양 단부에 접속되며 임베디드 막(13)을 통해 기판(11) 상에 배열되는 바이어스 자기층(14), 바이어스 자기층(14)의 전체 상부 표면을 덮기 위한 제1 보호막(15), 및 제1 보호막(15)의 상부 표면 상에 배열된 제2 보호막을 포함한다.

제1 보호막(15) 및 제2 보호막(16)의 양쪽이 합하여 보호막(17)으로 지칭될 수 있다.

상기 언급된 자기 센서(10)는, 자기 저항 소자(12)의 하부 표면(12a)이 그 양쪽 단부에서 바이어스 자기층(14)의 상부 표면(14a)을 거의 전체적으로 덮는 것을 특징으로 하고 있다.

자기 저항 소자(12)의 하부 표면(12a)이 바이어스 자기층(14)의 상부 표면(14a)을 거의 전체적으로 덮는 자기 센서(10)의 상기 언급된 특징은 도 2a 및 2b를 참조하여 설명된다. 즉, 도 2b에 도시된 바이어스 자기층(14)의 주변부(14d)에서, 자기 저항 소자(12)의 측면(12b)이 바이어스 자기층(14)의 측면(14b)의 동일한 면에 배열되지 않고; 자기 저항 소자(12)의 측면(12b)은 바이어스 자기층(14)의 측면(14b)의 동일한 면에 배열되지 않으며 자기 저항 소자(12)의 측면(12c)이 바이어스 자기층(14)의 측면(14c)의 동일한 면에 배열되지 않고; 자기 저항 소자(12)의 하부 표면(12a)이 그 양쪽 단부에서 바이어스 자기층(14)의 상부 표면(14a)을 덮는다.

바이어스 자기층(14)의 주변부(14d)에 대해 보호막(17)에서 자기 저항 소자(12)를 봤을 때, 그 양쪽 단부에서의 자기 저항 소자(12)의 측면과 바이어스 자기층(14)의 측면간의 거리가 3㎛를 초과하지 않도록, 자기 저항 소자(12)의 하부 표면(12a)이 그 양쪽 단부에서 바이어스 자기층(14)의 상부 표면(14a)을 덮는다. 즉, 도 2b에 도시된 바와 같이, 바이어스 자기층(14)의 주변부(14d)에서, 자기 저항 소자(12)의 측면(12b)과 바이어스 자기층(14)의 측면(14b)간의 거리 d₁, 및 자기 저항 소자(12)의 측면(12c)과 바이어스 자기층의 측면(14c)간의 거리 d₂모두가 3㎛를 초과하지 않는다.

그 양쪽 단부에서 자기 저항 소자(12)의 측면과 바이어스 자기층(14)의 측면간의 거리가 3㎛를 초과하면, 바이어스 자기층(14)과 보호막(17)간의 접착력이 불충분하게 되고 작게 된다; 따라서, 예를 들면 가열-냉각 사이클링 테스트(또는 열적 사이클링 테스트)에서 외부에서 전단 응력이 반복적으로 인가되면, 바이어스 자기층(14)과 보호막(17)간의 경계에서 보호막(17)의 분리가 발생할 수 있다.

자기 저항 소자(12)는 자유층, 구리(Cu)로 구성되는 전도성을 가지는 스페이서 층, 코발트-철(CoFe) 합금으로 구성되는 핀형 층(pinned layer), 백금-망간(PtMn) 합금으로 구성되는 핀잉 층(pinning layer), 및 티타늄(Ti), 탄타륨(Ta) 등의 얇은 금속막으로 구성되는 캡 층(capped layer)을 순차적으로 적층함으로써 구성된다.

자유층은 외부 자계의 방향에 응답하여 그 자화 방향이 변경된다. 예를 들면, 이것은 코발트-지르코늄-니오븀(CoZrNb) 비정질 자기층, CoZrNb 비정질 자기층에 적층된 니켈-철(NiFe) 자기층, 및 NiFe 자기층에 적층된 코발트-철(CoFe) 층을 포함한다.

자유층의 단축 이방성을 유지하기 위해, 바이어스 자기층(14)은 바이어스 자계를 소정 방향으로 인가한다.

CoZrNb 비정질 자기층 및 NiFe 자기층은 모두 소프트한 강자성 물질이고; CoFe 층은 NiFe 자기층의 니켈의 확산 및 스페이서 층의 구리의 확산을 피하도록 제공된다.

스페이서 층은 구리 또는 구리 합금으로 구성된 금속 박막이다.

핀형 층은 코발트-철(CoFe) 자기층으로 구성된다. 이러한 CoFe 자기층은 스위칭된-접속 방식으로 반강자성막에 배킹(backing) 당하므로, 그자화 방향으로 고정된다.

핀잉 층은 CoFe 자기층에 적층된 45-55mol%의 백금을 포함하는 PtMn 합금으로 구성되는 반강자성 막으로 구성된다.

핀형 층 및 핀잉 층은 합하여 핀 층으로 지칭될 것이다.

임베디드 막(13)은 그 두께가 40nm 정도인 크롬(CR)의 금속 박막으로 만들어진다.

바이어스 자기층(14)은 그 두께가 90nm 정도인 코발트-백금-크롬(CoCrPt) 합금으로 구성되는 금속 박막으로 만들어진다.

제1 보호막(15)은 실리콘 산화물(SiOx 막으로 지칭됨)로 구성된 박막이다.

제2 보호막(16)은 실리콘 질화물(SiN 막으로 지칭됨)로 구성된 박막이다.

다음으로, 본 실시예의 자기 센서의 제조 방법을 도 3 내지 9 및 도 46을 참조하여 설명한다.

도 46은 본 실시예의 자기 센서의 제조 방법에서 단계 A, B-1 내지 B-13 및 C를 도시한 플로우 차트이고, 도 3 내지 9는 본 실시예의 자기 센서의 제조 방법을 설명하기 위한 층별 구조를 도식적으로 도시한 단면도이다.

제조 방법에서, 먼저 석영 또는 실리콘 웨이퍼로 구성되는 기판(11)이 제공된다. 기판(11) 상의 자기 센서를 제어하기 위해 LSI부를 미리 형성할 수 있다. 즉, 단계 A(전처리 프로세스를 도시함)에서, 트랜지스터 컴포넌트, 배선, 절연막, 및 콘택트들이 주지의 방법에 따라 형성되어 보호막을 형성하고, 접속에 이용하기 위해 보호막 내에 개구가 형성된다.

다음으로, 도 3에 도시된 바와 같이, 그 두께가 40nm 정도인 크롬의 임베디드 막(13)이 스퍼터링 방법에 따라 석영 또는 실리콘 웨이퍼로 구성된 기판(11)의상부 표면 상에 형성된다. 그 다음, 임베디드 막(13)의 상부 표면에 대해 스퍼터링 방법이 수행되어, 코발트-백금-크롬 합금으로 만들어지고 그 두께가 90nm인 바이어스 자기층(14)을 형성한다(단계 B-1 참조).

다음으로, 도 4에 도시된 바와 같이, 바이어스 자기층(14)의 상부 표면에 대해 스핀-코팅 방법 또는 딥-코팅 방법이 수행되어 임의의 두께를 가지는 포토레지스트를 형성한다. 임의의 패턴의 마스크가 포토레지스트의 표면상에 배열되고, 노출 및 현상 처리됨으로써, 포토레지스트의 불필요한 부분이 제거된다. 그 다음, 포토레지스트가 가열되어 리플로우(reflow)를 유발시킴으로써, 양쪽 단부가 굴곡이 된 레지스트 막(20)이 형성된다(단계 B-2 참조).

다음으로, 도 5에 도시된 바와 같이, 레지스트 막(20)으로 덮이지 않은 임베디드 막(13) 및 바이어스 자기층(14)을 부분적으로 제거하기 위해 이온 밀링(milling)이 수행되어, 임베디드 막(13) 및 바이어스 자기막(14)을 소정 형태로 형성한다(단계 B-3 참조). 이러한 단계 B-3에서, 임베디드 막(13) 및 바이어스 자기층(14)의 측면들이 레지스트 막(20)의 양쪽 단부의 굴곡된 형태에 응답하여 기판(11)에 경사지도록 이온 밀링이 수행된다.

다음으로, 도 6에 도시된 바와 같이, 레지스트 막(20)이 아세톤, N-메틸-2-파이로리돈(pyrolidone)과 같은 세척액을 이용하여 제거하여, 바이어스 자기층(14)의 표면이 레지스트 막(20)을 완전하게 제거하도록 세척된다(단계 B-4 참조).

다음으로, 도 7에 도시된 바와 같이, 이온 빔 스퍼터링 방법 또는 마그네트론 스퍼터링 방법이 기판(11)의 상부 표면, 임베디드 막(13)의 측면, 바이어스 자기층(14)의 상부 표면 및 측면에 수행되어, 자기 저항 소자(12)를 형성한다(단계 B-5 참조).

다음으로, 외부 공간에 배열되는 자석 어레이(도시되지 않음)가 바이어스 자기층(14)에 대해 소정 위치에 배열되어, 자계가 자기 저항 소자(12)의 핀 층에 소정 방향으로 인가된다(단계 B-6 참조).

다음으로, 자석 어레이 및 바이어스 자기층(14)이 진공 상태에 놓여진 후 4시간 동안 280℃에서 가열되는 동안에 소정 배열로 고정된다. 그러므로, 자기 저항 소자(12)의 핀 층내에서 핀잉 층에 정규화 가열 처리가 수행된다(단계 B-7 참조).

다음으로, 자석 어레이가 소정 위치에서 제거된다(단계 B-8 참조).

다음으로, 도 8에 도시된 바와 같이, 임의의 두께의 포토레지스트를 형성하기 위해 자기 저항 소자(12)의 상부 표면에 스핀-코팅 방법 또는 딥-코팅 방법이 수행된다. 임의의 패턴의 마스크가 포토레지스트의 표면에 배열된 후, 노출 및 현상 프로세스가 수행되어 포토레지스트의 불필요한 부분이 제거된다. 그 다음, 포토레지스트가 가열되어 리플로우를 유발시킴으로써, 그 양쪽 단부가 굴곡된 레지스트 막(21)을 형성한다(단계 B-9 참조).

다음으로, 이온 밀링이 수행되어 레지스트 막(21)으로 덮이지 않은 자기 저항 소자(12)를 부분적으로 제거하여, 소정 형태의 자기 저항 소자(12)를 형성한다(단계 B-10 참조). 이러한 단계 B-10에서, 자기 저항 소자(12)의 측면들이 레지스트 막(21)의 양쪽 단부의 굴곡된 형태에 응답하여 기판(11)에 경사지도록 이온 밀링이 수행된다.

다음으로, 레지스트 막(21)이 아세톤, N-메틸-2-파이로리돈과 같은 세척액을 이용하여 제거되어, 자기 저항 소자(12)의 표면이 세척되어 레지스트 막(21)을 완전하게 제거한다(단계 B-11 참조).

다음으로, 플라즈마 CVD(즉, 화학 증착법) 방법이 자기 저항 소자(12) 상의 표면에 수행되어, 그 두께가 150nm 정도인 실리콘 산화막으로 만들어지는 제1 보호막(15)을 형성한다(단계 B-12 참조).

다음으로, 플라즈마 CVD 방법이 제1 보호막의 표면에 수행되어, 그 두께가 300nm 정도인 실리콘 질화막으로 구성되는 제2 보호막(16)을 형성한다(단계 B-13 참조).

그리고, 제1 보호막(15) 및 제2 보호막(16) 상에 폴리이미드 수지로 구성되는 제3 보호막을 더 형성할 수 있다.

다음으로, 단계 C에서, 제1 보호막(15) 및 제2 보호막(16)의 소정 위치에 개구가 형성되고; 그와 함께 패드가 형성되며; 그 다음, 웨이퍼가 다이싱(dicing)되고, 개별적인 칩들로 분할된 후, 각각이 수지로 밀봉된다.

다음으로, 자기 센서의 샘플들이 상세하게 설명되지만, 본 실시예가 반드시 이하의 샘플들로 제한되는 것은 아니다.

본 실시예의 제조 방법에 따르면, 각각이 5nm 두께를 가지는 자기 저항 소자를 포함하는 다양한 자기 센서 샘플들이 실제로 생산된다.

특히, 3가지 타입의 자기 센서들은 각각 거리 d를 1㎛, 2㎛ 및 3㎛로 변경함으로써 생산되고, 거리 d는 바이어스 자기층의 주변부에서 보호막(또는 그 상부 표면)에서 자기 저항 소자를 봤을 때 자기 저항 소자의 양쪽 단부의 측면과 바이어스 자기층의 측면 사이에서 측정된다. 또한, 상기 언급한 자기 센서 샘플들을 이용하여 플라스틱 몰드 패키지가 생산된다.

(1) 접착력 테스트

수선(mending) 테이프(스카티 3M사에 의해 제조됨)가 자기 센서의 상부 표면(즉, 보호막이 배열된 자기 센서의 표면) 상에 접착된다; 다음, 수선 테이프가 벗겨지고, 자기 센서에서 바이어스 자기층과 보호막간의 경계에서 분리가 발생되는지 여부에 관해 조사가 수행된다. 상기 언급된 경계에서 분리가 발생하는 샘플들의 개수를 세기 위해 100개의 자기 센서 샘플들에 대해 유사한 테스트가 수행된다. 결과는 표 1에 도시되어 있다.

(2) 가열-냉각 사이클링 테스트

자기 센서의 플라스틱 몰드 패키지들은 30분 동안 -65℃에서 유지되고; 5분내에 온도가 실온으로 상승되며; 30분 동안 실온에서 유지되고; 5분 내에 150℃까지 온도가 상승되며; 30분 동안 150℃에서 유지되고; 5분 내에 실온으로 온도가 감소되며; 30분 동안 실온에서 유지되고; 그 다음, 5분 내에 -65℃로 온도가 감소되는 혹독한 환경 조건에 처해진다. 여기에서, 자기 센서의 각 샘플은 상기 언급된 가열-냉각 사이클링을 500번 받는다.

그런 다음, 플라스틱 몰드 패키지가 증기 상태의 질산을 이용하여 에칭함으로써 개방되어, 자기 센서에서 바이어스 자기층과 보호막간의 경계에서 분리가 발생하는지 여부에 관한 조사가 수행된다. 상기 언급한 경계에서 분리가 발생한 샘플들의 개수를 세기 위해 자기 센서의 플라스틱 몰드 패키지의 20개 샘플들에 대해 유사한 테스트가 수행된다. 결과는 표 1에 도시되어 있다.

상기에서, 자기 센서들의 비교예들은 본 실시예의 제조 방법에 따라 제조되고, 이들 각각은 그 두께가 50nm인 자기 저항 소자를 포함한다.

즉, 자기 센서의 비교 샘플들의 각각은 거리 d를 15㎛로 설정함으로써 제조되고, 거리 d는 바이어스 자기층의 주변부에서 보호막에서 자기 저항 소자를 봤을 때 자기 저항 소자의 양쪽 단부의 측면과 바이어스 자기층의 측면 사이에서 측정된다.

플라스틱 몰드 패키지는 상기 설명한 자기 센서의 비교 예들을 이용하여 생성된다.

다음, 자기 센서의 이전 샘플들과 유사하게, 자기 센서의 비교 샘플들을 둘러싸는 플라스틱 몰드 패키지에 대해 접착력 테스트 및 가열-냉각 사이클링 테스트가 수행된다. 결과는 표 1에 도시되어 있다.

	거리 d(㎛)	접착력 테스트(100샘플당 샘플의 개수)	가열-냉각 사이클링 테스트(20샘플당 샘플의 개수)
샘플 A	1	0	0
샘플 B	2	2	0
샘플 C	3	2	0
비교 샘플	15	32	7

표 1의 결과는 본 실시예에 따라 생성된 자기 센서의 이전 샘플들의 각각은 바이어스 자기층과 보호막간의 접착력이 크게 향상되어 있고 환경적 내구성이 우수하다는 것을 분명하게 보여준다.

이에 비해, 자기 센서의 비교 샘플은 바이어스 자기층과 보호막 사이에서 불충분한 접착력을 가지고 있고 환경적 내구성에서 열등하다.

상기 설명된 바와 같이, 본 실시예는 바이어스 자기층의 상부 표면이 그 양쪽 단부에서 자기 저항 소자의 하부 표면으로 완전하게 덮여지고, 따라서 바이어스 자기층과 보호막간의 접착력을 개선할 수 있으며 환경적 내구성(특히, 온도 저항성)을 개선할 수 있고 따라서 자계의 성능에서 신뢰성을 개선시킬 수 있다.

2. 제2 실시예

도 10은 본 발명의 제2 실시예에 따른 자기 센서의 구성을 도식적으로 도시한 단면도이다.

도 10에 도시된 자기 센서(110)는 소정 두께를 가지는 석영 또는 실리콘 웨이퍼로 구성되는 기판(111), 기판(111) 상에 배열된 GMR 소자로 구성된 자기 저항 소자(112), 기판(111) 상에 배열되는 비자기 재료로 구성되는 임베디드 막(113), 영구 자석 막으로 구성되고 임베디드 막(113)을 통해 기판(111) 상에 배열되며 자기 저항 소자(112)의 양단부와 각각 접속되는 바이어스 자기층(114), 자기 저항 소자(112) 및 바이어스 자기층(114)을 완전히 덮기 위한 제1 보호막(115), 제1 보호막(115)의 상부 표면을 덮기 위한 제2 보호막(116), 및 바이어스 자기층(114)의 상부 표면(114a)을 완전히 덮도록 바이어스 자기층(114)과 제1 보호막(115) 사이에 배열되는 중간층(118)을 포함한다.

제1 보호막(115) 및 제2 보호막(116)이 합하여 보호막(117)으로 지칭될 수있다.

상기 언급된 자기 센서(110)에서, 중간층(118)은 예를 들면 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등으로 구성되는 금속 박막으로 만들어진다.

중간층(118)의 두께는 5nm 내지 15nm의 범위가 바람직하다.

중간층(118)의 두께가 5nm 이하인 경우, 바이어스 자기층(114)과 보호막(117)간의 접착력이 불충분하게 되어, 가열-냉각 사이클링 테스트 등에서 외부에서 자기 센서로 전단 응력이 반복적으로 인가되는 경우, 바이어스 자기층(114)과 보호막(117)간의 경계에서 보호막(117)의 분리가 발생할 가능성이 있다.

반면에, 중간층(118)의 두께가 15nm를 초과하면, 바이어스 자기층(114)이 바이어스 자계를 소정 방향으로 자기 저항 소자(112)에 인가하는 것이 어렵게 된다.

자기 저항 소자(112)는 자유층, 구리(Cu)로 구성되는 전도성 스페이서 층, 코발트-철(CoFe) 합금으로 구성되는 핀형 층, 백금-망간(PtMn) 합금으로 구성되는 핀잉 층, 및 예를 들면 탄탈륨(Ta)의 금속 박막으로 구성되는 캡 층을 순차적으로 적층함으로써 구성된다.

자유층은 외부 자계의 방향에 응답하여 그 자화 방향이 변경된다. 예를 들면, 이것은 코발트-지르코늄-니오븀(CoZrNb) 비정질 자기층, CoZrNb 비정질 자기층에 적층된 니켈-철(NiFe) 자기층, 및 NiFe 자기층에 적층된 코발트-철(CoFe) 층을 포함한다.

자유층의 단축 이방성을 유지하기 위해, 바이어스 자기층(114)은 바이어스 자계를 소정 방향으로 인가한다.

CoZrNb 비정질 자기층 및 NiFe 자기층은 모두 소프트한 강자성 물질이고, CoFe 층은 NiFe 자기층의 니켈의 확산 및 스페이서 층의 구리의 확산을 피하도록 제공된다.

스페이서 층은 구리 또는 구리 합금으로 구성된 금속 박막이다.

핀형 층은 코발트-철(CoFe) 자기층으로 구성된다. 이러한 CoFe 자기층은 스위칭된-접속 방식으로 반강자성막에 배킹되므로, 그 자화 방향으로 고정된다.

핀잉 층은 CoFe 자기층에 적층된 45-55mol%의 백금을 포함하는 PtMn 합금으로 구성되는 반강자성 막으로 만들어진다.

핀형 층 및 핀잉 층은 합하여 핀 층으로 지칭될 것이다.

임베디드 층(113)은 그 두께가 40nm 정도인 크롬(Cr)의 금속 박막으로 만들어진다.

바이어스 자기층(114)은 그 두께가 90nm 정도인 코발트-백금-크롬(CoCrPt) 합금으로 구성되는 금속 박막으로 만들어진다.

제1 보호막(115)은 실리콘 산화물(SiOx 막으로 지칭됨)로 구성된 박막이다.

제2 보호막(116)은 실리콘 질화물(SiN 막으로 지칭됨)로 구성된 박막이다.

3. 제3 실시예

도 11은 본 발명의 제3 실시예에 따른 자기 센서의 구성을 도식적으로 도시한 단면도이다.

도 11에 도시된 자기 센서(120)는 소정 두께를 가지는 석영 또는 실리콘 웨이퍼로 구성되는 기판(121), 기판(121) 상에 배열된 GMR 소자로 구성된 자기 저항소자(122), 기판(121) 상에 배열되는 비자기 재료로 구성되는 임베디드 막(123), 영구 자석 막으로 구성되고 임베디드 막(123)을 통해 기판(121) 상에 배열되며 자기 저항 소자(122)의 양단부와 각각 접속되는 바이어스 자기층(124), 자기 저항 소자(122) 및 바이어스 자기층(124)을 완전히 덮기 위한 제1 보호막(125), 제1 보호막(125)의 상부 표면을 덮기 위한 제2 보호막(126), 및 자기 저항 소자(122)로 덮이지 않는 바이어스 자기층(124)의 상부 표면(124a)을 완전히 덮는 중간층(128)을 포함한다.

제1 보호막(125) 및 제2 보호막(126)이 합하여 보호막(127)으로 지칭될 수 있다.

자기 저항 소자(122) 및 바이어스 자기층(124)을 보호막(127)으로 덮는 것은 보호막(127)이 접속을 위한 개구없이 이들을 완전하게 덮는다는 것을 나타낸다.

상기에서, 중간층(128)은 자기 저항 소자(122)로 완전히 덮이지 않은 바이어스 자기층(124)의 상부 표면(124a)을 완전하게 덮음으로써 이하의 효과를 가지고 있다. 즉, 그 상부 표면에서(즉, 보호막(127)에서) 자기 저항 소자(122)를 볼 때, 자기 저항 소자(122)의 측면(122a) 및 중간층(128)의 측면(128a)의 사이에 전혀 갭이 존재하지 않으므로 바이어스 자기층(124)이 노출되지 않거나, 자기 저항 소자(122)의 측면(122a) 및 중간층(128)의 측면(128a)의 사이에 실질적으로 갭이 전혀 형성되지 않는다.

자기 저항 소자(122)의 측면(122a)과 중간층(128)의 측면(128a) 간의 거리가 3㎛를 초과하지 않는 것이 바람직하다.

자기 저항 소자(122)의 측면(122a)과 중간층(128)의 측면(128a)의 측면간의 거리가 3㎛를 초과하면, 바이어스 자기층(124)과 보호막(127)간의 접착력이 불충분하게 되어, 가열-냉각 사이클링 테스트 등에서 외부에서 자기 센서로 전단 응력이 반복적으로 인가되는 경우, 바이어스 자기층(124)과 보호막(127)간의 경계에서 보호막(127)의 분리가 발생할 가능성이 있다.

자기 저항 소자(122)는 자유층, 구리(Cu)로 구성되는 전도성 스페이서 층, 코발트-철(CoFe) 합금으로 구성되는 핀형 층, 백금-망간(PtMn) 합금으로 구성되는 핀잉 층, 및 예를 들면 탄탈륨(Ta)의 금속 박막으로 구성되는 캡 층을 순차적으로 적층함으로써 구성된다. 즉, 자기 저항 소자(122)는 도 10에 도시된 상기 언급된 자기 저항 소자(112)와 유사한 구성을 가지고 있다.

임베디드 막(123)은 그 두께가 40nm 정도인 크롬의 금속 박막이다.

바이어스 자기층(124)은 그 두께가 90nm 정도인 코발트-백금-크롬(CoCrPt) 합금으로 구성되는 금속 박막이다.

제1 보호막(125)은 실리콘 산화물(SiOx 막으로 지칭됨)로 구성된 박막이다.

제2 보호막(126)은 실리콘 질화물(SiN 막으로 지칭됨)로 구성된 박막이다.

중간층(128)은 예를 들면 크롬(Cr), 탄탈륨(Ta), 또는 티타늄(Ti)으로 구성되는 금속 박막이다.

4. 제4 실시예

도 12는 본 발명의 제4 실시예에 따른 자기 센서의 구성을 도식적으로 도시한 단면도이다.

도 12에 도시된 자기 센서(130)는 소정 두께를 가지는 석영 또는 실리콘 웨이퍼로 구성되는 기판(131), 기판(131) 상에 배열된 GMR 소자로 구성된 자기 저항 소자(132), 기판(131) 상에 배열되는 비자기 재료로 구성되는 임베디드 막(133), 영구 자석 막으로 구성되고 임베디드 막(133)을 통해 기판(131) 상에 배열되며 자기 저항 소자(132)의 양단부와 각각 접속되는 바이어스 자기층(134), 자기 저항 소자(132) 및 바이어스 자기층(134)을 완전히 덮기 위한 제1 보호막(135), 제1 보호막(135)의 상부 표면을 덮기 위한 제2 보호막(136), 및 자기 저항 소자(132)로 덮이지 않는 바이어스 자기층(134)의 상부 표면(134a)을 완전히 덮고, 또한 자기 저항 소자(132)의 상부 표면(132a)의 일부뿐만 아니라 양쪽 단부에서 자기 저항 소자(132)의 측면(132b)을 덮는 중간층(128)을 포함한다.

제1 보호막(135) 및 제2 보호막(136)은 집합하여 보호막(137)으로 지칭될 수 있다.

중간층(138)은 자기 저항 소자(132)로 완전히 덮이지 않은 바이어스 자기층(134)의 상부 표면(134a)을 완전하게 덮음으로써 이하의 효과를 가지고 있다. 즉, 보호막(137)에서 중간층(138)을 볼 때, 중간층(138)의 측면(138a)이 바이어스 자기층(134)의 측면(134b)의 동일한 면에 배열되지 않고 바이어스 자기층(134)의 상부 표면(134a)은 중간층(138)의 하부 표면(138b)으로 덮인다.

자기 센서(130)에서, 중간층(138)의 하부 표면(138b)은 보호막(137)에서 중간층(138)을 봤을 때 바이어스 자기층(134)의 측면(134b)과 중간층(138)의 측면(138a)간의 갭이 1㎛를 초과하지 않도록 바이어스 자기층(134)의 상부 표면(134a)을 덮는다.

중간층(138)의 측면(138a)과 바이어스 자기층(134)의 측면(134b) 간의 거리가 1㎛를 초과하면, 바이어스 자기층(134)과 보호막(137)간의 접착력이 불충분하고 작게 되어, 가열-냉각 사이클링 테스트 등에서 외부에서 자기 센서로 전단 응력이 인가되는 경우, 바이어스 자기층(134)과 보호막(137)간의 경계에서 보호막(137)의 분리가 발생할 가능성이 있다.

자기 저항 소자(132)는 자유층, 구리(Cu)로 구성되는 전도성 스페이서 층, 코발트-철(CoFe) 합금으로 구성되는 핀형 층, 백금-망간(PtMn) 합금으로 구성되는 핀잉 층, 및 예를 들면 탄탈륨(Ta)의 금속 박막으로 구성되는 캡 층을 순차적으로 적층함으로써 구성된다. 즉, 자기 저항 소자(132)는 도 10에 도시된 상기 언급된 자기 저항 소자(112)와 유사한 구성을 가지고 있다.

임베디드 막(133)은 그 두께가 40nm 정도인 크롬의 금속 박막이다.

바이어스 자기층(134)은 그 두께가 90nm 정도인 코발트-백금-크롬(CoCrPt) 합금으로 구성되는 금속 박막이다.

제1 보호막(135)은 실리콘 산화물(SiOx 막으로 지칭됨)로 구성된 박막이다.

제2 보호막(136)은 실리콘 질화물(SiN 막으로 지칭됨)로 구성된 박막이다.

중간층(138)은 예를 들면 크롬(Cr), 탄탈륨(Ta), 또는 티타늄(Ti)으로 구성되는 금속 박막이다.

5. 제조 방법

(1) 제2 실시예에 대한 제조 방법

도 10에 도시된 제2 실시예의 자기 센서(110)에 대한 제조 방법이 도 46 및 도 13 내지 21을 참조하여 상세하게 설명된다. 제2 실시예에 대한 본 제조 방법은 도 3 내지 9 및 도 46을 참조하여 설명된 제1 실시예에 대한 상기 제조 방법과 부분적으로 유사하다.

도 46은 제2 실시예의 자기 센서의 제조 방법의 단계들을 도시한 플로우 차트이다. 도 13 내지 20은 제2 실시예의 자기 센서의 제조 방법을 설명하기 위한 층별 구조를 도식적으로 도시한 단면도이고, 도 21은 자기 저항 소자(112) 및 그 관련된 층들을 배열을 도식적으로 도시한 평면도이다.

제조 방법에서, 처음으로 석영 또는 실리콘 웨이퍼로 구성되는 기판(111)이 제공된다. 기판(111) 상의 자기 센서를 제어하기 위해 LSI부를 미리 형성할 수 있다. 즉, 단계 A(전처리 프로세스를 도시함)에서, 트랜지스터 컴포넌트, 배선, 절연막, 및 콘택트들이 주지의 방법에 따라 형성되어 보호막을 형성하고, 접속에 이용하기 위해 보호막 내에 개구가 형성된다.

다음으로, 도 13에 도시된 바와 같이, 그 두께가 40nm 정도인 크롬의 임베디드 막(113)이 스퍼터링 방법에 따라 석영 또는 실리콘 웨이퍼로 구성된 기판(111)의 상부 표면 상에 형성된다. 그 다음, 임베디드 막(113)의 상부 표면에 대해 스퍼터링 방법이 수행되어, 코발트-백금-크롬 합금으로 만들어지고 그 두께가 90nm인 바이어스 자기층(114)을 형성한다. 연속해서, 바이어스 자기층(114)의 상부 표면에 대해 스퍼터링 방법이 수행되어 그 두께가 5nm 내지 15nm 범위인 크롬으로 구성되는 중간층(118)을 형성한다(단계 B-1 참조).

다음으로, 도 14에 도시된 바와 같이, 중간층(118)의 상부 표면에 대해 스핀-코팅 방법 또는 딥-코팅 방법이 수행되어 임의의 두께를 가지는 포토레지스트를 형성한다. 임의의 패턴의 마스크가 포토레지스트의 표면 상에 배열되고, 노출 및 현상 처리됨으로써, 포토레지스트의 불필요한 부분이 제거된다. 그 다음, 포토레지스트가 가열되어 리플로우를 유발시킴으로써, 양쪽 단부가 굴곡이 된 레지스트 막(140)이 형성된다(단계 B-2 참조).

다음으로, 도 15에 도시된 바와 같이, 레지스트 막(140)으로 덮이지 않은 임베디드 막(113), 바이어스 자기층(114), 및 중간층(118)을 부분적으로 제거하기 위해 이온 밀링이 수행되어, 임베디드 막(113), 바이어스 자기막(114), 및 중간층(118)을 소정 형태로 형성한다(단계 B-3 참조). 이러한 단계 B-3에서, 임베디드 막(113), 바이어스 자기층(114), 및 중간층(118)의 측면들이 레지스트 막(140)의 양쪽 단부의 굴곡된 형태에 응답하여 기판(111)에 경사지도록 이온 밀링이 수행된다. 자기 저항 소자(112)의 양쪽 단부에 근접하게 배열된 바이어스 자기층(114)의 소정 부분은 자기 저항 소자(112)와의 전기적 도전을 확립하기 위한 단자로서 작용하고, 그들 중 일부가 접속을 위해 이용하기 위한 개구 상에 배열되도록 적절하게 형태가 지어질 수 있다.

다음으로, 도 16에 도시된 바와 같이, 레지스트 막(140)이 아세톤, N-메틸-2-파이로리돈(pyrolidone)과 같은 세척액을 이용하여 제거하여, 바이어스 자기층(114)의 표면이 레지스트 막(140)을 완전하게 제거하도록 세척된다(단계 B-4 참조).

다음으로, 도 17에 도시된 바와 같이, 이온 빔 스퍼터링 방법 또는 마그네트론 스퍼터링 방법이 기판(111)의 상부 표면, 임베디드 막(113) 및 바이어스 자기층(114)의 측면, 중간층(118)의 상부 표면 및 측면에 수행되어, 자기 저항 소자(112)를 형성한다(단계 B-5 참조).

다음으로, 외부 공간에 배열되는 자석 어레이(도시되지 않음)가 바이어스 자기층(114)에 대해 소정 위치에 배열되어, 자계가 자기 저항 소자(112)의 핀 층에 소정 방향으로 인가된다(단계 B-6 참조).

다음으로, 자석 어레이 및 바이어스 자기층(114)은 진공 상태에 놓여진 후 4시간 동안 280℃에서 가열되는 동안에 소정 배열로 고정된다. 그러므로, 자기 저항 소자(112)의 핀 층내에서 핀잉 층에 정규화 가열 처리가 수행된다(단계 B-7 참조).

다음으로, 자석 어레이가 소정 위치에서 제거된다(단계 B-8 참조).

다음으로, 도 18에 도시된 바와 같이, 임의의 두께의 포토레지스트를 형성하기 위해 자기 저항 소자(112)의 상부 표면에 스핀-코팅 방법 또는 딥-코팅 방법이 수행된다. 임의의 패턴의 마스크가 포토레지스트의 표면에 배열된 후, 노출 및 현상 프로세스가 수행되어 포토레지스트의 불필요한 부분이 제거된다. 다음, 포토레지스트가 가열되어 리플로우를 유발시킴으로써, 그 양쪽 단부가 굴곡된 레지스트 막(141)을 형성한다(단계 B-9 참조).

다음으로, 이온 밀링이 수행되어 레지스트 막(141)으로 덮이지 않은 자기 저항 소자(112)를 부분적으로 제거하여, 소정 형태의 자기 저항 소자(112)를 형성한다(단계 B-10 참조). 이러한 단계 B-10에서, 자기 저항 소자(112)의 측면들이 레지스트 막(141)의 양쪽 단부의 굴곡된 형태에 응답하여 기판(111)에 경사지도록 이온 밀링이 수행된다.

다음으로, 도 19에 도시된 바와 같이, 레지스트 막(141)이 아세톤, N-메틸-2-파이로리돈과 같은 세척액을 이용하여 제거되어, 자기 저항 소자(112)의 표면이 세척되어 레지스트 막(141)을 완전하게 제거한다(단계 B-11 참조).

다음으로, 도 20에 도시된 바와 같이, 플라즈마 CVD(즉, 화학 증착법) 방법이 기판(111), 자기 저항 소자(112) 및 중간층(118)의 상부 표면에 수행되어, 그 두께가 150nm 정도인 실리콘 산화막으로 만들어지는 제1 보호막(115)을 형성한다(단계 B-12 참조).

도 21은 제1 보호막(115)은 단순화를 위해 예시되지 않은 자기 저항 소자(112)의 상부 표면에서 본 예시도이다.

다음으로, 플라즈마 CVD 방법이 제1 보호막(115)의 표면에 수행되어, 그 두께가 300nm 정도인 실리콘 질화막으로 구성되는 제2 보호막(116)을 형성한다(단계 B-13 참조).

그리고, 제1 보호막(115) 및 제2 보호막(116) 상에 폴리이미드 수지로 구성되는 제3 보호막을 더 형성할 수 있다.

다음으로, 단계 C에서, 제1 보호막(115) 및 제2 보호막(116)의 소정 위치에 개구가 형성되고; 그와 함께 패드가 형성되며; 그 다음, 웨이퍼가 다이싱(dicing)되고, 개별적인 칩들로 분할된 후, 각각이 수지로 밀봉된다.

(2) 제3 실시예에 대한 제조 방법

도 11에 도시된 제3 실시예의 자기 센서(120)에 대한 제조 방법이 도 47 및 도 22 내지 33을 참조하여 상세하게 설명된다.

도 47은 제3 실시예의 자기 센서의 제조 방법에서 단계 D, E-1 내지 E-16, 및 F를 도시한 플로우 차트이다. 도 22 내지 32는 제3 실시예의 자기 센서의 제조 방법을 설명하기 위한 층별 구조를 도식적으로 도시한 단면도이고, 도 33은 자기 저항 소자(122) 및 그 관련된 층들을 배열을 도식적으로 도시한 평면도이다.

제조 방법에서, 먼저 석영 또는 실리콘 웨이퍼로 구성되는 기판(121)이 제공된다. 기판(121) 상의 자기 센서를 제어하기 위해 LSI부를 미리 형성할 수 있다. 즉, 단계 D(전처리 프로세스를 도시함)에서, 트랜지스터 컴포넌트, 배선, 절연막, 및 콘택트들이 주지의 방법에 따라 형성되어 보호막을 형성하고, 접속에 이용하기 위해 보호막 내에 개구가 형성된다.

다음으로, 도 22에 도시된 바와 같이, 그 두께가 40nm 정도인 크롬의 임베디드 막(123)이 스퍼터링 방법에 따라 석영 또는 실리콘 웨이퍼로 구성된 기판(121)의 상부 표면 상에 형성된다. 그 다음, 임베디드 막(123)의 상부 표면에 대해 스퍼터링 방법이 수행되어, 코발트-백금-크롬 합금으로 만들어지고 그 두께가 90nm인 바이어스 자기층(124)을 형성한다.

연속해서, 바이어스 자기층(124)의 상부 표면에 대해 스퍼터링 방법이 수행되어 그 두께가 5nm 내지 15nm 범위인 크롬으로 구성되는 중간층(128)을 형성한다(단계 E-1 참조).

다음으로, 도 23에 도시된 바와 같이, 중간층(128)의 상부 표면에 대해 스핀-코팅 방법 또는 딥-코팅 방법이 수행되어 임의의 두께를 가지는 포토레지스트를 형성한다. 임의의 패턴의 마스크가 포토레지스트의 표면 상에 배열되고, 그리고나서 노출 및 현상 처리됨으로써, 포토레지스트의 불필요한 부분이 제거된다. 그 다음, 포토레지스트가 가열되어 리플로우를 유발시킴으로써, 양쪽 단부가 굴곡이 된 레지스트 막(150)이 형성된다(단계 E-2 참조).

다음으로, 도 24에 도시된 바와 같이, 레지스트 막(150)으로 덮이지 않은 중간층(118)을 부분적으로 제거하기 위해 이온 밀링이 수행되어, 바이어스 자기층(124)이 노출되고, 따라서 중간층(128)을 소정 형태로 형성한다(단계 E-3 참조). 이러한 단계 E-3에서, 중간층(128)의 측면들이 레지스트 막(150)의 양쪽 단부의 굴곡된 형태에 응답하여 기판(121)에 경사지도록 이온 밀링이 수행된다.

다음으로, 레지스트 막(150)이 아세톤, N-메틸-2-파이로리돈(pyrolidone)과 같은 세척액을 이용하여 제거하여, 중간층(128)의 표면이 레지스트 막(150)을 완전하게 제거하도록 세척된다(단계 E-4 참조).

다음으로, 도 25에 도시된 바와 같이, 임의의 두께를 가지는 포토레지스트를 형성하기 위해 중간층(128)의 상부 표면뿐만 아니라 중간층(128)이 부분적으로 제거되는 바이어스 자기층(124)의 상부 표면에 대해 스핀-코팅 방법 또는 딥-코팅 방법이 수행된다. 임의의 패턴의 마스크가 포토레지스트의 표면 상에 배열되고, 그리고나서 노출 및 현상 프로세스를 당함으로써, 포토레지스트의 불필요한 부분이 제거된다. 그 다음, 포토레지스트가 가열되어 리플로우를 유발시킴으로써, 양쪽단부가 굴곡이 된 레지스트 막(151)이 형성된다(단계 E-5 참조).

다음으로, 도 26에 도시된 바와 같이, 레지스트 막(151)으로 덮이지 않은 임베디드 막(123), 바이어스 자기층(124), 및 중간층(128)의 소정 부분이 제거되도록 이온 밀링이 수행되어, 기판(121)이 부분적으로 노출됨으로써, 임베디드 막(123), 바이어스 자기막(124), 및 중간층(128)을 소정 형태로 형성한다(단계 E-6 참조). 이러한 단계 E-6에서, 임베디드 막(123), 바이어스 자기층(124), 및 중간층(128)의 측면들이 기판(121)에 대해 경사지도록 레지스트 막(151)의 양쪽 단부의 굴곡 형태에 응답하여 이온 밀링이 수행된다.

다음으로, 도 27에 도시된 바와 같이, 레지스트 막(151)이 아세톤, N-메틸-2-파이로리돈(pyrolidone)과 같은 세척액을 이용하여 제거되어, 바이어스 자기층(124) 및 중간층(128)의 표면이 레지스트 막(151)을 완전하게 제거하도록 세척된다(단계 E-7 참조).

다음으로, 도 28에 도시된 바와 같이, 이온 빔 스퍼터링 방법 또는 마그네트론 스퍼터링 방법이 기판(121)의 상부 표면, 임베디드 막(123) 및 바이어스 자기층(124)의 측면, 중간층(128)의 상부 표면 및 측면에 수행되어, GMR 소자와 같은 자기 저항 소자(122)를 형성한다(단계 E-9 참조).

다음으로, 자석 어레이 및 바이어스 자기층(124)은 진공 상태에 놓여진 후 4시간 동안 280℃에서 가열되는 동안에 소정 배열로 고정된다. 그러므로, 자기 저항 소자(122)의 핀 층내에서 핀잉 층에 정규화 가열 처리가 수행된다(단계 E-10 참조).

다음으로, 자석 어레이가 소정 위치에서 제거된다(단계 E-11 참조).

다음으로, 도 29에 도시된 바와 같이, 중간층(128)이 그 아래에 존재하지 않는 자기 저항 소자(122)의 선택된 영역의 상부 표면에 스핀-코팅 방법 또는 딥-코팅 방법이 수행되어 임의의 두께의 포토레지스트를 형성한다. 임의의 패턴의 마스크가 포토레지스트의 표면에 배열된 후, 노출 및 현상 프로세스가 수행되어 포토레지스트의 불필요한 부분이 제거된다. 그 다음, 포토레지스트가 가열되어 리플로우를 유발시킴으로써, 그 양쪽 단부가 굴곡된 레지스트 막(152)을 형성한다(단계 E-12 참조).

다음으로, 도 30에 도시된 바와 같이, 이온 밀링이 수행되어 레지스트 막(152)으로 덮이지 않은 자기 저항 소자(122)를 부분적으로 제거하여, 중간층(128)뿐만 아니라 기판(121), 임베디드 막(123), 및 바이어스 자기층(124)의 측면이 노출됨으로써 소정 형태의 자기 저항 소자(122)를 형성한다(단계 E-13 참조). 이러한 단계 E-13에서, 자기 저항 소자(122)의 측면들이 레지스트 막(152)의 양쪽 단부의 굴곡된 형태에 응답하여 기판(121)에 경사지도록 이온 밀링이 수행된다.

다음으로, 도 31에 도시된 바와 같이, 레지스트 막(152)이 아세톤, N-메틸-2-파이로리돈과 같은 세척액을 이용하여 제거되어, 자기 저항 소자(122)의 표면이 세척되어 레지스트 막(152)을 완전하게 제거한다(단계 E-14 참조).

다음으로, 도 32에 도시된 바와 같이, 플라즈마 CVD 방법이 기판(121), 자기 저항 소자(122) 및 중간층(128)의 상부 표면에 수행되어, 그 두께가 150nm 정도인 실리콘 산화막으로 만들어지는 제1 보호막(125)을 형성한다(단계 E-15 참조).

도 33은 제1 보호막(125)이 단순화를 위해 예시되지 않은 자기 저항 소자(122)의 상부 표면에서 본 예시도이다.

다음으로, 플라즈마 CVD 방법이 제1 보호막(125)의 표면에 수행되어, 그 두께가 300nm 정도인 실리콘 질화막으로 구성되는 제2 보호막(126)을 형성한다(단계 E-16 참조).

그리고, 제1 보호막(125) 및 제2 보호막(126) 상에 폴리이미드 수지로 구성되는 제3 보호막을 더 형성할 수 있다.

다음으로, 단계 F에서, 제1 보호막(125) 및 제2 보호막(126)의 소정 위치에 개구가 형성되고; 그와 함께 패드가 형성되며; 그 다음, 웨이퍼가 다이싱(dicing)되고, 개별적인 칩들로 분할된 후, 각각이 수지로 밀봉된다.

(3) 제4 실시예에 대한 제조 방법

도 12에 도시된 제4 실시예의 자기 센서(130)에 대한 제조 방법이 도 48 및 도 34 내지 45를 참조하여 상세하게 설명된다.

도 48은 제4 실시예의 자기 센서의 제조 방법에서 단계 G, H-1 내지 H-16, 및 I를 도시한 플로우 차트이다. 도 34 내지 44는 제4 실시예의 자기 센서의 제조 방법을 설명하기 위한 층별 구조를 도식적으로 도시한 단면도이고, 도 45는 자기 저항 소자(132) 및 그 관련된 층들을 배열을 도식적으로 도시한 평면도이다.

제조 방법에서, 먼저 석영 또는 실리콘 웨이퍼로 구성되는 기판(131)이 제공된다. 기판(131) 상의 자기 센서를 제어하기 위해 LSI부를 미리 형성할 수 있다. 즉, 단계 G(전처리 프로세스를 도시함)에서, 트랜지스터 컴포넌트, 배선, 절연막,및 콘택트들이 주지의 방법에 따라 형성되어 보호막을 형성하고, 접속에 이용하기 위해 보호막 내에 개구가 형성된다.

다음으로, 도 34에 도시된 바와 같이, 그 두께가 40nm 정도인 크롬의 임베디드 막(133)이 스퍼터링 방법에 따라 석영 또는 실리콘 웨이퍼로 구성된 기판(131)의 상부 표면 상에 형성된다. 그 다음, 임베디드 막(133)의 상부 표면에 대해 스퍼터링 방법이 수행되어, 코발트-백금-크롬 합금으로 만들어지고 그 두께가 90nm인 바이어스 자기층(134)을 형성한다(단계 H-1 참조).

다음으로, 도 35에 도시된 바와 같이, 바이어스 자기층(134)의 상부 표면에 대해 스핀-코팅 방법 또는 딥-코팅 방법이 수행되어 임의의 두께를 가지는 포토레지스트를 형성한다. 임의의 패턴의 마스크가 포토레지스트의 표면 상에 배열되고, 노출 및 현상 처리됨으로써, 포토레지스트의 불필요한 부분이 제거된다. 그 다음, 포토레지스트가 가열되어 리플로우를 유발시킴으로써, 양쪽 단부가 굴곡이 된 레지스트 막(160)이 형성된다(단계 H-2 참조).

다음으로, 도 36에 도시된 바와 같이, 레지스트 막(160)으로 덮이지 않은 임베디드 층(133) 및 바이어스 자기층(1334)을 부분적으로 제거하기 위해 이온 밀링(milling)이 수행되어, 기판(131)이 노출되고, 따라서 임베디드 층(133) 및 바이어스 자기층(134)을 소정 형태로 형성한다(단계 H-3 참조). 이러한 단계 H-3에서, 임베디드 층(133) 및 바이어스 자기층(134)의 측면들이 레지스트 막(160)의 양쪽 단부의 굴곡된 형태에 응답하여 기판(131)에 경사지도록 이온 밀링이 수행된다.

다음으로, 도 37에 도시된 바와 같이, 레지스트 막(160)이 아세톤, N-메틸-2-파이로리돈(pyrolidone)과 같은 세척액을 이용하여 제거되어, 바이어스 자기층(134)의 표면이 레지스트 막(160)을 완전하게 제거하도록 세척된다(단계 H-4 참조).

다음으로, 도 38에 도시된 바와 같이, 이온 빔 스퍼터링 방법 또는 마그네트론 스퍼터링 방법이 임베디드 층(133) 및 바이어스 자기층(134)을 그로부터 부분적으로 제거함으로써 노출되는 기판(131)의 상부 표면에 수행되어, GMR 소자와 같은 자기 저항 소자(132)를 형성한다(단계 H-5 참조).

다음으로, 외부 공간에 배열되는 자석 어레이가 바이어스 자기층(134)에 대해 소정 위치에 배열되어, 자계가 자기 저항 소자(132)의 핀 층에 소정 방향으로 인가된다(단계 H-6 참조).

다음으로, 자석 어레이 및 바이어스 자기층(134)은 진공 상태에 놓여진 후 4시간 동안 280℃에서 가열되는 동안에 소정 배열로 고정된다. 그러므로, 자기 저항 소자(132)의 핀 층내에서 핀잉 층에 정규화 가열 처리가 수행된다(단계 H-7 참조).

다음으로, 자석 어레이가 소정 위치에서 제거된다(단계 H-8 참조).

다음으로, 도 39에 도시된 바와 같이, 바이어스 자기층(134)이 그 아래에 존재하는 자기 저항 소자(132)의 선택된 영역의 상부 표면에 스핀-코팅 방법 또는 딥-코팅 방법이 수행되어 임의의 두께의 포토레지스트를 형성한다. 임의의 패턴의 마스크가 포토레지스트의 표면에 배열된 후, 노출 및 현상 프로세스가 수행되어 포토레지스트의 불필요한 부분이 제거된다. 그 다음, 포토레지스트가 가열되어 리플로우를 유발시킴으로써, 그 양쪽 단부가 굴곡된 레지스트 막(161)을 형성한다(단계 H-9 참조).

다음으로, 이온 밀링이 수행되어 레지스트 막(161)으로 덮이지 않은 자기 저항 소자(132)를 부분적으로 제거하여, 기판(131), 및 바이어스 자기층(134)이 부분적으로 노출됨으로써 소정 형태의 자기 저항 소자(132)를 형성한다(단계 H-10 참조). 이러한 단계 H-10에서, 자기 저항 소자(132)의 측면들이 레지스트 막(161)의 양쪽 단부의 굴곡된 형태에 응답하여 기판(131)에 경사지도록 이온 밀링이 수행된다.

다음으로, 도 40에 도시된 바와 같이, 레지스트 막(161)이 아세톤, N-메틸-2-파이로리돈과 같은 세척액을 이용하여 제거되어, 자기 저항 소자(132)의 표면이 세척되어 레지스트 막(161)을 완전하게 제거한다(단계 H-11 참조).

다음으로, 도 41에 도시된 바와 같이, 기판(131)의 전체 상부 표면, 바이어스 자기층(134)의 상부 표면의 일부 및 측면, 및 자기 저항 소자(132)의 단부를 제외한 전체 상부 표면에 대해 스핀-코팅 방법 또는 딥-코팅 방법이 수행되어 임의의 두께의 포토레지스트를 형성한다. 임의의 패턴의 마스크가 포토레지스트의 표면에 배열된 후, 노출 및 현상 프로세스가 수행되어 포토레지스트의 불필요한 부분이 제거되며, 따라서 레지스트 막(162)을 상술한 형태로 형성한다(단계 H-12 참조).

다음으로, 도 42에 도시된 바와 같이, 자기 저항 소자(12)의 그 양쪽 단부에서 상부 표면 및 측면, 바이어스 자기층(134)의 상부 표면, 및 레지스트 막(162)의 상부 표면에 대해 스퍼터링 방법이 수행되어, 중간층(138)을 형성한다(단계 H-13참조).

다음으로, 도 43에 도시된 바와 같이, 레지스트 막(162)이 아세톤, N-메틸-2-파이로리돈과 같은 세척액을 이용하여 제거되어, 기판(131), 자기 저항 소자(132), 및 중간층(138)의 표면이 세척되어 레지스트 막(162)을 완전하게 제거한다(단계 H-14 참조).

다음으로, 도 44에 도시된 바와 같이, 플라즈마 CVD 방법이 기판(131), 자기 저항 소자(132) 및 중간층(138)의 상부 표면에 수행되어, 그 두께가 150nm 정도인 실리콘 산화막으로 만들어지는 제1 보호막(135)을 형성한다(단계 H-15 참조).

도 45는 제1 보호막(135)이 단순화를 위해 예시되지 않은 자기 저항 소자(132)의 상부 표면에서 본 예시도이다.

다음으로, 플라즈마 CVD 방법이 제1 보호막(135)의 표면에 수행되어, 그 두께가 300nm 정도인 실리콘 질화막으로 구성되는 제2 보호막(136)을 형성한다(단계 H-16 참조).

그리고, 제1 보호막(135) 및 제2 보호막(136) 상에 폴리이미드 수지로 구성되는 제3 보호막을 더 형성할 수 있다.

다음으로, 단계 I에서, 제1 보호막(135) 및 제2 보호막(136)의 소정 위치에 개구가 형성되고; 그와 함께 패드가 형성되며; 그 다음, 웨이퍼가 다이싱(dicing)되고, 개별적인 칩들로 분할된 후, 각각이 수지로 밀봉된다.

다음으로, 상기 언급된 실시예들이 다양한 샘플들을 이용하여 상세하게 더 설명된다; 물론, 본 발명은 반드시 실시예로 제한되는 것은 아니다.

즉, 상기 언급된 실시예들의 제조 방법에 따르면, 다양한 자기 센서의 샘플들이 각 자기 저항 소자는 7.5㎛의 폭을 가지고 있고 인접하는 자기 저항 소자간의 거리는 3㎛이며 바이어스 자기층은 18㎛의 폭을 가지는 소정 치수로 실제로 생산된다.

상기 언급된 자기 센서에서, 5nm의 두께를 가지는 중간층은 바이어스 자기층에 형성되고, 자기 저항 소자를 통합하지 않고 바이어스 자기층의 단부로부터 측정된 중간층의 길이는 3㎛이다. 다음, 생산된 자기 센서 샘플들이 플라스틱 몰드 패키지로 밀봉된다.

(1) 접착력 테스트

수선(mending) 테이프(스카티 3M사에 의해 제조됨)가 자기 센서의 상부 표면(즉, 보호막이 배열된 자기 센서의 표면) 상에 접착된다; 다음, 수선 테이프가 벗겨지고, 자기 센서에서 바이어스 자기층과 보호막간의 경계에서 분리가 발생되는지 여부에 관해 조사가 수행된다. 상기 언급된 경계에서 분리가 발생하는 샘플들의 개수를 세기 위해 100개의 자기 센서 샘플들에 대해 유사한 테스트가 수행된다.

(2) 가열-냉각 사이클링 테스트

자기 센서의 플라스틱 몰드 패키지들은 30분 동안 -65℃에서 유지되고; 5분내에 온도가 실온으로 상승되며; 30분 동안 실온에서 유지되고; 5분 내에 150℃까지 온도가 상승되며; 30분 동안 150℃에서 유지되고; 5분 내에 실온으로 온도가 감소되며; 30분 동안 실온에서 유지되고; 그 다음, 5분 내에 -65℃로 온도가 감소되는 혹독한 환경 조건에 처해진다. 여기에서, 자기 센서의 각 샘플은 상기 언급된가열-냉각 사이클링을 500번 받는다.

그 다음, 플라스틱 몰드 패키지가 증기 상태의 질산을 이용하여 에칭함으로써 개방되어, 자기 센서에서 바이어스 자기층과 보호막간의 경계에서 분리가 발생하는지 여부에 관한 조사가 수행된다. 상기 언급한 경계에서 분리가 발생한 샘플들의 개수를 세기 위해 자기 센서의 플라스틱 몰드 패키지의 20개 샘플들에 대해 유사한 테스트가 수행된다.

상기에서, 자기 센서들의 비교예들은 본 실시예의 제조 방법에 따라 제조되고, 이들 중 어느 것도 중간층을 포함하지 않는다.

상기 언급된 자기 센서의 비교예들을 이용하여 플라스틱 몰드 패키지가 생산된다.

다음, 자기 센서의 상기 샘플들과 유사한 방식으로, 자기 센서의 비교예를 밀봉하는 플라스틱 몰드 패키지에 대해 접착력 테스트 및 가열-냉각 사이클링 테스트가 수행된다.

상기 언급된 실시예에 따라 생산된 자기 센서의 샘플들에 대해, 접착력 테스트에서 100개의 샘플당 1개의 샘플에서 분리가 발생했고, 가열-냉각 사이클링 테스트에서는 100개의 샘플에서 분리가 전혀 발견되지 않았다.

자기 센서의 비교예에 대해, 접착력 테스트에서 100개의 샘플들에서 32개의 샘플에서 분리가 발견되었고 가열-냉각 사이클링 테스트에서는 100개의 샘플당 7개의 샘플에서 분리가 발견되었다.

결과적으로, 중간층의 존재로 인해, 실시예들에 따라 생산된 각 자기 센서는바이어스 자기층과 보호막간의 접착력이 우수하고 환경적 내구성이 또한 우수하다는 것이 증명되었다.

이에 반해, 비교 샘플의 자기 센서는 바이어스 자기층과 보호막간의 불충분하고 작은 접착력을 제공하고 환경적 내구성이 열등하다.

상기 언급된 바와 같이, 제2, 제3, 및 제4 실시예에 따라 생산된 각 자기 센서는 바이어스 자기층의 상부 표면이 중간층을 완전하게 덮도록 자기 저항 소자, 보호막 및 바이어스 자기층에 대해 중간층을 제공하는 것을 특징으로 하고 있다. 여기에서, 자기 센서는 자기 저항 소자로 덮이지 않은 바이어스 자기층의 상부 표면의 일부가 중간층으로 덮이고 자기 저항 소자의 상부 표면 및 측면이 그 양 단부에서 중간층으로 덮이도록 설계될 수 있다.

그러므로, 바이어스 자기층과 보호막간의 접착력을 개선할 수 있다; 따라서, 자기 센서는 환경적 내구성, 특히 온도 변동에 대한 내구성에서 우수하게 된다; 그러므로, 자기 센서의 제조시 신뢰성을 눈에 띄게 증가시킬 수 있다.

6. 제5 실시예

도 50은 본 발명의 제5 실시예에 따른 자기 센서의 전체 구성을 도식적으로 도시한 평면도이다.

즉, 도 50의 자기 센서(301)는 대략 정사각형 모양 및 소정 두께를 가지는 석영 기판(302), X축 방향의 자계를 검출하기 위한 X-축 자기 센서를 형성하도록 석영 기판(302) 상에 형성되는 X-축 GMR 소자 쌍(331, 332), 및 X-축 방향에 수직인 Y-축 방향의 자계를 검출하기 위한 Y-축 자기 센서를 형성하도록 석영 기판(302) 상에 형성되는 Y-축 GMR 소자(341, 342) 쌍으로 구성된다.

그런데, 실리콘 웨이퍼는 석영 기판 2로 대체될 수 있다.

도 51은 X-축 GMR 소자(331)의 구성을 도식적으로 도시한 평면도이고; 도 52는 도 51의 라인 A-A에 따른 단면도이며; 도 53은 도 51에서 라인 B-B에 따른 단면도이다.

X-축 GMR 소자(331, 332)는 석영 기판(302) 상에서 X-축에 수직인 2개의 변의 중간점 근처에 각각 배열되고, 이들은 서로 평행하게 배열된다. 유사하게, Y-축 GMR 소자(341, 342)는 석영 기판(302) 상에서 Y-축에 수직인 2개의 변의 중간점 근처에 각각 배열되고. 이들은 서로 평행하게 배열된다.

각각의 X-축 GMR 소자(331, 332) 및 Y-축 GMR 소자(341, 342)는 각각이 밴드형 형태를 가지는 복수의 자기저항 막(305), 및 자기저항 막(305)의 양쪽 단부 상에서 길이 방향으로 배열되는 복수의 영구 자석막(또는 바이어스 자기막, 306)으로 구성된다. 영구 자석막(306)은 높은 항자력 및 높은 직각율(rectangular ratio)을 가지는 CoCrPt와 같은 단단한 강자성 물질로 구성되는 직사각형 박막으로 구성된다.

서로 인접하여 배열되는 '쌍으로 된' 자기 저항막(305)의 하나의 단부들은 하나의 영구 자석막(306)을 통해 함께 접속된다. 서로 인접하여 배열되는 쌍으로 된 자기저항 막(305)의 다른 단부들은 또 하나의 영구 자석막(306)을 통해 함께 접속된다.

영구 자석막(306)이 배선(도시되지 않음)으로 접속되고, 단일 영구 자석막(306)을 통해 접속된 쌍으로 된 자기 저항막(305)의 단부들은 이들 배선에 의해 함께 전기적으로 접속된다.

따라서, 자기 저항막(305) 및 영구 자석막(306)은 직렬로 접속되고 지그재그 형태로 배열되며, 자기 저항막(305)은 영구 자석막(306) 및 배선을 통해 전기적으로 직렬로 접속되어 저항 회로로서 기능한다. 그러므로, 전류가 외부로부터 도입되어 자기 저항막(305)으로 구성되는 저항 회로에 유입됨으로써, 저항 회로의 전압이 측정되어 자기 저항막(305)의 저항을 계산하고, 이에 기초하여 외부 자계의 세기가 추정될 수 있다. 자기 저항막(305)의 폭은 6㎛ 내지 8㎛의 범위로 설정되는 것이 바람직하다.

다음으로, 자기 저항막(305)의 구조가 더 상세하게 설명된다. 도 54는 X-축 GMR 소자(331)에 포함되는 자기 저항막(305)의 구조를 도시하고 있다. 즉, 자기 저항막(305)은 자유층 F, 구리(Cu) 또는 구리 합금으로 구성되는 도전형 스페이서 층 S, CoFe로 구성되는 핀형 층 PD, PtMn으로 구성되는 핀잉 층 PN, 및 티타늄(Ti) 또는 탄탈륨(Ta)로 구성되는 금속 박막으로 만들어지는 캡 층 C로 구성되고, 이들은 모두 석영 기판(302) 상에 배열된다.

자유층 F는 외부 자계의 방향에 응답하여 자화 방향을 변경하고, CoZrNb 비정질 자기층(305a), CoZrNb 비정질 자기층(305a) 상에 적층된 NiFe 자기층(305b), 및 NiFe 자기층(305b) 상에 적층된 CoFe 층(305c)을 포함한다.

CoZrNb 비정질 자기층(305a) 및 NiFe 자기층(305b) 각각은 소프트 강자성 물질로 구성되어 있고, CoFe 층(305c)은 NiFe 자기층(305b)의 확산 및 스페이서 층 S에서 Cu의 확산을 방지하는 확산 방지층이다.

핀형 층 PD는 CoFe 자기층(305d)으로서, 반강자성막(305e)에 의해 스위칭-접속 방식으로 백킹되어 그 자화 방향이 X-축의 음의 방향으로 고정된다.

핀잉 층 PN은 CoFe 자기층(305d) 상에 적층되고, 45-55%mol의 Pt를 포함하는 PtMn 합금으로 구성되는 반강자성막(305e)으로 구성된다. 이러한 반자성막(305e)은 X-축의 음의 방향으로 자계가 인가되는 상태에서 실효되는 정규화 가열 처리시에 형성된다.

핀형 층 PD 및 핀잉 층 PN은 합하여 핀 층으로서 지칭된다.

나머지 X-축 GRM 소자(332), 및 Y-축 GMR 소자(341, 342)는 도 50에서 화살표 방향으로 고정된 특정 자화 방향을 가진다는 점을 제외하고는 X-축 GMR 소자(331)와 동일한 구조를 가지고 있다; 그러므로, 그 상세한 설명은 생략한다.

자기저항 막(305)의 양쪽 단부와 접촉하여 배열되는 영구 자석막(306)은 자기저항 막(305)의 장축 방향에 따른 방향으로 자화된다.

상기 언급된 바와 같이, 핀형 층 PD의 자화 방향은 그 장축에 수직이고, 영구 자석막(306)의 자화 방향은 그 장축에 따르므로, 자기저항 막(305)의 핀형 층 PD의 자화 방향과 영구 자석막(306)의 자화 방향 사이에 90°의 각도가 형성된다.

영구 자석막(306)의 상기 언급된 자화로 인해, 자기 저항막(305)의 자유층 F에서 단축 이방성을 유지할 수 있다.

도 50에 도시된 바와 같이, X-축 GMR 소자(331)의 핀형 층 PD의 '고정된' 자화 방향은 X-축의 음의 방향이다. X-축 GMR 소자(332)의 핀형 층 PD의 고정된 자화 방향은 X-축의 양의 방향이다. 또한, Y-축 GMR 소자(341)의 핀형 층 PD의 고정된 자화 방향은 Y-축의 양의 방향이다. Y-축 GMR 소자(342)의 핀형 층 PD의 고정된 자화 방향은 Y-축의 음의 방향이다.

X-축 자기 센서에서, X-축 GMR 소자(331 및 332)는 병렬 접속(또는 반-브리지 접속)된다. 여기에서, dc 전압이 X-축 자기 센서에 인가되어 X-축 GMR 소자(331, 332)간의 중간점 전위를 측정하여, X-축 자기 센서의 출력으로서 이용될 수 있다.

이 때문에, X-축 자기 센서의 출력은 X-축의 외부 자계의 변동에 거의 비례하여 변할 수 있다.

그리고, X-축 자기 센서는 완전-브리지 접속이 되는 X-축 GMR 소자(331) 쌍 및 X-축 GMR 소자(332) 쌍으로 구성될 수 있다.

X-축 자기 센서와 유사하게, Y-축 자기 센서에서, Y-축 GMR 소자(341 및 342)는 직렬 접속(또는 절반-브리지 접속)이 된다. 여기에서, dc 전압이 Y-축 자기 센서에 인가되어 Y-축 GMR 소자(341, 342)간의 중간점 전위를 측정하여, Y-축 자기 센서의 출력으로서 이용될 수 있고, 이는 Y-축의 외부 자계의 변동에 거의 비례하여 변할 수 있다.

상기 설명된 X-축 자기 센서와 유사하게, Y-축 자기 센서는 완전-브리지 접속이 되는 Y-축 GMR 소자(341) 쌍 및 Y-축 GMR 소자(342) 쌍으로 구성될 수 있다.

상기 설명된 바와 같이, 제5 실시예의 자기 센서(301)는 X-축 자기 센서의 출력 및 Y-축 자기 센서의 출력에 기초하여 외부 자계의 세기를 검출할 수 있다.

자기 센서(301)는 각각이 지그재그 패턴을 가지는 GMR 소자(331, 332, 341 및 342)를 포함하고, 굴곡부는 영구 자석막(306)에 대응하고 이는 통상 굴곡부로서 이용되는 자기 저항막(305)과는 다르다. 이것은 GMR 소자의 민감도 방향을 일정하게 한다. 그러므로, 자기 저항막(305)의 저항과 외부 자계의 세기간의 선형 관계(선형성)에 손상을 가하지 않고 외부 자계의 세기를 정확하게 측정할 수 있다.

또한, 본 실시예는 영구 자석막(306)이 각각이 밴드형 형태를 가지는 자기 저항막(305)의 양쪽 단부와 접속되어 배열되는 것을 특징으로 하고 있다. 즉, 영구 자석막(306)의 자화로 인해, 자기 저항막(305)의 자유층 F에서 단축 이방성을 유지할 수 있다; 그러므로, 양호한 재생성으로 외부 자계의 세기를 측정할 수 있다.

종래 주지된 자기 센서와는 달리, 본 실시예는 비자기 막을 이용하지 않고, 지그재그 패턴을 가지는 GMR 소자(331, 332, 341, 342) 각각은 밴드형 형태를 가지는 자기 저항막(305), 및 자기 저항막(305)의 양쪽 단부와 접속하여 배열되는 영구 자석막(306)으로 구성된다. 즉, 본 실시예의 자기 센서(301)는 비교적 단순한 구조를 가지고 있고, 따라서 용이하게 제조될 수 있다.

자기 저항막(305)의 자유층 F의 단축 이방성의 방향은 자기 저항막(305)의 장축 방향 및 영구 자석막(306)의 자화 방향에 강제로 매칭된다. 그러므로, 자유층 F의 단축 이방성의 방향은 자기 저항막(305)의 형태 자기 이방성 및 영구 자석막(306)의 자화에 의해 유지될 수 있다; 따라서, 우수한 재생성으로 외부 자계의 세기를 측정할 수 있다.

영구 자석막(306)의 가로세로비, 즉 영구 자석막(306)의 길이(도 51에서 수평 방향) 및 폭(도 51에서 수직 방향) 간의 길이-폭 비가 "1"이상으로 설정되고, 영구 자석막(306)의 장축 방향이 자기 저항막(305)의 장축 방향과 거의 매칭하도록 자기 저항막(305) 및 영구 자석막(306)을 배열하는 것이 바람직하다.

따라서, 영구 자석막(306)의 투자도 계수를 증가시킬 수 있으므로, 자화시 감소되는 것이 어렵게 된다. 영구 자석막(306)의 자화로 인해, 자기 저항막(305)의 자유층 F에서 단축 이방성의 방향을 안정되게 유지할 수 있다; 그러므로, 우수한 재생성으로 외부 자계의 세기를 측정할 수 있다.

물론, 본 발명은 반드시 본 실시예로 제한되는 것은 아니고, 본 발명의 범주를 벗어나지 않고서 다양한 방식으로 변형될 수 있다.

예를 들면, 영구 자석막(306)은 도전형 재료로 구성되어 배선 기능을 공유한다.

도 55는 복수의 자기 저항막(305) 및 배선 기능을 공유하는 복수의 영구 자석막(306X)으로 구성되는 X-축 GMR 소자(331X)를 도식적으로 도시한 평면도이다.

자기 저항막(305)은 영구 자석막(306X)을 통해 전기적으로 직렬로 접속되어, 영구 자석막(306)에 의해 지그재그 패턴을 가지는 자기 저항막(306) 상에서 대전이 수행될 수 있다.

비아(via)(즉, 홀을 통해 플레이트됨, 361)들은 영구 자석막(306)의 소정 위치에 형성되어, 영구 자석막(306X)이 배선부(307)과 전기적으로 접속되고, 비아(361)를 통해 석영 기판(302) 상에 배열된 패드 및 다른 컴포넌트(도시되지 않음)로부터 연장된다.

영구 자석막(306)이 배선 기능을 공유하므로, 추가적으로 배선부를 제공할 필요가 없다; 그러므로, 자기 센서의 제조 프로세스를 단순화시킬 수 있고, 따라서 용이하게 제조될 수 있다.

다음으로, 제5 실시예에 따른 자기 센서의 다양한 샘플들이 상세하게 설명된다.

(1) 샘플 1

자기 센서의 샘플 1은 도 50에 도시된 자기 센서(30)와 동일한 구성을 가지고 있다.

도 56은 샘플 1에 따른 X-축 GMR 소자(331)의 자기 저항 특성을 도시한 그래프로서, 자기 저항이 X-축 방향을 따라 인가되는 외부 자계의 세기에 거의 비례하여 변하고 그 범위가 -30 Oe 내지 30 Oe인 자기 저항 특성을 얻을 수 있다.

도 57은 샘플 1 및 샘플 3에 따른 2가지 타입의 자기 센서에 대한 X-축 GMR 소자(331) 및 X-축 GMR 소자(332) 사이에 확립되는 산란 자계 안정성을 도시한 그래프이다.

산란 자계는 일단 각 X-축 GMR 소자(331, 332)에 인가된 외부 자계가 사라진 후 자유층의 자화 방향이 초기의 자화 방향과 얼마나 많이 매칭(또는 복원)되는지에 관한 자기 저항 소자의 자화 특성을 평가함으로써 정의된다. 즉, 산란 자계는 초기 상태에서 생성되는 초기 센서 출력과 외부 자계가 사라진 후에 생성되는 센서 출력간의 차이(또는 변동)로 표현될 수 있다. 초기 센서 출력과 외부 자계가 사라진 후에 생성되는 센서 출력이 작게 됨에 따라, 자유층의 자화 방향이 센서에 일단 인가된 외부 자계가 사라진 후에 초기 자화 방향으로 매칭(또는 복원)하려는 경향이 있다. 그러므로, 양호한 재생성으로 외부 자계의 세기를 측정할 수 있다.

자기 센서(301)에 대해 평가된 산란 자계 안정성은 이하의 방법에 의해 측정된다.

그 자화 방향이 자기 센서(301)의 X-축에 대해 45° 경사진 외부 자계가 X-축 GMR 소자(331 및 332)를 포함하는 X-축 자기 센서에 왕복으로 인가된다; 그 다음, 자계가 강제로 사라지고, X-축 센서의 출력이 측정된다.

다음으로, X-축 GMR 소자(331 및 332)가 X-축 GMR 소자(331, 332)의 바로 아래에 배열된 초기화 코일을 이용하여 초기화되어, 각 GMR 소자의 자유층에서 자화의 초기 상태를 복원한다. 여기에서, 소정 전류로 통전되어 있으므로, 초기화 코일은 각 GMR 소자의 장축 방향 및 자유층의 방향과 매칭하는 소정 방향으로 자계를 생성할 수 있다.

X-축 GMR 소자(331 및 332)에 일단 인가된 외부 자계가 강제로 사라진 후 초기화가 수행되고, X축 센서의 출력이 각 초기화 동작 이후에 측정된다.

상기 언급된 일련의 동작들은 외부 자계의 세기를 20 Oe만큼 증가시켰을 때 반복적으로 수행되어, 초기 상태에서 생성된 X-축 센서의 초기 출력과 초기화를 수행하기 위해 각 초기화된 상태에서 생성된 X-축 센서의 출력간의 차이, 연속적으로 초기화된 상태에서 생성되는 X-축 센서의 출력들간의 차이, 및 X-축 센서의 출력의 변동을 검출할 수 있다.

샘플 1에 따른 자기 센서(301)에서, 초기 센서 출력에서 산출되는 센서 출력의 변동은 외부 자계가 강제로 없어진 후 및 외부 자계의 세기가 140 Oe를 초과한다면 각 초기화된 상태 이후에 거의 0이 된다. 이것은 자기 저항막(305)의 자유층 F의 자화 방향이 그 초기 자화 방향과 거의 매칭한다는 것을 증명한다. 즉, 샘플 1에 따른 자기 센서(301)는 양호한 재생성으로 외부 자계의 세기를 측정할 수 있다고 말할 수 있다.

결과적으로, 샘플 1에 따른 자기 센서(301)는 자기 저항 및 외부 자계의 세기간의 선형 관계(또는 선형성)에 손상을 가하지 않고 외부 자계의 세기를 정확하게 측정할 수 있으며, 자유층 F의 자화 방향은 자기 센서에 일단 인가된 외부 자계가 사라진 후에 초기 자화 방향과 거의 매칭(또는 복원)한다; 그러므로, 양호한 재생성으로 외부 자계의 세기를 측정할 수 있다.

(2) 샘플 2

도 58은 샘플 2에 따른 X-축 GMR 소자(431)의 구성을 도식적으로 도시한 평면도이다. 샘플 2가 샘플 1과 다른 점은, 각 X-축 GMR 소자(431) 및 대응하는 Y-축 GMR 소자가 자기 저항막(405)만을 이용하여 구성되어 있다는 점이다. 샘플 2에 따른 X-축 GMR 소자(431)의 구성의 다른 부분들은 샘플 1에 따른 X-축 GMR 소자(331)의 구성과 유사하다; 그러므로, 그 상세한 설명은 생략한다.

도 59는 샘플 2에 따른 X-축 GMR 소자(431)의 자기저항 특성을 도시하고 있다. 즉, 외부 자계에 대해 비교적 큰 이력 루프가 자기 저항 특성에 나타난다; 따라서, 자기 저항과 자계의 세기 사이에서 확립되는 단일 선형 관계를 제공하는 것이 매우 어렵다. 이 때문에, 자기 저항은 외부 자계의 동일한 세기에 대해 자화 방향에 따라 크게 가변할 수 있다. 즉, 자기 저항과 외부 자계의 세기 사이에 어떠한 선형성도 관찰될 수 없다; 그러므로, 외부 자계의 세기를 정확하게 측정하기 매우 어렵다.

이것은 샘플 2에 따른 각 X-축 GMR 소자(431) 및 대응하는 Y-축 GMR 소자에서 그 지그재그 패턴의 굴곡부가 자기 저항 막에 의해 형성되기 때문이다; 그러므로, 자기 저항막(405)의 이방성은 굴곡부에서 유지될 수 없고 민감도 방향이 일정하지 않게 된다.

(3) 샘플 3

도 60은 샘플 3에 따른 X-축 GMR 소자(531)의 구성을 도식적으로 도시한 평면도이다. 샘플 3이 샘플 1과 다른 점은, X-축 GMR 소자(531) 및 그 대응하는 Y-축 GMR 소자에서 자기 저항막(505)의 지그재그 패턴의 굴곡부가 비자기막(500)으로 형성된다는 점이다. 샘플 3에 따른 X-축 GMR 소자(531)의 구성의 다른 부분들은 샘플 1에 따른 X-축 GMR 소자(331)의 구성과 유사하다; 그러므로, 그 상세한 설명은 생략한다.

도 57에 도시된 바와 같이, 자기 센서에 일단 인가된 외부 자계가 강제로 사라진 후에 측정된 샘플 3에 따른 자기 센서의 출력 변동은 외부 자계의 세기가 40 Oe보다 크거나 같은 경우에 0이 되지 않는다; 그러므로, 자기 저항막(505)의 자유층 F의 자화 방향은 그 초기 자화 방향으로 복원되지 않는다. X-축 GMR 소자(531)에 대해 초기화가 10번 수행되더라도, 센서 출력의 변동은 0이 되지 않으며, 자유층 F의 자화 방향은 그 초기 자화 방향으로 복원되지 않는다. 센서 출력의 변동은 외부 자계의 세기가 증가함에 따라 증가한다. 그러므로, 결과에 따르면, 샘플 3에 따른 자기 센서는 양호한 재생성으로 외부 자계의 세기를 측정할 수 없다.

이것은 샘플 3에 따른 X-축 GMR 소자(531) 및 그 대응하는 Y-축 GMR 소자에서, 자기 저항막(505)의 지그재그 패턴의 굴곡부가 비자기막으로 형성되기 때문이다; 그러므로, 자기 저항막(505)의 자유층 F에서 단축 이방성을 유지하는 것이 매우 어렵다.

요약하면, 제5 실시예의 자기 센서는 우수한 재생성으로 외부 자계의 세기를 정확하게 측정할 수 있다; 그러므로, 제5 실시예는 자기 센서를 이용하는 자기 분석기 및 자기 중간 장치에 적용될 수 있다.

7. 제6 실시예

본 발명의 제6 실시예의 자기 센서는 GMR 소자를 이용하여 지구 자기(또는 지자기)를 기준으로 한 절대 방위(bearing)(또는 절대 방위(azimuth))를 측정하도록 설계되어 있고, 각 GMR 소자는 도 61에 도시된 바와 같이 구성되어, CoZrNb 층, NiFe 층, 및 CoFe 층을 포함하는 3층 구조를 가지는 자유층(602), Cu로 구성된 스페이서 층(603), CoFe로 구성된 핀형 층(604), PtMn으로 구성된 핀잉 층(605), 및 Ti로 구성되는 캡 층(606)이 석영 유리로 구성되는 기판 상에 순차적으로 적층된다. 여기에서, 자유층(602)은 그 자화 방향이 외부 자계에 응답하여 변하고, 핀형 층(604)은 그 자화 방향이 고정된다. 외부 자계가 도 61의 GMR 소자에 인가된다고 가정하면, 자유층(602)의 자화 방향이 핀형 층(604)의 자화 방향과 동일하게 된 경우에 스페이서 층(603)을 통해 흐르는 도전 전자들이 산란하기 어려우므로 저항이 감소되고, 반면에 자유층(602)의 자화 방향이 핀형 층(604)과는 반대가 될 때, 스페이서 층(603)을 통해 흐르는 도전 전자들이 쉽게 산란되므로 저항이 증가된다. 즉, GMR 소자는 자유층(602)의 자화 방향과 핀형 층(604)의 자화 방향 사이의 상대 관계에 응답하여 저항을 제공한다; 따라서, 저항을 측정함으로써 외부 자계의 세기를 검출할 수 있다.

매우 작은 자계를 정확하게 검출하기 위해서는, 외부 자계가 강제로 사라져 자기 센서에 인가되지 않은 경우에 소정 방향(즉, 초기 자화 방향)으로 되어 있는 자유층의 자화 방향을 안정되게 유지하는 것이 필요하다. 이 때문에, 평면도에서 직사각형 형태의 '얇은' 자유층을 형성하는 것이 필요하고, 자유층의 긴 측(또는 장축)이 그 초기 자화 방향과 매칭하도록 배열됨으로써, 자유층의 각 자화된 섹션의 자화 방향이 자화 방향을 장축 방향으로 정렬하기 위한 형태 이방성을 이용하여 초기 자화 방향에 강제로 매칭할 수 있다. 외부 자계가 사라질 때 자유층이 초기 자화 방향을 장시간 동안 안정되게 복원하고 유지하기 위해서는, 영구 자석막에 대응하는 바이어스 자기막이 자유층의 양쪽 단부에 그 장축 방향으로 배열되어, 초기 자화 방향을 실현하는 특정 자계를 자유층에 정상적으로 인가한다.

그런데, GMR 소자의 민감도는 GMR 소자의 MR 비율, 자계가 인가되지 않은 경우에 자유층의 핀잉 및 자화간의 형성된 각도, 및 자유층의 자화하기-쉬운-능력에 좌우된다. 작은 자계를 감지하는 GMR 소자의 민감도 방향은 자계가 인가되지 않은 경우에 자유층의 자화 방향에 수직이다.

일본 특허출원공개 번호 제2002-299728호에 개시된 자기 센서는, 자기 이력이 발생할 때, 방위 측정의 범위가 타원 모양으로 변형되거나, 또는 방위의 불필요한 편차를 발생시키기 위하여 미리 규정된 오프셋이 측정시에 명백하게 나타날 수도 있어, 방위 측정에 관한 민감도의 불필요한 변동들을 야기시킨다는 점에서 단점이 있다.

자유층이 125Å의 두께를 가지고 있고, 스페이서 층이 24Å의 두께를 가지고 있으며, 핀형 층이 22Å의 두께를 가지고 있고, 9㎛ 내지 10㎛ 범위의 폭을 가지는 GMR 소자의 예를 생성할 수 있다. 이러한 GMR 소자를 이용하는 자기 센서는 자기 이력을 가지며, 따라서 방위 지구 자기 센서로서의 요구 조건들을 충족시키지 않는다.

그러므로, 제6 실시예는 어떠한 자기 이력도 가지지 않고 높은 민감도를 가지며, 민감도 방향의 편차를 감소시킬 수 있는 자기 센서를 제공한다.

도 61에 도시된 상기 언급된 GMR 소자에서, CoZrNb 층, NiFe 층, 및 CoFe 층을 포함하는 3층 구조를 가지는 자유층(602), Cu 또는 Cu 합금으로 구성된 스페이서 층(603), CuFe로 구성된 핀형 층(604), PtMn으로 구성된 핀잉 층(605), 및 Ti로 구성되는 캡 층(606)이 2mm 길이의 정사각형 형태를 가지는 석영 유리로 구성되는 기판(602) 상에 순차적으로 형성된다(도 62 참조).

특히, 자유층(602)은 외부 자계에 응답하여 그 자화 방향이 변경되는 자기층이다. 스페이서 층(603)은 Cu 또는 Cu 합금으로 구성되는 금속 박막이다. 핀형 층(604)은 CoFe 자기층으로 만들어지는 강자성 물질로 구성되며 그 자화 방향이 고정된다. 핀잉 층(605)은 핀형 층(604) 상에 적층되고, 45-55mol%의 Pt로 구성되는 반강자성 물질로 구성된다. 자유층(602), 스페이서 층(603), 핀형 층(604), 핀잉 층(605), 및 캡 층(606)은 모두 합하여 스핀-밸브 막(607)으로 지칭된다.

도 62는 GMR 소자들이 2개의 축, 즉 X-축 및 Y-축에 따라 배열되는 자기 센서의 구성을 도시한 평면도이다. 도 62의 자기 센서에서, 2mm 길이의 정사각형 형태를 가지는 석영-유리 기판(601) 상에, X-축 방향을 따라 자계를 검출하기 위한 X-축 자기 센서(609) 및 Y-축 방향을 따라 자계를 검출하기 위한 Y-축 자기 센서(610)가 배열된다. X-축 자기 센서(609) 및 Y-축 자기 센서(610) 각각은 도 61에 도시된 스핀-밸브 막(607)을 포함하는 층별 구조를 가지고 있다.

도 63은 각 자기 센서(609, 610)의 평면도 형태를 도시하고 있고, 각각이 밴드형 형태를 가지는 복수의 스핀-밸브 막(607)이 서로 평행하게 배열되고, 복수의 바이어스 자기 막(611)은 스핀-밸브 막(607)간의 직렬 접속을 확립하도록 스핀-밸브 막(607)의 양쪽 단부에 배열된다. 바이어스 자기막(611)은 높은 항자력 및 높은 가로세로비를 가지는 CoCrPt로 구성되는 단단한 강자성 물질의 박막으로 구성된다.

도 64는 도 62에 도시된 X-축 자기 센서(609) 및 Y-축 자기 센서(610) 사이에 확립되는 브리지 접속을 도시한 배선도이다. 이러한 브리지 접속에서, 전류 소스 등을 이용하여 Vi+가 단자 "I+"(12)에 인가되고, Vi-가 다른 단자 "I-"(13)에 인가된다. 뿐만 아니라, Vout는 단자 "O+"(14)에서 추출되고, Vout-는 다른 단자 "O-"(15)에서 추출된다. 그러므로, 센서 출력 Vout는 Vout+와 Vout-간의 전위에기초하여 생성된다.

도 71에 도시된 바와 같이 자유층(602)에 영향을 주는 자계가 GMR 소자에 인가된다고 가정하면, GMR 소자의 폭이 증가됨에 따라 이방성 자계(Hk)(616)가 작게되는 반면, Hk가 외부 자계에 비해 너무 작게 될 때, 자기 이력이 발생할 수 있다.

GMR 소자의 층별 구조에서, 자유층(602)에 영향을 주는 자계는 3가지 타입의 자계 접속, 즉 핀형 층(604)에 의해 생성되는 정적 자계 접속(Hs)(619), 핀형 층(604) 및 공간 거리에 좌우되는 스위칭-접속 자계(Hin)(618), 바이어스 자기막(611)에 의해 생성되는 정적 자계 접속(Hm)을 포함한다. 핀형 층(604)이 그 두께가 증가될 때, 정적 자계 접속(Hs)(619)이 강하게 된다. 스페이서 층(603)이 그 두께가 감소될 때, 스위칭-접속 자계(Hin)(618)가 강하게 된다. GMR 소자는 그 폭이 증가될 때, 핀형 층(604)으로부터 도출된 정적 자계 접속(619)이 약하게 되는 속성을 가지고 있다. 자유층(602)이 그 두께가 증가되는 경우, 상기 언급된 자계 접속 모두가 작게 된다.

도 73에 도시된 바와 같이, 자유층(602) 및 GMR 소자의 민감도 방향에 영향을 주는 자계에 대해, 자유층의 자화 방향 D는 자화의 이력 및 자유층(602)에 영향을 주는 자계에 좌우된다. 매우 작은 자계를 실현하는 지구 자기가 자유층(602)에 인가될 때, GMR 소자의 민감도 방향은 핀잉에 관계없이 자계가 인가되지 않은 경우의 자화 방향에 수직이 된다. 자유층(602)에 영향을 주는 자계가 작게 됨에 따라, GMR 소자의 민감도는 증가되고 자기 이력은 용이하게 발생할 수 있다.

제6 실시예는 상기 언급된 배경을 감안하여 설계되고, GMR 소자의 폭이 6㎛내지 8㎛의 범위이고, 스페이서 층의 두께는 28Å 내지 34Å의 범위이며, 자유층의 두께는 125Å으로 설정되고, 핀형 층의 두께는 30Å으로 설정되는 것을 특징으로 한다.

도 65는 GMR 소자의 폭이 6㎛ 내지 10㎛의 범위에서 가변되는 제6 실시예에 따른 자기 센서에 대해 측정된 민감도 및 민감도 방향 편차에 관한 값들을 플롯팅한 그래프이고, 핀 층의 자화 방향은 자기 저항 소자의 장축 방향에 대해 90° 경사져 있다. 도 65는 자기 센서의 민감도는 GMR 소자의 폭을 증가시킴으로써 증가될 수 있는데 반해, GMR 소자의 폭이 9㎛ 이상인 자기 센서의 경우에 GMR 소자의 저항 비율이 감소되고 민감도는 최고치가 되도록 민감도 방향으로 편차가 발생한다는 것을 보여주고 있다. 도 65는 GMR 소자의 폭이 6㎛ 내지 8㎛의 범위인 자기 센서의 경우에 비교적 높은 민감도를 유지할 수 있고 민감도 방향 편차가 감소될 수 있다는 것을 보여주고 있다. 그러므로, 본 실시예들은 GMR 소자의 폭을 6㎛ 내지 8㎛의 범위로 설정한다.

도 65는 민감도는 GMR 소자의 폭에 의해 크게 영향을 받는다는 것을 보여주고 있고, 핀형 층으로부터 도출된 정적 자계 접속(Hs)은 GMR 소자의 폭에 응답하여 가변될 수 있다고 추정될 수 있다. 그러므로, GMR 소자의 폭 및 스페이서 층의 두께는 GMR 소자의 바이어스 조정의 측면에서 매우 중요한 인자이다.

자유층의 두께 및 핀형 층의 두께 모두는 실질적으로 민감도에 영향을 미치지 못하지만, Cu로 구성된 스페이서 층의 두께는 민감도에 중요한 인자이다.

도 68은 자기 센서의 민감도에 대해 GMR 소자를 형성하는 각 층의 두께에 의해 실현되는 영향을 도시한 그래프이고, 수직축은 GMR 소자를 형성하는 각 층의 두께에 관련한 민감도 의존성을 나타낸다. 도 68은 Cu로 구성된 스페이서 층의 두께가 민감도에 가장 큰 영향을 준다는 것을 명백하게 보여주고 있다; 그러므로, 스페이서 층의 두께를 적절하게 설정하는 것이 매우 중요하다.

도 69는 자기 센서의 민감도 축(또는 민감도 방향)에 대해 GMR 소자를 형성하는 각 층의 두께에 의해 실현되는 영향을 도시한 그래프이고, 수직 축은 GMR 소자를 형성하는 각 층의 두께에 관련된 민감도 축 의존성을 나타낸다. 도 69는 Cu로 구성된 스페이서 층의 두께가 민감도 축에 가장 큰 영향을 미치는 것을 명백하게 보여주고 있다; 그러므로, 스페이서 층의 두께를 적절하게 설정하는 것이 매우 중요하다.

환언하면, 자유층의 두께 및 핀형 층의 두께 모두는 스페이서 층의 두께와 비교할 때 민감도 및 민감도 축에 비교적 작은 영향을 미친다.

그런데, 자유층에 인가되는 바이어스 자계는 핀형 층으로부터 도출되는 정적 자계 접속(Hs) 및 스위칭-접속 자계(Hin)를 포함한다. 여기에서, 핀형 층으로부터 도출된 정적 자계 접속(Hs)은 GMR 소자의 형태에 좌우된다; 그러므로, 개별적으로 측정되는 것이 어렵다. 이에 비해, 스위칭-접속 자계(Hin)는 예를 들면 고체 막을 이용하여 용이하게 측정될 수 있다. 도 70은 GMR 소자를 형성하는 다양한 층들 각각의 두께에 관련한 스위칭-접속 자계(Hin)에 관한 의존성을 도시하고 있다. 도 70은 스위칭-접속 자계(Hin)의 의존성이 Cu로 구성된 스페이서 층의 두께와 대해 매우 강한 관련성을 가지고 있다는 것을 명백하게 보여주고 있다.

도 66 및 67은 GMR 소자의 스페이서 층의 두께가 가변되는 경우에 민감도 방향 편차 및 민감도에 관한 값들을 플롯팅하는 그래프이고, 흑색-정사각형 마크는 GMR 소자의 폭이 7.5㎛인 자기 센서에 대해 측정된 값들을 나타낸다. 이들 값들은 핀 층의 자화 방향이 자기 저항 소자의 장축 방향에 대해 45° 기울어진 자기 센서에 대해 측정된다. 도 66 및 67은 GMR 소자의 스페이서 층의 두께가 28Å으로 설정된 경우에 최고 민감도 및 최저 민감도 방향 편차가 실현될 수 있다는 것을 보여주고 있다. GMR 소자의 스페이서 층의 두께가 34Å에 도달하기 전에는 비교적 높은 민감도가 유지될 수 있다; 그러나, 스페이서 층의 두께가 34Å을 초과하는 경우, 민감도가 약간 감소된다. 한편, GMR 소자의 스페이서 층의 두께가 28Å 내지 34Å의 범위인 한, 민감도 방향 편차는 거의 0°에 가깝게 유지된다; 그러나, GMR 소자의 스페이서 층의 두께가 34Å을 초과하는 경우에 크게 된다. 그러므로, 본 실시예는 스페이서 층의 두께를 28Å 내지 34Å의 범위로 설정한다.

도 74는 자기막과 자기저항(MR) 소자간의 관계를 치수로 도시하고 있고, "X"는 자기 막의 폭을 나타내며 "Y"는 자기 막의 길이를 나타내고, X<Y이다. 그 폭이 각각 7.5㎛ 및 5㎛로 설정된 MR 소자의 2가지 샘플들에 대해, 이하의 치루를 자기 막에 설정하는 것이 바람직하다.

MR 소자 폭	7.5㎛	5㎛
X	20㎛	15㎛
Y	60㎛	60㎛

폭이 7.5㎛이고, 스페이서 층의 두께가 28Å이며, 핀형 층의 두께가 30Å인도 61 내지 64에 도시한 본 발명의 GMR 소자는 민감도 및 민감도 방향에 대해 우수하며, 여기서, 핀 층의 자화 방향은 GMR 소자의 종축에 대해 45°경사지며, 자기 막은 20㎛의 폭과 60㎛의 길이를 갖는다. 여기서, 1.94mv/Oe의 민감도 및 0-3 각도의 민감도 방향 편차를 입증한다.

8. 제7 실시예

GMR 소자의 핀형 층의 자화 방향은 GMR 소자의 밴드형 단측부에 매칭되도록 고정되며, 그로 인하여, 자유층의 자화 방향은, 외부 자계가 GMR 소자에 인가되지 않은 초기 상태에서의 핀형 층의 자화 방향에 대해 90°를 형성하는 GMR 소자의 밴드형 종축에 필수적으로 정렬되어야 한다. 초기 상태에서의 자유층의 자화 방향은 자유층 간이 축 방향으로 간주될 것이다.

자유층 간이 축 방향을 활성하시켜 GMR 소자의 밴드형 장축 방향을 매칭하기 위한 미리 규정된 방법은, 밴드 형태를 실현하는 가로세로비를 얻기 위하여 미리 규정된 패턴에서 형성되는 GMR 소자의 자기 이방성을 제어함으로써 외부 자계를 제공하는 자기 센서의 안정성을 확보하기 위해 이용된다.

그러나, 이러한 방법은, 외부 자계에도 불구하고 자화되어야 하는 자유층의 자화의 안정성이 부족하다는 단점을 가지며, 그로 인하여, 자기 센서가 상대적으로 약한 자계에 노출될 때, 자기 센서의 출력은 변동될 수도 있다.

선택적으로, 또다른 방법은, 자유층 간이 축 방향을 강제적으로 제어하여, GMR 소자의 양쪽 단에 정렬된 바이어스 자기층들을 이용하는 바이어스 자계를 적용함으로써 GMR 소자의 밴드형 장축 방향을 매칭하기 위해 이용된다. 이러한 방법에따르면, 바이어스 자기층은, 자유층의 자화를 제어하기 위하여 자유층 간이 축 방향으로 자화되며, 그로 인하여, 외부 자계를 제공하는 자기 센서의 안정성을 향상시키는 것이 가능하다.

그러나 이러한 방법은, 외부 자계의 세기가 증가할 때, 자화되고 있는 자유층의 초기 상태를 복원하는 것이 어렵다는 단점을 갖는다. 도 92는 상술한 GMR 소자의 자유층의 자화 방향을 도시적으로 도시한 평면도이며, 외부 자계에 의해 자화되고 있는 자벽(또는 에지 컬링벽)들은 GMR 소자의 밴드형 장축 방향을 따라 자유층의 양쪽 단에 형성된다. 여기서, 외부 자계가 변동할 때, 자유층의 자화 프로세싱은 균일하지 않게 되어 자기 센서는 출력의 선형성이 감소된다; 자유층의 자화 방향은 초기 상태에서의 GMR 소자의 밴드형 장축 방향으로부터 약간 벗어난 방향으로 정렬되어, 자기 센서의 출력은, 에지 컬링벽들이 외부 자계가 사라진 후에도 남아있기 때문에 불안정하게 된다; 그러므로, 자유층의 초기 상태에 설정된 본래의 자화 방향을 복원한다는 것은 매우 어렵다.

상술한 단점들을 고려하여, 제7 실시예는, 외부 자계를 제공하는 GMR 소자의 자기 이방성을 충분하게 입증할 수 있고, 외부 자계에 대한 출력 안정성을 확보할 수 있으며, 심지어 강한 자계가 인가된 후 자유층의 초기 상태에 설정된 본래의 자화 방향을 정밀하게 복원할 수 있는 자게 센서를 제공하기 위하여 설계된다.

도 75는 본 발명의 제7 실시예에 따른 자기 센서를 도식적으로 도시한 평면도이다. 즉, 도 75의 자기 센서(701)는, 석영 또는 실리콘 웨이퍼로 구성되는 미리 규정된 두께를 갖는 기판(702), X-축 방향내 자계를 검출하기 위한 X-축 자기센서들(731,732), 및 Y-축 방향내 자계를 검출하기 위한 Y-축 자기 센서들(741,742)을 포함한다.

자기 센서(701)에 있어서, 기판(702)은 사각형 모양을 갖는 석영들 또는 실리콘 웨이퍼로 구성된다. 상술한 네 개의 자기 센서들(731,732,741,742)은 사각형 형태 기판(702)의 네 개의 측면들을 따라 각각 정렬되어, 그들 각각은 사각형 형태 기판(702)의 각 측면의 중심에 거의 근접하여 정렬된다. 각각의 자기 센서들(731,732,741,742)은, 장축 방향이 사각형 형태 기판(702)의 각 측면에 병렬로 배치되는 밴드 형태를 갖는다. 더욱이, 도 75에 있어서, 수평 축은 X-축 방향으로 정의되고, 수직 축은 Y-축 방향으로 정의되며, 그로 인하여, X-축 자기 센서들(731,732)은 Y-축 방향을 따라 사격형 형태 기판(702)의 측면들에 병렬로 정렬되는 반면, Y-축 자기 센서들(741,742)은 X-축 방향을 따라 사각형 형태 기판(702)의 다른 측면들에 병렬로 정렬된다.

도 76은 X-축 자기 센서(731)의 구성을 도식적을 도시한 평면도이다. 다른 자기 센서들은, 핀형 층들의 자화를 고려하는 고정된 방향들에 대해서 X-축 자기 센서(731)와 다르다는 점을 제외하고는, X-축 자기 센서(731)와 구성이 거의 동일하다; 그러므로, 그에 대한 상세한 설명은 생략될 것이다. 도 76에 있어서, X-축 자기 센서(731)는 밴드형 GMR 소자들(705), GMR 소자들(705)과 각각 연결된 바이어스 자기층들(706), 및 바이어스 자기층들(706)과 연결된 라이 추출부들(707)을 포함하며, 화살표 방향은 자유층의 자화 방향을 나타낸다.

본 발명에 따른 X-축 자기 센서(731)은, 각각 밴드 형태를 갖는 네 개의 GMR소자(705)들을 기판(702)상에서 미리 규정된 거리들을 갖는 장축 방향들에 병렬로 정렬되도록 설계된다. 여기서, 도 76의 상부면에서 서로 인접한 제1 및 제2 GMR 소자들의 좌측단들은 제1 바이어스 자기층(706)의 우측단 상에 형성되어, 제1 및 제2 GMR 소자들(705)은 제1 바이어스 자기층(706)을 통해 서로 전기적으로 접속된다. 또한, 제2 및 제3 GMR 소자들(705)의 우측단들은 제2 바이어스 자기층(706)의 좌측단 상에 형성되어, 제2 및 제3 GMR 소자들(705)은 제2 바이어스 자기층(706)을 통해 서로 전기적으로 접속된다. 더욱이, 제3 및 제4 GMR 소자들(705)의 좌측단들은 제3 바이어스 자기층(706)의 우측단 상에 형성되어, 제3 및 제4 GMR 소자들(705)은 제3 바이어스 자기층(706)을 통해 서로 전기적으로 접속된다. 제1 및 제4 GMR 소자들(706)의 각각의 우측단은, 밴드 형태를 갖는 라인 추출부(707)의 좌측단 상에 형성되는 단일 바이어스 자기층(706)의 좌측단 상에 형성된다. 따라서, 네 개의 GMR 소자들(705)은 바이어스 자기층들(706)을 통해 지그재그 방식으로 정렬되며, 그로 인하여, 소자 각각은 라인 추출부(707)와 전기적으로 접속된다.

GMR 소자들(705), 바이어스 자기층들(706), 및 라인 추출부(707)은 미리 규정된 순서대로 연속적으로 적층되고, 그로 인하여, 미리 규정된 단들에서 서로 접속되어 지그재그 방식으로 정렬되며, 따라서 전체적으로는 레지스터와 같은 직렬접속된 전기 회로의 기능을 형성한다. 전류는 외부로부터 회로에 인가되고; 다음으로, 전압은, 외부 자계의 세기가 계산될 수 있다는 점에 기초한 GMR 소자들(705)의 전제 저항을 예측하기 위하여 측정된다.

다음, GMR 소자(705)의 구조를 도식적으로 도시한 단면도인 도 77을 참조하여 GMR 소자(705)에 대해 설명할 것이다. 즉, GMR 소자(705)는, 자유층 F, Cu로 구성된 전도성 스페이서 층 S, 코발트-철(CoFe) 합금으로 구성된 핀형 층 PD, 백금-망간(PtMn) 합금으로 구성된 핀잉 층 PN, 및 Ti 또는 Ta로 구성된 얇은 금속 막으로 만들어진 캡 층 C를 포함하며, 이들은 기판(702) 상에 순서대로 적층된다.

자유층 F는 외부 자계의 방향에 대해 자화 방향을 변경하는데, 코발트-지르코늄-니오브(CoZrNb) 비결정성 자기층, CoZrNb 비결정성 자기층 상에 형성된 니켈-철(NiFe) 자기층, 및 NiFe 자기층 상에 형성된 코발트-철(CoFe) 층을 포함한다.

자화에서의 단축 이방성(즉, 자유층 간이 축 방향)을 유지하기 위하여, 바이어스 자기층(706)은 바이어스 자계를 GMR 소자(705)의 밴드형 장축 방향에 있는 자유층 F에 인각한다.

자유층 F에서, CoZrNb 비결정성 자기층과 NiFe 자기층 각각은 소프트한 강자성체로 구성되며, CoFe 층은 NiFe 자기층에서의 니켈 확산과 스페이서 층 S에서의 구리 확산이 발생하는 것을 방지하기 위하여 제공된다.

스페이서 층 S는 구리 또는 구리 합금으로 구성된 전도성의 얇은 금속 막으로 이루어진다.

핀형 층 PD는 코발트-철(CoFe) 자기층으로 구성되며, CoFe 자기층은 핀잉 층 PN을 형성하는 비강자성체 막 상에서 스위칭 접속 방식으로 배킹(backing)되어, 자화 방향은 GMR 소자(705)의 밴드 형태의 단측면 방향으로 고정되는데, 이는 도 75에서 화살표로 도시된다.

핀잉 층 PN은 CoFe 자기층 상에 형성되며, 45-55 mol%의 백금을 포함하는PtMn 합금으로 구성된 비강자성 막으로 이루어진다. 비강자성 막은, 자계가 미리 규정된 방향으로 적용되는 조건하에서 정규화 가열 처리로 형성된다.

더욱이, 핀형 층 PD 및 핀잉 층 PN은 집합적으로 핀 층으로 간주된다.

캡 층 C는 티타늄(Ti) 또는 탄탈륨(Ta)으로 구성된 얇은 금속 막으로 이루어지며, 보호하는 핀잉 층 PN의 산화를 방지하기 위해 제공된다.

본 실시예에 따른 GMR 소자(705)는, 장축 방향으로 배치되는 측면들(708)이 테이퍼 행태가 된다는 점에서 특징이 있다.

도 78은 GMR 소자(705)의 외형을 도식적으로 도시한 투시도이고, 오른쪽 방향은 단측 방향으로 간주되며, 역 방향은 장축 방향으로 간주된다. 여기서, 측면들(709)은 단측 방향으로 배치되며, 측면들(708)은 장축 방향으로 배치된다. GMR 소자(705)의 장축 방향으로 배치되는 측면들(708) 각각은 기반이 넓은 형태를 구현하기 위해 각도 θ만큼 테이퍼 형태가 되어 경사져 있다. GMR 소자(705)의 장축 방향으로 배치되는 측면들(708)의 테이퍼 형태로 인하여, 자유층 F의 자화 방향을, 외부 자계가 GMR 소자(705)에 적용되지 않은 초기 조건에서의 GMR 소자(705)의 장축 방향과 매칭되는 미리 규정된 방향으로 정렬하는 것이 가능하다.

각도 θ는 50°내지 85°범위인 것이 바람직하다. 측면들(708)이 90°만큼 테이퍼되어 경사진 GMR 소자(705)와 비교하면, 측면들(708)이 상술한 범위에 속하는 각도 θ만큼 테이퍼되어 경사진 GMR 소자(705)는 자기 부분(또는 영역)의 형성이 변경된다; 따라서, 도 92에 도시한 자벽들(또는 에지 컬링벽들)의 형성을 방지하는 것이 가능하다; 그리고, 자유층 F의 자화의 균일성을 향상시키는 것이 가능한데, 그로 인하여, 외부 자계를 제공하는 자기 센서의 출력을 안정화시키는 것이 가능하다. 또한, 강한 자계가 자기 센서에 인가된 후에, GMR 소자의 장축 방향으로 매칭되는 자유층의 본래의 자화 방향을 정밀하게 복원하는 것이 가능하다.

GMR 소자(705)와 접속된 바이어스 자기층(706)은, 두께는 90㎚ 정도이고, 높은 보자력과 높은 가로세로비를 갖는 코발트-크롬-백금(CoCrPt) 합금으로 구성된 자기막에 의해 구성되는 얇은 금속 막으로 이루어진다. 바이어스 자기층(706)은, 자화 방향이 GMR 소자(705)의 장축 방향으로 배치되어 자기화된다.

도 75에 도시한 바와 같이, 핀형 층 PD의 자화 방향은 GMR 소자(705)의 단측면 방향으로 배치되는 반면, 바이어스 자기층(706)의 자화 방향은 GMR 소자(705)의 장축 방향으로 배치된다. 즉, 90°의 각도가 핀형 층 PD의 자화 방향과 바이어스 자기층(706)의 자화 방향 사이에 형성된다.

바이어스 자기층(706)의 자화로 인하여, GMR 소자(705)의 자유층은 도 76에 화살표로 도시한 장축 방향으로 자기화된다. 따라서, 자유층의 단축 이방성(즉, 자유층 간이 축 방향)이 가능하다.

상술한 바와 같이, 본 실시예는 바이어스 자기층들(706)이 밴드 형태를 갖는 GMR 소자(705)의 양쪽 단들과 접속되며, GMR 소자(705)의 측면들(708)은 테이퍼 형태가 된다는 점에서 특징이 있다. 따라서, 외부 자계를 제공하는 GMR 소자(705)의 자기 이방성을 충분하게 제어하는 것이 가능하다; 자유층의 자화의 균일성을 향상시키는 것이 가능하므로, 외부 자계를 제공하는 자기 센서의 출력 안정성을 확보한다; 그리고, 강한 자계가 자기 센서에 인가된 후에, 자유층에서의 본래의 자화 방향을 정밀하게 복원하는 것이 가능하다.

더욱이, 본 실시예의 자기 센서는 외부 자계에 대한 출력 안정성을, GMR 소자의 막 구조와 이전 자기 센서를 구성하는 형성 패턴을 거의 변경하지 않으면서 향상시킨다.

다음으로, 본 실시예에 따른 자기 센서를 위한 제조 방법을 설명한다.

도 79는 본 발명에 따른 자기 센서의 제조 방법에 대한 단계들을 나타내는 플로우 차트이다; 그리고 도 80 내지 85, 도 87a 및 87b, 도 88a 및 88b, 도 89a 및 89b, 도 90은 제조되는 자기 센서의 구조를 나타내는 단면도들이다.

본 실시예의 자기 센서의 제조 방법에 있어서, 먼저 석영 또는 실리콘 웨이퍼로 구성된 기판(702)이 제공된다. 개선된 자기 센서를 제어하기 위한 LSI 회로부를 형성하는 것이 가능하며, 전처리 프로세스(단계 J1 참조)에 있어서, 트랜지스터, 전선, 절연막, 접점, 및 보호막들과 같은 회로 소자들은 공지된 방법에 따라 형성된다; 다음, 개방부는 접속을 확보하기 위하여 보호막들을 관통하도록 형성된다.

다음, 자석막 형성(단계 J2 참조)이 진행되며, 도 80에 도시한 바와 같이, 크롬으로 구성된 40㎚ 정도 두께의 임베디드 막(710)을 형성하기 위하여, 스퍼터링 방법은 기판(702)의 상부면에서 수행된다. 그 다음, 코발트-백금-크롬(CoCrPt) 합금으로 구성된 90㎚ 정도 두께의 바이어스 자기층(706)을 형성하기 위하여, 스퍼터링 방법은 임베디드 막(710)의 상부면에서 수행된다.

다음, 자석 절단(단계 J3 참조)이 진행되며, 도 81에 도시한 바와 같이, 임의의 두께를 갖는 포토레지스트를 적용하기 위하여, 스핀-코팅 방법 또는 딥-코팅 방법은 바이어스 자기층(706)의 상부면에서 수행된다. 포토레지스트의 표면은 임의의 패턴의 마스크로 이루어져 노출된다; 다음으로, 현상 프로세스가 포토레지스트의 불필요한 부분들을 제거하기 위해 수행되어 레지스트 막(711)을 형성한다. 그 다음, 포토레지스트는 가열되어 리플로우되어, 양쪽 단들이 경화된 레지스트 막(711X)을 형성한다.

다음, 자석 밀링(단계 J4 참조)이 진행되며, 도 82에 도시한 바와 같이, 리플로우 후 레지스트 막(711X)으로 보호되지 않는 임베디드 막(710)과 바이어스 자기층(706)의 미리 규정된 부분들을 제거하기 위하여, 이온 밀링이 미리 규정된 부분(화살표들로 표시함)에서 수행되어, 임베디드 막(710)과 바이어스 자기층(706)은 각각 미리 규정된 형태로 형성된다. 단계 J4에 있어서, 이온 밀링은 리플로우 후 레지스트 막(711X)의 양쪽 단들의 경화된 형태에 응답하여 수행되어, 임베디드 막(710)과 바이어스 자기층(706)의 측면들은 기판(702)에 대해 경사지게 된다.

다음, 레지스트 제거(단계 J5 참조)가 진행되며, 도 83에 도시한 바와 같이, 레지스트 막(711X)은 아세톤, N-메틸-2-파이로리돈과 같은 세척액을 이용하여 제거되어, 바이어스 자기층(706)의 표면은 레지스트 막(711X)의 제거 후 세척된다.

다음, GMR 막 형성(단계 J6 참조)이 진행되며, 도 84에 도시한 바와 같이, 이온 빔 스퍼터링 방법 또는 마그네트론 스퍼터링 방법은 기판(702), 임베디드 막(710)의 상부면들, 그리고 바이어스 자기층(706)의 상부면과 측면들 상에서 수행되어 GMR 소자(705)를 형성한다.

다음, 자석 어레이 설정(단계 J7 참조)이 진행되며, 외부 공간에 제공된 자석 어레이는 바이어스 자기층(706)에 관련된 미리 규정된 방향으로 정렬되어, 자계는 미리 규정된 방향에서의 GMR 소자(705)의 핀 층에 인가된다.

다음, 정규화 가열 처리(단계 J8 참조)가 진행되며, 자석 어레이와 바이어스 자기층(706)은 정렬되어 고정되며, 진공 상태에서 4 시간 동안 280℃로 가열된다. 이는 GMR 소자(705)의 핀 층내 핀잉 층에 대한 정규화 가열 처리를 활성화시키며, 그로 인하여, 핀형 층의 자화 방향은 GMR 소자(705)의 단측 방향으로 고정된다.

다음, 자석 어레이는 미리 규정된 부분으로부터 제거된다(단계 J9 참조).

다음, GMR 패턴 형성(단계 J10 참조)이 진행되며, 도 85에 도시한 바와 같이, 0.3㎛ 내지 5㎛ 범위의 두께인 포토레지스트를 적용하기 위하여, 스핀-코딩 방법 또는 딥-코팅 방법이 GMR 소자(705)의 상부면에서 수행된다. 포토레지스트의 표면은 임의의 패턴을 갖는 마스크로 이루어져 노출된다; 다음으로, 현상 프로세스가 포토레지스트의 불필요한 부분들을 제거하기 위해 수행되어 레지스트 막(720)을 형성한다. 도 85의 라인 C-C는 도 86a의 라인 C-C와 매칭된다. 상술한 범위내에서 GMR 소자(705)에 적용되는 포토레지스트의 두께를 정의함으로써, 레지스트 리플로우 후 레지스트 막(720X)의 경사 각도 β를 감소시키는 것이 가능하다. 더욱이, 도 86a의 라인 D-D에서의 레지스트의 폭은 예를 들면, 6㎛ 내지 8㎛의 범위이다.

다음, 레지스트 리플로우(단계 J11 참조)가 진행되며, 레지스트 리플로우를 야기하기 위하여, 레지스트 막(720)은 특정 시간(1분 내지 30분)동안 특정 온도(120℃ 내지 180℃)로 가열되며, 그로 인하여, 장축 방향과 단측 방향으로 배치되는 레지스트 막(720)의 모든 단들은 적절하게 경화되어 경사들을 갖는 레지스트 막(720X)을 형성한다. 여기서, 레지스트 막(720)은 100℃의 이전 가열 온도와 비교하여 더 높은 온도로 가열되고, 가열 시간은 상술한 범위에 한정되며, 그로 인하여, 장축 방향으로 배치되는 레지스트 막(720X)의 측면들의 경사 각도 β를 감소시키는 것이 가능하다.

도 86a 내지 86c는, GMR 패턴 형성(단계 J10 참조)과 레지스트 리플로우(단계 J11 참조) 이후, GMR 소자(705), 레지스트 막(720), 및 레지스트 리플로우 후의 레지스트 막(720X)들간의 관계를 나타내며, 도 86a는 X-축 자기 센서(731)를 나타내는 평면도, 도 86b는 도 86a의 라인 C-C에 따른 단면도, 도 86c는 도 86a의 라인 D-D에 따른 단면도이다.

단계 J10 이후의 레지스트 막(720)은 직육면체 형태(도 86b 및 86c에 점선 라인으로 표시함)를 가지며, 기판(702)에 대해 경사가 있고, 단측 방향 및 장축 방향으로 각각 배치된 레지스트 막(720X)의 경사 각도 α및 β는 90°로 설정된다.

상술한 레지스트 막(720)은 기판(702)의 전체 표면에서 활성화되는 레지스트 리플로우를 야기시키기 위해 가열된다; 그러므로, 단측 방향과 장축 방향의 양쪽에 대해 동일한 조건에서 가열되며, 레지스트 막(720X)의 측면들의 형태들은 포토레지스트의 패턴에 좌우된다. 도 86a 및 86b의 단면도에 있어서, 리플로우 후의 레지스트 막(720X)의 형태는 실선을 이용하여 도시된다. 도 86a의 라인 C-C에 따른 단면도인 도 86b와 같이, 기판(702)과 단측 방향으로 배치되는 레지스트 막(720X)의 측면들 사이에서 형성된 경사 각도 α는 30°내지 80°의 범위이다. 도 86a의 라인 D-D에 따른 단면도인 도 86c와 같이, 기판(702)과 단측 방향으로 배치되는 레지스트 막(720X)의 측면들 사이에서 형성된 경사 각도 β는 50°내지 85°의 범위이다.

다음, GMR 밀링(단계 J12 참조)이 진행되며, GMR 소자(705) 상에 밀링을 수행하기 위하여, 이온 빔은 경사진 방향으로 기판(702)에 적용되며, 그로 인하여, 리플로우 이후의 레지스트 막(720X)으로 덮어지지 않는 GMR 소자(705)의 미리 규정된 부분들이 제거되며, 장축 방향으로 배치되는 GMR 소자(705)의 측면들(708)은 테이퍼 형태가 된다.

단계 J12에 있어서, 이온 밀링은 단측 방향과 장축 방향으로 각각 배치되는 레지스트 막(720X) 각각의 경화된 형태들에 대해서 수행되어, 장축 방향으로 배치되는 GMR 소자(705)의 측면들(708)과 단측 방향으로 배치되는 GMR 소자(705)의 측면들(709)은 각각 서로 다른 테이퍼 각도를 가지면서 기판(702)에 대해 경사지게 된다.

이온 밀링에 사용하기 위해, 아르곤 개스, 산소, CF₄등을 이용하는 미리 규정된 빔을 이용하는 것이 가능한데, 아르곤 개스가 가장 바람직하다. 빔의 입사 각도는 기판(702)에 대해 기울어져 있는데, 바람직하게는 웨이퍼 표면의 법선에 대해 5°내지 30°만큼 기울어져 있다. 더욱이, 이온 밀링은 0.01Pa 내지 0.1Pa의 압력, 0.3㎸ 내지 0.8㎸의 가속 전압, 및 1분 내지 3분의 밀링 시간이라는 미리 규정된 조건하에서 수행된다.

이온 밀링이 기판(702)에 적용되는 이온 빔을 이용하여 장축 방향(기판(702)의 표면에 대해 90°형성)으로 수행될 때, 즉, 수직 이온 밀링이 수행될 때, 장축 방향으로 배치되는 GMR 소자(705)의 측면들(708)이 테이퍼 형태가 되는 것이 어려운데, 이는 장축 방향으로 배치되는 레지스트 막(720X)의 측면들에 적용된 경사 각도 α및 β가 크기때문이며, 그로 인하여 테이퍼 각도 θ는 거의 90°가 될 수도 있다. 기판(702)에 대한 이온 빔을 상술한 범위에 포함되는 각도의 경사 방향으로 적용함으로써, 즉, 경사-빔-입사 이온 밀링을 수행함으로써, 장축 방향으로 배치되는 GMR 소자(705)의 측면들(708)은 50°내지 85°범위의 θ로 테이퍼 형성된다. 장축 방향으로 배치되는 GMR 소자(705)의 측면들(708)의 테이퍼 형성으로 인하여, 외부 자계가 자기 센서에 적용되지 않은 초기 상태에서의 장축 방향과 매칭되는 GMR 소자(705)의 자유층의 자화 방향을 미리 규정된 방향으로 정렬하는 것이 가능하다.

장축 방향으로 배치되는 GMR 소자(705)의 측면들(708)은, 경사-빔-입사 이온 밀링이 리플로우 이전의 레지스트 막(720) 상에서 수행되더라도, 상술한 범위에 속하는 테이퍼 각도 θ를 갖도록 처리될 수 없다. 이는, 장축 방향으로 배치되는 레지스트 막(720)의 측면들이 90°의 경사 각도 β에 의해 각각 경사지게 되어, 경사-빔-입사 이온 밀링이 수행되더라도 측면들(708)은 거의 90°의 테이퍼 각도 θ를 가져야만 하기 때문이다. 즉, 경사 각도 β가 상술한 범위에 속하는 레지스트 막(720X)의 전체적인 형태를 변경하기 위하여, 레지스트 막(720)은 레지스트 리플로우 처리될 필요가 있다; 다음, θ가 50°내지 85°의 범위인 장축 방향으로 배치되는 GMR 소자(705)의 측면들(708)을 형성하기 위하여, 경사-빔-입사 이온 밀링은 리플로우 이후의 레지스트 막(720X) 상에서 수행된다.

단측 방향으로 배치되는 GMR 소자(705)의 다른 측면들(709)은 레지스트 리플로우(단계 J11 참조)와 GMR 밀링(단계 J12 참조)를 실행함으로써 테이퍼 형성되며, 그 경사 각도는 30°내지 80°의 범위이다.

수직 이온 밀링이 수행될 때, 이온 밀링에 의해 절단되는 재료들은 장축 방향으로 배치되는 GMR 소자(705)의 측면들(708)에 간단하게 재부착되어야 한다는 문제점이 존재한다. 본 실시예에 있어서, 경사-빔-입사 이온 밀링이 수행되기 전에, 기판(702)은, 도 87a 및 87b, 도 88a 및 88b, 도 89a 및 89b에 도시한 바와 같이, 불필요한 재료들의 재부착 발생을 방지하기 위하여 경사-빔-입사 이온 밀링이 모든 방향에서 수행되어 프로세싱의 정확성을 향상시키는 방식으로 회전된다.

GMR 소자(705)는 금속 또는 자석 물질로 이루어지기 때문에, 이온 밀링 속도는 리플로우 이후의 레지스트 막(720X)과 비교하여 상대적으로 높다. 수직 이온 밀링과 비교하면, 경사-빔-입사 이온 밀링은 GMR 소자(705)의 측면들이 빠르게 테이퍼 형성된다는 점에서 장점이 있으며, 따라서 제조시 처리율을 향상시킨다.

기판(702)과 리플로우 이후의 레지스트 막(720X) 사이에 형성된 경사 각도가 상대적으로 클 때, 경사-빔-입사 이온 밀링이 수행되더라도, 이온 빔들이 방사되지 않는 음영 부분들에 대응하는 GMR 소자(705)의 미리 규정된 측면들은 베이스(base)들에 붙을 수도 있으며, 그로 인하여, 이러한 부분분은 이온 밀링에 의해 절단되는 재료들에 쉽게 재부착된다. 경사-빔-입사 이온 밀링이, 기판(702)이 회전되는 동안에 수행될 때, 재부착을 제거하는 것이 가능하다.

측면들의 베이스들에 붙지 않는 GMR 소자(705)를 향상시키기 위하여, 경사-빔-입사 이온 밀링이 수행된 후, 이온 빔을 기판(702)에 수직 방향으로 적용함으로써(단계 J12 참조) GMR 소자(705) 상에서 이온 밀링을 수행할 필요가 있다. 수직 이온 밀링이 경사-빔-입사 이온 밀링 이후에 수행되더라도, 이온 밀링에 의해 절단되는 재료들이 장축 방향으로 배치되는 GMR 소자(705)의 측면들(708)에 재부착되는 것을 방지하는 것이 가능한데, 이는 측면들(708)이 이미 테이퍼 형성되었기 때문이다.

다음, 레지스트 제거(단계 J13 참조)가 진행되며, 아세톤, N-메틸-2-파이로리돈으로 구성된 세척액이 레지스트 막(720X)을 부분적으로 제거하여, GMR 소자(705)의 측면을 세척하기 위해 이용된다.

다음, SiOx 막 형성(단계 J14)이 진행되며, 도 90에 도시한 바와 같이, 약 150㎚ 두께의 실리콘 산화막으로 구성된 제1 보호막(715)을 형성하기 위하여, 플라즈마 CVD 방법이 GMR 소자(705)의 상부면 상에서 수행된다.

다음, SiN 막 형성(단계 J15 참조)이 진행되며, 약 300㎚ 두께의 실리콘 질화막으로 구성된 제2 보호막(716)을 형성하기 위하여, 플라즈마 CVD 방법이 제1 보호막(715)의 상부면 상에서 수행된다.

제1 보호막(715)과 제2 보호막(716)은 집합적으로 보호막(717)으로 불릴 수 있다. 제1 보호막(715)과 제2 보호막(716) 상에 폴리이미드 수지로 구성된 제3 보호막을 부가적으로 형성하는 것이 가능하다.

다음, 후처리 프로세스(단계 J16 참조)가 진행되며, 개방부들은 제1 보호막(715)과 제2 보호막(716) 상의 미리 규정된 위치들에 형성되며; 패드들이 형성되며; 다음으로, 그 각각이 수지에 포함되는 개별적인 칩들을 분리하기 위하여 기판(702)이 다이싱(dicing)된다.

본 실시예의 자기 센서는, 외부 자계를 제공하는 GMR 소자의 자기 이방성을 충분하게 제어하는 것이 가능하고; 자유층의 자화의 균일성을 향상시킴으로써, 외부 자계를 제공하는 자기 센서의 출력 안정성을 확보하는 것이 가능하며; 그리고, 강한 자계가 자기 센서에 적용된 후에, 초기 상태에서 설정된 자유층의 본래의 자화 방향을 정밀하게 복원하는 것이 가능하다는 점에서 장점이 있다.

본 실시예에 따른 자기 센서의 제조 방법에 따르면, 외부 자계를 제공하는 자기 센서의 출력 안정성을 GMR 소자의 막 구조와 자기 센서의 형성 패턴을 거의 변경하지 않으면서 향상시키는 것이 가능하다.

다음, 본 실시예는 실험들과 측정들을 위해 실질적으로 제공되는 예들로서 상세하게 설명될 것이다.

본 실시예에 따른 자기 센서의 제조 방법에 따르면, 그 두께가 40㎚인 GMR 소자들을 구비하는 자기 센서들의 다양한 샘플들이 제공되며, 자기 센서의 각 샘플은 가로세로비가 '16'으로 설정된 밴드 형태를 구비하는 각각의 GMR 소자들을 포함하며, 바이어스 자기층들은 GMR 소자의 양쪽 단들, 장축 방향으로 테이퍼 형성되는(θ는 75°로 설정됨) 측면들 상에 정렬된다.

실험에 있어서, 외부 자계는 자기 센서에 인가되어 사라진다; 다음으로, 40Oe의 초기 자계가 자유층 간이 축 방향(즉, GMR 소자의 장축 방향)에 인가되며, 초기 상태에 배치된 자기 센서의 출력과 비교되는 다양한 출력 변동들을 검출하기 위하여, 자기 센서의 출력이 측정된다. 그 결과들은, 초기 상태로부터 산출된 출력 변동들이 작을 때, 자유층의 자화 방향은 초기 상태에서의 GMR 소자의 장축 방향과 매칭되도록 정밀하게 복원될 수 있음을 나타낸다.

도 91은 외부에서 인가된 자계와 자기 센서들의 다양한 샘플들에 의해 제공된 출력들의 변동들 사이의 관계를 다음과 같이 나타낸다:

비교 샘플 1은 상술한 제조 방법에 따라 제공되며, 두께가 40㎚인 GMR 소자들을 구비하는 자기 센서를 구현하며, 그 두께에서 밴드 형태를 구비하는 GMR 소자가 가로세로비 '16'을 갖도록 설계된다. 다음, 비교 샘플 1의 자기 센서의 출력 변동들은 상술한 바와 같이 측정된다. 그 결과들은 도 91에 점선으로 연결된 작은 원 마크들로 표시된다.

비교 샘플 2는 상술한 제조 방법에 따라 제공되며, 두께가 40㎚인 GMR 소자들을 구비하는 자기 센서를 구현하며, 그 두께에서 GMR 소자는 가로세로비 '16'을 갖도록 설계되며, 바이어스 자기층들은 GMR 소자의 양쪽 단들에 정렬된다. 다음, 비교 샘플 2의 자기 센서의 출력 변동들이 측정된다. 그 결과들은 도 91에 단선으로 연결된 작은 삼각형 마크들로 표시된다.

또한, 본 실시예에 따른 자기 센서의 출력 변동들이 측정되며, 그 결과들은 도 91에 실선으로 연결된 'x' 마크들로 표시된다.

도 91은, 비교 샘플 1과 비교 샘플 2의 양쪽 자기 센서들이 초기 상태에서설정된 본래의 장축 방향과 비교하여 강한 자계가 인가된 후에 자유층의 자화 방향에서 벗어나야 함을 나타낸다. 대조적으로, GMR 소자의 측면들이 장축 방향으로 테이퍼 형성되는 본 실시예의 자기 센서는, 자유층의 자화 방향이 강한 자계가 적용된 후에 초기 상태로 정밀하게 복원될 수 있다는 점에서 장점이 있다.

다음으로, 제7 실시예의 다양한 변형들이 설명된다.

제1 변형(도 93a 및 93b 참조)은, 바이어스 자기층의 상부면을 덮기 위한 지그재그 GMR 패턴을 채용하여 바이어스 자기층들의 부착을 향상시키도록 설계되며, GMR 소자는 테이퍼 형태가 될 수 있다.

제 2 변형(도 94a 및 94b 참조)은, GMR 소자들의 굴곡부들이 바이어스 자기층의 내부에 정렬되는 지그재그 GMR 패턴을 채용하여 GMR 소자들을 바이어스 자기층 상에 형성하기 위한 위치 정확도에 특정 여분을 제공하도록 설계되며, GMR 소자는 테이퍼 형태가 될 수 있다.

제3 변형(도 95a 및 95b 참조)은, 삭제부들이 GMR 소자들의 굴골부들 내에 형성되는 지그재그 GMR 패턴을 채용하여 GMR 소자들의 양쪽 단들에서의 자유층 자화의 균일성을 향상시키도록 설계되며, GMR 소자는 테이퍼 형태가 될 수 있다.

제4 변형(도 96a, 96b, 및 96c 참조)은, 바이어스 자기층의 상부면과 측면들을 덮기 위하여, GMR 소자들의 굴곡부들의 외부에 미리 규정된 부분들이 바이어스 자기층의 외부에 정렬되는 지그재그 GMR 패턴을 채용하도록 설계되며, 삭제부들은 GMR 소자들의 굴곡부내에 형성되며, GMR 소자는 테이퍼 형태가 될 수 있다.

본 발명은 그 사상이나 본질적인 특성에서 벗어나지 않고서도 다수의 형태로실시될 수 있으므로, 본 실시예들은 예시적이지 제한적인 것은 아니며, 본 발명의 범위는 상기 상세한 설명보다는 첨부된 청구범위에 의해 정의되며, 청구범위의 경계 및 한계내에 해당하는 모든 변경 및 그러한 경계 및 한계의 등가물도 청구범위에 속한다고 할 것이다.

본 발명은 자기 저항막과 외부 자계의 세기간의 선형 관계(또는 선형성)에 손상을 가하지 않고 외부 자계의 세기를 정확하게 측정할 수 있고, 자기 저항막의 자유층에서 단축 이방성을 유지함으로써 양호한 재생성으로 외부 자계의 세기를 측정할 수 있으며, 비교적 간단한 제조 프로세스에 의해 제조될 수 있는 자기 센서를 제공한다.

Claims (16)

1. 자기 센서에 있어서,

   각각이 밴드형 형태를 가지고 있고, 서로에 대해 거의 평행하게 배열되는 복수의 자기 저항막; 및

   상기 자기 저항막들의 단부에 근접하게 각각 배열되는 복수의 영구 자석막

   을 포함하고,

   상기 자기 저항막의 한 단부가 하나의 영구 자석막을 통해 인접하는 자기 저항막과 접속되고 상기 자기 저항막의 다른 단부가 다른 영구 자석막을 통해 인접하는 자기 저항막과 접속되도록, 상기 영구 자석막들은 상기 자기 저항막들과 지그재그 패턴으로 결합하도록 배열되는 자기 센서.
2. 제1항에 있어서,

   상기 자기 저항막은 핀잉 층, 핀형 층, 스페이서 층, 및 자유층을 기판 상에 순차적으로 적층함으로써 구성되고, 상기 자유층의 단축 이방성의 방향은 상기 자기 저항막의 장축 방향 및 상기 영구 자석막의 자화 방향과 매칭되는 자기 센서.
3. 제1항에 있어서,

   상기 영구 자석막들은 상기 영구 자석막들의 배열의 전체 가로세로비가 '1'이상으로 설정되고 상기 영구 자석막의 장축 방향이 상기 자기 저항막의 장축 방향과 매칭하는 방식으로 상기 자기 저항막들을 결합하도록 배열되는 자기 센서.
4. 제2항에 있어서,

   상기 영구 자석막들은 상기 영구 자석막들의 배열의 전체 가로세로비가 '1'이상으로 설정되고 상기 영구 자석막의 장축 방향이 상기 자기 저항막의 장축 방향과 매칭하는 방식으로 상기 자기 저항막들을 결합하도록 배열되는 자기 센서.
5. 제1항 내지 제4항 중 어느 한 항에 있어서,

   상기 영구 자석막은 함께 결합하는 상기 자기 저항막들의 단부들 사이에서 전기적 접속을 확립하기 위해 도전성 재료로 구성되는 자기 센서.
6. 자기 센서에 있어서,

   기판;

   상기 기판 상에 형성되는 스핀-밸브 형태의 자기 저항 소자;

   상기 자기 저항 소자의 양쪽 단부와 접속되도록 배열되는 바이어스 자기층; 및

   상기 자기 저항 소자 및 상기 바이어스 자기층을 각각 덮기 위한 보호막

   을 포함하고,

   상기 바이어스 자기층의 상부 표면은 양쪽 단부에서 상기 자기 저항 소자의 하부 표면으로 완전히 덮여지는 자기 센서.
7. 제6항에 있어서,

   상기 자기 저항 소자의 양쪽 단부의 측면들과 상기 바이어스 자기층의 측면들간의 거리는 3㎛를 초과하지 않고, 상기 거리는 상기 바이어스 자기층의 주변부내 상기 보호막으로부터 상기 자기 저항 소자를 봤을 때 측정되는 자기 센서.
8. 자기 센서에 있어서,

   기판;

   상기 기판 상에 배열되는 스핀-밸브 형태의 자기 저항 소자;

   영구 자석막으로 구성되고, 그 양쪽 단부에서 상기 자기 저항 소자와 접속되는 바이어스 자기층;

   상기 자기 저항 소자 및 상기 바이어스 자기층을 각각 덮도록 배열되는 보호막; 및

   상기 바이어스 자기층 및 상기 보호막 사이에 배열되는 중간층

   을 포함하는 자기 센서.
9. 자기 센서에 있어서,

   기판;

   상기 기판 상에 배열되는 스핀-밸브 형태의 자기 저항 소자;

   영구 자석막으로 구성되고, 바이어스 자기층의 일부를 덮도록 배열되는 상기자기 저항 소자의 양쪽 단부와 접속되는 바이어스 자기층;

   상기 자기 저항 소자 및 상기 바이어스 자기층을 각각 덮도록 배열되는 보호막; 및

   상기 바이어스 자기층의 상부 표면을 완전히 덮도록 상기 자기 저항 소자, 상기 보호막, 및 상기 바이어스 자기층에 관련하여 배열되는 중간층

   을 포함하는 자기 센서.
10. 자기 센서에 있어서,

    기판;

    상기 기판 상에 배열되는 스핀-밸브 형태의 자기 저항 소자;

    영구 자석막으로 구성되고, 바이어스 자기층의 일부를 덮도록 배열되는 상기 자기 저항 소자의 양쪽 단부와 접속되는 바이어스 자기층;

    상기 자기 저항 소자 및 상기 바이어스 자기층을 각각 덮도록 배열되는 보호막; 및

    상기 바이어스 자기층의 상부 표면의 일부를 덮도록 배열되고, 상기 자기 저항 소자로 덮이지 않은 중간층

    을 포함하는 자기 센서.
11. 자기 센서에 있어서,

    기판;

    상기 기판 상에 배열되는 스핀-밸브 형태의 자기 저항 소자;

    영구 자석막으로 구성되고, 바이어스 자기층의 일부를 덮도록 배열되는 상기 자기 저항 소자의 양쪽 단부와 접속되는 바이어스 자기층;

    상기 자기 저항 소자 및 상기 바이어스 자기층을 각각 덮도록 배열되는 보호막; 및

    상기 바이어스 자기층의 상부 표면의 일부를 덮고 상기 자기 저항 소자로 덮이지 않으며, 상기 자기 저항 소자의 상부 표면 및 상기 자기 저항 소자의 양쪽 단부의 측면을 덮도록 배열되는 중간층

    을 포함하는 자기 센서.
12. 자기 센서에 있어서,

    기판;

    상기 기판 상에 배열되는 스핀-밸브 형태의 자기 저항 소자;

    영구 자석막으로 구성되고, 상기 자기 저항 소자의 양쪽 단부와 접속되는 바이어스 자기층;

    상기 자기 저항 소자 및 상기 바이어스 자기층을 각각 덮도록 배열되는 보호막; 및

    상기 바이어스 자기층의 상부 표면을 완전히 덮고 상기 자기 저항 소자의 상부 표면 및 상기 자기 저항 소자의 양쪽 단부의 측면을 덮도록 배열되는 중간층

    을 포함하는 자기 센서.
13. 자기 센서에 있어서,

    기판 상에 배열되는 적어도 하나의 자기 저항 소자; 및

    상기 기판 상에 배열되는 적어도 하나의 영구 자석

    을 포함하고,

    상기 자기 저항 소자는 자유층, 상기 자유층 상에 형성된 스페이서 층, 및 상기 스페이서 층 상에 형성된 핀형 층을 포함하고,

    상기 자기 저항 소자의 폭은 6㎛ 내지 8㎛의 범위이고, 상기 스페이서 층의 두께는 28Å 내지 34Å의 범위인 자기 센서.
14. 바이어스 자기층이 기판 상에 형성된 밴드형 형태를 갖는 자기 저항 소자의 양쪽 단부들에 접속되는 자기 센서 제조 방법에 있어서,

    레지스트 패턴을 형성하기 위하여 레지스트를 상기 자기 저항 소자 상에 적용하는 단계;

    상기 레지스트 패턴을 가열하여 리플로우를 발생시켜, 측면들이 경사진 레지스트 필름을 형성하는 단계; 및

    이온 빔을 경사진 방향으로 상기 기판에 적용하여 상기 자기 저항 소자 상에 밀링을 수행하는 단계

    를 포함하고,

    장축 방향으로 배치되는 상기 자기 저항 소자의 미리 규정된 측면들이 테이퍼 형태가 되는 자기 센서 제조 방법.
15. 제14항에 있어서,

    상기 자기 저항 소자 상에서 수행된 밀링 이후에, 상기 이온 빔은 수직 방향으로 상기 기판에 적용되어 상기 자기 저항 소자 상에서 밀링을 수행하는 자기 센서 제조 방법.
16. 제14항 또는 제15항에 있어서,

    상기 장축 방향으로 배치되는 상기 자기 저항 소자의 상기 측면들이 테이터 형태가 되어, 상기 자기 저항 소자의 자유층의 자화 방향은, 외부 자계가 인가되지 않을 때 상기 자기 저항 소자의 상기 장축 방향으로 배열되는 자기 센서 제조 방법.