KR20050007632A - 반도체 소자의 게이트 전극 형성 방법 - Google Patents
반도체 소자의 게이트 전극 형성 방법 Download PDFInfo
- Publication number
- KR20050007632A KR20050007632A KR1020030047110A KR20030047110A KR20050007632A KR 20050007632 A KR20050007632 A KR 20050007632A KR 1020030047110 A KR1020030047110 A KR 1020030047110A KR 20030047110 A KR20030047110 A KR 20030047110A KR 20050007632 A KR20050007632 A KR 20050007632A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate electrode
- layer
- polysilicon
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 claims abstract description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000004140 cleaning Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 41
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 20
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
Claims (7)
- 반도체 기판 상에 제1 폴리실리콘막, 금속 실리사이드막, 제2 폴리실리콘막 및 산화막을 순차적으로 형성하는 단계;상기 산화막 상부에 포토레지스트 패턴을 형성한 후 이를 식각마스크로 제1 식각공정을 수행하여 상기 산화막을 패터닝하는 단계;상기 결과물에 세정공정 및 포토레지스트 패턴의 제거공정인 스트립공정을 수행하는 단계;상기 패터닝된 산화막을 식각마스크로 제2 식각공정을 수행하여 상기 제2 폴리실리콘막 및 금속실리사이드막을 패터닝하는 단계; 및상기 패터닝된 제2 폴리실리콘막 및 금속실리사이드막을 식각마스크로 제3 식각공정을 수행하여 상기 제1 폴리실리콘막을 패터닝하는 단계를 포함하는 반도체소자의 게이트전극 형성방법.
- 제1 항에 있어서, 상기 제2 폴리실리콘막은SiH4또는 SiH6와 같은 Si 소스 가스와 PH3가스를 이용한 저압화학기상증착(pressure chemical vapor deposition: 이하는 'LP- CVD'이라 칭함)법을 통해 500~ 550℃ 정도의 온도 및 0.1~ 3torr 정도의 압력에서 70~ 150Å정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
- 제1 항에 있어서, 상기 금속실리사이드막은SiH4(monosilane:MS)또는 SiH2Cl2(DichloroSilane : DCS)와 WF6의 반응에 의해 1000~ 1200Å정도의 두께로 형성하고, 300 내지 500℃의 온도에서 양호한 스텝 커버리지(step coverage)를 구현하면서 막질의 면저항을 최소화하도록 화학양론적비 2.0 내지 2.8 정도로 조절하여 형성한 텅스텐 실리사이드막으로 하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
- 제1 항에 있어서, 상기 제2 식각공정은5mT 정도의 압력, 200W 정도의 탑파워(Top power), 90W 정도의 바텀파워(bottom power), 110sccm 정도의 흐름분위기를 가지는 Cl2가스의 공정조건을 가진 TCP(Transformal Coupled Plasma) 플라즈마 장비에서 수행하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
- 제1 항에 있어서, 상기 제3 식각공정은20mT 정도의 압력, 240W 정도의 탑파워(Top power), 70W 정도의바텀파워(bottom power), 55sccm 정도의 흐름분위기를 가지는 Cl2가스, 155sccm 정도의 흐름분위기를 가지는 HBr가스의 공정조건을 가진 TCP(Transformal Coupled Plasma) 플라즈마 장비에서 수행하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
- 제1 항에 있어서, 상기 세정공정은APM(Standard Cleaning-1;SC-1)를 이용하여 수행하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
- 제1 항에 있어서, 상기 스트립공정은산소(O2)플라즈마를 이용하여 수행하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0047110A KR100516300B1 (ko) | 2003-07-11 | 2003-07-11 | 반도체 소자의 게이트 전극 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0047110A KR100516300B1 (ko) | 2003-07-11 | 2003-07-11 | 반도체 소자의 게이트 전극 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050007632A true KR20050007632A (ko) | 2005-01-21 |
KR100516300B1 KR100516300B1 (ko) | 2005-09-21 |
Family
ID=37220980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0047110A KR100516300B1 (ko) | 2003-07-11 | 2003-07-11 | 반도체 소자의 게이트 전극 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100516300B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100732860B1 (ko) * | 2004-12-14 | 2007-06-27 | 동부일렉트로닉스 주식회사 | 반도체 기판 상의 산화막 식각 후 애싱 방법 |
-
2003
- 2003-07-11 KR KR10-2003-0047110A patent/KR100516300B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100732860B1 (ko) * | 2004-12-14 | 2007-06-27 | 동부일렉트로닉스 주식회사 | 반도체 기판 상의 산화막 식각 후 애싱 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100516300B1 (ko) | 2005-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101691717B1 (ko) | 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 | |
TW201822275A (zh) | 氮化物間隔物之基腳移除 | |
US7585727B2 (en) | Method for fabricating semiconductor device having bulb-shaped recess gate | |
KR100643570B1 (ko) | 반도체 소자 제조 방법 | |
JP5130652B2 (ja) | 金属膜のエッチング方法及び半導体装置の製造方法 | |
KR100516300B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR100377174B1 (ko) | 캐패시터의 제조 방법 | |
TWI489541B (zh) | 在導電線路間移除介電材料的方法 | |
KR100520837B1 (ko) | 반도체 소자의 제조방법 | |
KR100571629B1 (ko) | 반도체 소자 제조 방법 | |
KR20070008969A (ko) | 플래시 메모리 장치의 제조 방법 | |
KR100661216B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
KR100342393B1 (ko) | 반도체 소자의 감광막 제거 방법 | |
JP2007073840A (ja) | 半導体装置の製造方法 | |
KR100333543B1 (ko) | 반도체소자의게이트전극형성방법 | |
KR100596882B1 (ko) | 폴리실리콘 게이트 형성 방법 | |
KR0168208B1 (ko) | 다중합체 제거방법 | |
KR20010004177A (ko) | 반도체소자 제조방법 | |
KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 | |
KR100328694B1 (ko) | 반도체 소자의 제조방법 | |
KR100691943B1 (ko) | 반도체 소자의 제조 방법 | |
KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
KR101019704B1 (ko) | 반도체 소자의 제조 방법 | |
KR20070002504A (ko) | 반도체 소자의 스페이서 형성방법 | |
KR20050041423A (ko) | 살리사이드막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 14 |