KR20040105581A - 전자선장치 및 그것에 이용되는 스페이서의 제조방법 - Google Patents

전자선장치 및 그것에 이용되는 스페이서의 제조방법 Download PDF

Info

Publication number
KR20040105581A
KR20040105581A KR1020040041100A KR20040041100A KR20040105581A KR 20040105581 A KR20040105581 A KR 20040105581A KR 1020040041100 A KR1020040041100 A KR 1020040041100A KR 20040041100 A KR20040041100 A KR 20040041100A KR 20040105581 A KR20040105581 A KR 20040105581A
Authority
KR
South Korea
Prior art keywords
spacer
film
conductive member
electron
high resistance
Prior art date
Application number
KR1020040041100A
Other languages
English (en)
Other versions
KR100593524B1 (ko
Inventor
히로이케타로
야마자키코지
안도요이치
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20040105581A publication Critical patent/KR20040105581A/ko
Application granted granted Critical
Publication of KR100593524B1 publication Critical patent/KR100593524B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/18—Assembling together the component parts of electrode systems
    • H01J9/185—Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/15—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen with ray or beam selectively directed to luminescent anode segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242—Spacers between faceplate and backplate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655—Conductive or resistive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/866—Adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

전자선장치는, 전자방출소자 및 행방향 배선을 지닌 리어 플레이트와, 메탈백을 지닌 페이스 플레이트와의 사이에, 기재의 표면을 피복하는 고저항막을 구비한 스페이서가 삽입되어 있고, 상기 고저항막을 개재해서 상기 행방향 배선과 메탈백이 전기적으로 접속되어 있다. 또, 스페이서와 스페이서 근방의 전자방출소자와의 상대적인 위치관계에 관계없이 스페이서 근방의 전자방출소자 부근의 전계를 대략 일정하게 유지한다. 또한, 상기 행방향 배선과 대향하는 스페이서의 제 1대향면상의 고저항막의 시트저항치를 R1, 상기 전자방출소자에 인접하는 측면상의 고저항막의 시트저항치를 R2라 할 때, R2/R1을 10 내지 200으로 한다.

Description

전자선장치 및 그것에 이용되는 스페이서의 제조방법{ELECTRON BEAM APPARATUS, AND METHOD FOR MANUFACTURING A SPACER USED FOR THE SAME}
본 발명은, 예를 들면, 패널형의 화상표시장치, 화상기록장치 등의 화상형성장치 등으로서 이용되는 전자선장치, 특히 매우 적은 전류를 흐르게 하는 것이 가능한 고저항막으로 피복된 스페이서를 이용한 전자선장치 및 해당 스페이서의 제조방법에 관한 것이다.
일반적으로, 패널형의 전자선장치는, 전자방출소자 및 해당 전자방출소자의 구동용의 배선을 지닌 제 1기판과, 상기 배선의 전위와는 다른 전위로 설정된 도전성 부재를 지닌 제 2기판을 서로 공간적인 간격을 두고 분리해서 대향시켜, 이들 제 1기판과 제 2기판의 주위를 밀봉한 것으로, 필요한 내대기압성을 얻기 위해, 상기 제 1기판과 제 2기판사이에 절연성의 스페이서를 삽입한 구성으로 되어 있다. 그러나, 이 스페이서가 대전해서, 스페이서 근방의 전자궤도에 영향을 미쳐 전자발광위치를 일탈시켜서, 예를 들면, 스페이서 근방의 화소의 휘도저하나 색혼입 등의 화상열화를 일으키기 쉬운 문제가 있다. 또, 제 2기판의 도전성 부재는, 예를 들면, 전자방출소자로부터 방출된 전자를 가속시키는 가속전극 등으로서 사용되는 것이며, 이 도전성 부재에는, 고압이 인가되므로, 스페이서 표면의 대전이 연면(沿面)방전을 유발할 가능성도 있다.
종래, 이와 같은 스페이서 표면의 대전방지책으로서, 특허문헌 1에 표시된 바와 같이, 스페이서에 매우 적은 전류를 흘려서 대전을 제거하는 것이 알려져 있다. 구체적으로는, 절연성의 스페이서 표면에 대전방지막으로서의 고저항막을 형성하고, 이 고저항막을 제 1기판쪽의 배선과 제 2기판쪽의 도전성 부재에 저저항의 도전성 부재를 개재해서 접속해서, 스페이서 표면에 매우 적은 전류가 흐르도록 하고 있다. 여기서, 저저항의 도전성 부재는, 스페이서와 페이스 플레이트 및 리어 플레이트와의 접촉면에 형성되어 있다.
또, 특허문헌 2에 개시되어 있는 바와 같이, 스페이서의 표면에 전자궤도의 편향 혹은 집중용의 저저항의 전극을 적어도 1개 설치해서, 이 전극의 전위를 제어함으로써 스페이서 근방의 전자궤도를 제어하는 것이 가능하도록 하는 것도 알려져 있다.
특허문헌 1: 미국특허 제 5,760,538호
특허문헌 2: 미국특허 제 5,859,502호
그러나, 상기 종래의 기술에는 다음과 같은 문제가 있다.
즉, 스페이서 표면에 전극과 같은 저저항부를 형성해서, 스페이서와 스페이서 근방의 전자방출소자와의 사이의 상대적인 위치관계가 소망의 위치로부터 어긋난 경우, 스페이서 근방의 전계분포가 크게 변화하므로, 스페이서 근방의 전자궤도가 변동함으로써, 전자빔의 도달위치에 어긋남이 생길 경우가 있다. 이 스페이서와 전자방출소자와의 위치관계의 어긋남은, 예를 들면, 스페이서의 설치위치가 소정의 위치로부터 벗어난 경우나, 스페이서가 경사진 경우, 혹은 스페이서 기재의 형상이 소망의 형상과 다른 경우 등에 생길 수 있다.
상기 전자빔의 도달위치 어긋남을 억제하기 위해서는, 예를 들면, (a) 전자선장치 제조시에 스페이서의 설치위치 정밀도를 높여, 전계분포의 변동을 전자궤도에의 영향이 크지 않을 정도의 위치 어긋남으로 억제하거나, (b) 스페이서 기재의 가공 정밀도를 향상시키거나, 혹은 (c) 스페이서 표면에 형성되는 전극의 위치 정밀도를 높일 필요가 있다. 또, 스페이서 표면에 형성되는 전극의 전위를, 스페이서의 위치어긋남에 따라서 적절하게 조정해서 전자궤도를 제어함으로써도, 전자빔의 도달위치 어긋남을 억제하는 것이 가능하다.
그러나, 이들 방법은, 제조공정의 복잡화나, 수율의 저하, 혹은 장치 제어의 복잡화를 수반하여, 제조비를 상승시키는 원인으로 된다. 또, 고정밀도에서의 조립을 행한다 해도, 그 후의 열공정 등에서 위치가 변위하는 것을 방지하는 것은 곤란한 경우가 많다. 또한, 예를 들면, 스페이서가 리브(rib)형상 혹은 판형상인 경우, 스페이서가 길이(장축)방향으로 휘고 있는 경우나 평행하지 않은 경우 등, 근방의 전자방출소자와의 상대위치가 1개의 스페이서내에서 일정하지 않은 경우에는, 상기 방법에서는 그 스페이서의 영향을 완전히 제거할 수 없는 경우가 종종 있다.
본 발명은, 상기 문제점에 비추어 이루어진 것이다.
본 발명의 목적은, 스페이서 표면과 스페이서 근방의 전자방출소자의 상대적인 위치 관계에 관계없이, 스페이서 근방에 위치된 전자방출소자 부근의 전계를 대략 일정하게 유지하는 것이 가능한 전자선 장치 및 이 전자선 장치에 이용되는 스페이서의 간편한 제조방법을 제공하는 데 있다.
본 발명의 제 1측면에 의하면, 전자선장치는, 전자방출소자 및 제 1도전성 부재를 지닌 제 1기판, 상기 제 1도전성 부재의 전위와는 다른 전위로 설정되는 제 2도전성 부재를 지닌 제 2기판 및 기재의 표면을 피복하는 고저항막을 지니고, 상기 제 1도전성 부재와 제 2도전성 부재가 접촉한 상태에서 상기 제 1도전성 부재와 상기 제 2도전성 부재사이에 삽입된 스페이서를 구비하고 있다. 또, 상기 제 1도전성 부재와 제 2도전성 부재는 상기 고저항막을 통해서 전기적으로 접속되어 있고, 또한, 상기 제 1도전성 부재와 대향하는 상기 스페이서의 제 1대향면상의 고저항막의 시트저항치를 R1, 상기 전자방출소자에 인접하는 측면상의 고저항막의 시트저항치를 R2라 할 때, R2/R1이 2 내지 200이다.
상기 R2/R1이 5 내지 100인 것, R2가 107내지 1014Ω/□인 것 및 상기 제 2기판이 상기 전자방출소자로부터의 전자선의 조사에 의해서 화상을 형성하는 화상형성부재를 지니는 것이 바람직하다.
또, 본 발명의 다른 측면에 의하면, 기재의 표면을 피복하는 고저항막을 구비하고, 또한, 전자방출소자 및 제 1도전성 부재를 지닌 제 1기판과, 상기 제 1도전성 부재의 전위와는 다른 전위로 설정되는 제 2도전성 부재를 지닌 제 2기판과의 사이에, 상기 제 1도전성 부재와 제 2도전성 부재에 접촉한 상태에서 삽입되어, 상기 고저항막을 통해서 상기 제 1도전성 부재와 제 2도전성 부재를 전기적으로 접속하는 스페이서의 제조방법에 있어서, 상기 제 1도전성 부재와 대향하는 제 1대향면 방향으로부터 막형성을 행하는 공정과, 상기 전자방출소자에 인접한 측면의 방향으로부터 막형성을 행하는 공정을 포함하는 막형성공정에 따라 상기 고저항막을 형성하는 공정을 구비한 것을 특징으로 한다.
상기 막형성공정은, 제 1대향면상의 고저항막의 시트저항치를 R1, 상기 측면상의 고저항막의 시트저항치를 R2라 할 때, R2/R1이 2 내지 200으로 되는 고저항막을 형성하는 공정인 것이 바람직하다.
또, 상기 막형성공정이, 상기 제 1대향면 방향으로부터 막형성하는 공정과 동시에 또는 별도로, 상기 제 1대향면 방향으로부터의 막형성조건과 동일한 막형성조건으로 행해지는, 상기 제 2도전성 부재에 대향하는 제 2대향면 방향으로부터 막형성하는 공정인 것이 바람직하다.
또한, 상기 막형성 공정에 있어서의 막형성이, 상기 제 1대향면 방향 및 제 2대향면 방향만으로부터 막형성한 때에 얻어진 해당 제 1대향면 및 제 2대향면에 있어서의 고저항막의 시트저항을 r1, 상기 측면방향만으로부터 막형성한 때에 얻어지는 해당 측면에 있어서의 고저항막의 시트저항을 r2, 상기 제 1대향면 방향 및 제 2대향면 방향만으로부터 막형성한 때에 얻어지는 상기 측면에 있어서의 고저항막의 시트저항을 r2', 상기 측면방향만으로부터 막형성한 때에 얻어지는 상기 제 1대향면 및 제 2대향면에 있어서의 고저항막의 시트저항을 r1'라 한 때에, 하기의 관계:
r1 < r1',
r2 < r2' 및
(r1×r2') / (r1+r2') < (r2×r1')/(r2+r1')
를 만족하는 것이 바람직하다.
본 발명의 또 다른 측면에 의하면, 기재의 표면을 피복하는 고저항막을 구비하고, 또한, 전자방출소자 및 제 1도전성 부재를 지닌 제 1기판과, 상기 제 1도전성 부재의 전위와는 다른 전위로 설정되는 제 2도전성 부재를 지닌 제 2기판과의 사이에, 상기 제 1도전성 부재와 제 2도전성 부재에 접촉한 상태에서 삽입되어, 상기 고저항막을 통해서 상기 제 1도전성 부재와 제 2도전성 부재를 전기적으로 접속하는 스페이서의 제조방법에 있어서, 상기 제 1도전성 부재와 대향하는 제 1대향면방향 및 상기 제 2도전성 부재와 대향하는 제 2대향면 방향만으로부터 막형성하는 막형성공정에 따라 상기 고저항막을 형성하는 공정을 구비한 것을 특징으로 한다.
상기 제조방법에 있어서, 상기 제 1대향면 및 제 2대향면상에 있어서의 고저항막의 시트저항치를 R1, 상기 전자방출소자에 인접하는 측면상의 고저항막의 시트저항치를 R2라 할 때, R2/R1이 2 내지 200인 것 및 상기 R2가 107내지 1014Ω/□인 것이 바람직하다.
본 발명의 상기 및 기타 목적과, 특징 및 이점 등은 첨부도면과 관련해서 취한 바람직한 실시형태의 이하의 상세한 설명으로부터 명백해질 것이다.
도 1은 본 발명에 의한 전자선장치를 표시한 부분파단 사시도
도 2는 도 1에 표시한 스페이서 근방의 부분을 표시한 확대단면도
도 3은 도 1에 표시한 형광막을 표시한 도면
도 4는 스페이서와 행방향 배선간의 접촉부를 표시한 확대단면도
도 5A 내지 도 5C는 스페이서의 제 1대향면에 대한 측면의 저항비가 큰 경우의 스페이서 근방의 등전위선과 전자궤도를 각각 표시한 도면
도 6은 도 5A 내지 도 5C에 표시한 A-A'선을 따른 전계를 플로트해서 얻어진 그래프
도 7A 내지 도 7C는 제 1대향면의 저항 R1이 측면의 저항 R2와 동등한 경우(저항비 R2/R1 = 1인 경우) 스페이서 근방의 등전위선과 전자궤도를 각각 표시한 도면
도 8은 도 7A 내지 도 7C에 표시한 E-E'선을 따른 전계를 플로트해서 얻어진 그래프
도 9는 스페이서의 위치어긋남량에 대한 전자궤도의 민감도의, 접촉면에 대한 측면의 저항비 R2/R1에 대한 의존성을, 시뮬레이션에 의해서 구한 결과를 표시한 그래프
도 10A 내지 도 10C는 각 실시예에서 사용된 스페이서를 제작할 때의 막형성 방향을 각각 표시한 설명도
도 11은 본 발명의 실시예 2에서 제작한 전자선장치를 표시한 부분파단 사시도
<도면의 주요부분에 대한 부호의 설명>
1011: 전자원 기판 1012: 전자방출소자
1013: 행방향 배선 1014: 열방향 배선
1015: 리어 플레이트 1016: 측벽
1017: 페이스 플레이트 1018a: 형광막
1018b: 흑색부재 1019: 메탈백
1020: 스페이서 1021: 기재
1022: 고저항막 1023: 블록
이하, 본 발명의 바람직한 실시형태에 대해서 구체적으로 설명한다.
먼저, 본 발명의 실시형태에 의한 전자선 장치에 대해서 도면을 참조해서 상세히 설명한다.
도 1은 본 발명의 실시형태에 의한 전자선장치를 표시한 부분파단 사시도, 도 2는 도 1에 표시한 스페이서 근방의 부분을 표시한 확대단면도, 도 3은 도 1에 표시한 형광막을 표시한 도면이다.
본 전자선장치는, 패널형의 화상표시장치로, 도 1 및 도 2에 있어서, 리어 플레이트(rear plate)(1015)는 제 1기판으로 기능하고, 페이스 플레이트(1017)는 제 2기판으로서 기능하며, 측벽(1016)은 간격을 가지고 서로 대향배치된 리어 플레이트(1015)와 페이스 플레이트(1017)의 둘레부에 삽입되어 있다. 이들 부재는 기밀용기를 형성하고 있고, 이들 부재에 의해서 둘러싸인 내부 공간은 진공분위기로 유지되어 있다.
스페이서(1020)는, 리어 플레이트(1015)와 페이스 플레이트(1017)의 간격을 소정의 간격으로 유지하는 동시에, 내외의 공기차에 의한 기밀용기의 파손을 방지할 목적으로, 필요한 수가 리어 플레이트(1015)와 페이스 플레이트(1017)사이에 삽입되어 있다. 개개의 스페이서(1020)를 소망의 위치로 고정하기 위해 사용되는 블록(1023)은, 리어 플레이트(1015)쪽에 고정되어 있는 동시에, 스페이서(1020)의 양단부를 유지하고 있다.
리어 플레이트(1015)에는, N×M개의 전자방출소자(1012)가 형성된 전자원기판(1011)이 고정되어 있다. 상기 N 및 M은 각각 2이상의 양의 정수로, 목적으로 하는 표시화소수에 따라서 적절하게 설정된다. 예를 들면, 고품위 텔레비젼의 표시를 목적으로 한 표시장치에 있어서는, N 및 M은, 각각 3000, 1000이상이 바람직하다. 도시된 전자방출소자(1012)는, 1쌍의 소자전극사이에 전자방출부인 균열이 형성된 도전성 박막을 접속한 표면전도형 전자방출소자로 되어 있으나, 예를 들면, 전계방출형 전자방출소자 등의 다른 적절한 냉음극소자를 이용하는 것도 가능하다.
상기 N×M개의 전자방출소자(1012)는, 제 1도전성 부재인 M본의 행방향 배선(1013)과 N본의 열방향 배선(1014)에 의해 단순 매트릭스배선되어, 매트릭스구동되는 것으로 되어 있다. 이하, N×M개의 전자방출소자(1012)와 M본의 행방향 배선(1013)과 N본의 열방향 배선(1014)에 의해서 구성되는 전자원 부분을 멀티전자빔원이라 칭한다.
페이스 플레이트(1017)의 하부면(내부면)에는, 형광막(1018a)이 형성되어 있다. 본 예의 화상표시장치는 컬러표시를 하는 것으로, 형광막(1018a)에는 예를 들면, 적(R), 청(B), 녹(G)의 3원색의 형광체가 개별적으로 도포되어 있다. 각 색의 형광체는, 도 3에 표시한 바와 같이, 스트라이프형상으로 개별적으로 도포되고, 인접하는 스트라이프간에는 흑색 부재(블랙 스트라이프)(1018b)가 설치되어 있다.
형광막(1018a)의 리어 플레이트(1015)쪽의 면에서는, 리어 플레이트(1015)쪽에 설치된 행방향 배선(1013)과 열방향 배선(1014)이 전위와는 다른 전위로 설정되는 제 2도전성 부재인 메탈백(metal back)(1019)이 설치되어 있다. 이 메탈백 (1019)은, 형광막(1018a)을 구성하는 형광체가 발하는 광의 이용효율의 향상이나, 이온 등의 충격으로부터의 형광막(1018a)의 보호를 위해, 또한, 전자방출소자 (1012)로부터 방출된 전자를 가속시키기 위한 가속전압을 인가하기 위한 전극으로서 기능한다.
또, 멀티전자빔원이나 페이스 플레이트 및 이들 구성부재를 포함하는 표시패널의 구성이나 제조법에 관한 상세는, 일본국 공개특허 제 2000-311633호에 기재되어 있는 바와 같다.
이하, 스페이서(1020)에 대해서 더욱 설명한다. 스페이서(1020)는, 도 2에 표시한 바와 같이, 절연성 재료로 이루어진 기재(1021)의 표면에 고저항막(1022)을 형성함으로써 얻어진다. 또, 이 고저항막(1022)은, 전자방출소자(1012)에 인접하는 스페이서(1020)의 측면과, 리어 플레이트(1015)쪽의 행방향 배선(1013)에 대향한 제 1대향면과, 페이스 플레이트(1017)쪽의 메탈백(1019)에 대향한 제 2대향면에 형성되어 있다. 또, 고저항막(1022)은, 도 2에 표시되어 있지 않더라도 스페이서 (1020)에 있어서의 블록(1023)쪽의 면상에 형성되어 있어도 된다. 그러나, 이 면은, 전자방출소자(1012)에 인접하지 않으므로, 이 면의 고저항막(1022)의 형성은 생략하는 것도 가능하다.
스페이서(1020)의 기재(1021)는, 전자선장치에 가해지는 대기압을 지지하는 데 충분한 기계적인 강도 및 전자선장치의 제작공정에 있어서 가해지는 열에 대한 내열성을 가지는 것이 바람직하다. 유리 혹은 세라믹스 등의 재료를 적합하게 이용하는 것이 가능하고, 대신에 기타 적절한 재료를 이용해도 된다.
고저항막(1022)은, 스페이서(1020)표면에 생긴 대전을 완화하기 위해 형성된 것이며, 대전전하를 제거하는 데 필요한 정도의 시트저항치를 지닐 필요가 있다. 통상, 고저항막(1022)의 시트저항치로서는, 1014Ω/□이하인 것이 바람직하고, 보다 충분한 효과를 얻기 위해서는, 1012Ω/□이하인 것이 바람직하다. 한편, 시트저항치가 지나치게 낮을 경우, 스페이서(1020)에 있어서의 소비전력이 증가한다. 따라서, 고저항막(1022)의 시트저항치는 적어도 107Ω/□이 바람직하다.
고저항막(1022)의 구성재료로서는, 예를 들면, 금속산화물, 알루미늄과 전이금속과의 질화물, 게르마늄과 전이금속과의 질화물, 탄소, 비정질 카본 등을 이용하는 것이 가능하다. 금속산화물로서는, 크롬, 니켈 또는 구리의 산화물이 바람직한 재료이다. 그 이유는, 이들 산화물은 2차전자방출효율이 비교적 작아, 전자방출소자(1012)로부터 방출된 전자가 스페이서(1020)에 닿는 경우에 있어서도, 발생하는 대전량이 작기 때문이다. 또, 알루미늄과 전이금속과의 질화물은, 전이금속의 조성을 조정함으로써, 양도체로부터 절연체까지 넓은 범위로 저항치를 제어할 수 있으므로 바람직한 재료이다. 전이금속원소로서는 Ti, Cr, Ta 등을 들 수 있다. 또, 게르마늄과 전이금속과의 질화물도, 마찬가지로 조성의 조정에 의해서 양호한 대전완화특성을 지니고 있으므로, 고저항막(1022)의 재료로서 바람직하게 이용하는 것이 가능하다. 전이금속원로서는, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Hf, Ta 등을 들 수 있다. 이들 전이금속은 단독으로 이용하는 외에, 적어도 2종류의 전이금속을 병용하는 것도 가능하다. 또, 탄소는 2차전자방출효율이 작으므로 바람직한 재료이다. 특히, 비정질 카본은 고저항이므로, 고저항막(1022)의 저항을 소망의 값으로 용이하게 제어할 수 있다.
고저항막(1022)은, 이용되는 해당 고저항막(1022)의 종류에 따라서, 스퍼터링, 전자빔증착, 이온도금, 이온어시스트증착법, CVD(Chemical Vapor Deposition)법, 플라즈마 CVD, 스프레이법 등의 기상계 박막형성수법에 의해 절연성의 기재(1021)상에 형성하는 것이 가능한 외에, 딥핑 등의 액상계 박막형성수법에 의해서도 형성하는 것이 가능하다.
스페이서(1020)의 제 1대향면과 제 2대향면과는, 각각 행방향 배선(1013)과 메탈백(1019)에 접촉하고 있고, 고저항막(1022)을 개재해서 행방향 배선(1013)과 메탈백을 전기적으로 접속하고 있다. 또, 본 실시형태에서는 스페이서(1020)의 제 1대향면은 행방향 배선(1013)과 접촉하고 있으나, 별도 접촉용의 배선이나 전극을 제 1도전성 부재로서 리어 플레이트(1015)상에 설치하고, 스페이서(1020)에 접촉하도록 해도 된다. 또, 스페이서(1020)의 제 2대향면은 메탈백(1019)에 접촉하고 있으나, 메탈백(1019)이 형광막(1018a)안쪽에 설치되어 있는 경우에는, 흑색부재(1018b)를 도전체로 구성하고, 이것을 제 2도전성 부재로서 스페이서(1020)에 접촉시키는 것이 가능하다.
본 발명에 있어서는, 적어도 제 1대향면, 바람직하게는, 제 1대향면과 제 2대향면에 있어서의 고저항막(1022)의 시트저항치를 R1로 하고, 전자방출소자(1012)에 인접하는 측면에 있어서의 고저항막(1022)의 시트저항치를 R2로 한 때에, R2/R1을 2 내지 200, 바람직하게는, 5 내지 100으로 함으로써, 소망의 작용을 얻는 것이 가능하다. 도 9는 본 전자선장치에 있어서의 , 스페이서(1020)의 위치어긋남량에 대한 전자궤도의 민감도(영향도)의, 접촉면에 대한 측면의 저항비 R2/R1에 대한 의존성을, 시뮬레이션에 의해서 구한 결과를 표시한 것이다. 세로축의 민감도(영향도)는, 정규의 위치로부터의 스페이서(1020)의 위치어긋남량을 dxsp로 한 때의, 스페이서(1020) 근방의 전자궤도의 정규의 도달위치로부터의 어긋남량을 dxbeam으로 한 때에, dxbeam/dxsp로서 정의하였다. 도 9중, 실선으로 표시한 곡선은, 스페이서 (1020)가 근접하고 있는 쪽의 전자방출소자(1012)로부터 방출된 전자에 대한 계산, 파선으로 표시한 곡선은, 역으로 스페이서(1020)가 분리되는 쪽의 전자방출소자 (1012)로부터 방출된 전자에 대한 계산결과이다. dxbeam의 값이 양인 경우, 스페이서(1020)의 위치어긋남에 따라서 전자궤도는 스페이서(1020)에 흡인되는 방향으로 이동하는 것을 나타내고, dxbeam의 값이 음인 경우에는, 역으로, 스페이서(1020)의 위치어긋남에 따라서 전자궤도가 스페이서(1020)로부터 반발되는 방향으로 이동하는 것을 나타내고 있다.
도 9에 표시한 바와 같이, 저항비의 변화에 따라서, 스페이서(1020)의 위치어긋남에 대한 전자궤도의 민감도는 변화한다. 특히 저항비가 작을 때와, 저항비가 클 때에는, 스페이서(1020)의 위치어긋남에 대한 전자빔의 변화량의 민감도(영향도)의 부호가 반대로 되어 있고, 중간인 어느 조건에 있어서 스페이서(1020)의 위치어긋남에 대한 전자궤도의 민감도가 극히 작게 되는 것을 알 수 있다. 또한, 도 9에 파선으로 표시한 바와 같이, 스페이서(1020)가 전자방출소자(1012)로부터 분리되는(멀어지는) 방향으로 위치어긋난 경우, 저항비가 약 2를 초과하게 되면, 전자빔어긋남의 변화량은, 급감하고, 또, 도 9중에서는 명시하고 있지는 않지만, 저항비가 200을 초월하면, 전자빔어긋남의 변화량은 급증한다. 또한, 스페이서 (1020)가 전자방출소자(1012)로부터 분리되는(즉, 멀어지는) 방향으로 위치어긋난 경우와 비교해서, 스페이서(1020)가 전자방출소자(1012)에 근접하는(전진하는) 방향으로 위치어긋난 경우에는, 민감도(영향도)가 크다. 그리고, 이 경우에는, 저항비가 5이상으로 되면, 전자빔어긋남의 변화량이 급감하고, 또한, 저항비가 100을 초과하면, 전자빔어긋남의 변화량이 급증한다. 따라서, 스페이서(1020)의 저항비는, 2 내지 200인 것이 바람직하고, 보다 바람직하게는, 5 내지 100이면 된다. 이와 같이, 저항비를 적어도 2로 설정함으로써, 스페이서(1020)의 설치위치에 어긋남이 생겨도, 전자빔궤도에의 영향(민감도)을 무시할 수 있을 정도로 억제하는 것이 가능한 동시에, 스페이서(1020)와 제 1도전성 부재(또는 제 2도전성 부재)와의 사이에서 우수한 전기적 접속을 실현할 수 있다. 또한, 저항비를 200이하로 설정함으로써, 스페이서(1020)와 제 1도전성 부재와의 전기적인 접속을 확실하게 행하면서, 스페이서(1020)의 설치위치의 어긋남이 생겨도, 전자빔궤도에의 영향(민감도)을 무시할 수 있을 정도로 억제하는 것이 가능해진다. 또, 제 1대향면과 제 2대향면에의 고저항막(1022)의 형성시에 막형성재료가 측면에 돌아들어감으로써 막형성하는 일이 있는 경우에도, 측면의 저항분포에의 영향을 전자궤도에 영향이 없을 정도로 작게 하는 것이 가능하다. 또, 특히 바람직하게는, 저항비를 5≤R2/R1 ≤100으로 설정하면, 전술한 측면에의 막형성의 영향을 보다 저감시킬 수 있는 동시에, 스페이서(1020)와 제 1 또는 제 2도전성 부재와의 전기적 접속을 양호하게 확립하면서, 후술하는 스페이서(1020)의 위치어긋남에 의한 전자궤도변동의 민감도를 충분히 양호하게 저하시키는 것이 가능하다. 또, 상기 측면상의 고저항막 (1022), 그리고, 제 1대향면 및 제 2대향면상의 고저항막(1022)은 다른 재료이어도 동일한 재료이어도 된다.
다음에, 상기 스페이서(1020)의 작용에 대해서 설명한다.
도 4는, 본 예에 있어서의 스페이서(1020)와 행방향 배선(1013)과의 접촉부를 표시한 확대 개략도이다.
도 4에 표시한 바와 같이, 스페이서(1020)의 제 1대향면은, 스페이서(1020)의 두께방향 중간부의 일부 영역에 있어서, 리어 플레이트(1015)쪽에 형성된 행방향 배선(1013)과 접촉하고 있다. 이와 같은 접촉상태는, 행방향 배선(1013)의 상부면이나, 제 1대향면이 반드시 평탄면으로 형성되지 않고, 행방향 배선(1013)의 상부면이 페이스 플레이트(1017)쪽으로 볼록한 형상으로 되거나, 및/또는 제 1대향면이 리어 플레이트(1015)쪽으로 볼록한 형상으로 되기 쉬운 것에 기인한다. 또한, 제 1대향면에 있어서, 행방향 배선(1013)과 접촉하고 있는 영역을 "접촉부", 접촉하고 있지 않은 영역을 "비접촉부"라 칭한다.
기재(1021)의 표면에 고저항막(1022)을 형성해서 이루어진 스페이서(1020)의 표면의 전위는, 그 표면의 저항분포에 따라서 저항분할에 의해서 정해지는 전위분포를 지닌다. 일반적으로, 스페이서(1020)의 표면의 전위분포는, 스페이서(1020)가 없을 때의 전위분포와는 다른 것이다. 따라서, 스페이서(1020)와 스페이서 (1020) 근방의 전자방출소자(1012)와의 상대적인 위치가 정규의 위치로부터 어긋난 경우, 대전의 유무에 관계없이, 스페이서(1020)의 표면의 전위분포에 따라서 주변의 전계가 변화하므로, 전자궤도는 상당히 영향을 받는다.
도 5A 내지 도 5C는 각각, 스페이서(1020)의 제 1대향면에, 예를 들면, 금속과 같은 저저항막을 형성한 경우, 즉, 스페이서(1020)의 제 1대향면과 측면과의 저항비가 큰 경우의 스페이서(1020) 근방의 등전위선과 전자궤도를 표시한 것이다. 제 1대향면에 저저항막이 형성되어 있는 경우, 제 1대향면의 전위는, 제 1도전성 부재(이 경우에 있어서는 행방향 배선(1013))와의 접촉부와 비접촉부에서 거의 변화되지 않고, 행방향 배선(1013)의 전위와 거의 동등하게 된다. 또, 도 6은 도 5A 내지 도 5C의 A-A'선(스페이서(1020)에 가장 근접하고 있는 전자방출소자(도 1및 도 2 참조)의 전자방출부를 통과하는 리어 플레이트(1015)의 법선)에 따른 전계를 플로트한 것이다. 가로축은 리어 플레이트(1015)의 표면(도 1 및 도 2에 표시되는 전자방출소자(1012)의 전자방출부)으로부터 도 5에 표시된 z방향의 거리 z, 세로축은 도 5에 표시된 x방향과 z방향의 전계강도의 비 Ex/Ez이다.
스페이서(1020)가 정규의 위치에 있는 경우(도 5A), 제 1대향면의 단부(도 5A중의 S점)의 전위는, 스페이서(1020)가 없는 경우에서의 S점에 상당하는 공간의 지점에서의 전위와 비교해서 낮으므로, 리어 플레이트(1015) 근방에서 전계강도비 Ex/Ez는 음으로 된다(도 5A에서 실선으로 표시되어 있음). 그 때문에, 스페이서(1020) 근방의 전자방출소자(1012)(도 1 및 도 2 참조)로부터 방출되는 전자는, 리어 플레이트(1015) 근방에서 거의 x방향으로 편향되고, 그 결과로서, 메탈백(1019)(도 1 및 도 2 참조)에 인가된 전압에 의해서 생기는 전계 Ez의 영향으로 인해, 전자는 도 5A에 표시한 궤도를 따라서 비상해서, 페이스 플레이트(1017)쪽의 B점에 도달한다.
한편, 도 5B에 표시한 바와 같이, 스페이서(1020)의 위치가 도 5A에 표시된 곳으로부터 전자방출소자(1012)(도 1 및 도 2 참조)의 방향으로 어느 거리 dx만큼 어긋난 경우, 정규의 전위보다도 낮은 전위로 규정된 S점이 전자방출소자(1012)에 가깝게 된다. 이 때문에, A-A'선을 따른 전계는, 도 6에 파선으로 표시한 바와 같이, 리어 플레이트(1015) 근방의 부분에서 Ex/Ez < 0이고, 그 크기는 스페이서 (1020)가 정규의 위치에 있을 때보다도 크게 된다. 따라서, 전자방출소자(1012)로부터 방출된 전자는 도 5B에 표시한 궤도를 따라서 진행하여, 페이스 플레이트(1017)상의 정규의 위치로부터 크게 이탈한 C점에 도달한다. 즉, 제 1대향면에 저저항막이 형성된 스페이서(1020)의 위치가 정규의 위치로부터 전자방출소자 (1012)를 향하는 방향으로 어긋난 경우, 전자방출소자(1012)로부터 방출된 전자의 궤도는, 스페이서(1020)가 정규의 위치에 있어 그 궤도가 B점에서 끝나는 경우와 비교해서, 스페이서(1020)로부터 멀어지는 방향으로 편향된다.
역으로, 도 5C에 표시한 바와 같이, 스페이서(1020)가 해당 스페이서(1020) 근방의 전자방출소자(1012)(도 1 및 도 2 참조)로부터 멀어지는 방향으로 dx만큼 어긋난 경우, 정규의 전위보다도 낮은 전위로 규정된 S점이, 전자방출소자(1012)로부터 더욱 멀어지는 것으로 된다. 그 결과, A-A'선을 따른 전계강도비 Ex/Ez는, 도 6에 점선으로 표시한 바와 같이, 스페이서(1020)가 정규의 위치에 있는 경우와 비교해서 작게 되어, 거의 제로(Ex가 거의 0)로 된다. 그 결과, 스페이서(1020)로부터 분리된 전자방출소자(1012)로부터 방출된 전자는, 거의 편향을 받는 일없이 진행해서, 페이스 플레이트(1017)쪽의 D점에 도달한다(도 5C). 즉, 스페이서 (1020)가 정규의 위치에 있는 경우와 비교해서, 전자의 도달위치는 스페이서(1020)에 보다 가까워지게 된다.
한편, 제 1대향면에 예를 들면, 금속으로 이루어진 저저항막보다도 수 자리수만큼 높은 시트저항치 R1을 지닌 고저항막(1022)(도 2 참조)을 형성한 경우, 즉, 제 1대향면에 대한 측면의 저항비가 작게 된 경우, 제 1대향면(1013)의 비접촉부의 전위가 상승한다. 비접촉부에 있어서의 전위의 변화량은, 제 1대향면의 저항치 R1과 측면의 저항치 R2에 의해서 규정되는 스페이서(1020)의 표면의 저항분할에 의해서 결정되고, 비접촉부의 면적 및 제 1대향면에 대한 측면의 저항비에 의해서 변화한다. 구체적으로는, 비접촉부의 면적이 클 수록, 또, 저항비가 낮을 수록(제 1대향면의 저항치가 높을 수록) 비접촉부의 전위의 상승량은 크게 된다.
도 7A 내지 도 7C는 각각 제 1대향면의 저항 R1이 측면의 저항 R2와 동등한 경우(저항비 R2/R1 = 1인 경우)에 대해서, 스페이서(1020) 근방의 등전위선과 전자궤도를 표시한 것이다. 도 8은 도 7A 내지 도 7C의 E-E'선을 따른 전계를 플로트해서 얻어진 것이다.
스페이서(1020)가 정규의 위치에 있을 경우(도 7A), 스페이서(1020)의 제 1대향면의 단부(도 7A에 표시된 S점)의 전위는, 스페이서(1020)가 없을 경우에서의 S점에 상당하는 위치에서의 전위와 비교해서 상승한다. 이 비접촉부의 전위의 상승에 따라서, 스페이서(1020)의 주변의 전계는 리어 플레이트(1015)의 근방에서 Ex/Ez >0으로 되어, 스페이서(1020) 근방의 전자방출소자(1012)(도 1 및 도 2 참조)로부터 방출된 전자의 궤도는, 약간 스페이서(1020)쪽으로 향하는 방향으로 편향되어, 도 7A의 F점에 도달한다.
도 7B에 표시한 바와 같이, 스페이서(1020)가 해당 스페이서(1020)를 향하는 방향으로(도 1 및 도 2 참조) 어느 거리 dx만큼 어긋난 경우, 비접촉부의 길이는 변화하게 된다. 도 7B의 경우에 있어서는, 스페이서(1020)가 이동한 쪽의 비접촉부의 길이가 길어지므로, 전위의 상승량이 크게 되어, 전계비 Ex/Ez가 증가한다. 따라서, 스페이서(1020) 근방의 전자방출소자(1012)로부터 방출된 전자는, 스페이서(1020)에 크게 흡인되어, 도 7A에 있어서의 그들의 궤도로부터 크게 편향되어,도 7B에 표시한 궤도를 따라서 진행하여, G점에 도달한다. 즉, 제 1대향면에 대한 측면의 저항비가 작은 스페이서(1020)의 위치가 정규의 위치로부터 어긋난 경우, 스페이서(1020)가 근접하는 전자방출소자(1012)로부터 방출된 전자의 궤도는, 스페이서(1020)가 정규의 위치에 있는 경우의 도달위치(F점)보다도 스페이서(1020)쪽으로 향하는 방향으로 편향된다.
역으로, 도 7C에 표시한 바와 같이, 스페이서(1020)가 dx만큼 전자방출소자(1012)(도 1 및 도 2 참조)로부터 멀어지는 방향으로 어긋난 경우, 비접촉부의 길이가 작게 되므로, 전위의 상승량이 작게 되고, 전계비 Ex/Ez는 상대적으로 작게 된다. 이 때문에, 스페이서(1020)로부터 더욱 분리된 전자방출소자 (1012)로부터 방출된 전자의 편향은 작게 되어, 스페이서(1020)가 정규의 위치에 있을 때와 비교해서, 스페이서(1020)로부터 멀어지는(반발하는) 방향으로 전자궤도가 변화한다.
상술한 바와 같이, 측면에 형성된 고저항막에 대한 제 1대향면에 형성된 고저항막(1022)(도 2 참조)의 저항비가 큰 경우, 또는, 측면에 형성된 고저항막에 대한 제 1대향면에 형성된 고저항막(1022)의 저항비가 1인 경우, 스페이서(1020)의 위치어긋남에 따라서 전자궤도가 영향을 받아, 스페이서(1020) 근방의 전자방출소자(1012)(도 1 및 도 2 참조)로부터 방출된 전자는, 스페이서(1020)가 정규의 위치에 배치되고 있던 때에 도달하는 위치와는 다른 위치에 도달하도록 되어, 표시장치로서의 소망의 성능을 손상할 가능성이 있다.
본 발명자들은, 도 1 및 도 2에 표시된 바와 같은 스페이서(1020)와 근방의전자방출소자(1012)와의 상대적인 위치관계의 어긋남에 따른 전자궤도에의 영향에 관해서, 상세한 수치 시뮬레이션 및 실험적 수법에 의해서 검토를 행하였다. 그 결과, 제 1대향면의 저항 R1에 대한 측면의 저항 R2의 저항비 R2/R1를 소정 범위내로 제어함으로써, 스페이서(1020)와 전자방출소자(1012)간의 상대적인 위치관계의 어긋남에 의존하지 않고, 스페이서(1020)와 전자방출소자(1012) 근방의 전계가 대략 일정하게 유지되어, 그 결과 전자궤도에 부여하는 영향을 매우 작게 할 수 있는 것을 발견하였다.
도 9는 스페이서(1020)의 위치어긋남량에 대한 전자궤도의 민감도(영향도)의, 접촉면에 대한 측면의 저항비 R2/R1에 대한 의존성을, 시뮬레이션에 의해서 구한 결과를 표시한 것이다. 세로축의 민감도(영향도)는, 정규의 위치로부터의 스페이서(1020)의 위치어긋남량을 dxsp로 한 때의, 근방의 전자궤도의 정규의 도달위치로부터의 어긋남량을 dxbeam으로 한 때에, dxbeam/dxsp로서 정의하였다. 도 9에서 실선으로 표시한 곡선은, 스페이서(1020)가 변위된(위치적으로 어긋난) 쪽의 전자방출소자(1012)로부터 방출되는 전자에 대한 계산결과, 파선으로 표시한 곡선은, 스페이서(1020)가 소자(1012)로부터 멀어지는 쪽의 전자방출소자(1012)로부터 방출된 전자에 대한 계산결과이다. dxbeam의 값이 양인 경우, 스페이서(1020)의 위치어긋남에 따라서 전자궤도는 스페이서(1020)쪽으로 변위되는 것을 표시하고, dxbeam의 값이 음인 경우에는, 전자궤도가 스페이서(1020)의 위치이탈에 따라 해당 스페이서 (1020)로부터 반발하는(멀어지는) 방향으로 이동하는 것을 표시하고 있다.
도 9에 표시한 바와 같이, 저항비의 변화에 따라서, 스페이서(1020)의 위치어긋남에 대한 민감도는 변화한다. 특히 저항비가 작을 때와, 저항비가 클 때에는, 민감도의 부호가 반대로 되어 있어, 중간의 어느 조건에 있어서 스페이서 (1020)의 위치어긋남에 대한 민감도가 극히 작게 되는 것을 알 수 있다.
일반의 전자선장치에 있어서는, 그 장치의 소망의 특성을 만족하도록 허용되는 전자궤도의 정규의 위치로부터의 어긋남량이 존재한다. 예를 들면, 화상형성장치에 있어서는, 전자도달위치의 정규의 위치로부터의 어긋남이, 얻어지는 표시화상에서 시각상 인지되지 않을 정도이면, 그 어긋남은 화질을 열화시키는 일은 없다. 이 허용되는 어긋남량의 범위는 전자선장치의 기능이나 구성에 의해서 변화하는 양이며, 예를 들면, 화상형성장치의 경우, 화소피치나, 크기 등에 의존해서 설정된다. 그러한 허용범위가 설정되면, 스페이서(1020)의 위치어긋남에 대한 민감도를 저하시켜, 장치의 특성의 열화를 방지하기 위한 저항비의 범위를 설정하는 것이 가능하다. 또, 도 9에서는 명시하고 있지 않지만, 파선(스페이서가 멀어지는 쪽의 전자방출소자로부터 방출된 전자에 대한 계산)이, 허용되는 빔위치 변화량의 영역내에 들어가는 저항비의 변화가, 2 내지 200이다.
또, 상술한 예는, 어느 것도 스페이서(1020)와 리어 플레이트(1015)쪽의 제 1도전성 부재와의 접촉에 대해서 설명한 것이나, 스페이서(1020)와 페이스 플레이트(1017)쪽의 제 2도전성 부재와의 접촉에 있어서도, 마찬가지로 적용할 수 있다. 단, 전자선은, 리어 플레이트(1015)쪽으로부터 페이스 플레이트(1017)쪽을 향해서 가속되므로, 그 궤도의 편향은 리어 플레이트(1015)쪽에 있어서 크게 받기 쉽다.따라서, 본 발명에 있어서는, 적어도 스페이서(1020)와 제 1도전성 부재간의 접촉에 있어서, 상기 스페이서(1020)의 위치어긋남에 대한 민감도를 저하시켜, 특성의 열화를 완화시키는 저항비를 설정할 필요가 있다.
또, 상술한 예에 있어서는, 어느 경우도, 스페이서(1020)의 제 1대향면이, 상부면의 중앙부가 페이스 플레이트(1017)쪽으로 볼록한 제 1도전성 부재(이 경우에는 행방향 배선(1013))와 접촉하는 경우에 대해서 설명하였으나, 제 1도전성 부재의 가장자리부가 페이스 플레이트(1017)쪽으로 돌출하고 있는 경우, 또는 스페이서(1020)의 제 1대향면의 중앙부나 가장자리부가 리어 플레이트(1015)쪽으로 돌출하고 있는 경우에 대해서도 마찬가지로 적용할 수 있다. 또한, 긴 판형상 또는 리브형상의 스페이서(1020)의 두께가 길이방향으로 불균일한 경우나 스페이서 (1020)가 길이방향으로 지그재그 또는 휘어 있는 경우에 대해서도 마찬가지이다. 즉, 본 발명은, 스페이서(1020)와, 인접하는 전자방출소자(1012)와의 사이의 거리의 변동에 대응하는 것이 가능하다.
상술한 예에 있어서는, 스페이서(1020)는 긴 판형상 또는 리브형상을 지녔으나, 다른 실시형태에 있어서는, 스페이서(1020)가 기둥형상이어도 된다. 어느 경우에도, 제 1대향면, 바람직하게는, 제 1대향면 및 제 2대향면과, 전자방출소자 (1012)에 인접하는 스페이서(1020)의 측면과의 저항비가 지정한 범위내이면 본 발명의 효과를 발휘할 수 있다.
다음에, 상기 스페이서(1020)의 제조방법을 설명한다.
도 1 및 도 2에 표시한 본 발명의 스페이서(1020)는, 상기 설명한 바와 같이, 기상계 박막형성수법외에, 액상계 박막형성수법에 의해서도 형성하는 것이 가능하나, 본 발명의 제조방법은, 특히 기상계 박막형성수법을 이용한 방법이다. 구체적으로는, 기재(1021)에 대해서, 스퍼터링법, 전자빔증착, 이온도금, 이온어시스트증착법, CVD법, 플라즈마 CVD법, 스프레이법 등의 기상계 박막형성수법에 따라 고저항막(1022)을 피착시킴으로써 스페이서(1020)를 제조하는 방법이다. 여기서 기상계 박막형성수법이란, 공간속을 비상하는 미립자형상 박막형성재료를 부착시킴으로써 박막을 형성하는 수법을 말한다.
본 발명에서 이용하는 스페이서(1020)는, 제 1대향면(바람직하게는, 제 1대향면 및 제 2대향면)과, 전자방출소자(1012)에 인접하는 측면(리어 플레이트(1015)와 페이스 플레이트(1017)간의 공간내에 노출하는 측면)에서 저항치가 다르다. 이와 같은 스페이서의 제조방법은, 기상계 막형성에 있어서, 제 1대향면(바람직하게는, 제 1대향면 및 제 2대향면)방향으로부터 막형성하는 공정과, 전자방출소자 (1012)에 인접하는 측면방향으로부터 막형성하는 공정을 지니고, 대향면 방향으로부터의 막형성조건과, 측면방향으로부터의 막형성조건을 다르게 함으로써, 대향면과 측면간에 저항비를 갖게 함으로써 용이하게 행하는 것이 가능하다. 구체적으로는, 대향면 방향의 막형성시간을 측면방향으로부터의 막형성시간보다도 크게 하거나, 대향면방향으로부터의 막형성재료로서, 측면방향으로부터의 막형성재료보다 저저항인 재료를 선택함으로써 실현할 수 있다. 이것에 의해서, 대향면 부분의 막특성과 측면부분의 막특성을 독립적으로 제어하는 것이 가능하다. 또한, 본 발명에서 말하는, 대향면 방향 및 측면방향이란, 각각, 리어 플레이트(1015)와의 접촉면인 제 1대향면이나 페이스 플레이트(1017)와의 접촉면인 제 2대향면에 대해서 대략 수직인 방향, 측면에 대해서 대략 수직인 방향을 의미하는 것이다. 여기서 "대략 수직"이란, 막재료가, 의도하는 면(예를 들면, 대향면에의 막형성인 경우에는 해당 대향면)과, 의도하지 않은 면(예를 들면, 대향면에의 막형성인 경우에는, 측면)간에 막형성량이 다른 정도의 수직을 의미하고, 구체적으로는, 의도하지 않은 면에는 돌아들어감에 의해서만 막형성되는 막형성 방향을 의미한다.
또, 고저항막의 제조법은, 상기 실시형태로 한정되지 않고, 예를 들면, 디핑법(침지법)이 적용될 수 있다. 디핑법은 액상을 이용하는 막형성법이며, 고가의 진공장치를 필요로 하지 않아, 비용면에서 유리하다.
디핑법에 의한 경우, 금속산화물의 미립자, 바람직하게는, 200㎛이하의 미립자의 분산액, 또는, 금속알콕시드, 유기산금속염, 및 그들의 유전체의 적어도 1종을 소망의 저항치를 제공하도록 혼합해서 얻어진 졸 용액을 도포하고, 얻어진 피막을 건조한 후에, 400℃ 내지 1000℃에서 소성함으로써, 아연의 산화막 또는 아연과 전이금속 혹은 란타나이드와의 혼합물의 산화막을 얻는다.
보다 구체적으로는, Cr과 Zn의 산화막을 이용하는 것이 가능하다. 이하에 구체예를 표시한다.
Cr과 Zn의 산화막은, (주)고순도화학연구소의 코팅제 SYM-CR015와 SYM-ZN20을 혼합한 액을 이용해서, 디핑(끌어 올리는 속도: 0.3㎜/sec)에 의해 스페이서상에 도포하고, 그 피막을 120℃에서 건조하고, 건조된 막을 450℃에서 소성함으로써 형성하는 것이 가능하다. 또, 코팅제의 혼합비를 변화시킴으로써 Cr과 Zn의 비를조정해서, 저항치의 조정을 행하는 것이 가능하다.
또, 스페이서를 끌어 올릴 때에는, 스페이서의 접촉면(제 1대향면 또는 제 2대향면)을 아래쪽을 향하도록 함으로써, 중력에 의한 액의 치우침을 이용하여, 고의로 접촉면의 막두께를 두껍게 함으로써, 끌어올리는 조건을 최적화함으로써, 대향면의 시트저항을 소망의 값으로 조정하는 것이 가능하다.
상기와 같이 해서 제작된 스페이서의 측면에 있어서의 고저항막의 막두께는 100㎛, 시트저항치는 5×1010Ω/□이며, 대향면에 있어서의 고저항막의 막두께는 500㎛, 시트저항치는, 1×1010Ω/□였다. 또, 스페이서의 측면과 대향면의 시트저항비는 5이다.
이하, 실시예에 의해서 본 발명을 더욱 상세히 설명한다.
이하의 각 예에 있어서는, 멀티전자빔원으로서, 전술한, 전극간에 도전성 미립자막을 지닌 타입의 N×M개(N = 3072, M = 1024)의 표면전도형 전자방출소자를, M본의 행방향 배선과 N본의 열방향 배선에 의해 매트릭스배선한 멀티전자빔원을 이용하였다.
(실시예 1, 비교예 1)
본 실시예에 있어서 이용되는 스페이서를 다음과 같이 제작하였다.
스페이서의 기재는, 소다석회 유리를 절삭 ·연마가공하고, 높이 2㎜, 두께 200㎛, 길이 4㎜의 판형상체로 하였다. 그 후 청정화한 기재상에, Cr과 Ge의 질화막을 진공막형성법에 의해 형성하였다.
이들 예에서 이용한 Cr과 Ge의 질화막은, 스퍼터링장치를 이용해서 아르곤과 질소의 혼합분위기중에서, Cr과 Ge의 타겟을 동시에 스퍼터링함으로써 형성하였다.
스페이서 표면에의 고저항막의 막형성은, 도 10A에 표시한 바와 같이, 측면방향 ①, ②, 제 1대향면 방향 ③ 및 제 2대향면 방향 ④, 그리고, 대향면과 측면간의 가장자리부에 대해서 45°의 방향 ⑤ 내지 ⑧으로부터의 8회의 막형성작업에 의해 행하였다. 여기서, 45°방향으로부터의 막형성을 실시한 것은, 가장자리부의 저항을 제어함으로써, 측면과 대향면에 형성된 고저항막간의 전기적 접속을 확실하게 얻기 위함이다.
각각의 막형성시에는 스퍼터링의 조건을 변경함으로써, 고저항막의 저항치를 제어하였다. 또, 고저항막의 저항치는, Cr과 Ge 타겟에의 투입전력 및 스퍼터링시간의 조정에 의해, Cr의 첨가량을 변경함으로써 행하였다.
이들 예에 있어서 제작한 스페이서의 측면에 있어서의 고저항막은, 막두께가 200㎜, 시트저항치가 4×1011Ω/□이었다. 한편, 대향면에 있어서의 고저항막은, 막두께가 200㎜, 시트저항치가 3×1010Ω/□이었다. 또, 45°방향으로부터의 막형성에 있어서는, 측면에의 막형성시와 마찬가지 조건에서 막형성을 실시하였다. 이들 예에 있어서 이용한 스페이서의 대향면에 대한 측면의 고저항막의 저항비는 약 13이다.
도 1 및 도 2에 표시한 바와 같이, 고저항막(1022)을 형성한 스페이서(1020)는, 리어 플레이트(1015)쪽에서 행방향 배선(1013)상에 배치하고, 위치고정용블록(1023)을 이용해서 고정하였다. 스페이서(1020)를 소망의 위치에 고정하기 위한 블록(1023)은, 스페이서(1020)와 마찬가지로 소다석회 유리로 제작하였다. 블록(1023)은 4㎜×5㎜×두께 1㎜의 직방체형상으로 하고 있고, 그 측면에는 스페이서(1020)의 기재(1021)의 길이방향단부를 삽입할 수 있도록, 폭 210㎛의 홈을 형성하고 있다. 스페이서(1020) 및 블록(1023)은, 패널내에 설치할 때에, 스페이서 (1020)가 페이스 플레이트(1017)나 전자원 기판(1011)에 대해서, 경사지게 하는 일이 없도록 조정을 행한 데다가, 세라믹계의 접착제를 이용해서 서로 고정하였다. 또, 스페이서(1020)를 소정의 위치에 규정하는 방법은 블록(1023)을 이용하는 것으로 한정되는 것은 아니고, 예를 들면, 프릿유리 등에 의해 접착하는 것도 가능하다.
이들 예에 있어서는, 본 발명의 효과를 확인하기 위해, 스페이서(1020)의 설치위치(행방향 배선(1013)에 대한 설치위치)를 정규의 위치로 조정한 장치외에, 설치위치를 정규의 위치로부터 25㎛ 및 50㎛ 어긋나게 한 장치를 준비하였다.
그 후, 별도로 제작해 놓은 페이스 플레이트(1017) 및 측벽(1016)과 함께, 외위기를 형성하고, 진공배기 및 전자원의 형성을 행하였다. 이 때, 스페이서 (1020)와 페이스 플레이트(1017)와의 접촉은, 흑색부재(1018b)를 통해서 이들 부재를 접촉하도록 위치조정을 행함으로써 얻었다. 이 후 밀봉을 행함으로써, 스페이서(1020)는 외위기의 밖에서부터 가해지는 대기압에 의해, 패널내의 각각의 소정의 위치에 완전히 고정되었다.
이상과 같이 완성한 표시패널을 이용한 화상형성장치에 있어서, 각 전자방출소자(1012)에는, 용기의 외부에 설치한 단자(Dx1) ~ (Dxm), (Dy1) ~ (Dyn)를 통해서, 주사신호 및 변조신호를 신호발생수단(도시생략)에 의해 각각 인가함으로써 전자를 방출시키고, 메탈백(1019)에는, 고압단자(Hv)를 통해서, 고압을 인가함으로써 방출전자빔을 가속시켜서, 형광막(1018a)에 전자를 충돌시켜, 각 색의 형광체를 여기·발광시킴으로써 화상을 표시하였다. 또, 고압단자(Hv)에의 인가전압(Va)은 3kV 내지 12kV의 범위에서 서서히 방전이 발생하는 한계전압까지 인가하고, 각 배선(1013), (1014)간에의 인가전압(Vf)은 14V로 하였다.
화상형성장치를 구동한 상태에서, 스페이서(1020)의 가장 가까이에 있는 전자방출소자(1012)로부터의 방출전자에 의한 발광스폿의 위치를, 상세하게 관측한 결과, 스페이서(1020)의 설치위치(행방향 배선(1013)에 대한 설치위치)에 의존하지 않고, 항상 정규의 위치에서 발광스폿이 관측되었다.
한편, 비교예 1로서 상기 실시예 1과 마찬가지 방법으로 고저항막을 형성한 스페이서의 제 1대향면에, 알루미늄 전극을 형성한 스페이서를 준비하고, 스페이서 설치위치를 변화시킨 때의, 스페이서의 가장 가까이에 있는 전자방출소자로부터의 방출전자에 의한 발광스폿의 위치를 상세하게 관찰하였다. 그 결과, 스페이서가 정규의 위치에 설치되어 있는 경우에는, 정규의 위치에 발광스폿이 관찰되었으나, 스페이서 설치위치가 어긋남에 따라, 발광스폿위치가 정규의 위치로부터 어긋나 있는 것이 관찰되었다.
제 1대향면에 전극을 형성한 스페이서를 이용한 경우, 그 스페이서의 설치위치가 10㎛이상 어긋남으로써, 화질에 부정적으로 영향을 줄 정도의 발광스폿의 위치어긋남을 유발하는 데 대해서, 본 발명에 의한 스페이서를 이용한 경우에는, 50㎛이상의 설치위치어긋남이 있는 경우에도, 화질을 열화시키는 바와 같은 발광스폿의 위치어긋남은 관찰되지 않았으므로, 본 발명의 유효성 및 우위성을 확인하는 것이 가능하였다.
(실시예 2, 비교예 2)
본 실시예에 있어서는, 직경 100㎛의 유리파이버를 절단가공함으로써, 도 10A 내지 도 10C에 표시한 바와 같은 원기둥형상의 스페이서 기재를 제작하였다. 스페이서의 높이는 2㎜였다.
청정화한 기재의 표면에, 상기 실시예 1과 마찬가지의 Cr과 Ge의 질화막을 고저항막으로서 형성하였다. 고저항막에 있어서는, 제 1대향면 방향과 제 2대향면 방향 및 측면방향의 총 3회의 막형성을 행하였다. 또, 제 1대향면 및 제 2대향면 방향 및 측면에서는, Cr과 Ge의 재료비를 다르게 함으로써 막형성 조건을 변경하여, 저항치의 제어를 행하였다. 또, 측면에의 막형성에 있어서는, 스퍼터링실속에서 막형성 중에 기재를 회전시킴으로써, 측면 전역에 균등한 고저항막을 형성하였다.
이들 예에 있어서 제작한 스페이서의 측면에 있어서의 고저항막의 막두께는 300nm, 시트저항치는, 5× 1010Ω/□이었고, 제 1 및 제 2대향면에 있어서의 고저항막의 막두께는 200nm, 시트저항치는 1× 1010Ω/□이었다. 이들 예에 있어서 이용한 스페이서의 대향면에 대한 측면의 시트저항비는 5였다.
고저항막(1022)(도 2 참조)을 형성한 스페이서(1020)를 리어 플레이트(1015)상의 행방향 배선(1013)과 열방향 배선(1014)과의 대응하는 교점상에 배치해서 화상형성장치를 제작하였다. 스페이서(1020)의 설치위치는, 정규의 위치로부터, 50㎛이내의 범위에서 어긋나게 배치하였다. 또, 이들 예에 있어서의 정규의 스페이서(1020)의 위치란, 스페이서(1020)를 배치하는 행방향 배선(1013)과 열방향 배선(1014)의 교점의 주변에 있는 4개의 전자방출소자(1012)의 중심위치와, 스페이서 (1020)의 중심축이 일치하는 위치이다.
완성한 표시패널을 이용한 화상형성장치에 있어서, 각 전자방출소자(1012)에는, 용기의 외부에 설치한 단자(Dx1) ~ (Dxm), (Dy1) ~ (Dyn)를 통해서, 주사신호 및 변조신호를 신호발생수단(도시생략)에 의해 각각 인가함으로써 전자를 방출시키고, 메탈백(1019)에는, 고압단자(Hv)를 통해서, 고압을 인가함으로써 방출전자빔을 가속하고, 형광막(1018a)에 전자를 충돌시켜, 각 색의 형광체를 여기·발광시킴으로써 화상을 표시하였다. 또, 고압단자(Hv)에의 인가전압(Va)은 3kV 내지 12kV의 범위에서 서서히 방전이 발생하는 한계전압까지 인가하고, 각 배선(1013), (1014)간에의 인가전압(Vf)은 14V로 하였다.
화상형성장치를 구동한 상태에서, 스페이서(1020)의 가장 가까이에 있는 전자방출소자(1012)로부터의 방출전자에 의한 발광스폿의 위치를, 상세하게 관측한 결과, 스페이서(1020)의 설치위치에 의존하지 않고, 항상 정규의 위치에서 발광스폿이 관측되었다.
한편, 비교예 2로서, 제 1대향면에, Al 전극을 형성한 스페이서를 이용해서제작한 화상형성장치로, 마찬가지의 평가를 행한 결과, 스페이서의 위치에 따라서, 주변의 발광스폿위치에 어긋남이 있는 것이 발견되었다.
이들 예에 있어서도, 본 발명의 유효성과 우위성을 확인하는 것이 가능하였다.
(실시예 3)
본 발명의 실시예 3에 있어서는, 소다석회 유리의 모재를 가열연신법으로 가공한 긴 판형상의 기재를, 필요한 길이로 절단함으로써, 직사각형의 평판형상의 기재를 작성하였다. 기재의 치수는, 높이 2㎜, 두께 200㎛, 길이 100㎜이다.
청정화한 기재의 표면에는 고저항막으로서 W와 Ge의 질화막을 실시예 1과 마찬가지로 진공막형성법으로 형성하였다.
본 실시예 3에서 이용한 W와 Ge의 질화막은, 스퍼터링장치를 이용해서, 아르곤과 질소의 혼합분위기중에서 W와 Ge 타겟을 동시스퍼터링함으로써 형성하였다.
스페이서 기재표면에의 고저항막은, 도 10B에 표시한 바와 같이, 측면방향 ①, ②, 제 1대향면 방향 ③ 및 제 2대향면 방향 ④로부터 행하였다. 본 실시예 3에서 이용한 W와 Ge의 질화막은, 막형성방향에 대한 기재의 각도에 의해서 형성되는 고저항막의 저항치가 다르다. 막형성 방향에 대해서 기재 표면이 수직인 경우, 다시 말하면 기재 표면 바로위로부터 막형성을 행하는 경우가 가장 저항치가 낮고, 막형성면에 대해서 기판면의 경사가 크게 됨에 따라 저항치가 증가한다. 가장 저항치가 높아지는 것은 막형성 방향과 기재 표면이 평행한 경우이며, W와 Ge의 질화막의 경우, 막형성방향과 기재 표면이 수직인 경우에 비해서 막의 저항치는100 내지 1000배로 된다.
가열연신법으로 가공한 스페이서의 기재는, 측면과 대향면과의 가장자리부가 곡률을 지니므로, 접촉면에 대향하는 방향으로부터의 막형성시, 및 측면에 대향하는 방향으로부터의 막형성시의 쌍방에서, 가장자리부에도 고저항막이 형성되므로, 실시예 1에서 실시한 바와 같은 45°방향으로부터의 막형성을 행하지 않아도, 측면과 대향면상의 고저항막의 저항치를 조정함으로써, 측면과 대향면과의 전기적 접속을 확실하게 할 수 있었다.
각각의 막형성시에는 스퍼터링 조건을 변경함으로써, 고저항막의 저항치를 제어하였다. 또, 고저항막의 저항치는, W와 Ge의 타겟에의 의 조정에 의해, W의 첨가량을 변경함으로써 행하였다.
본 실시예 3에 있어서 제작한 스페이서의 측면에 있어서의 고저항막은, 막두께가 200nm, 시트저항치는, 2× 1011Ω/□이었고, 대향면에 있어서의 고저항막의 막두께는 200nm, 시트저항치는 3× 1010Ω/□이었다. 본 실시예 3에 있어서 이용한 스페이서의 대향면에 대한 측면의 시트저항비는 약 6.7이다.
도 1에 표시한 바와 같이, 고저항막을 형성한 스페이서(1020)는, 실시예 1과 마찬가지로, 위치고정용의 블록(1023)을 이용해서 대응하는 행방향 배선(1013)상에 고정하고, 페이스 플레이트(1017)나 측벽(1016)과 조합해서, 화상형성장치를 제작하였다.
본 실시예에 있어서도 실시예 1과 마찬가지로, 발명의 효과를 확인하게 위해, 스페이서(1020)의 설치위치를 정규의 위치로 조정한 외에, 정규의 위치로부터 25㎛ 및 50㎛ 어긋나게 해서 조정한 것을 준비하였다.
완성한 화상형성장치에 있어서, 각 전자방출소자(1012)에는, 용기의 외부에 설치한 단자(Dx1) ~ (Dxm), (Dy1) ~ (Dyn)를 통해서, 주사신호 및 변조신호를 신호발생수단(도시생략)에 의해 각각 인가함으로써 전자를 방출시키고, 메탈백(1019)에는, 고압단자(Hv)를 통해서, 고압을 인가함으로써 방출전자빔을 가속하고, 형광막(1018a)에 전자를 충돌시켜, 각 색의 형광체를 여기·발광시킴으로써 화상을 표시하였다. 또, 고압단자(Hv)에의 인가전압(Va)은 3kV 내지 12kV의 범위에서 서서히 방전이 발생하는 한계전압까지 인가하고, 각 배선(1013), (1014)간에의 인가전압(Vf)은 14V로 하였다.
화상형성장치를 구동한 상태에서, 스페이서(1020)의 가장 가까이에 있는 전자방출소자(1012)로부터의 방출전자에 의한 발광스폿의 위치를, 상세하게 관측한 결과, 스페이서(1020)의 설치위치에 의존하지 않고, 항상 정규의 위치에서 발광스폿이 관측되어, 본 발명의 유효성을 확인하는 것이 가능하였다.
(실시예 4, 비교예 4)
본 발명의 이들 예에 있어서 이용한 스페이서는, 실시예 3과 마찬가지로 가열연신법으로 가공한 소다석회 유리의 모재를 절단한 기재의 표면에, W와 Ge의 질화막을 형성한 것이다. 스페이서 기재의 치수는, 실시예 3과 마찬가지이다.
이들 예에 있어서는, 스페이서 표면에의 고저항막은, 도 10C에 표시한 바와 같이, 제 1대향면 방향 ① 및 제 2대향면 방향 ②으로부터만 형성하였다. 측면의고저항막의 형성은, 대향면에의 고저항막 형성시의 측면에의 돌아들어감만으로 행하였다. 이들 예와 같이 돌아들어감을 이용함으로써, 최소한의 막형성회수로 고저항막을 형성할 수 있게 되어, 스페이서의 제작이 간편하게 되어, 제조비의 점에서 유리해진다.
이들 예에 있어서, 대향면의 고저항막은, 막두께가 500nm, 시트저항치는, 1× 109Ω/□이었고, 측면에 있어서의 고저항막의 막두께는 200nm, 시트저항치는 1× 1011Ω/□이었다. 이들 예에 있어서 이용한 스페이서의 대향면에 대한 측면의 시트저항비는 약 100이었다.
도 1 및 도 2에 표시한 바와 같이, 고저항막(1022)을 형성한 스페이서(1020)는, 실시예 1과 마찬가지로, 위치고정용의 블록(1023)을 이용해서 대응하는 행방향 배선(1013)상에 고정하고, 페이스 플레이트(1017)나 측벽(1016)과 조합해서, 화상형성장치를 제작하였다.
이들 예에 있어서도 실시예 1과 마찬가지로, 발명의 효과를 확인하게 위해, 스페이서(1020)의 설치위치를 정규의 위치로 조정한 외에, 정규의 위치로부터 25㎛ 및 50㎛ 어긋나게 해서 조정한 것을 준비하였다.
완성한 화상형성장치에 있어서, 각 전자방출소자(1012)에는, 용기의 외부에 설치한 단자(Dx1) ~(Dxm), (Dy1) ~ (Dyn)를 통해서, 주사신호 및 변조신호를 신호발생수단(도시생략)에 의해 각각 인가함으로써 전자를 방출시키고, 메탈백(1019)에는, 고압단자(Hv)를 통해서, 고압을 인가함으로써 방출전자빔을 가속하고,형광막(1018a)에 전자를 충돌시켜, 각 색의 형광체를 여기·발광시킴으로써 화상을 표시하였다. 또, 고압단자(Hv)에의 인가전압(Va)은 3kV 내지 12kV의 범위에서 서서히 방전이 발생하는 한계전압까지 인가하고, 각 배선(1013), (1014)간에의 인가전압(Vf)은 14V로 하였다.
화상형성장치를 구동한 상태에서, 스페이서(1020)의 가장 가까이에 있는 전자방출소자(1012)로부터의 방출전자에 의한 발광스폿의 위치를, 상세하게 관측한 결과, 스페이서(1020)의 설치위치에 의존하지 않고, 항상 정규의 위치에서 발광스폿이 관측되어, 본 발명의 유효성을 확인하는 것이 가능하였다.
이상 설명한 바와 같이, 본 발명에 의하면 이하의 효과가 얻어진다.
즉, 화상형성장치와 같은 전자선장치에 있어서, 스페이서와 스페이서 근방의 전자원과의 위치관계의 변화에 대해서 민감하지 않은 스페이서를 용이하게 또 저렴하게 제작하는 것이 가능해진다. 또한, 본 발명의 스페이서를 사용함으로써, 조립이나 가공의 정밀도를 완화시켜도 보다 고품질의 전자선장치를 얻는 것이 가능하다. 또, 본 발명에 의한 스페이서의 제조방법에 있어서는, 전극에 접촉하는 대향면과, 진공에 노출하는 측면사이에 소정의 저항비를 지니게 하는 것이 가능하다.
이상, 본 발명을 현재 바람직한 실시형태로 간주되는 것에 대해서 설명하였으나, 본 발명은 개시된 실시형태로 한정되지 않는 것으로 이해할 필요가 있다. 구체적으로는, 본 발명은, 첨부된 특허청구범위의 정신과 범위내에 포함되는 각종 변형 내지는 등가의 구성을 포함하는 것으로 한다. 이하의 청구범위는, 그러한모든 변형과 등가의 구성 내지는 기능을 망라하도록 최광의로 해석해야만 한다.

Claims (11)

  1. 전자방출소자 및 제 1도전성 부재를 지닌 제 1기판;
    상기 제 1도전성 부재의 전위와는 다른 전위로 설정되는 제 2도전성 부재를 지닌 제 2기판; 및
    기재의 표면을 피복하는 고저항막을 지니고, 상기 제 1도전성 부재와 제 2도전성 부재가 접촉한 상태에서 상기 제 1도전성 부재와 상기 제 2도전성 부재사이에 삽입된 스페이서를 구비하고, 상기 제 1도전성 부재와 제 2도전성 부재가 상기 고저항막을 통해서 전기적으로 접속되어 있는 전자선장치에 있어서,
    상기 제 1도전성 부재와 대향하는 상기 스페이서의 제 1대향면상의 고저항막의 시트저항치를 R1, 상기 전자방출소자에 인접하는 측면상의 고저항막의 시트저항치를 R2라 할 때, R2/R1을 2 내지 200으로 하는 것을 특징으로 하는 전자선장치.
  2. 제 1항에 있어서, 상기 R2/R1이 5 내지 100인 것을 특징으로 하는 전자선장치.
  3. 제 1항에 있어서, 상기 R2가 107내지 1014Ω/□인 것을 특징으로 하는 전자선장치.
  4. 제 1항에 있어서, 상기 제 2기판이 상기 전자방출소자로부터의 전자선의 조사에 의해서 화상을 형성하는 화상형성부재를 지니는 것을 특징으로 하는 전자선장치.
  5. 기재의 표면을 피복하는 고저항막을 구비하고, 또한, 전자방출소자 및 제 1도전성 부재를 지닌 제 1기판과, 상기 제 1도전성 부재의 전위와는 다른 전위로 설정되는 제 2도전성 부재를 지닌 제 2기판과의 사이에, 상기 제 1도전성 부재와 제 2도전성 부재에 접촉한 상태에서 삽입되어, 상기 고저항막을 통해서 상기 제 1도전성 부재와 제 2도전성 부재를 전기적으로 접속하는 스페이서의 제조방법에 있어서,
    상기 제 1도전성 부재와 대향하는 제 1대향면 방향으로부터 막형성을 행하는 공정과, 상기 전자방출소자에 인접한 측면의 방향으로부터 막형성을 행하는 공정을 포함하는 막형성공정에 따라 상기 고저항막을 형성하는 공정을 구비한 것을 특징으로 하는 스페이서의 제조방법.
  6. 제 5항에 있어서, 상기 막형성공정은, 제 1대향면상의 고저항막의 시트저항치를 R1, 상기 측면상의 고저항막의 시트저항치를 R2라 할 때, R2/R1이 2 내지 200으로 되는 고저항막을 형성하는 공정인 것을 특징으로 하는 스페이서의 제조방법.
  7. 제 5항에 있어서, 상기 막형성공정이, 상기 제 1대향면 방향으로부터 막형성하는 공정과 동시에 또는 별도로, 상기 제 1대향면 방향으로부터의 막형성조건과동일한 막형성조건으로 행해지는, 상기 제 2도전성 부재에 대향하는 제 2대향면 방향으로부터 막형성하는 공정을 지니는 것을 특징으로 하는 스페이서의 제조방법.
  8. 제 7항에 있어서, 상기 막형성 공정에 있어서의 막형성이, 상기 제 1대향면 방향 및 제 2대향면 방향만으로부터 막형성한 때에 얻어진 해당 제 1대향면 및 제 2대향면에 있어서의 고저항막의 시트저항을 r1, 상기 측면방향만으로부터 막형성한 때에 얻어지는 해당 측면에 있어서의 고저항막의 시트저항을 r2, 상기 제 1대향면 방향 및 제 2대향면 방향만으로부터 막형성한 때에 얻어지는 상기 측면에 있어서의 고저항막의 시트저항을 r2', 상기 측면방향만으로부터 막형성한 때에 얻어지는 상기 제 1대향면 및 제 2대향면에 있어서의 고저항막의 시트저항을 r1'라 한 때에, 하기의 관계:
    r1 < r1',
    r2 < r2' 및
    (r1×r2') / (r1+r2') < (r2×r1')/(r2+r1')
    를 만족하는 것을 특징으로 하는 스페이서의 제조방법.
  9. 기재의 표면을 피복하는 고저항막을 구비하고, 또한, 전자방출소자 및 제 1도전성 부재를 지닌 제 1기판과, 상기 제 1도전성 부재의 전위와는 다른 전위로 설정되는 제 2도전성 부재를 지닌 제 2기판과의 사이에, 상기 제 1도전성 부재와 제 2도전성 부재에 접촉한 상태에서 삽입되어, 상기 고저항막을 통해서 상기 제 1도전성 부재와 제 2도전성 부재를 전기적으로 접속하는 스페이서의 제조방법에 있어서,
    상기 제 1도전성 부재와 대향하는 제 1대향면 방향 및 상기 제 2도전성 부재와 대향하는 제 2대향면 방향만으로부터 막형성하는 막형성공정에 따라 상기 고저항막을 형성하는 공정을 구비한 것을 특징으로 하는 스페이서의 제조방법.
  10. 제 9항에 있어서, 상기 제 1대향면 및 제 2대향면상의 고저항막의 시트저항치를 R1, 상기 전자방출소자에 인접하는 측면상의 고저항막의 시트저항치를 R2라 할 때, R2/R1이 2 내지 200인 것을 특징으로 하는 스페이서의 제조방법.
  11. 제 10항에 있어서, 상기 R2가 107내지 1014Ω/□인 것을 특징으로 하는 스페이서의 제조방법.
KR1020040041100A 2003-06-06 2004-06-05 전자선장치 및 그것에 이용되는 스페이서의 제조방법 KR100593524B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003161638 2003-06-06
JPJP-P-2003-00161638 2003-06-06

Publications (2)

Publication Number Publication Date
KR20040105581A true KR20040105581A (ko) 2004-12-16
KR100593524B1 KR100593524B1 (ko) 2006-06-28

Family

ID=33157210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041100A KR100593524B1 (ko) 2003-06-06 2004-06-05 전자선장치 및 그것에 이용되는 스페이서의 제조방법

Country Status (5)

Country Link
US (2) US7053537B2 (ko)
EP (1) EP1484782A3 (ko)
JP (1) JP2010262936A (ko)
KR (1) KR100593524B1 (ko)
CN (1) CN1574178A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944211B2 (ja) * 2004-01-05 2007-07-11 キヤノン株式会社 画像表示装置
US7459841B2 (en) * 2004-01-22 2008-12-02 Canon Kabushiki Kaisha Electron beam apparatus, display apparatus, television apparatus, and spacer
EP1603147A3 (en) * 2004-06-01 2008-07-23 Canon Kabushiki Kaisha Image display apparatus
JP2006019247A (ja) * 2004-06-01 2006-01-19 Canon Inc 画像表示装置
JP3927972B2 (ja) * 2004-06-29 2007-06-13 キヤノン株式会社 画像形成装置
US7391149B2 (en) * 2004-06-30 2008-06-24 Canon Kabushiki Kaisha Image display apparatus provided with high resistive spacer element
JP4027386B2 (ja) * 2004-11-18 2007-12-26 キヤノン株式会社 発光スクリーン構造及び画像形成装置
JP2006173093A (ja) * 2004-11-18 2006-06-29 Canon Inc 画像形成装置
KR20070044579A (ko) * 2005-10-25 2007-04-30 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
US8096022B2 (en) * 2005-10-31 2012-01-17 Global Packaging Solutions Limited Reclosable container and method of manufacture
KR20070046648A (ko) * 2005-10-31 2007-05-03 삼성에스디아이 주식회사 전자 방출 소자
KR20070046666A (ko) 2005-10-31 2007-05-03 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
KR20070046664A (ko) * 2005-10-31 2007-05-03 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
JP2008010399A (ja) * 2006-05-31 2008-01-17 Canon Inc 画像表示装置
US20080174234A1 (en) * 2007-01-23 2008-07-24 Hiroki Yamamoto Display device and spacer for display device
EP2073247B1 (en) * 2007-12-20 2011-08-31 Canon Kabushiki Kaisha Light-emitting substrate and display apparatus using the same
JP2009295532A (ja) 2008-06-09 2009-12-17 Canon Inc 発光体基板及びそれを用いた画像表示装置
JP2010015870A (ja) * 2008-07-04 2010-01-21 Canon Inc 画像表示装置
JP5590830B2 (ja) * 2008-08-11 2014-09-17 キヤノン株式会社 発光体基板及びこれを用いた画像表示装置
JP2010146748A (ja) * 2008-12-16 2010-07-01 Canon Inc 発光体基板及び画像表示装置
JP2010244960A (ja) * 2009-04-09 2010-10-28 Canon Inc 電子線装置及び画像表示装置
JP2011044397A (ja) * 2009-08-24 2011-03-03 Canon Inc スペーサを有したディスプレイパネル
KR20130001931A (ko) 2011-06-28 2013-01-07 삼성전자주식회사 전계방출패널

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532548A (en) * 1992-04-10 1996-07-02 Silicon Video Corporation Field forming electrodes on high voltage spacers
CN1271675C (zh) * 1994-06-27 2006-08-23 佳能株式会社 电子束设备
JP3083076B2 (ja) * 1995-04-21 2000-09-04 キヤノン株式会社 画像形成装置
US5726529A (en) * 1996-05-28 1998-03-10 Motorola Spacer for a field emission display
US6049165A (en) * 1996-07-17 2000-04-11 Candescent Technologies Corporation Structure and fabrication of flat panel display with specially arranged spacer
US5859502A (en) * 1996-07-17 1999-01-12 Candescent Technologies Corporation Spacer locator design for three-dimensional focusing structures in a flat panel display
US6153973A (en) * 1996-12-26 2000-11-28 Canon Kabushiki Kaisha Spacer and an image-forming apparatus, and a manufacturing method thereof
CN1127750C (zh) * 1996-12-27 2003-11-12 佳能株式会社 减少电荷的薄膜,图象形成装置及其制造方法
JP3234188B2 (ja) * 1997-03-31 2001-12-04 キヤノン株式会社 画像形成装置とその製造方法
JP3195290B2 (ja) * 1997-03-31 2001-08-06 キヤノン株式会社 画像形成装置
US5990614A (en) * 1998-02-27 1999-11-23 Candescent Technologies Corporation Flat-panel display having temperature-difference accommodating spacer system
JP3088102B1 (ja) * 1998-05-01 2000-09-18 キヤノン株式会社 電子源及び画像形成装置の製造方法
US6506087B1 (en) * 1998-05-01 2003-01-14 Canon Kabushiki Kaisha Method and manufacturing an image forming apparatus having improved spacers
JP3073491B2 (ja) 1998-06-24 2000-08-07 キヤノン株式会社 電子線装置とこれを用いた画像形成装置及び電子線装置で用いる部材の製造方法
US6566794B1 (en) * 1998-07-22 2003-05-20 Canon Kabushiki Kaisha Image forming apparatus having a spacer covered by heat resistant organic polymer film
JP3581586B2 (ja) * 1998-12-25 2004-10-27 キヤノン株式会社 スペーサの製造方法及び電子線装置の製造方法
WO2000044022A1 (fr) * 1999-01-19 2000-07-27 Canon Kabushiki Kaisha Canon d'électrons et imageur et procédé de fabrication, procédé et dispositif de fabrication de source d'électrons, et appareil de fabrication d'imageur
EP1152452B1 (en) * 1999-01-28 2011-03-23 Canon Kabushiki Kaisha Electron beam device
JP3507393B2 (ja) * 1999-02-25 2004-03-15 キヤノン株式会社 スペーサの製造方法および電子源装置の製造方法
JP3507392B2 (ja) * 1999-02-25 2004-03-15 キヤノン株式会社 電子線装置
JP3747154B2 (ja) * 1999-12-28 2006-02-22 キヤノン株式会社 画像形成装置
JP3780182B2 (ja) * 2000-07-18 2006-05-31 キヤノン株式会社 画像形成装置
TW471182B (en) * 2001-01-20 2002-01-01 Unipac Optoelectronics Corp Thin film transistor having light guide material
JP2003323855A (ja) * 2002-03-01 2003-11-14 Canon Inc 画像形成装置
JP2004146153A (ja) * 2002-10-23 2004-05-20 Canon Inc 電子線装置
JP3762405B2 (ja) * 2002-12-10 2006-04-05 キヤノン株式会社 画像表示装置の製造方法
US7138758B2 (en) * 2003-05-15 2006-11-21 Canon Kabushiki Kaisha Image forming apparatus having a high-resistance coated spacer in electrical contact with wirings components at predetermined intervals
JP3944211B2 (ja) * 2004-01-05 2007-07-11 キヤノン株式会社 画像表示装置
US7391149B2 (en) * 2004-06-30 2008-06-24 Canon Kabushiki Kaisha Image display apparatus provided with high resistive spacer element
JP2006173093A (ja) * 2004-11-18 2006-06-29 Canon Inc 画像形成装置
JP4027386B2 (ja) * 2004-11-18 2007-12-26 キヤノン株式会社 発光スクリーン構造及び画像形成装置

Also Published As

Publication number Publication date
US20040245916A1 (en) 2004-12-09
KR100593524B1 (ko) 2006-06-28
US7537503B2 (en) 2009-05-26
CN1574178A (zh) 2005-02-02
EP1484782A3 (en) 2009-04-22
EP1484782A2 (en) 2004-12-08
JP2010262936A (ja) 2010-11-18
US20060141892A1 (en) 2006-06-29
US7053537B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
KR100593524B1 (ko) 전자선장치 및 그것에 이용되는 스페이서의 제조방법
US7449828B2 (en) Image forming apparatus provided with resistive-coated spacers contacting protruding sections of wiring elements
KR100711706B1 (ko) 화상표시장치
US7548017B2 (en) Surface conduction electron emitter display
KR100573474B1 (ko) 전자선장치의 제조방법
US6963159B2 (en) Image-forming apparatus and spacer
US7378788B2 (en) Image display apparatus
JP4773812B2 (ja) スペーサの製造方法
JP3762414B2 (ja) 電子線装置
EP1793408B1 (en) Electron emission display
JP3944219B2 (ja) 画像表示装置
JP3840233B2 (ja) 画像形成装置
JP2000021334A (ja) 画像形成装置
JP2004079359A (ja) 電子線装置およびそのスペーサ
KR20080006912A (ko) 스페이서 및 이 스페이서를 구비한 전자 방출 표시디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130528

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee