JP3507393B2 - スペーサの製造方法および電子源装置の製造方法 - Google Patents

スペーサの製造方法および電子源装置の製造方法

Info

Publication number
JP3507393B2
JP3507393B2 JP2000041255A JP2000041255A JP3507393B2 JP 3507393 B2 JP3507393 B2 JP 3507393B2 JP 2000041255 A JP2000041255 A JP 2000041255A JP 2000041255 A JP2000041255 A JP 2000041255A JP 3507393 B2 JP3507393 B2 JP 3507393B2
Authority
JP
Japan
Prior art keywords
film
spacer
substrate
electron
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000041255A
Other languages
English (en)
Other versions
JP2000311606A (ja
Inventor
洋一 安藤
正弘 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000041255A priority Critical patent/JP3507393B2/ja
Priority to US09/511,349 priority patent/US6884138B1/en
Publication of JP2000311606A publication Critical patent/JP2000311606A/ja
Application granted granted Critical
Publication of JP3507393B2 publication Critical patent/JP3507393B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242—Spacers between faceplate and backplate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J5/00—Details relating to vessels or to leading-in conductors common to two or more basic types of discharge tubes or lamps
    • H01J5/02—Vessels; Containers; Shields associated therewith; Vacuum locks
    • H01J5/03—Arrangements for preventing or mitigating effects of implosion of vessels or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願に係わる発明は、電子源
装置で用いるスペーサ、及びその製造方法及び、電子源
装置に係わるものである。
【０００２】
【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、例えば表面伝導型放出素子や、電界放出型
素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放
出素子（以下ＭＩＭ型と記す）などが知られている。
【０００３】表面伝導型放出素子としては、例えば、M.
I.Elinson,Radio Eng.Electron Phys.,10,1290,(1965)
や、後述する他の例が知られている。
【０００４】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ2薄膜を用いたものの他に、Ａｕ薄膜によるもの［G.D
ittmer:”Thin Solid Films”,9,317(1972)］や、Ｉｎ2
Ｏ3／ＳｎＯ2薄膜によるもの［M.Hartwell and C.G.Fon
stad:”IEEE Trans.ED Conf.”,519(1975)］や、カーボ
ン薄膜によるもの［荒木久 他：真空、第２６巻、第１
号、２２（１９８３）］等が報告されている。
【０００５】これらの表面伝導型放出素子の素子構成の
典型的な例として、図９に前述のM.Hartwellらによる素
子の平面図を示す。同図において、３００１は基板で、
３００４はスパッタで形成された金属酸化物よりなる導
電性薄膜である。導電性薄膜３００４は図示のようにＨ
字形の平面形状に形成されている。この導電性薄膜３０
０４に、後述の通電フォーミングと呼ばれる通電処理を
施すことにより、電子放出部３００５が形成される。図
中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１
［ｍｍ］に設定されている。尚、図示の便宜から、電子
放出部３００５は導電性薄膜３００４の中央に矩形の形
状で示したが、これは模式的なものであり、実際の電子
放出部の位置や形状を忠実に表現しているわけではな
い。
【０００６】M. Hartwellらによる素子をはじめとして
上述の表面伝導型放出素子においては、電子放出を行う
前に導電性薄膜３００４に通電フォーミングと呼ばれる
通電処理を施すことにより電子放出部３００５を形成す
るのが一般的であった。即ち、通電フォーミングとは、
導電性薄膜３００４の両端に一定の直流電圧、もしく
は、例えば１Ｖ／分程度の非常にゆっくりとしたレート
で昇圧する直流電圧を印加して通電し、導電性薄膜３０
０４を局所的に破壊もしくは変形もしくは変質せしめ、
電気的に高抵抗な状態の電子放出部３００５を形成する
ことである。尚、局所的に破壊もしくは変形もしくは変
質した導電性薄膜３００４の一部には亀裂が発生する。
この通電フォーミング後に導電性薄膜３００４に適宜の
電圧を印加した場合には、亀裂付近において電子放出が
行われる。
【０００７】ＦＥ型の例としては、例えば、W. P. Dyke
& W. W. Dolan,”Field emission”, Advance in Elec
tron Physics, 8, 89 (1956)や、或は、C. A. Spindt,
”Physical properties of thin-film field emission
cathodes with molybdenumcones”, J. Appl. Phys.,
47, 5248 (1976)などが知られている。
【０００８】このＦＥ型の素子構成の典型的な例とし
て、図１０に前述のC. A. Spindtらによる素子の断面図
を示す。同図において、３０１０は基板で、３０１１は
導電材料よりなるエミッタ配線、３０１２はエミッタコ
ーン、３０１３は絶縁層、３０１４はゲート電極であ
る。本素子は、エミッタコーン３０１２とゲート電極３
０１４の間に適宜の電圧を印加することにより、エミッ
タコーン３０１２の先端部より電界放出を起こさせるも
のである。
【０００９】また、ＦＥ型の他の素子構成として、図１
０のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。
【００１０】また、ＭＩＭ型の例としては、例えば、C.
A. Mead, ”Operation of tunnel-emission Device
s”, J. Appl. Phys., 32,646 (1961)などが知られてい
る。
【００１１】ＭＩＭ型の素子構成の典型的な例を図１１
に示す。同図は断面図であり、図において、３０２０は
基板で、３０２１は金属よりなる下電極、３０２２は厚
さ１００Å程度の薄い絶縁層、３０２３は厚さ８０〜３
００Å程度の金属よりなる上電極である。ＭＩＭ型にお
いては、上電極３０２３と下電極３０２１の間に適宜の
電圧を印加することにより、上電極３０２３の表面より
電子放出を起こさせるものである。
【００１２】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。従って、熱陰極素子よりも構造が単
純であり、微細な素子を作成可能である。また、基板上
に多数の素子を高い密度で配置しても、基板の熱溶融な
どの問題が発生しにくい。また、熱陰極素子がヒータの
加熱により動作するため応答速度が遅いのとは異なり、
冷陰極素子の場合には応答速度が速いという利点もあ
る。
【００１３】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。例えば、表面伝導型放出
素子は、冷陰極素子の中でも特に構造が単純で製造も容
易であることから、大面積にわたり多数の素子を形成で
きる利点がある。そこで、例えば本願出願人による特開
昭６４−３１３３２号公報において開示されるように、
多数の素子を配列して駆動するための方法が研究されて
いる。
【００１４】また、表面伝導型放出素子の応用について
は、例えば画像表示装置、画像記録装置などの画像形成
装置や、荷電ビーム源等が研究されている。
【００１５】特に、画像表示装置への応用としては、例
えば本願出願人による米国特許５，０６６，８８３号や
特開平２−２５７５５１号公報や特開平４−２８１３７
号公報において開示されているように、表面伝導型放出
素子と電子との衝突により発光する蛍光体とを組み合わ
せて用いた画像表示装置が研究されている。表面伝導型
放出素子と蛍光体とを組み合わせて用いた画像表示装置
は、従来の他の方式の画像表示装置よりも優れた特性が
期待されている。例えば、近年普及してきた液晶表示装
置と比較しても自発光型であるためバックライトを必要
としない点や、視野角が広い点が優れているといえる。
【００１６】また、ＦＥ型を多数個ならべて駆動する方
法は、例えば本願出願人による米国特許４，９０４，８
９５号に開示されている。また、ＦＥ型を画像表示装置
に応用した例として、例えば、R. Mayerらにより報告さ
れた平板型の表示装置が知られている。［R.Meyer:”Re
cent Development on Microtips Display at LETI”,Te
ch. Digest of 4th Int. Vacuum Microelectronics Con
f.,Nagahama,pp.6〜9(1991)］ また、ＭＩＭ型を多数個並べて画像表示装置に応用した
例は、例えば本願出願人による特開平３−５５７３８号
公報に開示されている。
【００１７】上記のような電子放出素子を用いた画像形
成装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。
【００１８】このような電子放出素子をマトリクス状に
配設した電子源基板を気密容器内に収容した平面型の表
示パネル部が提案されており、この気密容器の内部は１
０-6[torr]程度の真空に保持されている。従って、この
表示パネルの表示面積が大きくなるに従って、この気密
容器内部と外部の気圧差によるリアプレート及びフェー
スプレートの変形、或は破壊を防止するための手段が必
要となる。そこで従来は、比較的薄いガラス板からなる
大気圧に耐えるための構造支持体（スペーサ或はリブと
呼ばれる）が、前述の電子源基板とフェースプレートと
の間に設けられている。
【００１９】
【発明が解決しようとする課題】本願では、スペーサの
製造方法としてより好適な製造方法を実現することを課
題とする。また、好適な電子源装置を実現することを課
題とする。
【００２０】特に具体的には、例えば、簡便にスペーサ
を製造することができる製造方法を実現することを課題
とする。
【００２１】
【課題を解決するための手段】本願に係わるスペーサの
製造方法の発明の一つは以下のように構成される。
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】 電子線放出素子を有する電子源と、前記
電子源と対向する対向部材と、前記電子源と前記対向部
材の間に配置されたスペーサとを有する電子源装置に用
いられるスペーサの製造方法であって、前記スペーサを
構成するスペーサ基板に膜を設ける被膜工程を有してお
り、該被膜工程は、スペーサ基板の被膜領域を含み該被
膜領域よりも広い領域に前記膜の材料を付与する付与工
程と、スペーサ基板に付与された膜の材料のうち、被膜
領域に付与された膜の材料を選択的に加熱して被膜領域
のみに膜を形成する膜形成工程とを有することを特徴と
するスペーサの製造方法。
【００３６】この発明の場合、材料を付与した後に、所
定の位置のみに付与された材料による膜を形成する工程
を有するので、材料付与時の厳密な付与位置制御が不要
となる。この発明は、上述の各発明の範囲には限定され
ないが、それらと組み合わせて用いると好適である。
【００３７】前記膜は前記付与された材料を加熱するこ
とによって得られるものであり、前記位置選択的な膜形
成工程は、前記所定の位置の付与された前記材料を選択
的に加熱する工程であると好適である。膜を形成すべき
位置のみが膜を形成するに足る温度に加熱されると良
い。ただし、膜を形成しない位置に付与された材料が加
熱される構成を排除するものではなく、その場合は、膜
を形成しない位置に付与された材料が膜を形成するに足
る条件の加熱を受けないようにすれば良い。
【００３８】前記選択的な加熱は、光照射。特にはレー
ザー光を照射することで達成することができる。また、
選択的な加熱位置に対応する形状の熱源部を有するヒー
ターにより行なうこともできる。
【００３９】 前記被膜工程で設けられた膜は、前記電
荷を移動させる膜と電気的に接続される膜であると良
い。
【００４０】ここで、電荷を移動させる膜（本願明細書
では、高抵抗膜もしくは帯電防止膜とも言う。）がスペ
ーサ基板に設けられていることにより、帯電もしくは帯
電による影響を抑制することができる。特には、該電荷
を移動させる膜を介して、電子源に設けられる電極と、
対向部材に設けられる電極の間で電流が流れる構成にす
ることにより、帯電量を抑制することができる。前記被
膜工程で設けられる膜は、この電荷を移動させる膜と電
気的に接続するものであると良い。具体的には、前記被
膜工程で設けられる膜は、その存在によって、前記電荷
を移動させる膜の電位を均すことができる導電性を有す
るものが好適に用いられる。特に被膜工程で設けられる
膜の抵抗値、特にはシート抵抗値を電荷を移動させる膜
のものよりも小さくすることにより、電荷を移動させる
膜の電位を均す効果を好適に得る事ができる。特には、
前記被膜工程で設けられる膜のシート抵抗値は、前記電
荷を移動させる膜もしくはスペーサ全体のシート抵抗値
の１０分の１以下であり、かつ１０7[Ω／□]以下であ
ることが望ましい。
【００４１】またここで、電荷を移動させる膜の材料と
しては、酸化スズ、酸化インジウム、これら2種の混晶
薄膜、Cr-Al合金窒化膜、金属酸化膜、非晶質カーボン
等が前記被膜工程で設けられる膜との組み合わせを考慮
して用いられる。この電荷を移動させる膜はスパッタ
法、反応性スパッタ法、イオンプレーティング法、電子
ビーム蒸着法、イオンアシスト蒸着法等で成膜してもよ
い。
【００４２】 上記発明において、シート抵抗値が１０
7［Ω／□］以上、１０14［Ω／□］以下であると好適
である。又、前記スペーサ基板が絶縁体であると好適で
ある。又、前記スペーサ基板が、材質がガラスまたはセ
ラミックであると好適である。
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】 また、本発明は、電子放出素子を有する
電子源、前記電子源と対向する対向部材、及び前記電子
源と前記対向部材との間に配置されたスペーサを有する
電子源装置を製造する方法において、前記スペーサを形
成する工程が、前記スペーサを構成するスペーサ基板に
膜を設ける被膜工程を有しており、該被膜工程は、スペ
ーサ基板の被膜領域を含み該被膜領域よりも広い領域に
前記膜の材料を付与する付与工程と、スペーサ基板に付
与された膜の材料のうち、被膜領域に付与された膜の材
料を選択的に加熱して被膜領域のみに膜を形成する膜形
成工程とを有し、その後、形成されたスペーサと前記電
子源あるいは前記対向部材とを組み合わせることを特徴
とする電子源装置の製造方法に関する。
【００４９】
【００５０】
【発明の実施の形態】まず、以下に、本発明により改善
できる具体的な問題点の例を説明する。
【００５１】第１に、スペーサ近傍の電子放出素子から
放出された電子の一部がスペーサに当たることにより、
或は放出された電子の作用によりイオン化したイオンが
スペーサに付着することにより、スペーサの帯電を引き
起こす可能性がある。このスペーサの帯電により電子放
出素子から放出された電子はその軌道を曲げられ、フェ
ースプレートに設けられた蛍光体上の正規な位置とは異
なる場所に到達し、スペーサ近傍の画像がゆがんで表示
されてしまう。
【００５２】第２に、電子放出素子から放出された電子
を加速するために、電子源基板とフェースプレートとの
間には数百Ｖ以上の高電圧（即ち、１ｋＶ／ｍｍ以上の
高電界）が印加されるため、スペーサの表面での沿面放
電が懸念される。特に上記のようにスペーサが帯電して
いる場合は、放電が誘発される可能性がある。
【００５３】この問題点を解決するために、スペーサに
微小電流が流れるようにして帯電を除去する提案がなさ
れている（特開昭５７−１１８３５５号公報、特開昭６
１−１２４０３１号公報）。そこでは絶縁性のスペーサ
の表面に高抵抗膜を形成することによりスペーサ表面に
微小電流が流れるようにしている。ここで用いられてい
る高抵抗膜（帯電防止膜）は酸化スズ、或は酸化スズと
酸化インジウム混晶薄膜や金属膜である。
【００５４】また、画像の種類によっては、多数の電子
が放出されるので、半導電性膜による帯電を除去する方
法だけでは画像のゆがみの低減が不十分であることがあ
った。この問題は、半導電性膜つきスペーサと上下基
板、即ち、フェースプレート（以下ＦＰ）およびリアプ
レート（以下ＲＰ）との間の電気的接合が不十分であ
り、その接合部付近に帯電が集中することが要因として
考えられる。この点を解決する提案として（特開平８−
１８０８２１号公報）等のように、スペーサの、ＦＰ側
およびＲＰ側との接合部を白金などの金属、又は半導電
性膜等の導電率の高い材料を成膜することにより、上下
基板との電気的コンタクトを確保することが提案されて
いる。これらの導電性膜の成膜法として、スパッタ成
膜、抵抗加熱蒸着等の気相成膜手法によるメタライゼー
ションが一般的であった。これらは実験上、均一な混合
薄膜の材料組成設計が簡便に行えるという理由等により
用いられてきた。しかしながら、このような手法は真空
減圧工程を必要とし、バッチ処理のタクトタイムがかか
ること、装置コストが大きいこと、原料の利用効率が低
いことなどの理由から、大量生産時にコストの点で大き
な問題となる。従って、これらの導電性膜を、簡便で安
価に、かつ一度に大量に作成できる作成プロセスが要求
されていた。
【００５５】
【実施例】以下の実施例１〜５においては、本件特許請
求の範囲に係る発明の実施例は実施例３および実施例５
であり、それ以外は参考例である。まず本実施例１（参
考例）で用いるスペーサの作製法について述べ、次にそ
のスペーサを用いた画像表示装置の表示パネルの構成と
その製造法について述べる。
【００５６】 （実施例１：参考例） 本実施例１で用いるスペーサを以下のように作成した。
図1に示すように、スペーサ基板２０１として、４０ｍ
ｍ×３ｍｍ、厚み０．２ｍｍの薄板矩形状のソーダライ
ムガラスを用いた。３ｍｍは、表示パネルの厚みに相当
する。本実施例では、スペーサ基板は、厚さ０．２ｍｍ
のソーダライム板ガラスを切り出すことで作製した。な
お、板ガラスからの切り出しに限らず、例えば加熱延伸
法等により所望の形に加工してもよい。また、図1のよ
うにＸＹＺ方向を定める。
【００５７】次にスペーサ基板の所望の位置に、導電性
膜を成膜する。導電性膜は、図1において２０３に示す
４０ｍｍ×０．２ｍｍの面、すなわちスペーサと上下プ
レートの当接面に成膜される。この位置関係について詳
しくは後述する。
【００５８】導電性膜の成膜の準備として、まずフィル
ム状材料を作製する。その手順は以下の通りである。 （１）Ｓｎのカルボン酸塩と、バインダとしてのアクリ
ル樹脂を溶媒であるキシレンに溶解し、（２）この溶液
を適当な基板上（本実施例ではポリテトラフルオロエチ
レン基板）にスピナー塗布し、（３）オーブン中で１２
０℃の温度で10分間乾燥させ、（４）ポリテトラフルオ
ロエチレン基板から剥がす。
【００５９】以上でバインダ（アクリル樹脂）中にＳｎ
のカルボン酸塩が分散した、フィルム状材料が完成す
る。上記中Ｓｎカルボン酸塩とアクリル樹脂の混合比は
重量比で1対1、またＳｎカルボン酸塩とアクリル樹脂の
混合物とキシレンの混合比は、重量比で３対７である。
【００６０】次にフィルム状材料を用い、スペーサ基板
の所望の場所に導電性膜を成膜する。その手順は以下の
通りである（図２参照）。 （１）２００枚のスペーサ基板を成膜面が一方向に揃
い、かつ平面となるように束ね、バラバラにならないよ
うに適当な束ね用治具２０４で固定し、（図２a） （２）成膜面と略同じ形（４０ｍｍ×４０ｍｍ）にカッ
トしたフィルム状材料２０５を貼り付け、（図２ｂ） （３）オーブン中で４５０℃で２時間焼成し、 （４）室温にした後、束ね用治具２０４を外し、1枚1枚
に分離する。（図２ｃ） 上記焼成中に、フィルム状材料中のバインダが除去され
るとともに、熱分解反応によりＳｎＯ2が形成される。
【００６１】これらの操作により、当接面の片方に導電
性膜２０６が成膜されたスペーサ基板２０１が、一度に
２００枚得られる。
【００６２】また上記手順中、スペーサ基板２０１とフ
ィルム状材料２０５の位置関係は反対、すなわち下に引
いたフィルム状材料２０５の上に束ねたスペーサ基板２
０１を乗せてもよい。
【００６３】これら成膜の操作を対向する面に対しても
う一度行うことで、両当接面に導電性膜２０６を成膜し
たスペーサ基板２０１を形成する。
【００６４】また上記手順中、下にひいたフィルム状材
料２０５の上に束ねたスペーサ基板２０１を乗せ、さら
にその上にフィルム状材料２０５を貼り付けたものを焼
成することで、両面を同時に成膜する事も可能である。
【００６５】この後、スペーサ基板２０１を分離後、ス
ペーサ基板２０１の表面に高抵抗膜（帯電防止膜）11と
して（図８参照）、ＣｒおよびＡｌのターゲットを高周
波電源で同時スパッタすることにより、Ｃｒ-Ａｌ合金
窒化膜を膜厚２００ｎｍを形成した。このときのスパッ
タガスは、Ａｒ：Ｎ2が１：２の混合ガスで、全圧力は
１0m［torr］である。上記条件で同時成膜した膜のシー
ト抵抗Ｒは２×１０11［Ω／□］であった。これに限ら
ず本実施例では種々の高抵抗膜（帯電防止膜）を使用す
ることが可能である。
【００６６】以上のようにしてスペーサを作製した。
【００６７】次に、上述したスペーサを用いた、本発明
の表示パネルの製造方法を詳述する。
【００６８】図６は、本実施の形態に用いた表示パネル
１０１の外観斜視図であり、その内部構造を示すために
表示パネル１０１の一部を切り欠いて示している。図７
は１個の表面伝導型素子１０１２の行方向配線電極１０
１３に平行な方向における断面図である。
【００６９】まず予め基板１０１１上に行方向配線電極
１０１３、列方向配線電極１０１４、電極間絶縁層（不
図示）、及び表面伝導型放出素子の素子電極１１０２，
１１０３と導電性薄膜１１０４を形成した基板１０１１
を、ＲＰ１０１５に固定した。次に、前述した方法で作
成されたスペーサ１０２０を基板１０１１の行方向配線
１０１３上に等間隔で、行方向配線１０１３と平行に固
定した。その後、基板１０１１の約５ｍｍ上方に、内面
に蛍光膜１０１８とメタルバック１０１９が付設された
ＦＰ１０１７を側壁１０１６を介して配置し、ＲＰ１０
１５、ＦＰ１０１７、側壁１０１６およびスペーサ１０
２０の各接合部を固定した。基板１０１１とＲＰ１０１
５の接合部、ＲＰ１０１５と側壁１０１６の接合部、お
よびＦＰ１０１７と側壁１０１６の接合部は、フリット
ガラス（不図示）を塗布し、大気中で４００℃乃至５０
０℃で１０分以上焼成することで封着した。また、スペ
ーサ１０２０は、基板１０１１側では行方向配線１０１
３（線幅約３００μm）上に、ＦＰ１０１７側ではメタ
ルバック１０１９面上に、導電性のフィラー或は金属等
の導電材を混合した導電性フリットガラス（不図示）を
介して配置し、上記気密容器の封着と同時に、大気中で
４００℃乃至５００℃で１０分以上焼成することで接着
し、かつ電気的な接続も行った。
【００７０】以上のようにして完成した気密容器内を排
気管（不図示）を通じ真空ポンプにて排気し、十分な真
空度に達した後、容器外端子Ｄx1〜ＤxmとＤy1〜Ｄynを
通じ、行方向配線電極１０１３および列方向配線電極１
０１４を介して各素子に給電して前述の通電フォーミン
グ処理を行うことによりマルチ電子源を製造した。次
に、１０-6［torr］程度の真空度で、不図示の排気管を
ガスバーナで熱することで溶着し外囲器（気密容器）の
封止を行った。そして最後に、封止後の真空度を維持す
るために、ゲッター処理を行った。
【００７１】以上の表示パネルでは、前述した、電極間
の導電性微粒子膜に電子放出部を有する表面伝導型放出
素子をｎ×ｍ個（ｎ＝３０７２、ｍ＝１０２４）、ｍ本
の行方向配線とｎ本の列方向配線とによりマトリクス状
に配線（図６参照）したマルチ電子源を用いた。
【００７２】次にスペーサ近傍の構成を図８を用いて詳
細に説明する。
【００７３】図８は図６のＡ−Ａ’の断面模式図であ
り、各部の番号は図６に対応している。
【００７４】スペーサ１０２０は、上述の通り、スペー
サ基板２０１の表面に帯電防止を目的とした高抵抗膜１
１を成膜し、かつＦＰ１０１７の内側（メタルバック１
０１９等）及び基板１０１１の表面（行方向配線１０１
３または列方向配線１０１４）に面したスペーサの当接
面２０３に前述の方法で導電性膜２０６を成膜した部材
であり、耐大気圧構造を達成するのに必要な数だけ、か
つ必要な間隔をおいて配置され、ＦＰ１０１７の内側及
び基板１０１１の表面に接合材１０４１により固定され
る。また高抵抗膜１１は、スペーサ基板２０１の表面の
うち、少なくとも気密容器内の真空中に露出している面
に成膜されており、スペーサ１０２０上の導電性膜２０
６および接合材１０４１を介して、ＦＰ１０１７の内側
（メタルバック１０１９等）及び基板１０１１の表面
（行方向配線１０１３または列方向配線１０１４）に電
気的に接続される。ここで説明される態様においては、
スペーサ１０２０の形状は平板状であり、行方向配線１
０１３に平行に配置され、行方向配線１０１３に電気的
に接続されている。スペーサ１０２０としては、基板１
０１１上の行方向配線１０１３および列方向配線１０１
４とＦＰ１０１７内面のメタルバック１０１９との間に
印加される高電圧に耐えるだけの絶縁性を有し、かつス
ペーサ１０２０の表面への帯電を防止する程度の導電性
を有することが望ましい。
【００７５】スペーサ基板２０１としては、ソーダライ
ムガラスに限らず、例えば石英ガラス、Ｎａ等の不純物
含有量を減少したガラス、アルミナ等のセラミックス部
材等が挙げられる。なお、スペーサ基板２０１はその熱
膨張率が気密容器および基板１０１１を成す部材と近い
ものが好ましい。
【００７６】高抵抗膜１１及び導電性膜２０６は、上記
の方法で作られたが、以下のような基準により、適宜選
択される。
【００７７】スペーサ１０２０の高抵抗膜１１には、高
電位側のＦＰ１０１７（メタルバック１０１９等）に印
加される加速電圧Ｖａを帯電防止膜である高抵抗膜１１
の抵抗値Ｒｓで除した電流が流される。そこで、スペー
サ１０２０の抵抗値Ｒｓは帯電防止及び消費電力から、
その望ましい範囲に設定される。帯電防止の観点からシ
ート抵抗は１０14［Ω／□］以下であることが好まし
い。更には、十分な帯電防止効果を得るためには１０12
［Ω／□］以下が好ましい。尚、このシート抵抗の下限
はスペーサ１０２０の形状とスペーサ１０２０間に印加
される電圧により左右されるが、１０7［Ω／□］以上
であることが好ましい。
【００７８】スペーサ基板上２０１に形成された高抵抗
膜（帯電防止膜）の厚みｔは、１０ｎｍ〜１μｍの範囲
が望ましい。高抵抗膜（帯電防止膜）の厚みは、該スペ
ーサ基板上２０１の材料の表面エネルギーおよび基板と
の密着性や基板温度によっても異なるが、一般的に１０
ｎｍ以下の薄膜は島状に形成され、抵抗が不安定で再現
性に乏しい。一方、膜厚ｔが１μｍ以上では膜応力が大
きくなって膜はがれの危険性が高まり、かつ成膜時間が
長くなるため生産性が悪い。
【００７９】従って、高抵抗膜（帯電防止膜）の膜厚は
５０〜５００ｎｍであることが望ましい。シート抵抗
は、ρ／ｔであり、以上に述べたシート抵抗と膜厚ｔと
の好ましい範囲から、高抵抗膜（帯電防止膜）の比抵抗
ρは１０［Ω・cm］〜１０8［Ω・cm］が好ましい。更
にシート抵抗と膜厚ｔのより好ましい範囲を実現するた
めには、ρは１０4［Ω・cm］〜１０6［Ω・cm］とする
のが良い。
【００８０】導電性膜のシート抵抗値はスペーサに蓄積
する電荷を速やかに流す必要より、前記高抵抗膜のシー
ト抵抗値よりも一桁以上低い値であることが望ましく、
さらに１０7［Ω/□］以下であることが望ましい。
【００８１】また、高抵抗膜をスペーサ表面に製膜しな
い場合においても、導電性膜のシート抵抗値はスペーサ
基板に対して一桁以上低く、絶対値は１０7［Ω/□］以
下であることが好適である。
【００８２】スペーサ１０２０は上述したように、その
上に形成した高抵抗膜（帯電防止膜）を電流が流れるこ
とにより、或は表示パネル１０１全体が動作中に発熱す
ることにより、その温度が上昇する。この高抵抗膜（帯
電防止膜）の抵抗温度係数が大きな負の値であると温度
が上昇した時に抵抗値が減少し、スペーサ１０２０に流
れる電流が増加し、更に温度上昇をもたらす。そして電
流は電源の限界を越えるまで増加し続ける。このような
電流の暴走が発生する抵抗温度係数の値は経験的に負の
値で絶対値が１％以上である。即ち、高抵抗膜（帯電防
止膜）の抵抗温度係数は−１％より大きい値であること
が望ましい。
【００８３】このような帯電防止特性を有する高抵抗膜
１１の材料としては、例えば金属酸化物を用いることが
できる。金属酸化物の中でも、クロムまたはニッケルま
たは銅の酸化物が好ましい材料である。その理由はこれ
らの酸化物は二次電子放出効率が比較的小さく、電子放
出素子１０１２から放出された電子がスペーサ１０２０
に当たった場合においても帯電しにくいためと考えられ
る。金属酸化物以外にも炭素は二次電子放出効率が小さ
く好ましい材料である。特に、非晶質カーボンは高抵抗
であるため、スペーサ１０２０の抵抗を所望の値に制御
しやすい。
【００８４】帯電防止特性を有する高抵抗膜１１の他の
材料として、アルミニウムと遷移金属合金の窒化物は遷
移金属の組成を調整することにより、良導体から絶縁体
まで広い範囲に抵抗値を制御できるので好適な材料であ
る。更にアルミニウムと遷移金属合金の窒化物は後述す
る表示装置の作製工程において抵抗値の変化が少なく安
定な材料である。かつ、その抵抗温度係数が−１％より
大きい値であり、実用的に使いやすい材料である。遷移
金属元素としてはＴｉ，Ｃｒ，Ｔａ等があげられる。
【００８５】合金窒化膜はスパッタ、窒素ガス雰囲気中
での反応性スパッタ、電子ビーム蒸着、イオンプレーテ
ィング、イオンアシスト蒸着法等の薄膜形成手段により
絶縁性部材上に形成される。金属酸化膜も同様の薄膜形
成法で作製することができるが、この場合窒素ガスに代
えて酸素ガスを使用する。その他、ＣＶＤ法、アルコキ
シド塗布法でも金属酸化膜を形成できる。カーボン膜は
蒸着法、スパッタ法、ＣＶＤ法、プラズマＣＶＤ法で作
製され、特に非晶質カーボンを作製する場合には、成膜
中の雰囲気に水素が含まれるようにするか、成膜ガスに
炭化水素ガスを使用する。
【００８６】スペーサ１０２０を構成する導電性膜２０
６は、高抵抗膜１１を高電位側のＦＰ１０１７（メタル
バック１０１９等）及び低電位側の基板１０１１（配線
１０１３、１０１４等）と電気的に接続するために設け
られたものである。
【００８７】スペーサに設けられた導電性膜は以下に列
挙する複数の効果の少なくともいずれかを期待できる。 （１）高抵抗膜１１の電位分布を均一化する。
【００８８】電子放出素子１０１２より放出された電子
は、ＦＰ１０１７と基板１０１１の間に形成された電位
分布に従って電子軌道を成す。スペーサ１０２０の近傍
で電子軌道に乱れが生じないようにするためには、高抵
抗膜１１の電位分布を全域に亙って制御する必要があ
る。高抵抗膜１１をＦＰ１０１７（メタルバック１０１
９等）及び基板１０１１（配線１０１３、１０１４等）
と直接或いは当接材１０４１を介して接続した場合、接
続部界面の接触抵抗のために接続状態のむらが発生し、
高抵抗膜１１の電位分布が所望の値からずれてしまう可
能性がある。これを避けるために、スペーサ１０２０が
ＦＰ１０１７及び基板１０１１と当接するスペーサ端部
（当接面２０３）の全長域に低抵抗の導電性膜を設け、
この導電性膜部に所望の電位を印加することによって、
高抵抗膜１１全体の電位を制御可能とした。 （２）高抵抗膜１１をＦＰ１０１７及び基板１０１１と
電気的に接続する。
【００８９】既に記載したように、高抵抗膜１１はスペ
ーサ１０２０表面での帯電を防止する目的で設けられた
ものであるが、高抵抗膜１１をＦＰ１０１７（メタルバ
ック１０１９等）及び基板１０１１（配線１０１３、１
０１４等）と直接或いは当接材１０４１を介して接続し
た場合、接続部界面に大きな接触抵抗が発生し、スペー
サ１０２０の表面に発生した電荷を速やかに除去できな
くなる可能性がある。これを避けるために、ＦＰ１０１
７、基板１０１１及び当接材１０４１と接触するスペー
サ１０２０の当接面２０３に低抵抗の導電性膜を設けた
導電性膜２０６は、本実施例で用いた材料に限らず、
フィルム状の原料から作製できるものでかつ、高抵抗膜
１１に比べ十分に低い抵抗値を有する材料から選択され
うる。
【００９０】またバインダや溶媒も上記の限りではな
い。例えば、上記実施例の、Ｓｎのカルボン酸塩の代わ
りにＳｎのアルコラート、キシレンの代わりにオクタン
を用いても、同様なＳｎＯ2膜が形成できる。
【００９１】以上のように完成した図６に示されるよう
な表示パネル１０１を用いた画像表示装置において、各
冷陰極素子（表面伝導型放出素子）１０１２には、容器
外端子Ｄx1〜Ｄxm、Ｄy1〜Ｄynを通じ、走査信号及び変
調信号をそれぞれ印加することにより電子を放出させ、
メタルバック１０１９には、高圧端子Ｈｖを通じて高圧
を印加することにより放出電子ビームを加速して蛍光膜
１０１８に電子を衝突させ、各色蛍光体（Ｒ、Ｇ、Ｂ）
を励起・発光させることで画像を表示した。なお、高圧
端子Ｈｖへの印加電圧Ｖａは３［ｋＶ］〜１２［ｋＶ］
の範囲で放電が発生する限界電圧まで印加し、各配線１
０１３、１０１４間への印加電圧Ｖfは１４［Ｖ］とし
た。
【００９２】また高圧端子Ｈｖへの８ｋＶ以上電圧を印
加して連続駆動できた場合に、耐電圧良好と判断した。
【００９３】本実施例では上記駆動条件で、スペーサ１
０２０の近傍で９ＫＶ駆動まで放電は発生しなかった。
更にスペーサ１０２０に近い位置にある冷陰極素子１０
１２からの放出電子による発光スポットも含め、２次元
状に等間隔の発光スポット列が形成され、鮮明で色再現
性のよいカラー画像表示ができた。このことは、スペー
サ１０２０を設置しても電子軌道に影響を及ぼすような
電界の乱れは発生しなかったことを示している。
【００９４】 （実施例２：参考例） 本実施例２で用いるスペーサを以下のように作成した。
各部の番号は、実施例１に対応している。
【００９５】スペーサ基板２０１として本実施例ではア
ルミナ基板を用いた。大きさは実施例1と同じである。
【００９６】次にスペーサ基板２０１の所望の位置（実
施例1と同じ）に、導電性膜２０６を成膜する。
【００９７】導電性膜の成膜の準備として、まずフィル
ム状材料２０５を作製する。その手順は以下の通りであ
る。 （１）ＳｎＯ2微粒子と、バインダとしてのエチルセル
ロースを溶媒であるテレピン油に溶解し、（２）この溶
液を適当な基板上（本実施例ではポリテトラフルオロエ
チレン基板）にスクリーン印刷法により塗布し、（３）
オーブン中で１２０℃の温度で10分間乾燥させ、（４）
ポリテトラフルオロエチレン基板から剥がす。以上でバ
インダ（エチルセルロース）中にＳｎＯ2微粒子が分散
した、フィルム状材料２０５が完成する。上記中ＳｎＯ
2微粒子とエチルセルロースの混合比は重量比で２対1、
またＳｎＯ2微粒子とエチルセルロースの混合物とテレ
ピン油の混合比は、重量比で３対７である。
【００９８】次にフィルム状材料２０５を用い、スペー
サ基板２０１の所望の場所に導電性膜２０６を成膜す
る。その手順は実施例1と同様（図２参照）であり、焼
成中に、フィルム状材料中のバインダが除去されＳｎＯ
2膜が形成される。これら操作により、当接面の片方に
導電性膜が成膜されたスペーサが得られる。
【００９９】また実施例１同様、スペーサ基板２０１と
フィルム状材料２０５の位置関係は反対でもよい。
【０１００】これら成膜の操作を対向する面に対しても
う一度行うことで、両当接面に導電性膜を成膜したスペ
ーサを形成する。
【０１０１】また実施例１同様、両面を同時に成膜する
事も可能である。
【０１０２】この後、スペーサ基板２０１の表面に実施
例1と同様の方法で高抵抗膜（帯電防止膜）を成膜し、
本実施例のスペーサ１０２０とした。更に実施例１と同
様に、電子線放出素子を組み込んだＲＰ等とともに表示
パネル１０１を作成し、実施例１と同条件で、高圧印加
および素子駆動を行った。
【０１０３】このときスペーサ１０２０近傍で９ｋＶ駆
動まで放電は発生しなかった。更にスペーサ１０２０に
近い位置にある冷陰極素子１０１２からの放出電子によ
る発光スポットも含め、２次元状に等間隔の発光スポッ
ト列が形成され、鮮明で色再現性のよいカラー画像表示
ができた。このことは、スペーサ１０２０を設置しても
電子軌道に影響を及ぼすような電界の乱れは発生しなか
ったことを示している。
【０１０４】 なお導電性膜２０６は、本実施例で用い
た材料に限らず、フィルム状の原料から作製できるもの
でかつ、高抵抗膜１１に比べ十分に低い抵抗値を有する
材料から選択されうる。またバインダや溶媒も上記の限
りではない。例えば、上記実施例の、ＳｎＯ2の代わり
にＺｎＯ、Ｉｎ2Ｏ3、Ａｇを用いても、同様な効果を持
つ導電性膜が形成できる。 （実施例３：本発明の実施例） 本実施例３で用いるスペーサを以下のように作成した。
各部の番号は、実施例１及び２に対応している。
【０１０５】スペーサ基板２０１として実施例１と同様
のソーダライムガラス基板（図1参照）、導電性膜２０
６の原料として、実施例1と同様の手順で作製したフィ
ルム状材料２０５を用いた。
【０１０６】次にスペーサ基板２０１の所望の位置（実
施例1と同じ）に、導電性膜２０６を成膜する。
【０１０７】その手順を図３を用いて説明する。 （１）水平板２０７（ここではポリテトラフルオロエチ
レン基板）上にスペーサと略同じサイズの穴２０８の開
いた保持用治具２０９を乗せ、（図３a） （２）その穴２０８の中にスペーサ基板２０１をセット
し、（図３ｂ） （３）その上にフィルム状材料２０５を乗せ、（図３
ｃ） （４）所望の成膜場所２１０にＹＡＧレーザーを照射
し、（転写）、 （５）保持用治具と残ったフィルム状材料を取り去り、
（図３ｄ） （６）最後に４５０℃で２時間焼成する。
【０１０８】上記保持用治具に設けられた穴は、幅と厚
みに関しては、スペーサ基板２０１が引っ掛かり無く通
過でき、かつフィルム状材料２０５に対してスペーサ基
板２０１をほぼ垂直に保持出来るサイズに、また高さに
関しては、フィルム状材料２０５とスペーサ基板２０１
を確実に接触させるため、スペーサ基板２０１の高さよ
り若干低めに設定される。
【０１０９】また上記ＹＡＧレーザーの照射条件は、出
力５０Ｗ、スポット径１００μｍφ、スキャン速度１０
００ｍ／secである。またレーザー照射時間は長くなる
が、スキャン速度を１００ｍ／secにする事で、図４中
（５）の焼成を省く事も可能である。
【０１１０】上記（４）のレーザー照射で、照射された
場所のみ選択的に成膜材料がスペーサに転写され、
（６）の焼成により成膜材料中のバインダが除去される
とともに、熱分解反応によりＳｎＯ2が形成される。こ
れら操作により、当接面の片方に導電性膜が成膜された
スペーサが得られる。
【０１１１】これら成膜の操作を対向する面に対しても
う一度行うことで、両当接面に導電性膜を成膜したスペ
ーサを形成する。
【０１１２】また上記手順中、（６）の焼成前に、反対
側の当接面にも同様の手順でフィルム状材料２０５を転
写し、最後に焼成する事で、同時に両面の成膜も可能で
ある。
【０１１３】本実施例によって成膜された導電性膜２０
６は、図４のように、スペーサ厚みより狭くする事が出
来る。これは、導電性膜の真空部分へのはみ出し（耐高
電圧低下の問題となり得る）に対して、マージンが広く
とれ、有利である。
【０１１４】また導電性膜の原料となるフィルム状材料
２０５は、上記の限りでなく、実施例１及び２に記載し
た全ての材料が選択可能である。
【０１１５】また、スペーサ基板２０１も、ソーダライ
ムガラスに限らず、種々のガラス、セラミックなどから
適宜選択される。
【０１１６】この後、スペーサ基板２０１の表面に実施
例1と同様の方法で高抵抗膜（帯電防止膜）１１を成膜
し、本実施例のスペーサ１０２０とした。
【０１１７】更に実施例１と同様に、電子線放出素子を
組み込んだＲＰ等とともに表示パネル１０１を作成し、
実施例１と同条件で、高圧印加および素子駆動を行っ
た。
【０１１８】このときスペーサ１０２０近傍で９ｋＶ駆
動まで放電は発生しなかった。更にスペーサ１０２０に
近い位置にある冷陰極素子１０１２からの放出電子によ
る発光スポットも含め、２次元状に等間隔の発光スポッ
ト列が形成され、鮮明で色再現性のよいカラー画像表示
ができた。このことは、スペーサ１０２０を設置しても
電子軌道に影響を及ぼすような電界の乱れは発生しなか
ったことを示している。
【０１１９】なお、本実施例では、レーザー光を用いて
所定の位置のフィルム状材料を加熱するようにしたが、
レーザー光に限らず非コヒーレント光を光学系を用いて
収束しても良い。また、ワイヤ状のヒーターを用いて、
該ワイヤ状のヒーターをフィルム状材料に接触もしくは
近接させて、該ワイヤ状のヒーターが接触もしくは近接
した領域のみを加熱し、ワイヤ状のヒーター形状に対応
してパターニングされた膜を成膜しても良い。ヒーター
の形状を所望のものとすることによって所望の形状の膜
を形成できる。
【０１２０】 （実施例４：参考例） 本実施例４で用いるスペーサを以下のように作成した。
各部の番号は、実施例１乃至３に対応している。
【０１２１】スペーサ基板２０１として実施例１と同様
のソーダライムガラス基板（図1参照）、導電性膜２０
６の原料として、実施例1と同様の手順で作製したフィ
ルム状材料２０５を用いた。
【０１２２】次にフィルム状材料２０５を用い、スペー
サ基板２０１の所望の場所に導電性膜２０６を成膜す
る。その手順は以下の通りである（図５参照）。 （１）複数のスペーサ基板２０１を成膜面が一方向に揃
う様に束ね、バラバラにならないように適当な束ね用治
具２０４で固定し、（図５a） （２）束ね用治具ごとオーブン中で３００℃に加熱し、 （３）フィルム状材料上に押し付け約１秒後に離し（転
写）（図５b） （４）オーブン中で４５０℃で２時間焼成し、 （５）室温にした後、束ね用治具外し、1枚1枚に分離す
る。（図５ｃ） 上記（３）で、スペーサ基板２０１の所望の部位のみ選
択的にフィルム状材料２０５が転写され、（４）の焼成
によりフィルム状材料中のバインダが除去されるととも
に、熱分解反応によりＳｎＯ2が形成される。これら操
作により、当接面の片方に導電性膜２０６が成膜された
スペーサ基板２０１が得られる。
【０１２３】これら成膜の操作を対向する面に対しても
う一度行うことで、両当接面に導電性膜２０６を成膜し
たスペーサ基板２０１を形成する。
【０１２４】また上記手順中、（５）の焼成前に、反対
側の当接面にも同様の手順でフィルム状材料２０５を転
写し最後に焼成する事で、同時に両面の成膜も可能であ
る。
【０１２５】また導電性膜の原料となるフィルム状材料
は、上記の限りでなく、実施例１乃至３に記載した全て
の材料が使用できる。
【０１２６】また、スペーサとして用いる材料も、ソー
ダライムガラスに限らず、種々のガラス、セラミックな
どから適宜選択される。
【０１２７】この後、スペーサ基板２０１の表面に実施
例1と同様の方法で高抵抗膜（帯電防止膜）１１を成膜
し、本実施例のスペーサ１０２０とした。
【０１２８】更に実施例１と同様にして、電子線放出素
子を組み込んだＲＰ等とともに表示パネル１０１を作成
し、実施例１と同条件で、高圧印加および素子駆動を行
った。
【０１２９】このときスペーサ１０２０近傍で９ｋＶ駆
動まで放電は発生しなかった。更にスペーサ１０２０に
近い位置にある冷陰極素子１０１２からの放出電子によ
る発光スポットも含め、２次元状に等間隔の発光スポッ
ト列が形成され、鮮明で色再現性のよいカラー画像表示
ができた。このことは、スペーサ１０２０を設置しても
電子軌道に影響を及ぼすような電界の乱れは発生しなか
ったことを示している。
【０１３０】本実施の形態により形成される導電性膜２
０６は、いずれも作成工程が簡便、かつ容易であり、ま
た得られた膜の電気的コンタクトも良好であり、かつ、
放電耐圧性も良好であるので、電子線による表示品位を
向上できる。また、量産性と低コスト性等を求められる
作製工程、及びこれを使用する電子源に対して特に有効
なものである。
【０１３１】 （実施例５：本発明の実施例） 以上述べた実施例においては、フィルム状材料を該フィ
ルム状材料の形成の際に用いた基板から剥離してからス
ペーサ基板に貼り付けたが、本実施例においては、フィ
ルム状材料を基材とともに扱い、基材とともにスペーサ
基板に貼り付けている。なお、基材としては、フィルム
状材料を形成する際に用いた基板を基材として用いてい
る。
【０１３２】本実施例５で用いるスペーサを以下のよう
に作成した。各部の記号は、実施例１乃至実施例４に対
応している。
【０１３３】スペーサ基板２０１として本実施例ではガ
ラス基板を用いた。形状は実施例１と同様のソーダライ
ムガラス基板（図１参照）と同じである。次にスペーサ
基板２０１の所望の位置（実施例１と同じ）に、導電性
膜２０６を形成する。
【０１３４】本実施例においては、導電性膜２０６を形
成する時の手順として、以下の２点がこれまで述べてき
た実施例と異なる。 （１）フィルム状材料の形成の際に適当な平面を有する
透明ガラス基板を用いた。
【０１３５】本実施例において透明であるとは、後の工
程で用いる光刺激の加熱手段（例えばレーザー光）に対
して、裏面の含金属材が溶解し転写するに足る実効的な
光量が選られることを意味し、鏡面表面を有する必要
や、透過スペクトルが可視光に対してフラットである必
要はない。（２）転写する含金属フィルムは、ガラス基
板から剥がすことなく、スペーサ基板に貼り付けた。ま
た、ガラス基板に固定された状態で、膜形成面と反対側
よりレーザー光を照射することで、スペーサ基板２０１
の所望の位置に形成した。
【０１３６】上記の記載以外の形成手段としては、例え
ば導電性膜材料などは実施例1と同様である。
【０１３７】本方法のようにフィルム状材料を基材と重
ねて用いる構成に寄れば、フィルム状材料を単体で扱う
場合に比べて、転写後の膜厚として適当な数ミクロン以
下とりわけ、０．１ミクロン厚程度の導電性膜を形成す
るのに好適であるし、フィルム状材料を単体で扱う場合
にしばしば発生する破れ等の破損の影響を受け難い。
【０１３８】以上説明したように各実施例によれば、真
空減圧装置を必要とせずに、導電性膜を付与したスペー
サを容易に、かつ安価に作成でき、また帯電による発光
部の変位が抑えられた表示品位の高い画像表示装置を安
価に提供できるという効果がある。
【０１３９】
【発明の効果】本願に係わる発明においては、スペーサ
などの電子源装置において用いる部材への被膜工程にお
ける制限が緩和される。
【図面の簡単な説明】
【図１】本発明の実施の形態のスペーサの形状を説明す
る図である。
【図２】本実施の形態の実施例１のスペーサの導電性膜
を付与する方法を示す図である。
【図３】本実施の形態の実施例３のスペーサの導電性膜
を付与する方法を示す図である。
【図４】 本実施の形態の実施例３のスペーサの導電性
膜の特徴を示す図である。
【図５】 本実施の形態の実施例４のスペーサの導電性
膜を付与する方法を示す図である。
【図６】本発明の実施の形態の画像表示装置の表示パネ
ルの一部を切り欠いて示した斜視図である。
【図７】本発明の実施の形態の表面伝導型放出素子の断
面図を示す図である。
【図８】図６の表示パネルのＡ−Ａ’断面図である。
【図９】従来知られた表面伝導型放出素子の一例を示す
図である。
【図１０】従来知られたＦＥ型素子の一例を示す図であ
る。
【図１１】従来知られたＭＩＭ型素子の一例を示す図で
ある。
【符号の説明】
11 高抵抗膜 201 スペーサ基板 203 スペーサ基板の導電性膜を設ける部位 204 束ね用治具 205 フィルム状材料 206 導電性膜 207 水平な板 208 穴 209 保持用治具 210 レーザー光照射部位 101 表示パネル 1011、3001、3010、3020 基板 1012 表面伝導型素子 1013 行方向配線 1014 列方向配線 1015 リアプレート 1016 側壁 1017 フェースプレート 1018 蛍光膜 1019 メタルバック 1020 スペーサ 1102、1103 表面伝導型放出素子の素子電極 1104、3004 導電性薄膜 1041 接合材 3005 電子放出部 3011 エミッタ配線 3012 エミッタコーン 3013、3022 絶縁層 3014 ゲート電極 3021 下電極 3023 上電極
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 29/87 H01J 31/12 H01J 5/03 H01J 9/24

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子線放出素子を有する電子源と、前記
    電子源と対向する対向部材と、前記電子源と前記対向部
    材の間に配置されたスペーサとを有する電子源装置に用
    いられるスペーサの製造方法であって、前記スペーサを
    構成するスペーサ基板に膜を設ける被膜工程を有してお
    り、該被膜工程は、スペーサ基板の被膜領域を含み該被
    膜領域よりも広い領域に前記膜の材料を付与する付与工
    程と、スペーサ基板に付与された膜の材料のうち、被膜
    領域に付与された膜の材料を選択的に加熱して被膜領域
    のみに膜を形成する膜形成工程とを有することを特徴と
    するスペーサの製造方法。
  2. 【請求項２】 前記選択的な加熱は、光照射により行な
    う請求項１記載のスペーサの製造方法。
  3. 【請求項３】 前記選択的な加熱は、レーザー光の照射
    により行なう請求項１記載のスペーサの製造方法。
  4. 【請求項４】 前記選択的な加熱は、選択的な加熱位置
    に対応する形状の熱源部を有するヒーターにより行なう
    請求項１記載のスペーサの製造方法。
  5. 【請求項５】 電子放出素子を有する電子源、前記電子
    源と対向する対向部材、及び前記電子源と前記対向部材
    との間に配置されたスペーサを有する電子源装置を製造
    する方法において、 前記スペーサを形成する工程が、前記スペーサを構成す
    るスペーサ基板に膜を設ける被膜工程を有しており、該
    被膜工程は、スペーサ基板の被膜領域を含み該被膜領域
    よりも広い領域に前記膜の材料を付与する付与工程と、
    スペーサ基板に付与された膜の材料のうち、被膜領域に
    付与された膜の材料を選択的に加熱して被膜領域のみに
    膜を形成する膜形成工程とを有し、 その後、形成されたスペーサと前記電子源あるいは前記
    対向部材とを組み合わせることを特徴とする電子源装置
    の製造方法。
JP2000041255A 1999-02-25 2000-02-18 スペーサの製造方法および電子源装置の製造方法 Expired - Fee Related JP3507393B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000041255A JP3507393B2 (ja) 1999-02-25 2000-02-18 スペーサの製造方法および電子源装置の製造方法
US09/511,349 US6884138B1 (en) 1999-02-25 2000-02-23 Method for manufacturing spacer for electron source apparatus, spacer, and electron source apparatus using spacer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-48889 1999-02-25
JP4888999 1999-02-25
JP2000041255A JP3507393B2 (ja) 1999-02-25 2000-02-18 スペーサの製造方法および電子源装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000311606A JP2000311606A (ja) 2000-11-07
JP3507393B2 true JP3507393B2 (ja) 2004-03-15

Family

ID=26389235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000041255A Expired - Fee Related JP3507393B2 (ja) 1999-02-25 2000-02-18 スペーサの製造方法および電子源装置の製造方法

Country Status (2)

Country Link
US (1) US6884138B1 (ja)
JP (1) JP3507393B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3747154B2 (ja) 1999-12-28 2006-02-22 キヤノン株式会社 画像形成装置
JP2004213983A (ja) * 2002-12-27 2004-07-29 Canon Inc 画像形成装置
US7138758B2 (en) * 2003-05-15 2006-11-21 Canon Kabushiki Kaisha Image forming apparatus having a high-resistance coated spacer in electrical contact with wirings components at predetermined intervals
EP1484782A3 (en) * 2003-06-06 2009-04-22 Canon Kabushiki Kaisha Electron beam apparatus, and method for manufacturing a spacer used for the same
JP3944211B2 (ja) * 2004-01-05 2007-07-11 キヤノン株式会社 画像表示装置
US7459841B2 (en) * 2004-01-22 2008-12-02 Canon Kabushiki Kaisha Electron beam apparatus, display apparatus, television apparatus, and spacer
CN100533646C (zh) * 2004-06-01 2009-08-26 佳能株式会社 图像显示装置
JP3927972B2 (ja) * 2004-06-29 2007-06-13 キヤノン株式会社 画像形成装置
JP3774724B2 (ja) 2004-08-19 2006-05-17 キヤノン株式会社 発光体基板および画像表示装置、並びに該画像表示装置を用いた情報表示再生装置
US7795615B2 (en) * 2005-11-08 2010-09-14 Infineon Technologies Ag Capacitor integrated in a structure surrounding a die

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3658568A (en) * 1969-08-11 1972-04-25 Ppg Industries Inc Method of forming metal oxide coatings on refractory substrates
JPS57118355A (en) 1981-01-14 1982-07-23 Toshiba Corp Plate-like displayer
JPS61124031A (ja) 1984-11-20 1986-06-11 Matsushita Electric Ind Co Ltd 画像表示装置の電子銃
EP0201609B1 (en) 1984-11-20 1990-07-25 Matsushita Electric Industrial Co., Ltd. Electron gun of picture display device
US4904895A (en) 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
DE3853744T2 (de) 1987-07-15 1996-01-25 Canon Kk Elektronenemittierende Vorrichtung.
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JP3044382B2 (ja) 1989-03-30 2000-05-22 キヤノン株式会社 電子源及びそれを用いた画像表示装置
JPH02257551A (ja) 1989-03-30 1990-10-18 Canon Inc 画像形成装置
US5682085A (en) 1990-05-23 1997-10-28 Canon Kabushiki Kaisha Multi-electron beam source and image display device using the same
JP2967288B2 (ja) 1990-05-23 1999-10-25 キヤノン株式会社 マルチ電子ビーム源及びこれを用いた画像表示装置
DE69430568T3 (de) * 1993-02-01 2007-04-26 Candescent Intellectual Property Services, Inc., San Jose Flacher bildschirm mit innerer tragstruktur
GB2276270A (en) * 1993-03-18 1994-09-21 Ibm Spacers for flat panel displays
JP3305166B2 (ja) 1994-06-27 2002-07-22 キヤノン株式会社 電子線装置
US5811927A (en) * 1996-06-21 1998-09-22 Motorola, Inc. Method for affixing spacers within a flat panel display
US5717287A (en) * 1996-08-02 1998-02-10 Motorola Spacers for a flat panel display and method
US6262528B1 (en) * 1997-11-28 2001-07-17 Samsung Display Devices Co., Ltd. Field emission display (FED) and method for assembling spacer of the same
JP3088102B1 (ja) 1998-05-01 2000-09-18 キヤノン株式会社 電子源及び画像形成装置の製造方法
JP3689598B2 (ja) * 1998-09-21 2005-08-31 キヤノン株式会社 スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法
US6068532A (en) * 1999-07-21 2000-05-30 Industrial Technology Research Institute Method for fabricating vacuum display devices and structures fabricated

Also Published As

Publication number Publication date
US6884138B1 (en) 2005-04-26
JP2000311606A (ja) 2000-11-07

Similar Documents

Publication Publication Date Title
JP3689598B2 (ja) スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法
JP3507392B2 (ja) 電子線装置
JP3302313B2 (ja) 帯電防止膜、及び、画像形成装置とその製造方法
JP3014046B1 (ja) 電子線装置及びそれを用いた画像形成装置及び前記電子線装置で用いる部材及び前記電子線装置の製造方法及び前記画像形成装置の製造方法及び前記部材の製造方法
JP4046959B2 (ja) 電子線発生装置及び画像形成装置
JP3564120B2 (ja) 表示装置の容器及び電子線装置の各製造方法
JP3507393B2 (ja) スペーサの製造方法および電子源装置の製造方法
JP4865169B2 (ja) スペーサの製造方法
JPH10326579A (ja) 画像形成装置とその製造方法
JP3501709B2 (ja) 電子線装置用支持部材の製造方法および画像表示装置の製造方法
JP4095195B2 (ja) 電子線発生装置および画像形成装置
JP3826077B2 (ja) 電子線装置および、該電子線装置の製造方法
JP3639732B2 (ja) スペーサの製造方法及び画像表示装置の製造方法
JP3478706B2 (ja) 電子線装置および画像形成装置
JP3768697B2 (ja) 画像形成装置
JP3619043B2 (ja) 画像形成装置
JP2003303561A (ja) スペーサ、スペーサの製造方法および電子線装置
JP3728099B2 (ja) 帯電防止膜及び表示装置
JP3667139B2 (ja) 画像形成装置
JP2000251657A (ja) 電子線装置及びこれを用いた画像形成装置
JP2000251708A (ja) 電子線装置用スペーサの製造方法、電子線装置用スペーサ、及び該スペーサを備えた電子線装置
JP3466868B2 (ja) 電子線発生装置及び画像形成装置
JP3903053B2 (ja) 画像形成装置の製造方法
JP2000133172A (ja) パネル装置及び電子源装置及び画像形成装置
JP2001332194A (ja) 電子線発生装置及び画像形成装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees