KR20040086482A - 도핑 및 소결을 동시에 행함으로써 박막층을 형성하기위한 방법 - Google Patents

도핑 및 소결을 동시에 행함으로써 박막층을 형성하기위한 방법 Download PDF

Info

Publication number
KR20040086482A
KR20040086482A KR10-2004-7014168A KR20047014168A KR20040086482A KR 20040086482 A KR20040086482 A KR 20040086482A KR 20047014168 A KR20047014168 A KR 20047014168A KR 20040086482 A KR20040086482 A KR 20040086482A
Authority
KR
South Korea
Prior art keywords
surface layer
doping
heating
thin surface
layer comprises
Prior art date
Application number
KR10-2004-7014168A
Other languages
English (en)
Other versions
KR101018967B1 (ko
Inventor
다우니다니엘에프.
Original Assignee
베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. filed Critical 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Publication of KR20040086482A publication Critical patent/KR20040086482A/ko
Application granted granted Critical
Publication of KR101018967B1 publication Critical patent/KR101018967B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/60—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C12/00—Solid state diffusion of at least one non-metal element other than silicon and at least one metal element or silicon into metallic material surfaces
    • C23C12/02—Diffusion in one step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Thermal Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 방법은 도펀트 재료의 낮은 에너지 이온으로 기판에 박형 표면층을 도핑하는 단계와, 50 옹스트롬 이하의 두께를 갖는 유전체막, 금속막 또는 실리사이드막을 형성하도록 도펀트 재료와 표면층 사이의 반응을 생성시키기 위해 충분하게 박형 표면층을 가열하는 단계를 포함한다. 상기 가열 단계는 도핑 단계의 적어도 일부와 동시에 수행된다. 도핑 단계는 박형 표면층의 플라즈마 도핑을 활용할 수 있다. 일 실시예에서, 도핑 단계는 질소 이온으로 산화 실리콘층의 플라즈마 도핑을 포함한다. 가열 단계는 열 전도 또는 광학 에너지로 가열하는 바와 같은 복사에 의한 가열을 활용할 수 있다. 프로세스는 50 옹스트롬 이하의 두께를 갖는 유전층을 형성하는데 이용될 수 있다.

Description

도핑 및 소결을 동시에 행함으로써 박막층을 형성하기 위한 방법 {METHOD FOR FORMING THIN FILM LAYERS BY SIMULTANEOUS DOPING AND SINTERING}
반도체 산업에서 공지된 경향은 장치를 더 작고 더 고속으로 하는 것이다. 특히, 반도체 장치의 형상의 측방향 치수 및 깊이는 모두 감소된다. 이 시점에서의 기술적 수준에서, 반도체 장치는 1,000 옹스트롬 이하의 접합부 깊이를 요구하고, 최종적으로 100 옹스트롬 이하 수준의 접합부 깊이를 요구할 것이다.
증가된 소형화에 대한 경향의 하나의 임계 요소는 MOS 트랜지스터의 게이트 구조이다. 유전층은 채널에 오버레이되고, 게이트 전극은 유전층에 배치된다. 종래 기술의 장치는 통상적으로 이산화 실리콘 게이트 유전체를 활용한다.
장치의 치수가 감소되고 작동 속도가 증가함에 따라, 게이트 유전체의 두께는 감소되어야 한다. 그러나, 약 1.5 나노미터의 두께 이하이면, 처리의 어려움에 직면하고 누설 전류가 허용치 이상이 될 것이다. 이러한 문제에 대한 하나의 제안된 해결책은 더 높은 유전 상수를 갖는 유전층의 형성에 관한 것이다. 예를 들어, 질화 실리콘과 산화질소 실리콘 유전층이 활용되었고, 지르코늄과 산화 하프늄 유전층이 제안되었다. 예를 들어, 히로시 이와이(Hiroshi Iwai) 등의 전기 화학 학회 회보 제2001-2권 제3 면 내지 제33면의 "2005년 및 그 이후의 ULSI 프로세스 집적"과, 하워드 알. 허프(Howard R. Huff) 등의 전기 화학 학회 회보 제2001-2권 제223 면 내지 제241면의 "100 ㎚ 이하의 기술 세대를 위한 게이트 적층체/얕은 접합부의 도전"을 참조한다.
질화 실리콘 또는 산화질소 실리콘 막을 형성하기 위한 기술은 화학 기상 증착(CVD), 원격 플라즈마 개선 화학 기상 증착(RPECVD), 저압 고속 열 화학 기상 증착(RTCVD), 제트 기상 증착(JVD), 원격 플라즈마 질화를 갖는 원위치 스팀 발생(ISSG; in situ steam generation) 및 수직 고압로(PHP)에서의 질화 실리콘의 재산화를 포함한다. 이들 기술 각각에서, 질소를 원하는 깊이로 확산시키고 질소와 이산화 실리콘 사이의 화학 반응을 증진시키기 위해 가열이 요구된다. 그러나, 요구되는 가열은 박형 유전층 너머로의 질소의 확산을 야기하고 제조되는 장치의 다른 도핑된 재료의 바람직하지 않은 확산을 야기할 수 있다.
따라서, 초박형 유전층과 금속층을 형성하기 위한 개선된 방법이 요구된다.
본 발명은 반도체 웨이퍼와 같은 기판 상에 박막층을 형성하는 방법에 관한 것이고, 더 상세히는, 도핑과 소결을 동시에 행함으로써 박막층을 형성하는 방법에 관한 것이다. 본 발명은 특히 50 옹스트롬 이하의 두께를 갖는 유전층을 형성하는 데 유용하지만, 이러한 응용예에 제한되지 않는다.
본 발명의 이해를 돕기 위해, 본원에 참조로 합체된 첨부된 도면을 참조한다.
도1은 통상적인 MOS 트랜지스터의 개략 단면도이다.
도2는 기판의 제어된 가열과 합체된 플라즈마 도핑 시스템의 개략 블록도이다.
도3은 본 발명의 실시예에 따라 박막층을 형성하기 위한 프로세스의 흐름도이다.
본 발명의 제1 태양에 따라, 기판 상에 박막층을 형성하기 위한 방법이 제공된다. 본 방법은 도펀트 재료의 낮은 에너지 이온으로 기판의 박형 표면층에 도핑하는 단계와, 50 옹스트롬 이하의 두께를 갖는 유전성 막, 금속막 또는 실리사이드막을 형성하도록 도펀트 재료와 표면층 사이에서 반응을 생성하도록 충분하게 박형 표면층을 가열하는 단계를 포함한다. 가열 단계는 도핑 단계의 적어도 일부와 동시에 수행된다.
소정의 실시예에서, 박형 표면층을 도핑하는 단계는 박형 표면층의 플라즈마 도핑을 포함한다. 다른 실시예에서, 박형 필름층을 도핑하는 단계는 박형 표면층의 비임라인 이온 전이를 포함한다.
박형 필름층은 질소, 하프늄, 지르코늄 및 그의 조합에 도핑될 수 있다. 소정의 실시예에서, 박형 표면층은 산화 실리콘막을 포함한다. 다른 실시예에서, 박형 표면층은 금속막을 포함한다. 바람직한 실시예에서, 박형 표면층을 도핑하는 단계는 질소로 산화 실리콘층에 플라즈마 도핑하는 것을 포함한다.
박막층은 50 옹스트롬 이하의 두께를 가질 수 있다. 소정 실시예에서, 박형 표면층은 30 옹스트롬 이하의 두께를 갖는다. 다른 실시예에서, 박형 표면층은 20 옹스트롬 이하의 두께를 갖는다.
소정의 실시예에서, 박형 표면층을 가열하는 단계는 전도에 의한 가열을 포함한다. 예를 들어, 기판이 장착되는 지지 부재가 가열될 수 있다. 다른 실시예에서, 박형 표면층은 광학 에너지로 가열하는 것과 같이 복사에 의해 가열될 수 있다. 박형 표면층은 약 400 ℃ 내지 700 ℃의 범위의 온도로 가열될 수 있다.
바람직한 실시예에서, 도펀트 재료와 박형 표면층 사이의 반응은 높은 유전 상수를 갖는 유전층을 형성한다.
본 발명의 다른 태양에 따라, 실리콘 기판에 박막층을 형성하기 위한 방법이제공된다. 본 방법은 도핑된 산화 실리콘층을 형성하도록 낮은 에너지의 질소 이온으로 기판에 산화 실리콘의 박형 표면층을 플라즈마 도핑하는 단계와, 질소 이온과 산화 실리콘 사이의 반응을 생성시켜 질화 실리콘, 산화질소 실리콘 또는 이들 모두를 형성하는데 충분하게 도핑된 산화 실리콘을 가열하는 단계를 포함한다. 가열 단계는 플라즈마 도핑 단계의 적어도 일부와 동시에 수행된다. 바람직하게는 가열은 질소 이온의 상당한 확산이 생성되지 않는 시간과 온도에서 수행된다.
MOS 장치예의 확대 단면도가 도1에 도시된다. 도1은 단순화되고 축척대로 도시된 것이 아님이 이해될 것이다. 우물(10)(p-우물 또는 n-우물)이 절연 영역(14, 16) 사이의 실리콘 기판(12)에 형성된다. 게이트 전극(20)은 채널(22)에 형성된다. 게이트 전극(20)은 게이트 유전층(18)에 의해 채널(22)로부터 전기적으로 절연된다. 비교적 얕은 공급원/드레인 연장부(24)들은 비교적 깊은 공급원 및 드레인 영역(26, 28)에 대해 각각 채널(22)의 대향 단부로부터 연장된다. 게이트 전극(20)측의 측벽 스페이서(32)는 공급원 및 드레인 영역(26, 28)의 전이를 용이하게 한다. MOS 장치는 채널 정지부(34) 및 임계치 조절부(36)를 더 포함할 수 있다. 기판(12)에 형성된 통상적인 CMOS 집적 회로는 해당 기술 분야에 공지된 바와 같이 CMOS 구성에서 다중 n-형 MOS 장치와 다중 p-형 MOS 장치를 포함한다.
전술한 바와 같이, 감소된 치수와 증가된 작동 속도를 갖는 장치들은 유전층(18)이 극단적으로 얇은 것을 요구하고, 유전층이 높은 유전 상수를 갖는 것을 요구할 수 있다. 유전층을 형성하기 위한 종래 기술은 초박층을 형성하는 데 만족시키지 못한다. 이러한 층은 50 옹스트롬 이하의 두께가 요구될 수 있다.
본 발명의 태양에 따라, 기판 상에 박막층을 형성하기 위한 방법이 제공된다. 본 방법은 도펀트 재료의 낮은 에너지 이온으로 기판에 박형 표면층을 도핑하는 단계와, 도펀트 재료와 표면층 사이의 반응을 생성시키는데 충분하게 박형 표면층을 가열하는 단계를 포함한다. 가열 단계는 도핑 단계의 적어도 일부와 동시에 수행된다. 박형 표면층의 도핑은 예를 들어 비임라인 이온 전이기로 이온 전이하거나 또는 플라즈마 도핑함으로써 수행될 수 있다. 가열 단계는 기판이 장착되는 지지 부재를 가열하는 것과 같이 기판으로의 열전도 또는 램프 또는 광학 에너지의 다른 공급원으로 가열하는 것과 같이 복사에 의해 수행될 수 있다.
본 발명의 프로세스의 결과인 박막층은 유전층, 도핑된 금속층 또는 도핑된 실리사이드층일 수 있다. 박막층은 50 옹스트롬 이하의 두께를 갖는다. 소정 실시예에서, 박막층은 30 옹스트롬 이하의 두께를 갖고, 다른 실시예에서, 박막층은20 옹스트롬 이하의 두께를 갖는다.
다양한 표면층 재료와 도펀트 재료가 활용될 수 있다. 예로써, 표면층은 산화 실리콘막, 금속막 또는 실리사이드막일 수 있다. 또한, 예로써, 도펀트 재료는 질소, 하프늄 또는 지르코늄일 수 있다. 일 특정예에서, 산화 실리콘층은 질화 실리콘 또는 산화질소 실리콘 유전층을 형성하기 위해 질소 이온으로 도핑될 수 있다.
본 발명을 실시하기에 적절한 플라즈마 도핑 시스템의 예는 도2에 개략적으로 도시된다. 플라즈마 도핑 챔버(110)는 둘러싸인 체적(112)을 한정한다. 챔버(110) 내에 위치된 플래튼(114)은 반도체 웨이퍼(120)와 같은 작업편을 보유하기 위한 표면을 제공한다. 웨이퍼(120)는 예를 들어 플래튼(114)의 편평 표면으로 그 외주에서 클램핑될 수 있다. 일 실시예에서, 플래튼은 웨이퍼(120)를 지지하기 위해 전기적으로 도전성인 표면을 갖는다. 다른 실시예에서, 플래튼은 웨이퍼(120)에 접속하기 위한 도전성 핀(도시 안됨)을 포함한다. 다른 실시예에서, 플래튼은 정전 웨이퍼 클램프를 포함한다.
양극(124)은 플래튼(114)에 대해 이격되어 챔버(110) 내에 위치된다. 양극(124)은 플래튼(114)에 직각인 화살표(126)로 지시된 방향으로 이동 가능하다. 양극은 통상적으로 접지될 수 있는 챔버(110)의 전기적으로 도전성인 벽에 접속된다. 다른 실시예에서, 플래튼(114)은 접지되고 양극(124)은 펄스된다.
[플래튼(114)을 통한] 웨이퍼(120)와 양극(124)은 고전압 펄스 공급원(130)에 접속되어 웨이퍼(120)는 음극으로써 기능한다. 펄스 공급원(130)은 통상적으로약 100 내지 5,000 볼트 범위의 진폭과 약 50 마이크로초의 주기와 약 100 ㎐ 내지 2 ㎑의 펄스 반복률을 갖는 펄스를 제공한다. 이들 펄스 매개변수 값은 예로써만 주어진 것이고 본 발명의 범주 내에서 다른 값이 이용될 수 있다는 것이 이해될 것이다.
챔버(110)의 둘러싸인 체적(112)은 제어 밸브(132)를 통해 진공 펌프(134)에 커플링된다. 프로세스 가스 공급원(136)은 질량 유동 제어기(138)를 통해 챔버(110)에 커플링된다. 챔버(110) 내에 위치된 압력 센서(144)는 제어기(146)로 챔버 압력을 지시하는 신호를 제공한다. 제어기(146)는 바람직한 압력 입력과 검지된 챔버 압력을 비교하고 밸브(132)로 제어 신호를 제공한다. 제어 신호는 검지된 챔버 압력과 바람직한 압력 사이의 차이를 최소화하도록 밸브(132)를 제어한다. 진공 펌프(134), 밸브(132), 압력 센서(144) 및 제어기(146)는 폐쇄 루프 압력 제어 시스템을 구성한다. 압력은 통상적으로 약 1 밀리토르 내지 약 500 밀리토르의 범위 내에서 제어되지만, 이러한 범위에 제한되지 않는다. 가스 공급원(136)은 작업편 내로의 전이를 위한 도펀트를 함유한 이온화 가능한 가스를 공급한다. 이온화 가능한 가스의 예는 BF3, N2, Ar, PH3, AsH3및 B2H6를 포함한다. 질량 유동 제어기(138)는 프로세스 가스가 챔버(110)로 공급되는 비율을 조절한다. 도2에 도시된 구성은 일정한 가스 유동률 및 일정한 압력에서 프로세스 가스의 연속적인 유동을 제공한다. 압력 및 가스 유동은 반복 가능한 결과를 제공하도록 바람직하게 제어된다.
플라즈마 도핑 시스템은 중공 음극 펄스 공급원(156)에 접속된 중공 음극(154)을 포함할 수 있다. 일 실시예에서, 중공 음극(154)은 양극(124)과 플래튼(114) 사이의 공간을 둘러싸는 도전성 중공 실린더를 포함한다. 중공 음극은 매우 낮은 이온 에너지가 요구되는 응용에서 활용될 수 있다.
하나 이상의 패러데이 컵이 웨이퍼(120) 내로 전이된 이온 선량을 측정하기 위해 플래튼(114)에 인접해서 위치될 수 있다. 도2의 실시예에서, 패러데이 컵(50, 52 등)은 웨이퍼(120)의 외주 주위에서 동일하게 이격된다. 다른 실시예에서, 환형 패러데이 컵이 웨이퍼(120)와 플래튼(114) 주위에 위치된다. 패러데이 컵은 선량 프로세서(170) 또는 다른 선량 모니터링 회로에 전기적으로 접속된다. 플라즈마 도핑 시스템은 플래튼(114)을 둘러싸는 가아드 링(166)을 더 포함할 수 있다. 가아드 링(166)은 웨이퍼의 에지 근처에 전이된 이온 분포의 균일성을 개선하도록 바이어스될 수 있다.
플라즈마 도핑 시스템은 플래튼(114)과 가열 접촉하는 가열 소자(180)를 더 포함할 수 있다. 가열 소자(180)는 전원 공급원(182)에 접속된다. 가열 소자(180)에 전류를 통할 때, 가열 소자(180)는 플래튼(114)과 웨이퍼(120)를 가열한다.
작동시에, 웨이퍼(120)는 플래튼(114)에 위치된다. 압력 제어 시스템, 질량 유동 제어기(138) 및 가스 공급원(136)은 챔버(110) 내의 바람직한 압력 및 가스 유동률을 생성한다. 펄스 공급원(130)은 웨이퍼(120)에 일련의 고전압 펄스를 인가하여, 웨이퍼(120)와 양극(124) 사이의 플라즈마 방출 영역(148)에서 플라즈마(140)의 형성을 야기한다. 해당 기술 분야에 공지된 바와 같이, 플라즈마(140)는 가스 공급원(136)으로부터 이온화 가능한 가스의 양이온을 함유하고 통상적으로 웨이퍼(120)의 표면 근처에 플라즈마 덮개(142)를 포함한다. 고전압 펄스가 플라즈마(140)로부터 플라즈마 덮개(142)를 가로질러 플래튼(114) 쪽으로 양이온을 가속하는 동안 양극(124)과 플래튼(114) 사이에 전기장이 존재한다. 가속된 이온은 도펀트 재료의 영역을 형성하도록 웨이퍼(120) 내로 전이된다. 펄스 전압은 바람직한 깊이로 양이온을 전이시키도록 선택된다. 펄스의 수와 펄스 기간은 웨이퍼(120)의 도펀트 재료의 바람직한 선량을 제공하도록 선택된다. 전원 공급원(182)은 선택된 시간동안 그리고 플라즈마 도핑 프로세스의 전체 또는 일부 동안 웨이퍼(120)의 바람직한 온도를 생성하도록 전류가 공급된다.
전술한 바와 같이, 본 발명의 일 태양에 따라 기판에 박막층을 형성하기 위한 방법은 도펀트 재료의 낮은 에너지 이온으로 박형 표면층을 도핑하는 단계와, 도펀트 재료와 표면층 사이의 반응을 생성시키는데 충분하게 박형 표면층을 가열하는 단계를 포함한다. 가열 단계는 도핑 단계의 적어도 일부와 동시에 수행된다.
도2를 참조하여, 가스 공급원(136)은 도펀트 재료를 함유하는 가스를 챔버(110)로 공급한다. 유전층을 형성하는데 적절한 도펀트 재료의 예는 질소, 하프늄 및 지르코늄을 포함하지만 이에 제한되지 않는다. 이들 및 다른 도펀트 재료의 조합이 또한 활용될 수 있다. 도펀트 재료는 도핑되지 않은 층보다 더 높은 유전 상수를 갖는 유전층을 생성하도록 표면층과 반응한다. 가스는 플라즈마(40) 내에서 이온화되고, 이온은 웨이퍼(120)의 표면의 박층 내로 전이된다. 박형 표면층은 예를 들어, 산화 실리콘막일 수 있다. 펄스 공급원(30)의 전압은 표면층 내로 바람직한 깊이로 도펀트 재료의 이온을 전이시키도록 조절된다. 전이 에너지와 따라서 전이 깊이는 생성되는 박막층의 바람직한 두께에 매칭 또는 거의 매칭되도록 선택된다. 깊이는 통상적으로 50 옹스트롬 이하이고 따라서 매우 낮은 에너지가 요구된다.
도펀트 재료의 전이 동안, 전원 공급원(182)은 전류가 공급되어 웨이퍼(20)와 박형 표면층을 가열한다. 가열은 도펀트 재료와 표면층 사이의 반응을 생성하는 데 충분하다. 예를 들어, 표면층이 산화 실리콘이고 도펀트 재료가 질소이면, 반응은 질화 실리콘 및/또는 산화질소 실리콘을 생성한다. 가열 단계의 시간과 온도는 표면층 너머로 도펀트 재료의 큰 확산을 방지하도록 선택된다. 예로써, 박형 표면층은 약 10 내지 300 초 동안 약 400 ℃ 내지 700 ℃의 범위의 온도로 가열될 수 있다. 재료의 상이한 조합용으로 상이한 시간과 온도가 활용될 수 있음이 이해될 것이다.
가열 단계는 도핑 단계의 적어도 일부와 동시에 수행된다. 가열 단계는 도핑 단계보다 기간이 짧을 수 있고, 도핑 단계와 기간이 동일할 수 있고, 도핑 단계가 완료된 후에 계속될 수 있다.
상이한 가열 기술이 활용될 수 있음이 이해될 것이다. 도2의 예에서, 웨이퍼(120)는 플래튼(114)을 통한 전도에 의해 가열된다. 다른 접근법에서, 박형 표면층은 광학 에너지에 의한 것과 같은 복사에 의해 가열될 수 있다. 램프 및 광학 에너지의 다른 공급원으로 웨이퍼를 가열하는 기술은 해당 기술 분야 종사자들에게공지되어 있다.
프로세스가 박형 유전층의 형성과 관련하여 설명되었다. 그러나, 프로세스는 금속막, 실리콘막 및 다른 형식의 박막의 형성에 활용될 수 있다. 프로세스는 도3의 흐름도에서 요약된다. 단계(200)에서, 도핑되지 않은 박막이 기판의 표면에 형성된다. 박막은 예를 들어, 기판 재료의 산화 또는 화학 기상 증착(CVD)에 의해 형성될 수 있다. 단계(202)에서, 박막은 플라즈마 도핑 또는 이온 전이에 의한 것과 같은 도펀트 재료의 낮은 에너지 이온으로 도핑된다. 도핑 단계의 전체 또는 일부와 동시에, 박막 재료와 도펀트 재료 사이의 반응을 생성하기 위해 박막이 단계(204)에서 가열된다. 반응은 유전층과 같은 바람직한 박막층을 생성한다. 박막 너머로 도펀트 재료의 큰 확산을 방지하면서, 박막 재료와 도펀트 재료의 사이의 반응을 생성하기 위해 가열의 매개변수가 선택된다.
전술한 설명은 도시하기 위한 것이고 이를 규명한 것은 아니다. 본 설명은 해당 기술 분야의 종사자들에게 다양한 변형 및 대체물을 제안할 것이다. 이러한 모든 변형 및 대체물은 첨부된 청구범위의 범주 내에 포함되도록 의도된다. 해당 기술 분야 종사자들은 본원에서 설명한 특정 실시예와 또한 다른 동등물이 첨부된 청구범위에 포함되도록 의도되는 것으로 인식할 것이다. 또한, 후술하는 독립항에 제공된 특정한 특징은 종속항의 특징의 다른 가능한 조합을 갖는 다른 실시예로 특히 지시되는 것으로 인식되는 바와 같이 본 발명의 범주 내에 다른 방식으로 서로 합체될 수 있다.

Claims (22)

  1. 기판 상에 박막층을 형성하는 방법이며,
    도펀트 재료의 낮은 에너지 이온으로 기판에 박형 표면층을 도핑하는 단계와,
    50 옹스트롬 이하의 두께를 갖는 유전체막, 금속막 또는 실리사이드막을 형성하도록 도펀트 재료와 표면층 사이의 반응을 생성시키기 위해 충분하게 박형 표면층을 가열하는 단계를 포함하고,
    상기 가열 단계는 도핑 단계의 적어도 일부와 동시에 수행되는 방법.
  2. 제1항에 있어서, 상기 박형 표면층을 도핑하는 단계는 박형 표면층의 플라즈마 도핑하는 것을 포함하는 방법.
  3. 제1항에 있어서, 상기 박형 표면층을 도핑하는 단계는 박형 표면층의 이온 전이를 포함하는 방법.
  4. 제1항에 있어서, 상기 박형 표면층을 도핑하는 단계는 질소로 도핑하는 것을 포함하는 방법.
  5. 제1항에 있어서, 상기 박형 표면층을 도핑하는 단계는 하프늄으로 도핑하는것을 포함하는 방법.
  6. 제1항에 있어서, 상기 박형 표면층을 도핑하는 단계는 지르코늄으로 도핑하는 것을 포함하는 방법.
  7. 제1항에 있어서, 상기 박형 표면층을 도핑하는 단계는 산화 실리콘층을 도핑하는 것을 포함하는 방법.
  8. 제1항에 있어서, 상기 박형 표면층을 도핑하는 단계는 질소로 산화 실리콘층을 도핑하는 것을 포함하는 방법.
  9. 제1항에 있어서, 상기 박형 표면층을 도핑하는 단계는 30 옹스트롬 이하의 두께를 갖는 박형 표면층을 도핑하는 것을 포함하는 방법.
  10. 제1항에 있어서, 상기 박형 표면층을 도핑하는 단계는 20 옹스트롬 이하의 두께를 갖는 박형 표면층을 도핑하는 것을 포함하는 방법.
  11. 제1항에 있어서, 상기 박형 표면층을 가열하는 단계는 전도에 의한 가열을 포함하는 방법.
  12. 제1항에 있어서, 상기 박형 표면층을 가열하는 단계는 광학 에너지로 가열하는 것을 포함하는 방법.
  13. 제1항에 있어서, 상기 박형 표면층을 가열하는 단계는 복사에 의해 가열하는 것을 포함하는 방법.
  14. 제1항에 있어서, 상기 박형 표면층을 가열하는 단계는 기판이 장착되는 지지 부재를 가열하는 것을 포함하는 방법.
  15. 제1항에 있어서, 상기 박형 표면층을 가열하는 단계는 램프로 가열하는 것을 포함하는 방법.
  16. 제1항에 있어서, 상기 박형 표면층을 가열하는 단계는 약 400 ℃ 내지 약 700 ℃의 범위의 온도로 가열하는 것을 포함하는 방법.
  17. 제1항에 있어서, 상기 도펀트 재료와 박형 표면층 사이의 반응은 높은 유전 상수를 갖는 유전체막을 형성하는 방법.
  18. 제1항에 있어서, 상기 박형 표면층을 가열하는 단계는 도펀트 재료의 상당한 확산을 생성하지 않는 온도와 시간으로 가열하는 것을 포함하는 방법.
  19. 실리콘 기판 상에 박막층을 형성하는 방법이며,
    도핑된 산화 실리콘층을 형성하도록 낮은 에너지의 질소 이온으로 실리콘 기판 상의 산화 실리콘의 박형 표면층을 플라즈마 도핑하는 단계와,
    질소 이온과 산화 실리콘 사이의 반응을 생성하여 질화 실리콘, 산화질소 실리콘 또는 이들 모두를 생성하기 위해 충분하게 도핑된 산화 실리콘을 가열하는 단계를 포함하고,
    상기 가열 단계는 플라즈마 도핑 단계의 적어도 일부와 동시에 수행되는 방법.
  20. 제19항에 있어서, 상기 도핑된 산화 실리콘층은 50 옹스트롬 이하의 두께를 갖는 방법.
  21. 제19항에 있어서, 상기 도핑된 산화 실리콘층의 가열 단계는 약 400 ℃ 내지 약 700 ℃ 범위의 온도로 가열하는 것을 포함하는 방법.
  22. 제19항에 있어서, 상기 도핑된 산화 실리콘층의 가열 단계는 질소 이온의 상당한 확산이 생성되지 않는 시간과 온도로 가열하는 것을 포함하는 방법.
KR1020047014168A 2002-03-13 2003-03-06 도핑 및 소결을 동시에 행함으로써 박막층을 형성하기위한 방법 KR101018967B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/096,732 2002-03-13
US10/096,732 US7163901B2 (en) 2002-03-13 2002-03-13 Methods for forming thin film layers by simultaneous doping and sintering
PCT/US2003/006840 WO2003079405A2 (en) 2002-03-13 2003-03-06 Method for forming thin film layers by simultaneous doping and sintering

Publications (2)

Publication Number Publication Date
KR20040086482A true KR20040086482A (ko) 2004-10-08
KR101018967B1 KR101018967B1 (ko) 2011-03-02

Family

ID=28039061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047014168A KR101018967B1 (ko) 2002-03-13 2003-03-06 도핑 및 소결을 동시에 행함으로써 박막층을 형성하기위한 방법

Country Status (6)

Country Link
US (1) US7163901B2 (ko)
EP (1) EP1483784A2 (ko)
JP (1) JP2005520338A (ko)
KR (1) KR101018967B1 (ko)
TW (1) TWI277168B (ko)
WO (1) WO2003079405A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223676B2 (en) * 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
JP4059183B2 (ja) 2003-10-07 2008-03-12 ソニー株式会社 絶縁体薄膜の製造方法
JP4919700B2 (ja) * 2005-05-20 2012-04-18 トヨタ自動車株式会社 半導体装置及びその製造方法
KR100683854B1 (ko) * 2005-09-06 2007-02-15 삼성전자주식회사 비휘발성 기억 소자의 형성 방법
US10247662B2 (en) 2013-07-09 2019-04-02 Halliburton Energy Services, Inc. Integrated computational elements with frequency selective surface
US10718881B2 (en) 2013-07-09 2020-07-21 Halliburton Energy Services, Inc. Integrated computational elements with laterally-distributed spectral filters
EP2909763A4 (en) 2013-12-24 2015-12-23 Halliburton Energy Services Inc SETTING UP THE MANUFACTURE OF INTEGRATED CALCULATION ELEMENTS
EP2901135B1 (en) 2013-12-24 2016-08-24 Halliburton Energy Services, Inc. Real-time monitoring of fabrication of integrated computational elements
MX359927B (es) 2013-12-24 2018-10-16 Halliburton Energy Services Inc Fabricacion de capas criticas de elementos computacionales integrados.
US9395721B2 (en) 2013-12-24 2016-07-19 Halliburton Energy Services, Inc. In-situ monitoring of fabrication of integrated computational elements
MX361204B (es) 2013-12-30 2018-11-30 Halliburton Energy Services Inc Determinación de la dependencia de temperatura de índices de refracción complejos de los materiales de capa durante la fabricación de elementos informáticos integrados.
BR112016011904A2 (pt) 2013-12-31 2017-08-08 Halliburton Energy Services Inc Sistema fabricação de um elemento computacional integrado
EP2946197A4 (en) 2014-02-14 2016-12-21 Halliburton Energy Services Inc IN SITU SPECTROSCOPY FOR MONITORING THE MANUFACTURE OF INTEGRATED DATA ELEMENTS
BR112016016251B1 (pt) 2014-03-21 2020-11-17 Halliburton Energy Services, Inc ferramenta de análise óptica e sistema de perfilagem do poço
EP3129592A4 (en) 2014-06-13 2017-11-29 Halliburton Energy Services, Inc. Integrated computational element with multiple frequency selective surfaces
US20160133711A1 (en) * 2014-11-06 2016-05-12 Inotera Memories, Inc. Method of fabricating source/drain region and semiconductor structure having source/drain region fabricated by the same
US10553411B2 (en) 2015-09-10 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Ion collector for use in plasma systems

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2563377B1 (fr) * 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
US5019752A (en) 1988-06-16 1991-05-28 Hughes Aircraft Company Plasma switch with chrome, perturbated cold cathode
US5218179A (en) 1990-10-10 1993-06-08 Hughes Aircraft Company Plasma source arrangement for ion implantation
US5212425A (en) 1990-10-10 1993-05-18 Hughes Aircraft Company Ion implantation and surface processing method and apparatus
US5329205A (en) 1992-06-19 1994-07-12 Hughes Aircraft Company High voltage crossed-field plasma switch
CN1244891C (zh) * 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
US5330800A (en) 1992-11-04 1994-07-19 Hughes Aircraft Company High impedance plasma ion implantation method and apparatus
US5354381A (en) 1993-05-07 1994-10-11 Varian Associates, Inc. Plasma immersion ion implantation (PI3) apparatus
US5711812A (en) 1995-06-06 1998-01-27 Varian Associates, Inc. Apparatus for obtaining dose uniformity in plasma doping (PLAD) ion implantation processes
US5516707A (en) 1995-06-12 1996-05-14 Vlsi Technology, Inc. Large-tilted-angle nitrogen implant into dielectric regions overlaying source/drain regions of a transistor
WO1997025739A1 (en) 1996-01-04 1997-07-17 Philips Electronics N.V. Electronic device manufacture with a laser beam
US5897363A (en) 1996-05-29 1999-04-27 Micron Technology, Inc. Shallow junction formation using multiple implant sources
US6040249A (en) * 1996-08-12 2000-03-21 Texas Instruments Incorporated Method of improving diffusion barrier properties of gate oxides by applying ions or free radicals of nitrogen in low energy
US6013566A (en) * 1996-10-29 2000-01-11 Micron Technology Inc. Method of forming a doped region in a semiconductor substrate
US6069054A (en) * 1997-12-23 2000-05-30 Integrated Device Technology, Inc. Method for forming isolation regions subsequent to gate formation and structure thereof
US6268296B1 (en) * 1997-12-31 2001-07-31 Texas Instruments Incorporated Low temperature process for multiple voltage devices
US6331492B2 (en) * 1997-12-31 2001-12-18 Texas Instruments Incorporated Nitridation for split gate multiple voltage devices
TW419732B (en) 1998-07-15 2001-01-21 Texas Instruments Inc A method for gate-stack formation including a high-k dielectric
US6127238A (en) 1999-03-11 2000-10-03 Chartered Semiconductor Manufacturing Ltd. Plasma enhanced chemical vapor deposited (PECVD) silicon nitride barrier layer for high density plasma chemical vapor deposited (HDP-CVD) dielectric layer
US6450116B1 (en) 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
US6309959B1 (en) * 2000-08-03 2001-10-30 Advanced Micro Devices, Inc. Formation of self-aligned passivation for interconnect to minimize electromigration
US6800830B2 (en) 2000-08-18 2004-10-05 Hitachi Kokusai Electric, Inc. Chemistry for boron diffusion barrier layer and method of application in semiconductor device fabrication

Also Published As

Publication number Publication date
KR101018967B1 (ko) 2011-03-02
EP1483784A2 (en) 2004-12-08
WO2003079405A2 (en) 2003-09-25
US7163901B2 (en) 2007-01-16
TWI277168B (en) 2007-03-21
US20030181068A1 (en) 2003-09-25
TW200304200A (en) 2003-09-16
WO2003079405A3 (en) 2003-12-18
JP2005520338A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
KR101018967B1 (ko) 도핑 및 소결을 동시에 행함으로써 박막층을 형성하기위한 방법
KR100794864B1 (ko) 붕소 확산 배리어 층을 포함하는 반도체 소자 및 반도체 소자의 제조 방법
US5672541A (en) Ultra-shallow junction semiconductor device fabrication
US6138606A (en) Ion implanters for implanting shallow regions with ion dopant compounds containing elements of high solid solubility
KR101090918B1 (ko) 이온 주입 장치 및 이온 주입 방법
KR101163264B1 (ko) 플라즈마 프로세싱을 사용하여 하이-ｋ 층을 포함하는 게이트 유전체 스택을 변형하는 방법
US5851861A (en) MIS semiconductor device having an LDD structure and a manufacturing method therefor
US7897518B2 (en) Plasma processing method and computer storage medium
KR20050007397A (ko) 기판을 처리하기 위한 플라즈마 방법 및 장치
US9343291B2 (en) Method for forming an interfacial layer on a semiconductor using hydrogen plasma
US10008564B2 (en) Method of corner rounding and trimming of nanowires by microwave plasma
US6878415B2 (en) Methods for chemical formation of thin film layers using short-time thermal processes
JPH0758695B2 (ja) プラズマドーピング方法
KR100796742B1 (ko) 반도체 장치의 제조 방법
KR20030077436A (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
US5851906A (en) Impurity doping method
JP2004175927A (ja) 表面改質方法
KR100699290B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP2003282567A (ja) 半導体装置の製造方法及び半導体装置
KR100555459B1 (ko) Bf₃플라즈마를 사용하여 게이트 전극을 도핑하고 ldd구조를 형성하는 반도체 장치의 제조방법
JP2008311460A (ja) 半導体装置の製造方法
KR100280545B1 (ko) 반도체 이온주입장비의 소스가스 예열장치
JP2653679B2 (ja) 半導体装置の製造方法
JP2004047948A (ja) 半導体装置の製造方法及び半導体製造装置
KR100687435B1 (ko) 반도체 장치의 이온 주입 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee