KR20040071645A - 반도체 집적 장치 및 그 제조 방법 - Google Patents

반도체 집적 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20040071645A
KR20040071645A KR1020040007603A KR20040007603A KR20040071645A KR 20040071645 A KR20040071645 A KR 20040071645A KR 1020040007603 A KR1020040007603 A KR 1020040007603A KR 20040007603 A KR20040007603 A KR 20040007603A KR 20040071645 A KR20040071645 A KR 20040071645A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor integrated
resin
semiconductor substrate
support base
Prior art date
Application number
KR1020040007603A
Other languages
English (en)
Other versions
KR100580977B1 (ko
Inventor
오끼가와미쯔루
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040071645A publication Critical patent/KR20040071645A/ko
Application granted granted Critical
Publication of KR100580977B1 publication Critical patent/KR100580977B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G7/00—Overhead installations of electric lines or cables
    • H02G7/05—Suspension arrangements or devices for electric cables or lines
    • H02G7/06—Suspensions for lines or cables along a separate supporting wire, e.g. S-hook
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B5/00—Joining sheets or plates, e.g. panels, to one another or to strips or bars parallel to them
    • F16B5/02—Joining sheets or plates, e.g. panels, to one another or to strips or bars parallel to them by means of fastening members using screw-thread
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 열 응력을 저감함과 함께 특성의 열화를 방지한 반도체 집적 장치를 제공하는 것을 목적으로 한다. 이를 위해, 반도체 집적 회로가 형성된 반도체 칩과, 반도체 칩 중 적어도 일면에 접착된 지지 기체(14)를 포함하며, 반도체 칩과 지지 기체(14)는 입자 형태의 필러가 혼합된 수지(40)에 의해 접착되어, 수지(40)의 최소 막 두께가 필러의 최대 입경보다도 큰 반도체 집적 장치에 의해 상기 목적을 해결할 수 있다.

Description

반도체 집적 장치 및 그 제조 방법{SEMICONDUCTOR INTEGRATED DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 미소립자가 혼합된 수지를 협지하여 반도체 칩 중 적어도 일면에 지지 기체가 접착되는 반도체 집적 장치 및 그 제조 방법에 관한 것이다.
최근, 반도체 집적 장치가 실장되는 칩의 사이즈를 소형화하기 위해, 볼 그리드 어레이형(BGA) 등의 칩 사이즈 패키지(CSP)가 널리 이용되고 있다. 예를 들면, CCD 이미지 센서를 이용한 디지털 카메라를 소형화하기 위해, 칩 사이즈 패키지는 CCD 이미지 센서의 실장에 채용되고 있다.
도 8은 칩 사이즈 패키지를 적용한 반도체 집적 장치를 표면측 및 이면측으로부터 사시한 일례이다.
반도체 칩(10)의 표면 및 이면에는 제1 및 제2 지지 기체(12, 14)가 절연 수지(16, 17)에 의해 접착되며, 반도체 칩(10)은 제1 및 제2 지지 기체(12, 14)에 의해 구조적인 강도를 높임과 함께, 외부로부터의 오염으로부터 보호된다. 제2 지지 기체(14)의 외부 표면에는 볼형 단자(18)가 복수 제공되며, 반도체 칩(10)의 내부 배선과 볼형 단자(18)가 외부 배선(20)에 의해 접속된다. 반도체 칩(10)에 대해서는 볼형 단자(18)를 이용하여 외부 소자와의 컨택트를 취할 수 있다.
도 9에, 칩 사이즈 패키지를 적용한 반도체 집적 장치의 프로세스 흐름도를 나타낸다. 여기서는 설명을 명확히 하기 위해, 반도체 기판(22)의 일부를 확대하여 모식적으로 나타내고 있다. 반도체 기판(22)의 표면에 스크라이브 라인으로 구획된 개개의 반도체 집적 회로(24)가 형성된다. 반도체 집적 회로(24) 상에는 산화막 등의 절연막(26)이 성막되며, 반도체 집적 회로(24) 내의 배선과 접속되는 내부 배선(28)이 배치된다. 내부 배선(28)은 반도체 집적 회로(24)와 외부와의 컨택트를 취하기 위해 이용된다(S10).
다음으로, 반도체 기판(22)의 표면에 접착제로 되는 절연 수지 재료(16)를 사이에 두어 제1 지지 기체(12)가 접착되며, 이 후, 반도체 기판(22)의 이면측으로부터 그라인드(grind) 처리가 실시되어 반도체 기판(22)이 박막화된다. 다음으로, 반도체 집적 회로(24)를 구획하는 스크라이브 라인을 따라 반도체 칩(10)의 이면측에서 에칭 처리가 실시되어, 인접하는 반도체 집적 회로(24)의 사이의 절연막(26)이 노출된다(S12).
다음으로, 반도체 기판(22)의 이면에 접착제로 되는 절연 수지 재료(17)를사이에 두어 제2 지지 기체(14)가 접착되며, 반도체 기판(22)을 제1 및 제2 지지 기체(12, 14)로 협지하여 적층체(100)가 형성된다. 또한, 제2 지지 기체(14)의 외부 표면에는 이후에 볼형 단자가 배치될 위치에 완충 부재(32)가 제공된다. 이 완충 부재(32)는 볼형 단자(18)에 걸리는 응력을 완화시키는 쿠션 역할을 한다.
다음으로, 다이싱 톱을 이용하여, 제2 지지 기체(14)측으로부터 스크라이브 라인을 따라 절삭을 행함으로써 역V자형의 홈(34)이 형성된다(S16). 절삭에 의해 컨택트부(30)의 내부 배선(28)도 절단되어, 홈(34)의 내면에 내부 배선(28)의 단부(36)가 노출된다.
제2 지지 기체(14)의 외부 표면 및 홈(34)의 내면에 금속막을 성막하고, 그 금속막을 포토리소그래피 기술에 의해 패터닝함으로써 외부 배선(20)이 형성된다. 외부 배선(20)은 내부 배선(28)의 단부(36)와 완충 부재(32)와의 사이를 접속하도록 패터닝된다(S18).
또한, 외부 배선(20) 상에 보호막(38)을 형성하고, 완충 부재(32) 상에 볼형 단자(18)를 형성하여, 스크라이브 라인을 따라 분단함으로써 칩 사이즈 패키지로서 실장된 반도체 집적 장치가 완성된다(S20).
예를 들면, CCD 이미지 센서에 칩 사이즈 패키지를 적용한 경우에는 반도체 집적 회로(24)측이 수광면으로 되기 때문에, 적어도 제1 지지 기체(12)에는 광학적으로 높은 투과율을 갖는 유리판 등의 투명한 재료가 이용된다. 또한, 제1 지지 기체(12)와 반도체 칩(10)을 접착하는 절연 수지(16)에도 높은 투과율을 갖는 에폭시 수지 등이 이용된다.
한편, 제2 지지 기체(14)를 접착하기 위해 절연 수지(17)에 에폭시 수지 등의 유기계 재료를 이용한 경우, 절연 수지(17)와 반도체 기판(22)과의 열팽창율의 차이에 의해 양자 간에 응력이 발생한다. 그 결과, 반도체 칩(10)이 만곡되거나, 반도체 집적 회로(24)의 특성이 열화하는 등의 문제가 발생한다. 그 때문에, 반도체 칩(10)과 제2 지지 기체(14)를 접착하는 절연 수지(17)에는 유기계 재료보다도 열팽창율이 작은 산화 실리콘(SiO2)이나 산화마그네슘(MgO) 등의 입자인 필러(미소립자)를 혼합하여, 전체적으로 열팽창율을 반도체 기판(22)의 열팽창율에 정합시켜 이용한다.
[비 특허 문헌 1]
"PRODUCTS", [online], SHELLCASE사, [평성14년 10월 1일 검색], 인터넷 <URL http://www.shellcase.com/pages/products-shellOP-process.asp>
그러나, 필러를 혼합한 절연 수지(17)를 이용하여 반도체 칩(10)과 제2 지지 기체(14)를 접착한 경우, 절연 수지(17)의 막 두께를 얇게 함에 따라 반도체 집적 장치의 특성이 열화되거나, 또는 반도체 집적 장치가 완전히 파괴되는 문제가 발생하고 있었다.
본 발명은 상기 종래 기술의 문제를 감안하여, 열 응력을 저감함과 함께 특성의 열화를 방지한 반도체 집적 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1 실시예에서의 반도체 집적 장치의 구조의 단면도.
도 2는 본 발명의 제1 실시예에서의 반도체 집적 장치의 절연 수지 부분을 확대한 단면도.
도 3은 본 발명의 제1 실시예에서의 반도체 집적 장치의 프로세스 흐름도.
도 4는 본 발명의 실시예에서의 지지 기체의 예비적인 접착 공정을 설명하는 도면.
도 5는 본 발명의 실시예에서의 절연 수지의 막 두께의 조정을 설명하는 도면.
도 6은 본 발명의 실시예에서의 절연 수지의 막 두께의 측정 방법을 설명하는 도면.
도 7은 절연 수지의 막 두께의 측정에서 얻어지는 반사광의 간섭 형태를 나타내는 도면.
도 8은 칩 사이즈 패키지에 실장된 반도체 집적 장치의 개관을 도시하는 도면.
도 9는 종래의 반도체 집적 장치의 프로세스 흐름도.
도 10은 본 발명의 제2 실시예에서의 반도체 집적 장치의 구조의 단면도.
도 11은 본 발명의 제2 실시예에서의 반도체 집적 장치의 절연 수지 부분을 확대한 단면도.
도 12는 본 발명의 제2 실시예에서의 반도체 집적 장치의 프로세스 흐름도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 반도체 칩
12 : 제1 지지 기체
14 : 제2 지지 기체
16, 17 : 절연 수지
18 : 볼형 단자
20 : 외부 배선
22 : 반도체 기판
24 : 반도체 집적 회로
26 : 절연막
28 : 내부 배선
30 : 컨택트부
32 : 완충 부재
34 : 홈
36 : 단부
38 : 보호막
40 : 절연 수지
40-1 : 필러를 포함한 절연 수지층
40-2 : 필러를 포함하지 않는 절연 수지층
42 : 수지 재료
44 : 필러
50 : 상부 고정 지그
52 : 하부 고정 지그
54 : 막 두께 조정 지그
100, 200 : 적층체
본 발명은 반도체 집적 회로가 형성된 반도체 칩과, 상기 반도체 칩 중 적어도 일면에 적층되는 지지 기체를 포함하며, 상기 반도체 칩과 상기 지지 기체와의 사이에 미소립자가 혼합된 수지가 충전되어, 상기 반도체 칩과 상기 지지 기체와의 간격이 상기 미소립자의 최대 입경보다도 큰 것을 특징으로 하는 반도체 집적 장치이다.
여기서, 상기 본 발명의 반도체 집적 장치에서, 상기 반도체 칩 중 적어도 상기 반도체 집적 회로가 형성된 소자 유효 영역에서, 상기 반도체 칩과 상기 지지 기체와의 간격이 상기 미소립자의 최대 입경보다도 크게 함으로써도 본 발명의 효과를 얻을 수 있다.
또한, 상기 본 발명의 반도체 집적 장치에서, 상기 수지가 2층 이상인 수지층을 포함하는 것도 바람하다. 즉, 상기 수지가 상기 미립자를 포함하는 수지층과 상기 미립자를 포함하지 않는 미립자를 포함함으로써 효과를 발휘할 수 있다.
또한, 본 발명의 다른 형태는, 반도체 집적 회로가 형성된 반도체 기판 중 적어도 일면에 미소립자가 혼합된 수지를 도포하고, 상기 수지를 사이에 두고 상기 반도체 기판에 지지 기체를 적층하는 제1 공정과, 상기 반도체 기판에 대하여 상기 지지 기체를 압착하는 제2 공정을 포함하며, 상기 제2 공정은 상기 반도체 기판과 상기 지지 기체와의 간격을 상기 미소립자의 최대 입경보다도 크게 유지하면서 상기 반도체 기판에 상기 지지 기체를 압착하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법이다.
여기서, 상기 본 발명의 반도체 집적 장치의 제조 방법에서, 상기 제2 공정 이후에, 상기 수지에 열 처리를 실시하여 열 경화시키는 공정을 더 포함하며, 상기 제2 공정은 상기 열 경화 공정 시에 상기 수지의 막 두께가 수축하는 수축량과 상기 미소립자의 최대 입경을 합한 크기보다 상기 반도체 기판과 상기 반도체 지지 기체와의 간격을 크게 유지하는 것이 바람직하다.
또한, 본 발명의 다른 형태는, 반도체 집적 회로가 형성된 반도체 기판 중 적어도 일면에 미소립자가 혼합된 제1 수지층을 포도하는 제1 공정과, 상기 제1 공정에서 도포된 제1 수지층을 경화시키는 제2 공정과, 상기 제2 공정에서 경화된 제1 수지층 상에 미소립자를 포함하지 않는 제2 수지층을 도포하는 제3 공정을 포함하며, 상기 제2 공정은 경화 후의 상기 제1 수지층의 막 두께가 상기 미소립자의 최대 입경보다도 크게 유지되도록 경화를 행하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법이다.
특히, 상기 제1 공정 이전에, 상기 반도체 기판의 이면을 에칭하여 상기 반도체 기판의 두께를 얇게 하는 공정을 포함하는 경우에 본 발명은 보다 유효하다.
1. 제1 실시예
제1 실시예에 대하여, 도면을 참조하여 이하에 상세히 설명한다.
<반도체 집적 장치의 구조>
도 1에, 제1 실시예에서의 반도체 집적 장치의 구조의 단면도를 도시한다. 본 실시예에서의 반도체 집적 장치는 종래의 칩 사이즈 패키지가 적용된 반도체 집적 장치와 마찬가지의 구조를 갖고 있다.
즉, 반도체 기판(22)의 표면 상에 반도체 집적 회로(24)가 형성되어, 그 반도체 집적 회로(24) 상에 절연막(26)이 성막된다. 또한, 절연막(26)에 형성된 관통 홀을 통해 내부 배선(28)이 접속되어 반도체 칩이 구성된다. 내부 배선(28)은 반도체 칩의 측면에 그 단부를 노출하고 있으며, 반도체 집적 회로(24)와 외부 배선(20)과의 컨택트에 이용된다.
반도체 칩의 표면측 및 이면측에는 각각 제1 및 제2 지지 기체(12, 14)가 접착된다. 제2 지지 기체(14)의 외부 표면에는 완충 부재(32)가 배치되며, 완충 부재(32) 상에는 볼형 단자(18)가 제공된다. 반도체 칩의 측면에 노출된 내부 배선(28)의 단부와 볼형 단자(18)는 반도체 칩의 측면에 형성된 외부 배선(20)에 의해 접속된다. 또한, 외부 배선(20)이나 제2 지지 기체(14)가 외부로 노출되지 않도록 보호막(38)이 제공된다.
제1 지지 기체(12)는 종래 기술과 마찬가지로, 절연 수지(16)를 이용하여 반도체 칩과 접착된다. 예를 들면, 반도체 기판(22)의 표면에 형성된 반도체 집적 회로(24)가 CCD 이미지 센서인 경우에는, 제1 지지 기체(12)에는 높은 광 투과율을 갖는 유리판 등의 투명한 재료가 이용된다. 또한, 절연 수지(16)에도 높은 투과율을 갖는 에폭시 수지 등이 이용된다.
한편, 제2 지지 기체(14)는 절연 수지(40)를 이용하여 반도체 칩과 접착된다. 절연 수지(40)에는, 반도체 칩에 포함되는 반도체 기판(22)과의 열팽창율의 차를 저감하기 위해 필러(미소립자)가 혼합되어 있다.
도 2에, 본 실시예에서의 반도체 집적 장치의 구조의 확대 단면도를 도시한다. 확대 단면도는 도 1의 구형(矩形) 영역 A를 확대한 것이지만, 설명을 간단히 하기 위해 절연 수지(40)를 과장하여 표시하고 있다.
절연 수지(40)는 유기계 또는 무기계의 수지 재료(42)를 주재료로 하여 구성된다. 수지 재료(42)에는 산화 실리콘(SiO2)이나 산화 마그네슘(MgO) 등의 입자인 필러(44)가 혼합되어 있다. 필러(44)는 이들 재료에 한정되는 것은 아니며, 절연 수지(40)의 전체로서의 열팽창율을 반도체 칩에 포함되는 반도체 기판(22)의 열팽창율에 근사하게 하는 것이면 된다.
이 때, 접착 부분의 절연 수지(40)의 막 두께 T가 절연 수지(40)에 혼합된 필러(44)의 최대 입경 Dmax에 대하여 수학식 1의 조건을 만족시키도록 한다.
수학식 1의 조건은 절연 수지(40)가 이용된 전체 영역에서 만족되는 것이 바람직하지만, 특히, 도 1에 도시하는 반도체 집적 회로(24)가 형성된 유효 소자 영역 B에서, 필러(44)의 최대 입경 Dmax와 절연 수지(40)의 막 두께 T가 수학식 1의 관계를 만족시키는 것이 보다 바람직하다.
<반도체 집적 장치의 제조 방법>
본 발명의 실시예에서의 반도체 집적 장치는 도 3에 나타내는 프로세스 순서를 따라 제조할 수 있다.
단계 S30에서는 종래 기술과 마찬가지로, 반도체 기판(22)의 표면 상에 반도체 집적 회로(24)가 조립된다. 반도체 집적 회로(24) 상에는 산화막 등의 절연막(26)이 성막되며, 절연막(26)에 형성되는 관통 홀을 통해 내부 배선(28)이 접속되어 반도체 칩(10)이 형성된다.
단계 S32에서는, 스핀 코팅 등을 이용하여 반도체 기판(22)의 표면에 절연 수지(16)를 도포하고, 이 절연 수지(16)를 개재하여 제1 지지 기체(12)를 접합하여, 절연 수지(16)를 열 경화시킨다. 다음으로, 스크라이브 라인을 따라 반도체 칩(10)의 이면측으로부터 반도체 기판(22)을 연삭하여 컨택트부(30)가 형성된다. 반도체 기판(22)의 연삭은 기계 연마, 화학적 에칭, 물리적 에칭 중 어느 하나 또는 이들 조합에 의해 행할 수 있다.
또한, 다음 지지 기체(14)를 접착하는 공정으로 이행하기 전에, 반도체 칩의 이면의 요철을 저감하기 위해 접착면으로 되는 영역도 연삭해 두는 것이 바람직하다. 단, 기계 연마를 행한 경우에는 연마 부분에 미세한 흠이 발생하여, 그 흠의 요철에 의해 이후에 지지 기체(14)를 접착할 때에 절연 수지(40)의 두께를 조정하는 것이 곤란해지거나, 반도체 집적 회로(24)가 열화되기도 하기 때문에 기계 연마 이외의 방법을 이용하여 에칭을 행하는 것이 바람직하다. 예를 들면, 불화 수소산과 질산의 혼합 용액 등을 이용한 웨트 에칭이나 6불화 유황(SF6)을 이용한 드라이 에칭 등을 행하는 것이 바람직하다.
구체적으로는, 6불화 유황(SF6)과 산소(O2)를 250mTorr 정도의 압력으로 공급하여, 반도체 칩(10)에 주파수 40MHz 및 전력 2200W의 고주파(RF) 전력을 인가하여 에칭을 행할 수 있다. 여기서, 에칭을 고속이며 또한 균일하게 행하기 위해 회전자장을 동시에 인가하는 것도 바람직하다. 이 조건에서는, 반도체 기판(22)이 실리콘 기판인 경우에 약 50㎛/분의 에칭 속도를 얻을 수 있다.
그 결과, 에칭에 의한 요철의 발생을 억제할 수 있어서, 절연 수지(40)에 여분의 두께를 제공할 필요가 없어짐과 함께, 절연 수지(40)의 막 두께를 용이하게 조정할 수 있다.
단계 S34에서는, 도 4에 도시한 바와 같이 반도체 기판(22) 이면에 절연 수지(40)가 도포되어, 제2 지지 기체(14)가 접합된다.
이 단계 S34의 공정에서는 도 5에 도시한 바와 같이, 상부 고정 지그(jig)(50) 및 상부 고정 지그(50)에 대하여 평행하게 접지되는 하부 고정 지그(52)에 의해 제1 지지 기체(12) 및 제2 지지 기체(14)를 평행하게 유지하면서, 반도체 기판(22)에 대하여 제2 지지 기체(14)를 압착하여 가압해 간다. 이 때, 막 두께 조정 지그(54)에 의해 상부 고정 지그(50)와 하부 고정 지그(52)와의 간극을 조정함으로써, 절연 수지(40)를 소정의 막 두께로 규정하여 접착을 행한다. 특히, 후 공정에서 절연 수지(40)를 경화시키기 위한 열 처리를 실시하기 때문에, 이 열 처리에 의해 절연 수지(40)의 막 두께가 감소되는 것을 고려하여, 절연 수지(40)의 막 두께 T'를 수학식 2를 만족하도록 규정하는 것이 적합하다.
T : 열 처리 이후에 필요한 절연 수지의 막 두께>Dmax
α : 열 처리에 의해 수축되는 절연 수지의 막 두께
즉, 절연 수지(40)의 막 두께 T'를 절연 수지(40)에 포함되는 필러(44)의 최대 입경 Dmax보다 큰 막 두께 T와 열 처리에 의해 수축되는 절연 수지(40)의 막 두께 α를 더한 막 두께 이상으로 한다.
보다 구체적으로는, 도 6에 도시한 바와 같이 하부 고정 지그(52)측으로부터 제2 지지 기체(14)를 통해 광을 입사시켜서, 제2 지지 기체(14)와 절연 수지(40)와의 계면 및 절연 수지(40)와 반도체 칩(10)과의 계면으로부터 반사되어 오는 반사광의 간섭을 측정함으로써 절연 수지(40)의 막 두께를 측정함과 함께, 막 두께 조정 지그(54)의 길이를 조정하여 절연 수지(40)의 막 두께를 규정할 수 있다. 도 7에, 측정된 반사광의 간섭을 측정한 결과의 일례를 나타낸다. 간섭 피크 간격 등의 반사광 스펙트럼에서의 파장 의존성으로부터 절연 수지(40)의 막 두께를 측정할 수 있다.
절연 수지(40)의 막 두께는 마이크로미터의 정밀도로 조정할 필요가 있기 때문에, 막 두께 조정 지그(54)에는 압전 재료로 이루어지는 피에조 소자를 이용하여, 절연 수지(40)의 막 두께 측정 결과에 의한 피드백 제어를 행하여 막 두께 조정 지그(54)의 길이를 조정하는 것이 바람직하다.
또한, 유리판 등을 제1 및 제2 지지 기체(12, 14)로서 이용한 경우에, 자체 중량에 의한 휘어짐 때문에 지지 기체(12, 14)와 반도체 칩(10) 간의 거리가 중앙 부분과 주변 부분에서 상이하게 된다. 이 휘어짐을 방지하기 위해, 상부 고정 지그(50) 또는 하부 고정 지그(52)에는 제1 지지 기체(12) 또는 제2 지지 기체(14)를흡착하는 구조를 갖게 하는 것이 바람직하다. 예를 들면, 상부 고정 지그(50) 및 하부 고정 지그(52)에 진공 흡착용 구멍을 형성해두고, 제1 및 제2 지지 기체(12, 14)를 진공 흡착하여 평행하게 유지하면서 반도체 칩(10)에 접합하는 것이 바람직하다.
단계 S36에서는, 열 처리를 행함으로써 절연 수지(16) 및 절연 수지(40)를 경화시켜, 제1 지지 기체(12) 및 제2 지지 기체(14)와 반도체 칩(10)을 완전히 접착한다. 이 때, 상부 고정 지그(50), 하부 고정 지그(52) 및 막 두께 조정 지그(54)를 장착한 채로 열 처리를 행하면, 절연 수지(16) 및 절연 수지(40)의 수축에 수반하여 반도체 칩(10)이나 제1 및 제2 지지 기체(12, 14)에 응력이 가해져서, 제1 또는 제2 지지 기체(12, 14)의 파손이나 반도체 칩(10)에 형성된 반도체 집적 회로(24)의 파괴가 야기되는 경우가 있다. 따라서, 상부 고정 지그(50), 하부 고정 지그(52) 및 막 두께 조정 지그(54)를 제거하고 열 처리를 행하는 것이 바람직하다.
단계 S34에서 절연 수지(40)의 막 두께 T'를 필러(44)의 원대 입경 Dmax보다 큰 막 두께 T와 열 처리에 의해 수축되는 절연 수지(40)의 막 두께 α를 합한 막 두께보다도 크게 규정함으로써, 열 처리에 의해 이후 절연 수지(40)가 막 두께 α큼만큼 수축된 경우에도, 절연 수지(40)가 최종적인 막 두께 T를 필러(44)의 최대 입경 Dmax보다 크게 유지할 수 있다.
열 처리 후, 제2 지지 기체(14)의 외부 표면에 완충 부재(32)를 제공하여, 다음 단계로 이행한다.
단계 S38에서는 다이싱 톱을 이용하여 제2 지지 기체(14)측으로부터 스크라이브 라인을 따라 절삭을 행함으로써, 내측면에 내부 배선(28)의 단부(36)가 노출된 역V자형의 홈(34)이 형성된다. 단계 S40에서는 제2 지지 기체(74)의 외부 표면 및 홈(34)의 내면에 금속막을 성막하고, 그 금속막을 포토리그래피 기술에 의해 패터닝함으로써 외부 배선(20)이 형성된다. 마지막으로, 단계 S42에서, 보호막(38) 및 볼형 단자(18)를 형성하고, 다이싱 톱을 이용하여 스크라이브 라인을 따라 분단함으로써 반도체 집적 장치가 형성된다.
이상에 의해 형성되는 본 실시예에서의 반도체 집적 장치에 따르면, 반도체 칩과 지지 기체를 접착하기 위한 절연 수지에 필러를 혼합한 경우에도 반도체 집적 장치의 특성이 열화되거나, 반도체 집적 장치가 완전히 파괴되게 되는 문제를 방지할 수 있다. 동시에, 반도체 집적 장치의 열 응력을 저감시킬 수 있다.
이들 효과는 절연 수지에 포함되는 필러의 최대 입경보다도 절연 수지의 막 두께를 크게 함으로써, 1개의 필러가 지지 기체와 반도체 칩에 동시에 접촉하지 않게 되어, 지지 기체로부터의 가압에 의해 필러와 반도체 칩과의 접촉점에 대하여 필러가 압박되어 생기는 응력 집중이 없어지기 때문에 얻어질 수 있는 것으로 추측된다.
2. 제2 실시예
이하, 제2 실시예에 대하여 도면을 참조하여 설명한다.
<반도체 집적 장치의 구조>
도 10에, 제2 실시예에서의 반도체 집적 장치의 구조의 단면도를 도시한다.본 실시예에서의 반도체 집적 장치는, 제1 실시예에서의 칩 사이즈 패키지가 적용된 반도체 집적 장치와 마찬가지의 구조를 갖고 있지만, 절연 수지(40)가 절연 수지층(40-1) 및 절연 수지층(40-2)의 2층으로 나누어져 있는 것에 특징을 갖는다.
제2 지지 기체(14)는 절연 수지(40-1 및 40-2)에 의해 반도체 칩과 접착된다. 절연 수지층(40-1)에는 반도체 칩에 포함되는 반도체 기판(22)과의 열팽창율의 차를 저감하기 위해 필러가 혼합되어 있다. 한편, 절연 수지층(40-2)에는 필러는 혼합되어 있지 않다.
도 11에, 본 실시예에서의 반도체 집적 장치의 구조의 확대 단면도를 도시한다. 확대 단면도는 도 10의 구형 영역 C를 확대한 것이지만, 설명을 간단히 하기 위해 절연 수지(40-1)를 과장하여 표시하고 있다.
절연 수지막(40-1)은 제1 실시예와 마찬가지로, 유기계 또는 무기계의 수지 재료(42)를 주재료로 하여 구성된다. 절연 수지막(40-1)에 포함되는 필러(44)도, 산화실리콘(SiO2)이나 산화마그네슘(MgO) 등의 입자로 하는 것이 바람직하다. 즉, 필러(44)는 절연 수지막(40-1)의 전체로서의 열팽창율을 반도체 칩에 포함되는 반도체 기판(22)의 열팽창율에 근사하게 하는 것이면 된다.
이 때, 접착 부분의 절연 수지막(40-1)의 막 두께 T와 절연 수지막(40-1)에 혼합된 필러(44)의 최대 입경 Dmax는 상기 수학식 1의 조건을 만족시키도록 규정한다. 수학식 1의 조건은 절연 수지막(40-1)이 이용된 전체 영역에서 만족되는 것이 바람직하지만, 특히, 도 10에 도시하는 반도체 집적 회로(24)가 형성된 유효 소자영역 B에서 만족되고 있으면 된다.
<반도체 집적 장치의 제조 방법>
본 실시예에서의 반도체 집적 장치는 도 12에 나타내는 프로세스 순서를 따라 제조할 수 있다. 도 12에서, 상기 제1 실시예와 마찬가지의 처리를 행하는 공정에는 동일한 부호를 붙였다.
단계 S30에서는 반도체 기판(22)의 표면 상에 반도체 집적 회로(24)가 조립되며, 산화막 등의 절연막(26)이 성막되고, 절연막(26)에 형성되는 관통 홀을 통해 내부 배선(28)이 접속된다. 이것에 의해, 반도체 칩(10)이 형성된다.
단계 S32에서는, 반도체 기판(22)의 표면에 절연 수지(16)가 도포되며, 이 절연 수지(16)를 개재하여 제1 지지 기체(12)가 접합된다. 절연 수지(16)를 열 경화시킴으로써 제1 지지 기체(12)가 반도체 기판(22)의 표면에 고착된다. 다음으로, 스크라이브 라인(도 12에서의 점선)을 따라 반도체 칩(10)의 이면측으로부터 반도체 기판(22)을 연삭함으로써 컨택트부(30)가 형성된다. 반도체 기판(22)의 연삭은 기계 연마, 화학적 에칭, 물리적 에칭 중 어느 하나 또는 이들 조합에 의해 행할 수 있다.
이 때, 제1 실시예와 마찬가지로, 반도체 칩의 이면의 요철을 저감하기 위해 접착면으로 되는 영역도 연삭해 두는 것이 바람직하다. 또한, 기계 연마를 행한 경우에, 연마 부분의 미세한 흠이나 요철에 의한 문제를 방지하기 위해, 기계 연마 이외의 방법을 이용하여 에칭 등의 후처리를 행하는 것이 바람직하다. 예를 들면,불화 수소산과 질산의 혼합 용액 등을 이용한 웨트 에칭이나 6불화 유황(SF6)을 이용한 드라이 에칭 등을 행하는 것이 바람직하다. 에칭은 제1 실시예와 마찬가지로 행할 수 있다.
단계 S34-1에서는, 반도체 기판(22)의 이면에 절연 수지층(40-1)이 형성된다. 스핀 코터 등을 이용하여 필러를 포함하는 절연 수지를 도포하고, 열 처리 등에 의해 경화시킴으로써 절연 수지층(40-1)을 형성한다.
여기서, 경화시키기 위한 열 처리에 의해 그 막 두께가 감소하는 것을 고려하여, 도 11에 도시한 바와 같이 절연 수지층(40-1)의 막 두께 T'를 상기 수학식 2를 만족하도록 규정하는 것이 적합하다.
즉, 절연 수지층(40-1)의 막 두께 T'를 절연 수지층(40-1)에 포함되는 필러(44)의 최대 입경 Dmax보다 큰 막 두께 T와 열 처리에 의해 수축하는 막 두께 α를 더한 막 두께 이상으로 도포해 두는 것이 적합하다.
예를 들면, 스핀 코터를 이용하여 절연 수지를 도포할 때에, 수지 점도, 스핀 코터의 회전 속도, 및 회전 시간을 조정함으로써 상기의 수학식 2를 만족하도록 절연 수지를 도포할 수 있다. 이와 같이 도포된 절연 수지를 압축하지 않고, 압축 등을 받아도 막 두께가 변화되지 않을 정도까지 경화시킨다. 이것에 의해, 상기한 바와 같이 경화 후의 절연 수지막(40-1)의 막 두께 T와 절연 수지막(40-1)에 혼합된 필러(44)의 최대 입경 Dmax가 상기 수학식 1의 조건을 만족할 수 있다.
단계 S34-2에서는, 반도체 기판(22) 이면에 절연 수지층(40-2)이 형성되며,제2 지지 기체(14)가 접합된다. 상부 고정 지그(50) 및 상부 고정 지그(50)에 대하여 평행하게 접지되는 하부 고정 지그(52)에 의해 제1 지지 기체(12) 및 제2 지지 기체(14)를 평행하게 유지하면서, 반도체 기판(22)에 대하여 제2 지지 기체(14)를 압착하여 가압해간다. 이 때, 막 두께 조정 지그(54)에 의해 상부 고정 지그(50)와 하부 고정 지그(52)와의 간극을 조정함으로써 절연 수지(40-1 및 40-2)를 합한 막 두께를 소정의 막 두께로 되도록 규정한다. 구체적으로는 제1 실시예와 마찬가지로, 광의 간섭을 이용한 막 두께 측정을 행하면서 막 두께 조정 지그(54)의 길이를 조정함으로써, 절연 수지층(40-1 및 40-2)을 합한 막 두께를 규정할 수 있다.
또한, 제1 실시예와 마찬가지로, 유리판 등을 제1 및 제2 지지 기체(12, 14)로서 이용한 경우에는 자체 중량에 의해 휘어짐을 방지하기 위해, 상부 고정 지그(50) 또는 하부 고정 지그(52)에 제1 지지 기체(12) 또는 제2 지지 기체(14)를 흡착하는 구조를 갖게 하는 것이 바람직하다. 이것에 의해, 제1 및 제2 지지 기체(12, 14)를 평행하게 유지하면서 반도체 칩(10)에 접합시키는 것이 바람직하다.
단계 S36에서는, 열 처리를 행함으로써 절연 수지(16) 및 절연 수지층(40-1 및 40-2)을 완전히 경화시킨다. 이것에 의해, 제1 지지 기체(12) 및 제2 지지 기체(14)와 반도체 칩(10)이 고착된다. 이 때, 제1 실시예와 마찬가지로, 응력에 의한 반도체 집적 회로(24)의 파손을 방지하기 위해, 상부 고정 지그(50), 하부 고정 지그(52) 및 막 두께 조정 지그(54)를 제거하고 열 처리를 행하는 것이 바람직하다. 열 처리 이후, 제2 지지 기체(14)의 외부 표면에 완충 부재(32)를 제공하고, 다음 단계로 이행한다.
단계 S34-1에서 절연 수지층(40-1)의 막 두께 T를 필러(44)의 최대 입경 Dmax보다 크게 하여, 단계 S34-2에서의 압축에서도 막 두께가 변화되지 않을 정도로 미리 경화시켜 둠으로써, 절연 수지층(40-1 및 40-2)을 합한 막 두께를 반드시 필러(44)의 최대 입경 Dmax보다 크게 유지할 수 있다.
단계 S38∼S42에서는 다이싱을 이용하여 내측면에 내부 배선(28)의 단부(36)가 노출된 역V자형 홈(34)을 형성하며, 제2 지지 기체(14)의 외부 표면 및 홈(34)의 내면에 패터닝된 외부 배선(20)을 형성하고, 보호막(38) 및 볼형 단자(18)를 형성한 후, 다이싱 톱을 이용하여 스크라이브 라인을 따라 분단함으로써 반도체 집적 장치가 형성된다.
본 실시예에 따르면, 반도체 칩과 지지 기체를 접착하기 위한 절연 수지에 필러를 혼합한 경우에서도 반도체 집적 장치의 특성이 열화되거나, 반도체 집적 장치가 완전히 파괴되는 문제를 방지할 수 있다. 동시에, 반도체 집적 장치의 열 응력을 저감시킬 수도 있다.
이들 효과는 절연 수지층(40-1)에 포함되는 필러(44)의 최대 입경 Dmax보다도 절연 수지층(40-1)의 막 두께 T를 크게 하는, 즉 절연 수지층(40-1) 및 절연 수지층(40-2)을 합한 막 두께를 필러(44)의 최대 입경 Dmax보다도 두껍게 함으로써, 1개의 필러가 지지 기체와 반도체 칩에 동시에 접촉하지 않게 되어, 필러로부터의 응력의 집중을 방지할 수 있기 때문이라고 추측된다.
또, 본 실시예에서는 절연 수지(40)를 2층의 절연 수지층(40-1 및 40-2)으로 구성하였지만, 이것에 한정되는 것은 아니다. 즉, 본 실시예에서의 발명의 개념을 만족하는 형태라면, 3층 이상의 절연 수지막을 갖는 구성으로 하여도 된다.
본 발명에 따르면, 반도체 집적 장치에 생기는 열 응력을 저감함과 함께 특성의 열화를 방지할 수 있다.

Claims (9)

  1. 반도체 집적 회로가 형성된 반도체 칩과, 상기 반도체 칩의 적어도 일면에 적층되는 지지 기체(基體)를 포함하며,
    상기 반도체 칩과 상기 지지 기체와의 사이에 미소립자가 혼합된 수지가 충전되고, 상기 반도체 칩과 상기 지지 기체와의 간격이 상기 미소립자의 최대 입경보다도 큰 것을 특징으로 하는 반도체 집적 장치.
  2. 제1항에 있어서,
    상기 반도체 칩 중 적어도 상기 반도체 집적 회로가 형성된 소자 유효 영역에서, 상기 반도체 칩과 상기 지지 기체와의 간격이 상기 미소립자의 최대 입경보다도 큰 것을 특징으로 하는 반도체 집적 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 수지가 2층 이상의 수지층을 포함하는 것을 특징으로 하는 반도체 집적 장치.
  4. 제3항에 있어서,
    상기 수지는 상기 미립자를 포함하는 수지층과 상기 미립자를 포함하지 않는 수지층을 포함하는 것을 특징으로 하는 반도체 집적 장치.
  5. 반도체 집적 회로가 형성된 반도체 기판의 적어도 일면에 미소립자가 혼합된 수지를 도포하여, 상기 수지를 사이에 두고 상기 반도체 기판에 지지 기체를 적층하는 제1 공정과,
    상기 반도체 기판에 대하여 상기 지지 기체를 압착하는 제2 공정을 포함하며,
    상기 제2 공정은 상기 반도체 기판과 상기 지지 기체와의 간격을 상기 미소립자의 최대 입경보다도 크게 유지하면서 상기 반도체 기판에 상기 지지 기체를 압착하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제2 공정 이후에, 상기 수지에 열 처리를 실시하여 열 경화시키는 공정을 더 포함하며,
    상기 제2 공정은 상기 열 경화 공정 시에 상기 수지의 막 두께가 수축되는 수축량과 상기 미소립자의 최대 입경을 합한 크기보다 상기 반도체 기판과 상기 반도체 지지 기체와의 간격을 크게 유지하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 제1 공정 이전에, 상기 반도체 기판의 이면을 에칭하여 상기 반도체 기판의 두께를 얇게 하는 공정을 더 포함하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법.
  8. 반도체 집적 회로가 형성된 반도체 기판의 적어도 일면에 미소립자가 혼합된 제1 수지층을 도포하는 제1 공정과,
    상기 제1 공정에서 도포된 제1 수지층을 경화시키는 제2 공정과,
    상기 제2 공정에서 경화된 제1 수지층 상에 미소립자를 포함하지 않는 제2 수지층을 도포하는 제3 공정을 포함하며,
    상기 제2 공정은 경화 후의 상기 제1 수지층의 막 두께가 상기 미소립자의 최대 입경보다도 크게 유지되도록 경화를 행하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제1 공정 이전에, 상기 반도체 기판의 이면을 에칭하여 상기 반도체 기판의 두께를 얇게 하는 공정을 더 포함하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법.
KR1020040007603A 2003-02-06 2004-02-05 반도체 집적 장치 및 그 제조 방법 KR100580977B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003029957 2003-02-06
JPJP-P-2003-00029957 2003-02-06
JPJP-P-2003-00383430 2003-11-13
JP2003383430A JP2004260135A (ja) 2003-02-06 2003-11-13 半導体集積装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20040071645A true KR20040071645A (ko) 2004-08-12
KR100580977B1 KR100580977B1 (ko) 2006-05-17

Family

ID=33133728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040007603A KR100580977B1 (ko) 2003-02-06 2004-02-05 반도체 집적 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7109062B2 (ko)
JP (1) JP2004260135A (ko)
KR (1) KR100580977B1 (ko)
CN (1) CN1519918A (ko)
TW (1) TWI242230B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736423B1 (ko) * 2004-09-10 2007-07-09 엠텍비젼 주식회사 이미지 센서의 제조 방법 및 이를 이용한 이미지 센서
KR100794658B1 (ko) * 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2007165696A (ja) * 2005-12-15 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008166381A (ja) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI341584B (en) * 2007-02-26 2011-05-01 Siliconware Precision Industries Co Ltd Sensor-type semiconductor package and manufacturing method thereof
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US20090026562A1 (en) * 2007-07-26 2009-01-29 Visera Technologies Company Limited Package structure for optoelectronic device
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
CN101355066B (zh) 2008-05-26 2011-05-18 苏州晶方半导体科技股份有限公司 封装结构及其制造方法
KR20090129791A (ko) * 2008-06-13 2009-12-17 가부시키가이샤 교토 소프트웨어 리서치 다치 플래시 메모리
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
US9704772B2 (en) 2014-04-02 2017-07-11 Xintec Inc. Chip package and method for forming the same
TWI569427B (zh) * 2014-10-22 2017-02-01 精材科技股份有限公司 半導體封裝件及其製法
TWI588954B (zh) * 2015-02-16 2017-06-21 精材科技股份有限公司 晶片封裝體及其製造方法
US10191105B2 (en) 2016-08-17 2019-01-29 Atomera Incorporated Method for making a semiconductor device including threshold voltage measurement circuitry
US10325952B2 (en) * 2017-07-07 2019-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
KR100443484B1 (ko) * 1996-02-19 2004-09-18 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
CN1288731C (zh) * 1996-10-08 2006-12-06 日立化成工业株式会社 半导体装置、粘合剂和粘合膜
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
KR100522223B1 (ko) * 1997-01-24 2005-12-21 로무 가부시키가이샤 반도체장치및그제조방법
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
US6297564B1 (en) * 1998-04-24 2001-10-02 Amerasia International Technology, Inc. Electronic devices employing adhesive interconnections including plated particles
EP1067598B1 (en) * 1999-01-27 2003-03-26 Citizen Watch Co. Ltd. Method of packaging semiconductor device using anisotropic conductive adhesive
JP4066127B2 (ja) * 1999-03-25 2008-03-26 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器。
JP2000294692A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6821657B1 (en) * 2000-01-28 2004-11-23 Hitachi, Ltd. Solvent-free thermosetting resin composition, process for producing the same, and product therefrom
JP2001237268A (ja) 2000-02-22 2001-08-31 Nec Corp 半導体素子の実装方法及び製造装置
JP4454792B2 (ja) * 2000-05-18 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4759122B2 (ja) * 2000-09-12 2011-08-31 ポリマテック株式会社 熱伝導性シート及び熱伝導性グリス
US6317326B1 (en) * 2000-09-14 2001-11-13 Sun Microsystems, Inc. Integrated circuit device package and heat dissipation device
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
DE10201781B4 (de) * 2002-01-17 2007-06-06 Infineon Technologies Ag Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736423B1 (ko) * 2004-09-10 2007-07-09 엠텍비젼 주식회사 이미지 센서의 제조 방법 및 이를 이용한 이미지 센서
KR100794658B1 (ko) * 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지
US7544538B2 (en) 2006-07-07 2009-06-09 Samsung Electronic Co., Ltd. Method of forming semiconductor chips, the semiconductor chips so formed and chip-stack package having the same
US8039937B2 (en) 2006-07-07 2011-10-18 Samsung Electronics Co., Ltd. Method of forming semiconductor chips, the semiconductor chips so formed and chip-stack package having the same

Also Published As

Publication number Publication date
CN1519918A (zh) 2004-08-11
US7109062B2 (en) 2006-09-19
KR100580977B1 (ko) 2006-05-17
US20050009238A1 (en) 2005-01-13
JP2004260135A (ja) 2004-09-16
TWI242230B (en) 2005-10-21
TW200416805A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
KR100580977B1 (ko) 반도체 집적 장치 및 그 제조 방법
KR102046534B1 (ko) 기판 가공 방법
US6653731B2 (en) Semiconductor device and method for fabricating same
US7192805B2 (en) Semiconductor device and method of manufacturing the same
JP6395600B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
KR102077248B1 (ko) 기판 가공 방법
KR100661042B1 (ko) 반도체 장치의 제조 방법
US20080308935A1 (en) Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
US6753238B2 (en) Semiconductor device and manufacturing method thereof
WO2013179766A1 (ja) 撮像装置、半導体装置および撮像ユニット
JP6147250B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
US8643177B2 (en) Wafers including patterned back side layers thereon
US20070190908A1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP5055798B2 (ja) 半導体装置の製造方法
CN114551258A (zh) 扇出型晶圆级封装方法及封装结构
US7456051B2 (en) Photoelectric device grinding process and device grinding process
JP2004241654A (ja) 半導体集積装置及びその製造方法
US20080096322A1 (en) Manufacturing method of semiconductor chip
KR100836769B1 (ko) 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법
CN113541627A (zh) 弹性波器件封装及其制造方法
JP2004281963A (ja) 半導体集積装置及びその製造方法
CN114551257A (zh) 扇出型晶圆级封装方法及封装结构
JP2004281962A (ja) 半導体集積装置及びその製造方法
KR20050058723A (ko) 박형 반도체 웨이퍼 및 그 제조방법
CN111952166A (zh) 晶圆接合膜及制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee