KR20040065382A - 박막트랜지스터 소자의 제조방법 - Google Patents

박막트랜지스터 소자의 제조방법 Download PDF

Info

Publication number
KR20040065382A
KR20040065382A KR1020030002335A KR20030002335A KR20040065382A KR 20040065382 A KR20040065382 A KR 20040065382A KR 1020030002335 A KR1020030002335 A KR 1020030002335A KR 20030002335 A KR20030002335 A KR 20030002335A KR 20040065382 A KR20040065382 A KR 20040065382A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
active layer
manufacturing
catalytic metal
Prior art date
Application number
KR1020030002335A
Other languages
English (en)
Other versions
KR100959684B1 (ko
Inventor
김빈
김해열
배종욱
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030002335A priority Critical patent/KR100959684B1/ko
Publication of KR20040065382A publication Critical patent/KR20040065382A/ko
Application granted granted Critical
Publication of KR100959684B1 publication Critical patent/KR100959684B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명에 따른 박막트랜지스터 소자의 제조 공정에서는 촉매금속 물질을 이용한 비정질 실리콘의 결정화 공정을 통해 형성된 폴리실리콘 물질로 이루어진 액티브층의 채널부에 잔존하는 촉매금속 물질을 별도의 레이저 장치를 이용한 확산처리없이, H+를 이용한 중화 공정을 통해 균일한 제거가 가능하고, 또한 박막트랜지스터 소자용 보호막을 H+를 포함하는 실리콘 질화막을 채용함으로써, 촉매금속 물질의 중성화 효과를 극대화하여, 촉매금속 물질이 소자에 전기적 손상을 주는 것을 효과적으로 차단함으로써, 소자특성을 향상시킬 수 있다.

Description

박막트랜지스터 소자의 제조방법{Method of manufacturing for Thin Film Transistor Device}
본 발명은 반도체 소자에 이용되는 박막트랜지스터 소자에 관한 것이며, 특히 박막트랜지스터 소자를 이루는 폴리실리콘 박막의 제조방법에 관한 것이다.
현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.
이러한 스위칭 소자로는 수소화된 비정질 실리콘(amorphous-Silicon:H ; 이하 비정질 실리콘이라 약칭함)이 주로 이용되는데, 이는 대면적으로 제작이 용이하여 생산성이 높고, 350℃ 이하의 낮은 기판온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다. 특히 비정질 실리콘은 빛 조사에 의해 특성이 저하되는 문제점이 있고, 표시화소 구동 소자의 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)과 신뢰성 저하로 인해 구동회로에 쓰기 어렵다.
즉, 비정질 실리콘 박막트랜지스터 기판은 TCP(Tape Carrier Package) 구동 IC(Integrated Circuit)를 이용하여 절연기판과 PCB(Printed Circuit Board)를 연결하며, 구동 IC 및 실장비용이 원가에 많은 부분을 차지한다.
더욱이, 액정표시장치용 액정패널의 해상도가 높아지면, 박막트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워진다.
그러나, 다결정 상태의 폴리실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 이 폴리실리콘으로 기판에 직접 구동회로를 만들면 구동 IC 비용도 줄일 수 있고 실장도 간단해진다.
또한, 폴리실리콘은 비정질 실리콘보다 전계효과 이동도가 높아 고해상도 패널의 스위칭 소자로 유리하고, 비정질 실리콘에 비하여 광전류가 적어 빛이 많이 쬐이는 디스플레이(display) 장치에도 적용할 수 있다.
이 폴리실리콘의 제조방법은 공정온도에 따라 저온 공정과 고온 공정으로 나뉜다. 고온 공정은 공정온도가 1000℃ 근처로 절연기판의 변형온도 이상의 온도조건이 요구되어 열저항력이 높은 고가의 석영기판을 써야 되는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시켜 다결정 박막으로 만들려는 노력이 여러 가지 방향에서 전개되고 있다.
또한, 고온폴리 공정에 의해 증착된 폴리실리콘 박막의 경우 성막시 높은 표면조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로, 저온폴리 공정에 의한 비정질 실리콘 박막의 재결정화보다 소자응용 특성이 떨어지는 것으로 알려져 있다.
이러한 저온 폴리 박막트랜지스터 액정표시장치는, 기존의 비정질 실리콘 제품보다 뛰어난 화질, 고신뢰성, 저소비전력을 가지는 차세대 신개념 기술이다.
또한, 저온폴리 공정은 공정 내에서 구동회로 및 주변회로를 내장하여, 진동, 충격, 설계 등 고신뢰성과 휴대성이 강조되는 휴대폰에도 적합하다.
이러한 저온 폴리 공정 중에서, 니켈(Ni)과 같은 촉매 금속물질을 결정핵으로 비정질 실리콘을 결정화하여 폴리실리콘을 형성하는 MIC(Metal Induced Crystallization), MILC(Metal Induced Lateral Crystallization), FE-MIC(Field Enhanced MIC)이 주로 이용되고 있다.
이하, 도 1a, 1b는 종래의 MIC 공정을 이용한 비정질 실리콘의 저온 결정화 공정을 단계별로 도시한 단면도이다.
도 1a에서는, 절연기판(1) 상에 버퍼층(10 ; buffer layer), 비정질 실리콘층(12)을 차례대로 형성한 다음, 상기 비정질 실리콘층(12) 상부에 촉매금속 물질로써, 미량(수 Å)의 니켈 물질(14)을 흡착하는 단계와, 상기 니켈 물질(14)이 흡착된 기판(16)을 500 ℃ 이상의 온도로 써멀 어닐링(thermal annealing)처리하여 니켈 물질(14)과 비정질 실리콘층(12)의 실리콘의 반응에 의해 니켈 실리사이드(미도시)를 형성하고, 니켈 실리사이드를 실리콘층의 결정핵으로 이용하여, 도 1b에서와 같이 폴리실리콘층(20)을 완성하게 된다.
이러한, 촉매금속 물질을 이용한 비정질 실리콘의 결정화 공정에 의하면, 결정화 공정 후 완성된 폴리실리콘층에 촉매금속 물질이 잔존하게 되어, 잔존하는 촉매금속 물질에 의해 누설전류 등이 발생하는 등 소자 특성에 악영향을 끼치는 문제점이 있다.
이러한 문제점을 개선하기 위하여, 종래에는 박막트랜지스터 소자 제조 공정 중 촉매금속 잔여물을 채널부로부터 제거하는 공정이 포함된다.
도 2a, 2b는 상기 도 1a, 1b에 따른 결정화 공정을 통해 형성된 폴리실리콘층을 포함하는 박막트랜지스터 소자의 제조 공정 일부를 각각 나타낸 단면도이다.
도 2a는, 절연기판(1) 상에 버퍼층(30)이 형성되어 있고, 버퍼층(30) 상부에는 폴리실리콘 물질로 이루어진 액티브층(32 ; active layer)이 패터닝되어 있고, 액티브층(32)을 덮는 기판 전면에는 게이트 절연막(34)이 형성되어 있고, 게이트 절연막(34) 상부의 액티브층(32)의 중앙부와 대응된 위치에는 게이트 전극(36)이 패터닝되어 있다.
상기 게이트 전극(36)과 대응된 위치의 액티브층(32) 영역은 채널부(i)를 이루고, 채널부(i)의 양측부는 소스 영역(ii) 및 드레인 영역(iii)을 각각 이룬다.
상기 폴리실리콘 물질은, 상기 도 1a, 1b에 따른 촉매금속 물질을 이용한 비정질 실리콘의 결정화 공정을 통해 형성된 것으로, 촉매금속 잔여물을 일부 포함함을 전제로 한다.
도 2b는, 상기 액티브층(32)의 채널부(i)에 잔존하는 촉매금속 물질(미도시)을 확산시키기 위해 기판 상에 레이저빔을 조사하는 단계이다.
좀 더 상세히 설명하면, 국부적인 영역(액티브층 형성부)에 레이저(laser)를 조사하면 온도 구배(勾配)가 발생하여, 전술한 액티브층(32) 채널부(i)의 촉매금속 잔여물을 소스 영역(ii) 및 드레인 영역(iii)으로 확산시킬 수 있다.
또는, 소스 영역(ii) 및 드레인 영역(iii)으로 이동된 촉매금속 잔여물을 응집(condensation)시키는 공정을 포함할 수도 있다.
이와 같이, 기존의 촉매금속 물질을 이용한 비정질 실리콘의 결정화 공정을통해 형성된 폴리실리콘 물질로 이루어진 액티브층의 채널부로부터 촉매금속 잔여물을 제거하기 위해서는, 별도로 고가의 레이저 장비를 이용해야 하므로 공정 비용이 상승하게 되고, 촉매금속 잔여물을 균일하게 제거하기 공정 상 어려움이 있었다.
상기 문제점을 해결하기 위하여, 본 발명에서는 촉매금속 잔여물을 균일하게 제거할 수 있는 방법을 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에서는 게이트 절연막 형성단계 전 액티브층의 패터닝 공정 후에, 촉매금속 잔여물을 전기적으로 중성화시키고자 한다.
도 1a, 1b는 종래의 MIC 공정을 이용한 비정질 실리콘의 저온 결정화 공정을 단계별로 도시한 단면도.
도 2a, 2b는 상기 도 1a, 1b에 따른 결정화 공정을 통해 형성된 폴리실리콘층을 포함하는 박막트랜지스터 소자의 제조 공정 일부를 각각 나타낸 단면도.
도 3a 내지 3c는 본 발명에 따른 박막트랜지스터 소자의 제조 공정에 대한 단면도.
<도면의 주요부분에 대한 부호의 설명>
100 : 절연기판 110 : 버퍼층
112 : 액티브층
상기 목적을 달성하기 위하여, 본 발명에서는 절연기판 상에 위치하며, 촉매금속 물질을 이용한 비정질 실리콘의 결정화 공정을 통해 형성된 폴리실리콘 박막으로 액티브층을 형성하는 단계와; 상기 액티브층을 H+ 이온처리하는 단계와; 상기 액티브층 상에, 게이트 전극, 소스 전극 및 드레인 전극을 차례대로 형성하는 단계를 포함하는 박막트랜지스터 소자의 제조방법을 제공한다.
상기 H+ 이온처리하는 단계는, 이온주입 방식, 샤워 방식, 플라즈마 방식 중 어느 하나에서 선택되는 공정을 이용하고, 상기 H+ 이온처리하는 단계는 CVD(Chemical Vapor Deposition) 장비가 이용되며, 파워 조건은 50 ~ 500 W이고,이온 도즈량은 1 ×1013~ 9 ×1013cm-2인 것을 특징으로 한다.
상기 폴리실리콘 박막으로 액티브층을 형성하는 단계는, 상기 폴리실리콘 박막을 패터닝(patterning)하는 단계를 포함하고, 상기 액티브층, 게이트 전극, 소스 전극, 드레인 전극은 박막트랜지스터 소자를 이루고, 상기 박막트랜지스터 소자를 덮는 영역에는 보호층을 형성하는 단계를 포함하며, 상기 보호층을 이루는 물질은 H+를 포함하는 실리콘 질화막에서 선택되며, 상기 실리콘 질화막은, 저온 증착 또는 H+플라즈마 처리 중 어느 하나를 통해 형성되는 것을 특징으로 한다.
그리고, 상기 H+이온처리하는 단계는, 상기 액티브층 상에 잔존하는 촉매금속 물질을 전기적으로 중성화시키는 단계이며, 상기 촉매금속 물질로 비정질 실리콘을 결정화하는 단계는, 열에너지를 이용하는 결정화 단계이거나, 또는 금속전극을 이용한 전계로 결정화 단계이며, 상기 촉매금속 물질은 니켈(Ni), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 코발트(Co), 망간(Mn) 중 어느 하나에서 선택되는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 3a 내지 3c는 본 발명에 따른 박막트랜지스터 소자의 제조 공정에 대한 단면도로서, 촉매금속 잔여물의 중성화 단계를 중심으로 도시하였다.
도 3a에서는, 절연기판(100) 상에 버퍼층(110)이 형성되어 있고,버퍼층(110) 상부에 위치하며, 촉매금속 물질을 이용한 비정질 실리콘의 저온 결정화 공정을 통해 형성된 폴리실리콘으로 이루어진 액티브층(112)이 패터닝되어 있다.
전술한 촉매금속 물질은 실리콘과 반응하여 실리사이드(silicide) 물질을 만들 수 있는 금속물질에서 선택되며, 바람직하게는 니켈(Ni), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 코발트(Co), 망간(Mn) 중 어느 하나에서 선택하는 것이다.
특히, 니켈 또는 망간과 같은 금속 물질은 화합물 반도체 제조에서 도핑 물질로 사용되고 있으며, 도핑 공정에 이용시 다시 중성화시켜야 하는 물질에 해당된다.
즉, 이러한 촉매금속 물질은 실리콘 내부에서 주로 (-) 전하를 띄게 되어, 결정화 공정 후 촉매금속 잔류물을 그대로 방치하게 되면, 누설 전류를 크게 하는 등 소자 특성에 악영향을 주게 된다.
이러한 문제점을 해결하기 위해, 도 3b에서는, 상기 액티브층(112)을 H+(proton)로 이온처리하는 단계를 포함하는 것을 특징으로 한다.
상기 이온처리 단계에서는, H+이온을 이온주입 방식으로 액티브층(112)에 주입시키거나, 또는 샤워 방식에 의해 액티브층(112)에 확산시켜 실리콘 내부로 유입시키는 방법 또는, H+이온을 플라즈마 상태로 액티브층(112)에 도핑처리하는 방법 중 어느 하나를 이용할 수 있다.
이러한, 이온처리 공정을 CVD(Chemical Vapor Deposition) 장비에서 진행할경우, 파워(power) 조건은 50 ~ 500 W이고, 이온 도즈량은 1 ×1013~ 9 ×1013cm-2으로 하는 것이 바람직하다.
이러한 이온처리 단계를 거치면, 촉매금속 잔류물을 중성화시켜서 촉매금속 잔류물이 소자 내에서 전기적으로 작용하는 것을 차단할 수 있게 된다.
도 3c는, 상기 액티브층(112) 상에, 게이트 전극(116), 소스 전극(124) 및 드레인 전극(126)을 차례대로 형성하여 박막트랜지스터(T)를 완성하는 단계와, 상기 박막트랜지스터(T)를 덮는 영역에 보호막(128)을 형성하는 단계를 포함한다.
상기 보호막(128)을 이루는 물질은, H+를 포함하는 실리콘 질화막에서 선택되는 것을 특징으로 한다. H+를 포함하는 실리콘 질화막은, SiH4, NH3등의 수소를 포함하는 반응가스를 이용한 저온 증착 또는 증착 전 H+플라즈마 처리를 통해 형성할 수 있다.
즉, 상기 H+를 포함하는 실리콘 질화막을 보호막(128) 물질로 선택함에 따라, 보호막(128) 내에 있는 H+들이 공정 중 수반되는 열처리 공정시 액티브층(112) 내에 유입되어, 촉매금속 잔류물의 중성화에 기여할 수 있다.
도면으로 상세히 제시하지는 않았지만, 상기 중성화단계를 거친 액티브층(112) 상에 게이트 절연막(114)을 형성하는 단계와, 상기 게이트 절연막(114) 상의 액티브층(112)의 중앙부와 대응된 위치에 게이트 전극(116)을 형성하는 단계와, 상기 게이트 전극(116)을 덮는 위치에 층간절연막(118)을 형성하는 단계와, 상기 층간절연막(118) 및 게이트 절연막(114)에 상기 액티브층(112)의 양측부를 노출시키는 제 1, 2 콘택홀(120, 122)을 형성하는 단계와, 상기 제 1, 2 콘택홀(120, 122)을 통해 액티브층(112)의 양측부와 각각 연결되는 소스 전극(124) 및 드레인 전극(126)을 형성하는 단계와, 상기 소스 전극(124) 및 드레인 전극(126)을 덮는 영역에 보호막(128)을 형성하는 단계를 포함한다.
상기 H+들를 함유하는 실리콘 질화막은 기존에는 폴리실리콘 박막트랜지스터 소자의 보호막 용도로 한정되었으나, 본 발명에서와 같이 촉매금속 물질을 이용한 결정화 공정을 통해 형성된 폴리실리콘 박막트랜지스터 소자에 적용하면, 폴리실리콘 박막의 보상(촉매금속 물질의 중성화를 통한) 및 보호 역할을 동시에 수행할 수 있는 것이다.
그러나, 본 발명은 상기 실시예로 한정되지 않고 본 발명의 취지에 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
예를 들어, 상기 폴리실리콘 박막의 보상막으로는 층간절연막을 이용할 수도 있다. 또한, 본 발명에 따른 박막트랜지스터 소자는 구동회로부 일체형 액정표시장치에 적용되어, 화소부 및 구동회로부 박막트랜지스터 소자로 이용될 수 있다.
이와 같이, 본 발명에 따른 박막트랜지스터 소자의 제조 공정에서는 촉매금속 물질을 이용한 비정질 실리콘의 결정화 공정을 통해 형성된 폴리실리콘 물질로 이루어진 액티브층의 채널부에 잔존하는 촉매금속 물질을 별도의 레이저 장치를 이용한 확산처리없이, H+를 이용한 중화 공정을 통해 균일한 제거가 가능하고, 또한 박막트랜지스터 소자용 보호막을 H+를 포함하는 실리콘 질화막을 채용함으로써, 촉매금속 물질의 중성화 효과를 극대화하여, 촉매금속 물질이 소자에 전기적 손상을 주는 것을 효과적으로 차단함으로써, 소자특성을 향상시킬 수 있다.

Claims (10)

  1. 절연기판 상에 위치하며, 촉매금속 물질을 이용한 비정질 실리콘의 결정화 공정을 통해 형성된 폴리실리콘 박막으로 액티브층을 형성하는 단계와;
    상기 액티브층을 H+ 이온처리하는 단계와;
    상기 액티브층 상에, 게이트 전극, 소스 전극 및 드레인 전극을 차례대로 형성하는 단계
    를 포함하는 박막트랜지스터 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 H+ 이온처리하는 단계는, 이온주입 방식, 샤워 방식, 플라즈마 방식 중 어느 하나에서 선택되는 공정을 이용하는 박막트랜지스터 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 H+ 이온처리하는 단계는 CVD(Chemical Vapor Deposition) 장비가 이용되며, 파워 조건은 50 ~ 500 W이고, 이온 도즈량은 1 ×1013~ 9 ×1013cm-2인 박막트랜지스터 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 폴리실리콘 박막으로 액티브층을 형성하는 단계는, 상기 폴리실리콘 박막을 패터닝(patterning)하는 단계를 포함하는 박막트랜지스터 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 액티브층, 게이트 전극, 소스 전극, 드레인 전극은 박막트랜지스터 소자를 이루고, 상기 박막트랜지스터 소자를 덮는 영역에는 보호층을 형성하는 단계를 포함하며, 상기 보호층을 이루는 물질은 H+를 포함하는 실리콘 질화막에서 선택되는 박막트랜지스터 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 실리콘 질화막은, 저온 증착 또는 H+플라즈마 처리 중 어느 하나를 통해 형성되는 박막트랜지스터 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 H+이온처리하는 단계는, 상기 액티브층 상에 잔존하는 촉매금속 물질을 전기적으로 중성화시키는 단계인 박막트랜지스터 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 촉매금속 물질로 비정질 실리콘을 결정화하는 단계는, 열에너지를 이용하는 결정화 단계인 박막트랜지스터 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 촉매금속 물질로 비정질 실리콘을 결정화하는 단계는, 금속전극을 이용한 전계로 결정화 단계인 박막트랜지스터 소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 촉매금속 물질은 니켈(Ni), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 코발트(Co), 망간(Mn) 중 어느 하나에서 선택되는 박막트랜지스터 소자의 제조방법.
KR1020030002335A 2003-01-14 2003-01-14 박막트랜지스터 소자의 제조방법 KR100959684B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030002335A KR100959684B1 (ko) 2003-01-14 2003-01-14 박막트랜지스터 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030002335A KR100959684B1 (ko) 2003-01-14 2003-01-14 박막트랜지스터 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20040065382A true KR20040065382A (ko) 2004-07-22
KR100959684B1 KR100959684B1 (ko) 2010-05-26

Family

ID=37355573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030002335A KR100959684B1 (ko) 2003-01-14 2003-01-14 박막트랜지스터 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100959684B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709163B1 (ko) * 2005-12-26 2007-04-20 전자부품연구원 다결정 실리콘 박막 형성 방법
KR101319944B1 (ko) * 2007-03-29 2013-10-21 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3468848B2 (ja) * 1994-06-09 2003-11-17 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法、並びに液晶表示装置およびその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709163B1 (ko) * 2005-12-26 2007-04-20 전자부품연구원 다결정 실리콘 박막 형성 방법
KR101319944B1 (ko) * 2007-03-29 2013-10-21 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판의 제조 방법

Also Published As

Publication number Publication date
KR100959684B1 (ko) 2010-05-26

Similar Documents

Publication Publication Date Title
TW395008B (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
JP4115158B2 (ja) 半導体装置およびその製造方法
US7407841B2 (en) Liquid crystal display panel and method of fabricating thereof
US8330165B2 (en) Semiconductor device and method for forming the same
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JP4376331B2 (ja) 半導体装置の作製方法
JP2004165185A (ja) 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
US20050167634A1 (en) Etchant for nickel silicide
KR101265329B1 (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
KR100959684B1 (ko) 박막트랜지스터 소자의 제조방법
KR100525436B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
JP3768260B2 (ja) トランスファゲイト回路
JP4090533B2 (ja) 半導体装置の作製方法
KR100977538B1 (ko) 폴리실리콘 박막의 제조방법
JP3901903B2 (ja) 薄膜トランジスタの作製方法
KR100425821B1 (ko) 폴리실리콘 박막 제조방법
KR100442289B1 (ko) 다결정화 방법 및 이를 이용한 액정표시장치 제조방법
KR20040057786A (ko) 폴리실리콘 박막의 제조방법
KR100525434B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
JP2000133811A (ja) 薄膜トランジスタの製造方法
KR20020090429A (ko) 다결정화 방법과 이를 이용한 박막트랜지스터 제조방법 및액정표시장치 제조방법
KR20040064321A (ko) 폴리실리콘 박막의 제조방법
JP2648788B2 (ja) 絶縁ゲート型電界効果半導体装置
KR20040051075A (ko) 다결정 실리콘의 형성 방법
KR101045461B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 10