KR100709163B1 - 다결정 실리콘 박막 형성 방법 - Google Patents

다결정 실리콘 박막 형성 방법 Download PDF

Info

Publication number
KR100709163B1
KR100709163B1 KR1020050129747A KR20050129747A KR100709163B1 KR 100709163 B1 KR100709163 B1 KR 100709163B1 KR 1020050129747 A KR1020050129747 A KR 1020050129747A KR 20050129747 A KR20050129747 A KR 20050129747A KR 100709163 B1 KR100709163 B1 KR 100709163B1
Authority
KR
South Korea
Prior art keywords
energy blocking
polycrystalline silicon
energy
blocking islands
thin film
Prior art date
Application number
KR1020050129747A
Other languages
English (en)
Inventor
김영훈
김원근
한정인
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020050129747A priority Critical patent/KR100709163B1/ko
Application granted granted Critical
Publication of KR100709163B1 publication Critical patent/KR100709163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2022—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials
    • H01L21/2026—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials using a coherent energy beam, e.g. laser or electron beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Abstract

본 발명은 다결정 실리콘 박막 형성 방법에 관한 것으로, 기판 상부에 완충층(Buffer Layer)과 비정질 실리콘층을 순차적으로 형성하는 단계와; 상기 비정질 실리콘층 상부에 상호 이격된 에너지 차단 섬(Island)들을 형성하는 단계와; 상기 비정질 실리콘층을 다결정 실리콘으로 결정화시키는 단계와; 상기 에너지 차단 섬들을 제거하는 단계를 포함하여 구성된다.
따라서, 본 발명은 비정질 실리콘층 상부에 에너지 차단 섬들을 형성하여 온도 구배에 따라 결정을 확산시켜 결정립이 크고, 전하 전도도가 증가시킬 수 있는 다결정 실리콘 박막을 구현할 수 있는 효과가 있다.
비정질, 결정립, 에너지, 차단, 시드

Description

다결정 실리콘 박막 형성 방법 { Method of forming polycrystalline silicon }
도 1a와 1b는 종래 기술에 따라 ELA 방법으로 다결정 실리콘 박막을 형성하는 공정을 설명하기 위한 개략적인 단면도
도 2는 종래 기술에 따른 방법으로 형성된 다결정 실리콘 박막의 주사 전자 현미경 사진도
도 3a와 3b는 종래 기술에 따라 SLS 방법으로 다결정 실리콘 박막을 형성하는 공정을 설명하기 위한 개략적인 단면도
도 4a 내지 4c는 본 발명에 따라 다결정 실리콘 박막을 형성하는 공정도
도 5는 본 발명에 따라 다결정 실리콘 박막을 형성하기 위하여 에너지 차단 섬들이 형성된 상태의 개략적인 평면도
도 6은 본 발명에 따라 다결정 실리콘 박막을 형성하기 위하여 규칙적인 패턴으로 에너지 차단 섬들이 형성된 상태의 개략적인 평면도
도 7은 본 발명에 따라 다결정 실리콘 박막을 형성하기 위하여 스트라이프(Stripe) 형상의 에너지 차단 섬들이 형성된 상태의 개략적인 평면도
도 8은 본 발명에 따라 에너지 차단 섬들에 의해 에너지가 차단되는 것을 설 명하기 위한 개념도
도 9는 본 발명에 따라 에너지 차단 섬들에 의해 에너지가 차단되는 것을 설명하기 위한 다른 개념도
도 10a와 10b는 본 발명에 따라 에너지 차단 섬들이 형성하기 위한 일례의 공정 단면도
도 11a와 11b는 종래 기술과 본 발명에 따른 방법으로 다결정 실리콘 박막의 전자 주사 현미경 사진도
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 110 : 완충층
120 : 비정질 실리콘층
131,131a,131b,132,133 : 에너지 차단 섬
본 발명은 다결정 실리콘 박막 형성 방법에 관한 것으로, 보다 상세하게는 비정질 실리콘층 상부에 에너지 차단 섬들을 형성하여 온도 구배에 따라 결정을 확산시켜 결정립이 크고, 전하 전도도가 증가시킬 수 있는 다결정 실리콘 박막 형성 방법에 관한 것이다.
일반적으로, 현재 능동구동형 디스플레이에서 스위칭 소자로 가장 많이 사용되고 있는 수소화된 비정질 실리콘을 이용한 박막 트랜지스터(TFT; Thin-Film Transistor)는 전하 이동도가 0.1 ~ 1.0 cm2/Vs로 매우 낮아 개별 화소에 들어가는 스위치로만 사용되고 있다.
그러나, 구동 회로를 내장한 디스플레이의 요구가 점차 더 심화됨에 따라, 비정질 실리콘 대신 전하 이동도가 50 ~ 500 cm2/Vs로 매우 높은 다결정 실리콘을 이용한 구동 회로 내장형 디스플레이의 개발이 더욱 중요해지고 있다.
현재, 다결정 실리콘을 이용한 박막 트랜지스터를 개발함에 있어 가장 중요시 되는 점들 중 하나는 바로 다결정 실리콘의 결정립 크기를 키우거나 혹은 원하는 방향으로 결정립이 방향성을 가지게 성장시키는 것이다.
그 이유는 다결정 실리콘의 결정립 크기가 작을 경우 전하가 이동할 때 결정립계(Grain Boundary)가 일종의 트랩(Trap)으로 작용하게 되어 전하의 이동을 방지하게 되고, 결과적으로는 박막 트랜지스터의 전하 이동도를 저하시키는 요인이 된다.
단결정 실리콘의 경우 기판 자체가 하나의 결정립으로 이루어져 있기 때문에 내부에 결정립계가 존재하지 않아 전하 이동도가 600 cm2/Vs 이상으로 크다.
반면에, 다결정 실리콘의 경우 결정화 방법에 따라 결정립의 크기가 최소 50nm에서 최대 2000nm 이상까지도 이르지만, 통상적으로 박막 트랜지스터의 소자의 크기가 이 보다 크기 때문에 단결정 실리콘 보다 전자 이동도 특성은 떨어지게 된 다.
현재, 실리콘의 결정화 방법 중 가장 널리 알려지고 보편적으로 이용되는 방법은 XeCl, KrF 등의 엑시머 레이저(Excimer Laser)를 이용한 ELA(Excimer Laser Annealing) 방법과 SLS(Sequential Lateral Solidification) 방법이 있다.
도 1a와 1b는 종래 기술에 따라 ELA 방법으로 다결정 실리콘 박막을 형성하는 공정을 설명하기 위한 개략적인 단면도로서, 도 1a에 도시된 바와 같이, 기판(10) 상부에 완충층(11)과 비정질 실리콘층(12)을 순차적으로 형성한다.
그 후, 상기 비정질 실리콘층(12) 상부에서 엑시머 레이저를 조사하여, 상기 비정질 실리콘층(12)을 다결정 실리콘으로 결정시킨다.(도 1b)
즉, 상기 비정질 실리콘층(12)은 다결정 실리콘층(12a)으로 결정화된다.
이런, ELA 방법으로 다결정 실리콘 박막을 형성하게 되면, 도 2의 전자 주사 현미경(SEM) 사진과 같이, 결정립의 크기는 약 100nm 정도로 크기가 상당히 작다.
여기서, ELA는 일정한 에너지 강도를 가진 레이저 빔이 비정질 실리콘이 형성된 기판을 스캐닝하듯 지나가 실리콘을 결정화시키는 방법으로, 저온에서 공정이 가능하기 때문에 기판을 손상시키지 않고, 다결정 실리콘을 제조할 수 있다는 장점을 가지고 있다.
그러나, ELA로 결정화된 다결정 실리콘의 경우 결정립의 크기가 100nm ~ 300nm로 매우 작아 전하 이동도 특성이 낮다는 단점이 있다.
상기 ELA 방법에서의 문제점을 개선하기 위해, 다결정 실리콘 결정립을 원하는 방향으로 방향성을 가지게 형성할 수 있는 SLS(Sequential Lateral Solidification) 및 이와 유사한 다양한 방법들이 개발되고 있고, 최대 수천 nm에 이르는 크기를 갖는 결정립을 성장시킬 수 있다.
도 3a와 3b는 종래 기술에 따라 SLS 방법으로 다결정 실리콘 박막을 형성하는 공정을 설명하기 위한 개략적인 단면도로서, 먼저, 기판(20) 상부에 완충층(21)과 비정질 실리콘층(22)을 순차적으로 형성한다.(도 3a)
이어서, 상기 비정질 실리콘층(22) 상부에서 마스크(23)을 올려놓고, 엑시머 레이저 빔을 상기 비정질 실리콘층(22)에 조사한다.(도 3b)
여기서, 상기 마스크(23)로 마스킹되지 않은 비정질 실리콘층 영역은 엑시머 레이저에 의해 결정화가 이루어지고, 반면에 상기 마스크(23)로 마스킹된 비정질 실리콘층 영역은 레이저가 조사되지 않기 때문에 비정질 상태를 유지하게 된다.
즉, 도 3b에 도시된 바와 같이, 상기 마스크(23)로 마스킹되지 않은 비정질 실리콘층 영역은 다결정 실리콘층이 된다.
그러나, SLS의 경우 레이저를 조사할 때 별도의 마스크를 필요로 하게 되고 또한 마스크 및 기판의 정렬이 다소 까다로우며, 공정 속도가 느리고 1m x 1m 이상의 대형 기판에 대응하기가 힘들다는 단점을 가지고 있다.
또한, 레이저 빔 자국 및 표면 쪽으로 돌출 현상이 일어나는 문제점들이 아직 해결되지 못하고 있다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 비정질 실리콘층 상부에 에너지 차단 섬들을 형성하여 온도 구배에 따라 결정을 확산시켜 결정립이 크고, 전하 전도도가 증가시킬 수 있는 다결정 실리콘 박막 형성 방법을 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는,
기판 상부에 완충층(Buffer Layer)과 비정질 실리콘층을 순차적으로 형성하는 단계와;
상기 비정질 실리콘층 상부에 상호 이격된 에너지 차단 섬(Island)들을 형성하는 단계와;
상기 비정질 실리콘층을 다결정 실리콘으로 결정화시키는 단계와;
상기 에너지 차단 섬들을 제거하는 단계를 포함하여 구성된 다결정 실리콘 박막 형성 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 4a 내지 4c는 본 발명에 따라 다결정 실리콘 박막을 형성하는 공정도로서, 먼저, 기판(100) 상부에 완충층(Buffer Layer)(110)과 비정질 실리콘층(120)을 순차적으로 형성하고, 상기 비정질 실리콘층(120) 상부에 상호 이격된 에너지 차단 섬(Island)들(131)을 형성한다.(도 4a)
여기서, 상기 완충층은, 실리콘 산화막, 실리콘 질화막과 이들의 혼성 구조 중 어느 하나인 것이 바람직하다.
연이어, 상기 에너지 차단 섬들(131) 상부에 레이저광을 조사하여 상기 비정질 실리콘층(120)을 다결정 실리콘으로 결정화시킨다.(도 4b)
마지막으로, 상기 에너지 차단 섬들(131)을 제거한다.(도 4c)
이로서, 본 발명에 따른 다결정 실리콘 박막이 형성된다.
본 발명은 에너지 차단 섬들(131)이 있는 비정질 실리콘층 영역은 레이저광의 에너지를 차단하게 되고, 상기 에너지 차단 섬들(131)이 없는 영역은 레이저광의 에너지가 전달된다.
이 때, 상기 에너지 차단 섬들(131)의 크기는 극미세한 크기이고, 상기 에너지 차단 섬들(131)이 존재하지 않은 영역의 크기보다 작기 때문에 상기 에너지 차단 섬들(131)이 없는 영역에 흡수된 레이저광의 에너지가 상기 에너지 차단 섬들(131)이 있는 비정질 실리콘층 영역에 전달된다.
그러므로, 에너지 차단 섬들(131)이 존재하지 않았던 다결정 실리콘층 영역(121,122)이 상기 에너지 차단 섬들(131)이 존재했던 다결정 실리콘층 영역(122)보다 더 많은 에너지를 흡수한다.
그 다음, 레이저의 에너지에 의해 전체의 비정질 실리콘층 영역은 녹기 시작하고, 레이저의 조사가 중단되면 에너지량이 낮은 에너지 차단 섬들(131) 하부의 비정질 실리콘층의 온도가 낮아지면서 결정화가 시작된다.
그 후, 에너지 차단 섬들(131)이 없는 비정질 실리콘층으로 확산된다.
결과적으로, 에너지 차단 섬들(131)이 존재하지 않았던 다결정 실리콘층 영역(121,122)이 상기 에너지 차단 섬들(131)이 존재했던 다결정 실리콘층 영역(122)보다 더 많은 에너지를 흡수하게 되어 결정립이 거대하게 된다.
즉, 에너지 차단 섬들(131)에 의해 온도 구배가 형성됨으로써, 흡수된 레이저 에너지에 의해 녹은 실리콘이 다시 결정화될 때, 적은 에너지를 받은 영역에서 먼저 결정화가 이루어지고 많은 에너지를 받은 영역은 더 늦게 결정화가 이루어진다.
이 때, 상기 에너지 차단 섬들(131)이 형성되어 있는 비정질 실콘층 영역이 결정화될 때, 상기 에너지 차단 섬들(131)이 형성되어 있는 비정질 실리콘층 영역과 에너지 차단 섬들(131)이 형성되어 있지 않은 비정질 실리콘층 영역 사이의 경계면에서 형성된 결정은 시드(Seed)가 되어 결정화가 확산됨으로, 상기 에너지 차단 섬들(131)이 형성되어 있지 않은 비정질 실콘층 영역이 결정립을 거대하게 한다.
한편, 상기 에너지 차단 섬들은, 레이저의 에너지를 흡수 및 반사시킬 수 있는 실리콘 질화막과 금속층으로 형성하는 것이 바람직하다.
여기서, 상기 실리콘 질화막은 레이저의 에너지를 흡수하는 량이 많고, 상기 금속층은 레이저의 에너지를 반사하는 량이 많다.
또한, 상기 에너지 차단 섬들(131)의 두께(t1)를 1㎚ ~ 100㎚로 형성하는 것이 바람직하다.
이 때, 상기 에너지 차단 섬들(131)의 두께 범위에서 두께가 얇으면, 에너지 차단 섬들에 반사되는 에너지 성분과 투과되는 에너지 성분이 존재하게 된다.
이 역시, 에너지 차단 섬들(131)이 존재하지 않은 비정질 실리콘 영역과 존재하는 비정질 실리콘 영역이 전달받는 에너지는 차이가 발생한다.
도 5는 본 발명에 따라 다결정 실리콘 박막을 형성하기 위하여 에너지 차단 섬들이 형성된 상태의 개략적인 평면도로서, 비정질 실리콘층(120) 상부에는 에너지 차단 섬들(131)이 무질서하게 존재한다.
이렇게, 무질서하게 배열된 에너지 차단 섬들(131)을 구현하기 위해서는, 스퍼터링(Sputtering) 방법으로 에너지 차단을 위한 물질을 증착하는 것이 바람직하다.
즉, 상기 비정질 실리콘층(120)에 최초로 에너지 차단을 위한 물질이 증착될 때, 공정을 완료하는 것이다.
이 때, 공정 조건을 제어하면, 상기 비정질 실리콘층(120) 상부에 나노 사이즈를 포함하는 극미세한 크기의 무질서한 에너지 차단 섬들(131)을 형성할 수 있다.
도 6은 본 발명에 따라 다결정 실리콘 박막을 형성하기 위하여 규칙적인 패턴으로 에너지 차단 섬들이 형성된 상태의 개략적인 평면도로서, 도 6에는 비정질 실리콘층(120) 상부에 규칙적인 패턴으로 에너지 차단 섬들(132)이 형성되어 있다.
이 때, 상기 에너지 차단 섬들(132)의 폭(W1)은 상기 에너지 차단 섬들(132)의 사이 간격(D1)보다 작은 것이 바람직하다.
이유인즉, 에너지 차단 섬들(131)이 존재하지 않은 다결정 실리콘층 영역에 더 많은 에너지를 흡수하게 되어 결정립을 거대하게 하기 위함이다.
도 7은 본 발명에 따라 다결정 실리콘 박막을 형성하기 위하여 스트라이프(Stripe) 형상의 에너지 차단 섬들이 형성된 상태의 개략적인 평면도로서, 스트라이프(Stripe) 형상의 에너지 차단 섬들(133)이 형성된 비정질 실리콘층(120) 영역보다 에너지 차단 섬들(133)이 형성되어 있지 않은 비정질 실리콘층(120) 영역의 결정립이 거대해진다.
도 8은 본 발명에 따라 에너지 차단 섬들에 의해 에너지가 차단되는 것을 설명하기 위한 개념도로서, 비정질 실리콘층(120) 상부에 레이저를 반사시키는 에너지 차단 섬들(131a)이 형성되어 있으면, 조사된 레이저는 상기 에너지 차단 섬들(131a)에서 반사되고, 상기 에너지 차단 섬들(131a)이 존재하지 않은 비정질 실리콘층(120)에서 흡수된다.
그러므로, 그 에너지 차단 섬들(131a) 하부에 있는 비정질 실리콘층 영역(121)은 레이저에 의한 직접적인 에너지 전달은 이루어지지 않고, 에너지 차단 섬들(131a)이 존재하지 않는 비정질 실리콘층 영역(122)에서 간접적으로 에너지가 전달된다.
이와 같이, 레이저를 반사시키는 에너지 차단 섬들(131a)은 금속으로 이루어진 것이 바람직하고, 특히, 니켈, 코발트와 알루미늄 중 어느 하나로 이루어진 것이 바람직하다.
도 9는 본 발명에 따라 에너지 차단 섬들에 의해 에너지가 차단되는 것을 설명하기 위한 다른 개념도로서, 비정질 실리콘층(120) 상부에 레이저를 흡수하는 에 너지 차단 섬들(131b)이 형성되어 있는 경우, 조사된 레이저는 상기 에너지 차단 섬들(131a)에서 흡수되고, 그러므로, 그 에너지 차단 섬들(131a) 하부에 있는 비정질 실리콘층 영역(121)은 레이저에 의한 직접적인 에너지 전달은 이루어지지 않게 된다.
다만, 도 8과 같이, 에너지 차단 섬들(131a)이 존재하지 않는 비정질 실리콘층 영역(122)에서 간접적으로 에너지가 전달된다.
상기와 같이, 레이저를 흡수시키는 에너지 차단 섬들(131a)은 실리콘 질화막으로 이루어진 것이 바람직하다.
도 10a와 10b는 본 발명에 따라 에너지 차단 섬들이 형성하기 위한 일례의 공정 단면도로서, 도 4a와 같이, 비정질 실리콘층(120) 상부에 상호 이격된 에너지 차단 섬(Island)들(131)을 형성하는 방법은, 먼저, 도 10a와 같이 기판(100) 상부에 완충층(Buffer Layer)(110), 비정질 실리콘층(120), 에너지 차단층(130)을 순차적으로 형성한다.
그 후, 통상적인 포토 리소그래피 공정을 수행하여, 상기 비정질 실리콘층(120) 상부에 상호 이격된 에너지 차단 섬(Island)들(131)을 형성한다.(도 10a)
전술된 바와 같이, 상기 비정질 실리콘층을 다결정 실리콘으로 결정화시키는 것은, 에너지 차단 섬들 상부에 레이저광을 조사하거나, 또는 열처리를 수행하여 결정화시킨다.
도 11a와 11b는 종래 기술과 본 발명에 따른 방법으로 다결정 실리콘 박막의 전자 주사 현미경 사진도로서, 도 11a는 ELA 방법으로 형성된 다결정 실리콘 박막 이고, 도 11b는 본 발명의 방법으로 형성된 다결정 실리콘 박막으로, 동일한 에너지인 300J/㎠의 에너지가 제공되어 다결정 실리콘 박막이 형성된 것이다.
즉, 도 11a와 11b를 비교하면, 본 발명에 따른 방법으로 형성된 다결정 실리콘 박막의 결정립이 월등히 큼을 알 수 있고, 결정립이 커서 전하 전도도가 증가시킬 수 있는 다결정 실리콘 박막을 구현할 수 있는 것이다.
이상 상술한 바와 같이, 본 발명은 비정질 실리콘층 상부에 에너지 차단 섬들을 형성하여 온도 구배에 따라 결정을 확산시켜 결정립이 크고, 전하 전도도가 증가시킬 수 있는 다결정 실리콘 박막을 구현할 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (10)

  1. 기판 상부에 완충층(Buffer Layer)과 비정질 실리콘층을 순차적으로 형성하는 단계와;
    상기 비정질 실리콘층 상부에 상호 이격된 에너지 차단 섬(Island)들을 형성하는 단계와;
    상기 에너지 차단 섬들 상부에 레이저광을 조사하여 상기 비정질 실리콘층을 다결정 실리콘으로 결정화시키는 단계와;
    상기 에너지 차단 섬들을 제거하는 단계를 포함하여 구성된 다결정 실리콘 박막 형성 방법.
  2. 제 1 항에 있어서,
    상기 에너지 차단 섬(Island)들은,
    스퍼터링(Sputtering) 공정으로, 무질서하게 형성하는 것을 특징으로 하는 다결정 실리콘 박막 형성 방법.
  3. 제 1 항에 있어서,
    상기 에너지 차단 섬(Island)들의 폭은,
    상기 에너지 차단 섬들의 사이 간격보다 작은 것을 특징으로 하는 다결정 실 리콘 박막 형성 방법.
  4. 제 1 항에 있어서,
    상기 에너지 차단 섬(Island)들은,
    스트라이프(Stripe) 형상인 것을 특징으로 하는 다결정 실리콘 박막 형성 방법.
  5. 제 1 항에 있어서,
    상기 완충층은,
    실리콘 산화막, 실리콘 질화막과 이들의 혼성 구조 중 어느 하나인 것을 특징으로 하는 다결정 실리콘 박막 형성 방법.
  6. 제 1 항에 있어서,
    상기 에너지 차단 섬(Island)들의 두께는, 1㎚ ~ 100㎚인 것을 특징으로 하는 다결정 실리콘 박막 형성 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 에너지 차단 섬(Island)들은,
    실리콘 질화막 또는 금속층인 것을 특징으로 하는 다결정 실리콘 박막 형성 방법.
  8. 제 1 항에 있어서,
    상기 에너지 차단 섬(Island)들은,
    포토 리소그래피 공정을 수행하여 형성하는 것을 특징으로 하는 다결정 실리콘 박막 형성 방법.
  9. 제 1 항에 있어서,
    상기 에너지 차단 섬(Island)들은,
    니켈, 코발트와 알루미늄 중 어느 하나로 이루어진 것을 특징으로 하는 다결정 실리콘 박막 형성 방법.
  10. 삭제
KR1020050129747A 2005-12-26 2005-12-26 다결정 실리콘 박막 형성 방법 KR100709163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050129747A KR100709163B1 (ko) 2005-12-26 2005-12-26 다결정 실리콘 박막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129747A KR100709163B1 (ko) 2005-12-26 2005-12-26 다결정 실리콘 박막 형성 방법

Publications (1)

Publication Number Publication Date
KR100709163B1 true KR100709163B1 (ko) 2007-04-20

Family

ID=38181747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129747A KR100709163B1 (ko) 2005-12-26 2005-12-26 다결정 실리콘 박막 형성 방법

Country Status (1)

Country Link
KR (1) KR100709163B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397876B1 (ko) 2000-12-19 2003-09-13 엘지.필립스 엘시디 주식회사 박막트랜지스터와 그 제조방법
KR20040065382A (ko) * 2003-01-14 2004-07-22 엘지.필립스 엘시디 주식회사 박막트랜지스터 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397876B1 (ko) 2000-12-19 2003-09-13 엘지.필립스 엘시디 주식회사 박막트랜지스터와 그 제조방법
KR20040065382A (ko) * 2003-01-14 2004-07-22 엘지.필립스 엘시디 주식회사 박막트랜지스터 소자의 제조방법

Similar Documents

Publication Publication Date Title
US7135388B2 (en) Method for fabricating single crystal silicon film
US7354810B2 (en) Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor
JP3204986B2 (ja) 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
KR100844242B1 (ko) 레이저 어닐링에 의한 박막 결정 성장
US6235614B1 (en) Methods of crystallizing amorphous silicon layer and fabricating thin film transistor using the same
KR101212378B1 (ko) 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법
US8445332B2 (en) Single crystal silicon rod fabrication methods and a single crystal silicon rod structure
JP2004063478A (ja) 薄膜トランジスタ及びその製造方法
KR100709163B1 (ko) 다결정 실리콘 박막 형성 방법
KR100611040B1 (ko) 레이저 열처리 장치
KR100713895B1 (ko) 다결정막의 형성방법
WO2004066372A1 (ja) 結晶化半導体素子およびその製造方法ならびに結晶化装置
US20110175099A1 (en) Lithographic method of making uniform crystalline si films
JP2009253277A (ja) ストライプ状半導体結晶
KR100860008B1 (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
US7678621B2 (en) Crystallization pattern and method for crystallizing amorphous silicon using the same
JP2000183357A (ja) 薄膜トランジスタ及びその製造方法
KR101095368B1 (ko) 다결정 박막 형성방법
KR100599966B1 (ko) 다결정실리콘 박막트랜지스터 제조방법
KR100542990B1 (ko) 비정질 실리콘 박막의 결정화 방법, 마스크 패턴 및 이를사용하여 제조되는 다결정 실리콘 박막을 사용하는 평판디스플레이 디바이스
JP2004193263A (ja) 結晶性薄膜の製造方法
JP2005217301A (ja) 半導体デバイス、その前駆体および半導体デバイスの製造方法
Kumomi et al. Location control of crystal grains in excimer laser crystallization of silicon thin films for single-grain TFTs
JP2004179367A (ja) 結晶性薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee