KR20040060764A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20040060764A
KR20040060764A KR1020030096412A KR20030096412A KR20040060764A KR 20040060764 A KR20040060764 A KR 20040060764A KR 1020030096412 A KR1020030096412 A KR 1020030096412A KR 20030096412 A KR20030096412 A KR 20030096412A KR 20040060764 A KR20040060764 A KR 20040060764A
Authority
KR
South Korea
Prior art keywords
film
wiring
plasma cvd
semiconductor device
sio
Prior art date
Application number
KR1020030096412A
Other languages
English (en)
Inventor
마사미쯔다께시
마쯔오까다께루
가모시마다까오
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040060764A publication Critical patent/KR20040060764A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

메탈 배선을 덮도록 고밀도 플라즈마 CVD법에 의해 층간 절연막을 형성할 때에, 메탈 배선의 열팽창을 억제하여, 메탈 배선에 보이드가 발생하는 것을 방지한다. 이를 위해, 기판(1)과, 이 기판(1) 위에 형성되고, 직상 직하(直上直下)가 고융점 금속막(2, 4)으로 피복된 메탈 배선(3)과, 이 메탈 배선(3)을 덮도록 플라즈마 CVD법에 의해 형성된 층간 절연막(5)을 갖는다. 그리고, 메탈 배선(3)과 고융점 금속막(2, 4)의 결합력에 의해 층간 절연막(5)을 형성할 때의 메탈 배선(3)의 열팽창을 억제한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 메탈 배선을 덮도록 플라즈마 CVD법에 의해 층간 절연막을 형성하는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 디바이스의 미세화와 함께 배선의 다층화/미세화가 진행되고, 배선 간 스페이스가 좁아지고 있다. 종래, 배선 간 스페이스의 층간 절연막 형성에는, SOG(Spin On the GLASS)+에치백의 프로세스가 이용되었다. 그러나, 이 프로세스를 0.25㎛ 세대 이후의 배선 간 스페이스의 층간 절연막 형성에 이용하는 것은 곤란하다. 그래서, HDP-SIO(High Density Plasma SiO)+CMP(Chemical Mechanical Polishing)의 프로세스가 이용되도록 되어 있다.
이 프로세스에서는, 우선 기판 위에 메탈 배선으로서 Al 배선을 형성한다. 다음에, Al 배선을 덮도록 층간 절연막으로서 SiO2막을 고밀도 플라즈마 CVD법에 의해 형성한다. 그리고, 그 위에 테트라에톡시 실란(TEOS)과 O2가스를 반응 가스로 하는 플라즈마 CVD법에 의해 SiO2막을 형성하고, CMP법에 의해 평탄화를 행한다. 마찬가지의 공정을 반복하여 배선 구조를 다중해간다.
플라즈마 CVD법에서는 매립성을 높이기 위해서 성막 중에 Ar 원자에 의한 스퍼터 에치로 라운딩을 행하였다. 이 Ar 원자가 피에칭막에 닿았을 때에 열이 발생한다. 이에 따라 층간 절연막 형성 시에 메탈 배선 근방의 온도가 국소적으로 높아진다. 그리고, 이 열에 의해 메탈 배선은 열팽창한다. 그리고, 층간 절연막 형성 후에 온도가 내려가면, 메탈 배선이 수축하여, 메탈 배선에 보이드가 발생하여 측부가 파여지게 된다.
본 발명은, 상술한 바과 같은 과제를 해결하기 위해 이루어진 것으로, 그 목적은 메탈 배선을 덮도록 플라즈마 CVD법에 의해 층간 절연막을 형성할 때에, 메탈 배선의 열팽창을 억제하여 메탈 배선에 보이드가 발생하는 것을 방지할 수 있는 반도체 장치 및 그 제조 방법을 얻는 것이다.
도 1은 본 발명의 실시 형태 1에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 2는 본 발명의 실시 형태 2에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 3은 본 발명의 실시 형태 3에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 4는 본 발명의 실시 형태 4에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 5는 본 발명의 실시 형태 5에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판
2, 4 : Ti막(고융점 금속막)
3 : Al 배선(메탈 배선)
5 : HDP-SIO막(층간 절연막)
20 : AlN층(Al 화합물층)
21 : SiON층(버퍼층)
22 : 저온 HDP-SIO막(버퍼층)
23 : D/S비가 큰 HDP-SIO막(버퍼층)
본 발명에 따른 반도체 장치는 기판과, 이 기판 위에 형성되며, 직상 직하가 고융점 금속막으로 피복된 메탈 배선과, 이 메탈 배선을 덮도록 플라즈마 CVD법에 의해 형성된 층간 절연막을 갖는다.
또한, 본 발명에 따른 다른 반도체 장치는, 기판과, 기판 위에 형성된 Al 배선과, 이 Al 배선의 측면에 형성된 Al 화합물층과, 상기 Al 배선 및 상기 Al 화합물층을 덮도록 플라즈마 CVD법에 의해 형성된 층간 절연막을 갖는다.
또한, 본 발명에 따른 또 다른 반도체 장치는, 기판과, 이 기판 위에 형성된 메탈 배선과, 이 메탈 배선을 덮도록 형성된 버퍼층과, 이 버퍼층 위에 플라즈마CVD법에 의해 형성된 층간 절연막을 갖는다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판 위에 메탈 배선을 형성하는 공정과, 이 메탈 배선을 덮도록 버퍼층을 형성하는 공정과, 이 버퍼층 위에 플라즈마 CVD법에 의해 층간 절연막을 형성하는 공정을 포함하고, 버퍼층을 플라즈마 CVD법으로 형성하고, 그 때의 성장 온도를 층간 절연막의 성장 온도보다 낮게 한다.
본 발명에 따른 다른 반도체 장치의 제조 방법은, 기판 위에 메탈 배선을 형성하는 공정과, 이 메탈 배선을 덮도록 버퍼층을 형성하는 공정과, 이 버퍼층 위에 플라즈마 CVD법에 의해 층간 절연막을 형성하는 공정을 포함하고, 버퍼층을 플라즈마 CVD법으로 형성하고, 그 때의 피착/스퍼터링비를 층간 절연막의 성장 시의 피착/스퍼터링비보다도 크게 한다. 본 발명의 그 밖의 특징은 이하에 밝힌다.
<발명의 실시 형태>
(실시 형태 1)
도 1은 본 발명의 실시 형태 1에서의 반도체 장치의 제조 방법을 도시하는 것이다. 우선, 도 1의 (a)와 같이, Si 등으로 이루어지는 기판(1) 위에, 고융점 금속막인 Ti막(2), 메탈 배선인 Al 배선(3), 및 고융점 금속인 Ti막(4)을 순서대로 퇴적한다. 이 때, Ti막(2, 4)과 Al 배선(3)의 계면에 반응층이 생긴다. 또, Ti막(2, 4)의 막 두께는 각각 2.0∼5.0㎚ 정도이다.
다음에, 도 1의 (b)와 같이, 포토리소그래피 등에 의해 Ti막(2), Al 배선(3) 및 Ti막(4)을 선택 에칭한다. 이에 의해, 기판(2) 위에 직상 직하가 Ti막(2, 4)으로 피복된 Al 배선(3)이 형성된다. 즉, 상측과 하측이 각각 직접적으로 접하는 Ti막(2, 4)으로 피복된 Al 배선(3)이 형성된다.
그리고, 도 1의 (c)와 같이, 이 Al 배선(3)을 덮도록 고밀도 플라즈마 CVD법에 의해 SiO2를 성막하여, 층간 절연막인 HDP-SIO막(5)을 형성한다. 여기서, 이 HDP-SIO막(5)에 의해 Ti막(2, 4) 및 Al 배선(3)으로 이루어지는 단차를 매립하도록 한다. 즉, HDP-SIO막(5)의 막 두께가 Ti막(2, 4) 및 Al 배선(3)의 막 두께의 합계보다 커지도록 한다. 여기서, 고밀도 플라즈마 CVD법은 SiH4가스와 O2가스를 반응 가스로 하고, 바이어스를 인가하여 고밀도의 플라즈마 반응을 일으켜 성막하는 것이다. 이 성막법은 피착과 스퍼터 에칭이 동시에 진행되고, Ar 원자의 충돌에 의해 단차의 견부(肩部)는 에칭된다. 따라서, 도 1의 (c)와 같이 HDP-SIO막(5)의 표면 근방은 단면이 삼각형에 가까운 형상이 된다.
다음에, 도 1의 (d)에 도시한 바와 같이, HDP-SIO막(5) 위의 전면에, TEOS와 O2가스를 반응 가스로 하는 플라즈마 CVD법에 의해 SiO2막(6)을 형성한다. 이 SiO2막(6)은 기초의 HDP-SIO막(5)의 표면의 요철을 이어주고 있다. 그래서, CMP에 의해 평탄화를 행한다.
도 1의 (e)에 도시한 바와 같이, 평탄화한 SiO2막(6) 위에, 마찬가지로 하여 배선 구조를 다중으로 형성해간다. HDP-SIO막(5) 및 SiO2막(6)에 컨택트홀을 형성하고, 금속으로 매립하여 컨택트 플러그(7)를 형성한다. 그리고, SiO2막(6) 위에,제2층째의 배선인, 직상 직하가 Ti막(8, 10)으로 피복된 Al 배선(9)을 형성한다. 다음에, Al 배선(9)을 덮도록 고밀도 플라즈마 CVD법에 의해 HDP-SIO막(11)을 형성한다. 그리고, 그 위에 TEOS와 O2가스를 반응 가스로 하는 플라즈마 CVD법에 의해 SiO2막(12)을 형성하고 CMP로 평탄화한다. 그리고, 최상층 배선인, 직상 직하가 Ti막(13, 15)으로 피복된 Al 배선(14)을 형성한다. 다음에, Al 배선(14)을 덮도록 고밀도 플라즈마 CVD법에 의해 패시베이션막으로서 HDP-SIO막(16)을 형성한다. 이에 의해, 3층의 배선 구조가 형성된다.
이상과 같은 반도체 장치의 제조 방법에 의해, 기판(1)과, 이 기판(1) 위에 형성되고, 직상 직하가 Ti막(2, 4)으로 피복된 Al 배선(3)과, 이 Al 배선(3)을 덮도록 플라즈마 CVD법에 의해 형성된 HDP-SIO막(5)을 갖는 반도체 장치가 얻어진다. 이 반도체 장치에서 Ti막(2, 4)과 Al 배선(3)의 계면에 반응층이 형성되고, 그 결합력이 강하기 때문에, 고밀도 플라즈마 CVD에 의해 HDP-SIO막(5)을 형성할 때의 열에 의한 Al 배선(3)의 금속 원자의 이동을 억제할 수 있다. 즉, Al 배선(3)은 열에 강한 고융점 금속인 Ti막(2, 4)과 강하게 결합되어 있기 때문에, 고밀도 플라즈마 CVD에 의해 HDP-SIO막(5)을 형성할 때의 Al 배선(3)의 열팽창을 억제할 수 있다. 따라서, Al 배선(3)에 보이드가 발생하는 것을 방지할 수 있다.
여기서, 상기 실시 형태에 있어서, 층간 절연막을 고밀도 플라즈마 CVD법으로 형성하고 있지만, 통상의 플라즈마 CVD법으로 형성한 경우도 마찬가지의 효과가 얻어진다. 성막 중의 Ar 원자의 스퍼터 에치에 의한 열의 발생은 고밀도 플라즈마CVD법에 비하여 적지만, 플라즈마 CVD법으로 층간 절연막을 형성한 경우에도 메탈 배선의 보이드 발생이라는 문제는 존재하기 때문이다.
또한, 본 실시 형태에서, Ti막(2)의 하측 혹은 Ti막(4)의 상측에 배리어 메탈로서 TiN막을 형성하는 구성이어도 된다. 그러나, Al 배선(3)과 Ti막(2, 4) 간에 TiN막을 형성하는 구성에서는, TiN은 Al과 거의 반응하지 않기 때문에, 본 실시 형태의 효과는 얻어지지 않는다.
(실시 형태 2)
도 2는 본 발명의 실시 형태 2에서의 반도체 장치의 제조 방법을 도시하는 것이다. 도 1와 동일한 구성 요소는 동일한 번호를 붙이고, 설명은 생략한다. 우선, 도 2의 (a)와 같이, 기판(1) 위에 직상 직하가 배리어 메탈인 Ti막(2, 3)으로 피복된 Al 배선(3)을 형성한다.
다음에, 도 2의 (b)와 같이, 질소 분위기 속에서 어닐링하여 Al 배선(3)의 측면을 질화하고, Al 화합물층인 AlN막(20)을 형성한다. 또, 배리어 메탈인 Ti막(2, 3)의 일부도 질화된다.
그리고, 도 2의 (c)와 같이, 이 Al 배선(3)을 덮도록 고밀도 플라즈마 CVD법에 의해 층간 절연막인 HDP-SIO막(5)을 형성한다. 또한, 이 위에 TEOS와 O2가스를 반응 가스로 하는 플라즈마 CVD법에 의해 SiO2막(6)을 형성하고, CMP에 의해 평탄화를 행한다. 그리고, 이 위에 마찬가지로 하여 배선 구조를 다중으로 형성해가지만, 여기서는 설명을 생략한다.
이상과 같은 반도체 장치의 제조 방법에 의해, 기판(1)과, 기판(1) 위에 형성된 Al 배선(3)과, 이 Al 배선(3)의 측면에 형성된 AlN층(20)과, Al 배선(3) 및 AlN층(20)을 덮도록 플라즈마 CVD법에 의해 형성된 HDP-SIO막(5)을 갖는 반도체 장치가 얻어진다. 이 반도체 장치에서 Al 배선(3)의 측면에 딱딱한 막인 AlN층(20)이 형성되기 때문에, 고밀도 플라즈마 CVD법에 의해 HDP-SIO막(5)을 형성할 때의 Al 배선(3)의 열팽창을 억제할 수 있다. 따라서, Al 배선(3)에 보이드가 발생하는 것을 방지할 수 있다.
여기서, 상기 실시 형태에서 층간 절연막을 고밀도 플라즈마 CVD법으로 형성하고 있지만, 통상의 플라즈마 CVD법으로 형성한 경우도 마찬가지의 효과가 얻어진다. 또한, 배리어 메탈인 Ti막(2, 4) 대신에 TiN막을 이용한 경우에도, 마찬가지의 효과가 얻어진다. 또한, 상기 실시 형태에서는 질소 분위기 속에서 어닐링함으로써 Al 배선(3)의 측벽에 AlN막(20)을 형성하고 있지만, 산소 분위기 속에서 어닐링하여 Al 배선(3)의 측벽을 산화하여, Al 화합물층으로서 산화 알루미늄막을 형성함으로써 마찬가지의 효과가 얻어진다.
(실시 형태 3)
도 3은 본 발명의 실시 형태 2에서의 반도체 장치의 제조 방법을 도시하는 것이다. 도 1과 동일한 구성 요소는 동일한 번호를 붙이고, 설명은 생략한다. 우선, 도 3의 (a)와 같이, 기판(1) 위에 Al 배선(3)을 형성한다.
다음에, 도 3의 (b)와 같이, Al 배선(3)을 덮도록 버퍼층으로서 SiON막(21)을 형성한다. 이 SiON막(21)의 막 두께는 50∼200㎚로 한다.
그리고, 도 3의 (c)와 같이, 이 SiON막(21) 위에 고밀도 플라즈마 CVD법에 의해 층간 절연막인 HDP-SIO막(5)을 형성한다. 또한, 이 위에 TEOS와 O2가스를 반응 가스로 하는 플라즈마 CVD법에 의해 SiO2막(6)을 형성하고, CMP에 의해 평탄화를 행한다.
이상과 같은 반도체 장치의 제조 방법에 의해, 기판(1)과, 이 기판(1) 위에 형성된 Al 배선(3)과, 이 Al 배선(3)을 덮도록 형성된 SiON층(21)과, 이 SiON층(21) 위에 플라즈마 CVD법에 의해 형성된 HDP-SIO막(5)을 갖는 반도체 장치가 얻어진다. 이 반도체 장치에서, Al 배선(3)을 SiON층(21)으로 피복하고 있기 때문에, 고밀도 플라즈마 CVD법에 의해 HDP-SIO막(5)을 형성할 때의 Al 배선(3)의 열팽창을 물리적으로 억제할 수 있다. 따라서, Al 배선(3)에 보이드가 발생하는 것을 방지할 수 있다.
또한, 버퍼층인 SiON막(21)을 형성함으로써, 고밀도 플라즈마 CVD법에 의해 HDP-SIO막(5)을 형성할 때의 Ar 원자의 스퍼터 에치에 의해서 Al 배선(3)의 견부가 연삭되지 않도록 보호할 수 있다. 단, 보호하는 것뿐만 아니라, Al 배선(3)의 열팽창을 억제하는 것이므로, SiON막(21)의 막 두께는 50∼200㎚로 두텁게 하고 있다.
여기서, 상기 실시 형태에서는 층간 절연막을 고밀도 플라즈마 CVD법으로 형성하였지만, 통상의 플라즈마 CVD법으로 형성한 경우도 마찬가지의 효과가 얻어진다. 또한, 버퍼층으로서, SiON막 대신에, SiN막 또는 플라즈마 TEOS막을 이용한경우에도, 마찬가지의 효과가 얻어진다.
(실시 형태 4)
도 4는 본 발명의 실시 형태 4에서의 반도체 장치의 제조 방법을 도시하는 것이다. 도 1과 동일한 구성 요소는 동일한 번호를 붙이고 설명은 생략한다. 우선, 도 4의 (a)와 같이, 기판(1) 위에 Al 배선(3)을 형성한다.
다음에, 도 4의 (b)와 같이, Al 배선(3)을 덮도록, 450℃ 이하로 낮은 성장 온도에서의 고밀도 플라즈마 CVD법에 의해 버퍼층으로서 HDP-SIO막(22)을 형성한다. 여기서, 성장 온도를 450℃ 이하로 하기 위해서, 기판(1)의 이면에 분무하는 냉각 가스의 유량을 많게 한다. 또한, 성장 온도는 350℃∼400℃로 하는 것이 바람직하다. 또한, 이 HDP-SIO막(22)의 막 두께는 50∼200㎚로 한다.
그리고, 도 4의 (c)와 같이, 이 HDP-SIO막(22) 위에, 450℃∼600℃의 높은 성장 온도에서의 고밀도 플라즈마 CVD법에 의해 층간 절연막인 HDP-SIO막(5)을 형성한다. 또한, 이 위에 TEOS와 O2가스를 반응 가스로 하는 플라즈마 CVD법에 의해 SiO2막(6)을 형성하고, CMP에 의해 평탄화를 행한다.
이상과 같은 반도체 장치의 제조 방법에 따르면, Al 배선(3)을 HDP-SIO막(22)으로 피복하고 있기 때문에, 고밀도 플라즈마 CVD법에 의해 HDP-SIO막(5)을 형성할 때의 Al 배선(3)의 열팽창을 물리적으로 억제할 수 있다. 따라서, Al 배선(3)에 보이드가 발생하는 것을 방지할 수 있다.
여기서, HDP-SIO막(22)의 형성은 450℃ 이하의 낮은 성장 온도로 행하고 있기 때문에, 이 때의 Al 배선(3)의 열팽창에 의한 메탈 배선 보이드의 발생은 없다. 또한, 열팽창을 억제하기 위해서, HDP-SIO막(22)의 막 두께는 50∼200㎚로 두텁게 하고 있다. 그리고, 저온 성장의 HDP-SIO막(22)은 매립성이 나쁘지만, 그 위에 고온 성장의 HDP-SIO막(5)을 형성함으로써 보충할 수 있다.
(실시 형태 5)
도 5는 본 발명의 실시 형태 5에서의 반도체 장치의 제조 방법을 도시하는 것이다. 도 1과 동일한 구성 요소는 동일한 번호를 붙이고, 설명은 생략한다. 우선, 도 5의 (a)와 같이, 기판(1) 위에 Al 배선(3)을 형성한다.
다음에, 도 5의 (b)와 같이, Al 배선(3)을 덮도록, 피착/스퍼터링비(D/S비)를 작게한 고밀도 플라즈마 CVD법에 의해 버퍼층으로서 HDP-SIO막(23)을 형성한다. 이 HDP-SIO막(23)의 막 두께는 50∼200㎚로 한다.
그리고, 도 5의 (c)와 같이, 이 HDP-SIO막(23) 위에, HDP-SIO막(23)의 형성 시보다도 D/S비를 높게한 고밀도 플라즈마 CVD법에 의해, 층간 절연막인 HDP-SIO막(5)을 형성한다. 또한, 이 위에 TEOS와 O2가스를 반응 가스로 하는 플라즈마 CVD법에 의해 SiO2막(6)을 형성하고 CMP에 의해 평탄화를 행한다.
이상과 같은 반도체 장치의 제조 방법에 따르면, Al 배선(3)을 HDP-SIO막(23)으로 피복하고 있기 때문에, 고밀도 플라즈마 CVD법에 의해 HDP-SIO막(5)을 형성할 때의 Al 배선(3)의 열팽창을 물리적으로 억제할 수 있다. 따라서, Al 배선(3)에 보이드가 발생하는 것을 방지할 수 있다.
여기서, HDP-SIO막(23)의 형성 시에는 피착/스퍼터링의 비 D/S비를 작게 하고 있기 때문에, Ar 원자의 스퍼터링에 의한 발열이 억제되고, 이 때의 Al 배선(3)의 열팽창에 의한 메탈 배선 보이드의 발생은 없다. 또한, 스퍼터링을 적게 하고 있기 때문에, Al 배선(3)의 견부가 연삭되는 것을 억제할 수 있다. 또한, 열팽창을 억제하기 위해서, HDP-SIO막(22)의 막 두께는 50∼200㎚로 두텁게 하고 있다. 스퍼터링을 적게 하였기 때문에, HDP-SIO막(23)은 매립성이 나쁘지만, 그 위에 매립성이 좋은 HDP-SIO막(5)을 형성함으로써 보충할 수 있다.
본 발명은 이상 설명한 바와 같이, 메탈 배선을 덮도록 고밀도 플라즈마 CVD법에 의해 층간 절연막을 형성할 때에, 메탈 배선의 열팽창을 억제하여 메탈 배선에 보이드가 발생하는 것을 방지할 수 있다.

Claims (3)

  1. 반도체 장치에 있어서,
    기판과,
    상기 기판 위에 형성되고, 직상 직하(直上直下)가 고융점 금속막으로 피복된 메탈 배선과,
    상기 메탈 배선을 덮도록 플라즈마 CVD법에 의해 형성된 층간 절연막
    을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 반도체 장치에 있어서,
    기판과,
    기판 위에 형성된 Al 배선과,
    상기 Al 배선의 측면에 형성된 Al 화합물층과,
    상기 Al 배선 및 상기 Al 화합물층을 덮도록 플라즈마 CVD법에 의해 형성된 층간 절연막
    을 포함하는 것을 특징으로 하는 반도체 장치.
  3. 반도체 장치에 있어서,
    기판과,
    상기 기판 위에 형성된 메탈 배선과,
    상기 메탈 배선을 덮도록 형성된 버퍼층과,
    상기 버퍼층 위에 플라즈마 CVD법에 의해 형성된 층간 절연막
    을 포함하는 것을 특징으로 하는 반도체 장치.
KR1020030096412A 2002-12-27 2003-12-24 반도체 장치 KR20040060764A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00381040 2002-12-27
JP2002381040A JP2004214358A (ja) 2002-12-27 2002-12-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20040060764A true KR20040060764A (ko) 2004-07-06

Family

ID=32677454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096412A KR20040060764A (ko) 2002-12-27 2003-12-24 반도체 장치

Country Status (4)

Country Link
US (1) US20040130033A1 (ko)
JP (1) JP2004214358A (ko)
KR (1) KR20040060764A (ko)
TW (1) TW200414359A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319301B2 (en) 2008-02-11 2012-11-27 Omnivision Technologies, Inc. Self-aligned filter for an image sensor
JP2014130983A (ja) * 2012-11-30 2014-07-10 Renesas Electronics Corp 半導体装置の製造方法
US9556017B2 (en) * 2013-06-25 2017-01-31 Analog Devices, Inc. Apparatus and method for preventing stiction of MEMS devices encapsulated by active circuitry
US10081535B2 (en) 2013-06-25 2018-09-25 Analog Devices, Inc. Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625233A (en) * 1995-01-13 1997-04-29 Ibm Corporation Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide
JP3759999B2 (ja) * 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ
US6329718B1 (en) * 1998-06-26 2001-12-11 Advanced Micro Devices, Inc. Method for reducing stress-induced voids for 0.25mμ and smaller semiconductor chip technology by annealing interconnect lines and using low bias voltage and low interlayer dielectric deposition rate and semiconductor chip made thereby

Also Published As

Publication number Publication date
JP2004214358A (ja) 2004-07-29
TW200414359A (en) 2004-08-01
US20040130033A1 (en) 2004-07-08

Similar Documents

Publication Publication Date Title
US6211561B1 (en) Interconnect structure and method employing air gaps between metal lines and between metal layers
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
KR100265256B1 (ko) 반도체 장치와 그의 제조방법
KR20070036528A (ko) 이미지 센서 및 그 제조방법
KR20030055135A (ko) 반도체 장치 및 그 제조 방법
US6743728B2 (en) Method for forming shallow trench isolation
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
KR100650907B1 (ko) 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
KR100840665B1 (ko) 반도체 소자의 제조방법 및 이를 이용한 시스템 인 패키지
JP2006324584A (ja) 半導体装置およびその製造方法
KR100887118B1 (ko) 반도체 장치와 그 제조 방법
US7375028B2 (en) Method for manufacturing a semiconductor device
KR20040060764A (ko) 반도체 장치
JP5334434B2 (ja) 半導体装置の製造方法
US20010023990A1 (en) Semiconductor device and method for fabricating same
US7371678B2 (en) Semiconductor device with a metal line and method of forming the same
JP2007220738A (ja) 半導体装置の製造方法
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
KR100852844B1 (ko) 반도체 장치 및 그 제조 방법
KR100713896B1 (ko) 절연막 형성방법
JPH11220025A (ja) 半導体装置およびその製造方法
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
JP2002184858A (ja) 半導体素子の製造方法
KR20000027278A (ko) 반도체 소자의 금속 배선 형성 방법
KR100645930B1 (ko) 반도체 소자의 구리 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application