KR20040056665A - 구동회로 일체형 액정표시장치의 박막 트랜지스터 및 그제조방법 - Google Patents
구동회로 일체형 액정표시장치의 박막 트랜지스터 및 그제조방법 Download PDFInfo
- Publication number
- KR20040056665A KR20040056665A KR1020020083197A KR20020083197A KR20040056665A KR 20040056665 A KR20040056665 A KR 20040056665A KR 1020020083197 A KR1020020083197 A KR 1020020083197A KR 20020083197 A KR20020083197 A KR 20020083197A KR 20040056665 A KR20040056665 A KR 20040056665A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- molybdenum
- semiconductor layer
- gate electrode
- alnd
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
- G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
구동회로 일체형 액정표시장치의 화소부 스위칭 소자 및 구동부 CMOS 소자인 박막 트랜지스터의 반도체층을 레이저 활성화 시 게이트 전극을 이루는 몰리브덴(Mo)에 흡수된 열에 의해 상기 게이트 전극 및 게이트 절연막 상에 크랙 발생에 기인하는 낮은 전압에서의 절연파괴 현상이 발생한다.
본 발명에서는 전술한 문제를 해결하고자 박막 트랜지스터의 게이트 전극의 구조에 있어 열전도 및 연성과 전성이 좋은 알루미늄-네오디뮴(AlNd)을 추가하여 다중구조의 게이트 전극을 형성함으로써 게이트 절연막 및 게이트 전극상에 레이저 활성화시 발생하는 크랙 발생 억제 및 이로 인한 낮은 전압에서의 절연파괴 현상을 방지할 수 있는 구동회로 일체형 액정표시장치의 박막 트랜지스터를 제공한다.
Description
본 발명은 액정표시장치에 관한 것으로, 특히 구동회로부 일체형 액정표시장치의 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
상기 액정표시장치는 박막 트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 비발광 소자에 의한 화상표시장치를 뜻한다.
현재에는 상기 박막 트랜지스터와 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목 받고 있으며, 이때, 상기 박막 트랜지스터 소자로는 비정질 실리콘(a-Si)이 주로 이용되는데, 이는 저온 공정이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막 트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있으며, 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)이 좋지 않아 구동회로로는 쓰기 어렵다.
따라서, 일반적으로는 별도로 제작된 구동소자를 액정패널에 연결하여 사용하고 있으며, 대표적인 예로 구동소자를 TCP(Tape Carrier Package)로 제작하여 액정패널에 부착하여 사용한다.
반면, 폴리 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있으며, 이로 인하여 따로 TCP등을 부착 사용하는 액정표시장치에 비해 비용도 줄일 수 있고 실장도 간단해진다.
도 1은 일반적인 구동회로부 일체형 액정표시장치의 개략도이다.
도시한 바와 같이, 절연 기판(1) 상에 구동회로부(5)와 화소부(3)가 같이 형성되어 있다. 상기 화소부(3)는 기판(1)의 중앙부에 위치하고, 이 화소부(3)의 일측과 이에 평행하지 않은 타측에 각각 게이트 및 데이터 구동회로부(5a, 5b)가 위치하고 있다. 상기 화소부(3)에는 상기 게이트 구동회로부(5a)와 연결된 다수 개의 게이트 배선(7)과 상기 데이터 구동회로부(5b)와 연결된 다수 개의 데이터 배선(9)이 교차하여 구성되며, 두 배선이 교차하여 정의되는 화소영역(P)에는 화소전극(10)이 형성되어 있고, 상기 두 배선의 교차지점에는 화소전극(10)과 연결된 박막 트랜지스터(T)가 위치한다.
또한, 상기 게이트 및 데이터 구동회로부는 외부신호 입력단(12)과 연결되어 있다. 상기 게이트 및 데이터 구동회로부(5a, 5b)는 상기 외부신호 입력단(12)을 통하여 입력된 외부신호를 내부에서 조절하여 각각 게이트 및 데이터 배선(7, 9)을 통해 화소부(3)로 디스플레이 컨트롤 신호 및 데이터 신호를 공급하기 위한 장치이다.
따라서, 상기 게이트 및 데이터 구동회로부(5a, 5b)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(complementary metal-oxide semiconductor)구조 박막 트랜지스터(미도시)가 상기 구동회로부 내부에 형성되어 있다.
상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 반도체 기술의 일종으로서, 음전기로 충전된 여분의 전자들(n형 반도체)과 양전기로 충전된 정공들(p형 반도체)을 이용하여 하나의 전도체를 형성하고, 상기 두 종류의 반도체들의 효과적인 전기제어에 의해 전류 게이트를 이루기 위한 상호 보완적인 방법으로 사용된다.
도 2a 및 2b는 구동회로 일체형 액정표시장치의 화소부 박막 트랜지스터와 구동회로부 CMOS구조 박막 트랜지스터의 단면을 각각 도시한 단면도이다.
도 2a에 도시한 바와 같이, 절연기판(20) 상에 산화실리콘(SiO2)과 같은 무기절연물질로 이루어진 버퍼층(25)이 기판(20) 전면에 형성되어 있고, 상기 버퍼층(25) 상부에는 반도체층(30)이 형성되어 있으며, 상기 반도체층(30) 위로는 게이트 절연막(45)이 전면에 형성되어 있다. 또한, 상기 게이트 절연막(45) 위에 몰리브덴(Mo)의 게이트 전극(50)이 형성되어 있고, 이 게이트 전극(50) 상부에는 층간절연막(interlayer, 70)이 형성되어 있다. 상기 게이트 절연막(45)와 층간절연막(70)에는 반도체층(30)과 접촉하기 위한 반도체층 콘택홀(73a, 73b)이 형성되어 있으며, 상기 층간절연막(70) 위로 상기 반도체층 콘택홀(73a, 73b)과 각각 연결되며, 상기 게이트 전극(50)과 일정간격 이격되어 소스 및 드레인 전극(80a, 80b)이 형성되어 있다. 상기 드레인 전극(80b) 상부에는 드레인 전극 콘택홀(95)을 포함하는 보호층(90)이 형성되어 있고, 이 보호층(90) 상부에는 상기 드레인 전극 콘택홀(95)을 통해 드레인 전극(80)과 연결되어 화소 전극(97)이 형성되어 있다.
상기 반도체층(30)에 있어서, 게이트 전극(50)과 대응되는 게이트 절연막(45)하부 영역은 액티브채널층(30a)을 이루고, 상기 소스 및 드레인 전극(80a, 80b)과 접촉되는 부분은 n+도핑되어 n형 오믹콘택층(30c)을 이루며, 상기 액티브층(30a)과 n형 오믹콘택층(30c) 사이에 n-도핑된 LDD(Lightly Doped Drain)층(30b)이 형성되어 있다. 상기 LDD층(30b)은 핫 캐리어(hot carrier)들을 분산시키기 위한 목적으로, 낮은 농도로 도핑되어 누설전류의 증가를 방지하며, 온(on)상태의 전류의 손실을 막는 역할을 한다.
다음으로 구동회로부의 CMOS구조 박막 트랜지스터의 단면도인 도 2b를 참조하여 설명한다. 이때, 상기 구동회로부의 CMOS 구동소자는 n+로 도핑된 반도체층(35)을 포함하는 n형 박막 트랜지스터(Ⅱ)와 p+로 도핑된 반도체층(40)을 포함하는 p형 박막 트랜지스터(Ⅲ)로 구성된다.
도시한 바와 같이, 버퍼층(25)이 형성된 투명한 절연기판(20) 상에는 n형 반도체층(35)과 p형 반도체층(40)이 서로 일정간격 이격되어 형성되어 있고, n형 및 p형 반도체층(35, 40) 상부에는 게이트 절연막(45)이 전면에 형성되어 있으며, 게이트 절연막(45) 위로 게이트 전극(55, 60)이 형성되어 있다. 상기 게이트 전극(55, 60) 상부에는 전면에 걸쳐 반도체층 콘택홀(75a, 75b, 77a, 77b)을 포함하는 층간절연막(70)이 형성되어 있고, 상기 층간절연막(70) 상부에는 반도체층 콘택홀(75a, 75b, 77a, 77b)을 통해 각각 n형 및 p형 반도체층(35, 40)과 접촉되는 소스 및 드레인 전극((83a, 87a),(83b, 87b))이 형성되어 있고, 이 소스 및 드레인 전극((83a, 87a),(83b, 87b)) 상부에는 전면에 걸쳐 보호층(90)이 형성되어 있다.
상기 n형 반도체층(35) 중 상기 게이트 전극(55)과 대응하며 상기 게이트 절연막(45) 하부에 형성된 영역은 액티브채널층(35a)을 이루고, 상기 소스 및 드레인 전극(83a, 83b)과 접촉하는 영역을 포함하는 반도체층은 n+도핑된 n형 오믹콘택층(35c)을 이루며, 상기 액티브채널층(35a)과 n형 오믹콘택층(35c) 사이에 n-도핑된 LDD층(35b)을 이루고 있다. 또한, 상기 p형 반도체층(40)은 정공을 캐리어로써 이용하는 방식이므로, n형 박막 트랜지스터보다 캐리어의 열화 및 누설전류의 영향이 크지 않으므로, LDD층을 형성하지 않고, 상기 게이트 전극(60)과 대응하는 게이트 절연막(45) 하부의 반도체층 영역이 액티브채널층(40a)을 이루고, 상기 액티브채널층(40a)의 외곽영역이 p형 오믹콘택층(40c)을 이루고 있다.
그러나, 전술한 구동회로 일체형 액정표시장치의 박막 트랜지스터 소자에 있어서, 상기 게이트 전극을 구성하는 금속물질을 몰리브덴(Mo)을 사용함으로써 n-, n+, p+ 도핑 후, 반도체층을 레이저 활성화 시, 상기 게이트 전극을 이루는 물질인 몰리브덴(Mo)과 상기 게이트 전극 하부의 게이트 절연막을 이루는 물질과 열팽창 계수 차이에 의해 상기 게이트 절연막상에 크렉이 발생하게 된다. 이는 상기 308nm의 파장을 갖는 엑사이머 레이저 어닐링을 진행할 경우 308nm의 에너지에 대한 흡수계수가 큰 몰리브덴(Mo)을 게이트 전극으로 사용하여 높은 온도 상승에 의해 유발되는 열 충격으로 상기 게이트 절연막의 크랙(crack)과 깨짐이 발생하게 된다.
도 3은 에너지 밀도 230mJ/㎠의 308nm 파장의 엑시머 레이저에 의해 레이저 활성화시 게이트 전극을 나타낸 도면이다. 도시한 바와 같이 게이트 전극을 이루는 몰리브덴(Mo)의 표면에 크랙이 발생되었음을 알 수 있다. 이때 상기 에너지 밀도를 낮추어 진행하게 되면 상기 크랙의 발생이 줄어들지만, CMOS소자 중 특히 n형 박막 트랜지스터 소자의 핫 캐리어에 대한 신뢰성 등의 문제로 레이저 활성화시 상기 에너지 밀도는 220mJ/㎠이상을 유지해야 한다. 상기 220mJ/㎠이상의 에너지 밀도로 레이저 활성화시는 몰리브덴(Mo)의 게이트 전극 및 게이트 절연막에 크랙이 발생한다.
전술한 게이트 절연막의 크랙에 의해 게이트 절연막과 게이트 전극 사이에들뜸현상이 발생하고, 이와같은 구조적 결함은 비정상적으로 낮은 전압에서 절연파괴를 일으키게 된다.
상기 문제점을 해결하기 위하여, 본 발명에서는 종래의 몰리브덴(Mo) 단일층의 게이트 전극 구조를 연성이 좋은 금속물질을 이용하여 2중 또는 3중 구조의 게이트 전극을 형성함으로써 도핑 후, 레이저 활성화 공정에 의한 구조적 결함에 의한 게이트와 액티브층간의 절연파괴를 방지하는 구동회로 일체형 액정표시장치의 박막 트랜지스터를 제공하는 것을 목적으로 한다.
도 1은 일반적인 구동회로부 일체형 액정표시장치의 개략도.
도 2a와 2b는 종래의 화소부 스위칭 소자 및 구동회로부 CMOS의 박막 트랜지스터의 단면도.
도 3은 레이저 활성화 후의 게이트 전극을 나타낸 도면.
도 4는 본 발명의 제 1 실시예에 의한 구동회로 일체형 액정표시장치의 박막 트랜지스터의 단면도.
도 5a 내지 5f와 본 발명의 제 1 실시예에 따른 구동회로 일체형 액정표시장치의 박막 트랜지스터 제조 단계별 공정 단면도.
도 6은 본 발명의 제 2 실시예에 의한 구동회로 일체형 액정표시장치의 박막 트랜지스터의 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 절연기판 105 : 버퍼층
110a : 액티브채널층 110b : LDD층
110c : 오믹콘택층 115 : 게이트 절연막
120 : 3중 구조의 게이트 전극 130 : 층간절연막
133a, 133b : 반도체층 콘택홀 140a : 소스 전극
140b : 드레인 전극 150 : 보호층
155 : 드레인 전극 콘택홀 160 : 화소전극
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 구동회로 일체형 액정표시장치의 박막 트랜지스터는 절연기판과; 상기 절연기판 상의 버퍼층과; 상기 버퍼층 상의 반도체층과; 상기 반도체층 상의 게이트 절연막과; 상기 게이트 절연막 상의 다층 구조의 게이트 전극과; 상기 다층 구조의 게이트 전극 위에 형성된 층간절연막과; 상기 층간절연막 위에 형성 된 소스 및 드레인 전극을 포함한다.
이때, 상기 다층 구조의 게이트 전극은 2중 또는 3중 구조인 것이 특징이며, 상기 2중 구조의 게이트 전극은 알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)으로 형성되며, 상기 3중 구조의 게이트 전극은 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)으로 형성되는 것이 특징이다.
본 발명의 실시예에 의한 구동회로 일체형 액정표시장치의 박막 트랜지스터 제조 방법은 절연기판 상에 버퍼층을 형성하는 단계와; 상기 버퍼층 상에 폴리 실리콘의 반도체층을 형성하는 단계와; 상기 반도체층 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 다층의 게이트 전극을 형성하는 단계와; 상기 다층의 게이트 전극이 형성된 기판 전면에 도핑을 실시하여 반도체층에 오믹콘택층과 액티브채널층을 형성하는 단계와; 상기 오믹콘택층과 액티브채널층이 형성된 기판 상에 층간절연막을 형성하는 단계와; 상기 층간절연막 상에 반도체층 콘택홀을 형성하는 단계와; 상기 반도체층 콘택홀을 통해 반도체층의 오믹콘택층과 접촉하는 소스 및 드레인 전극을 상기 층간절연막 위에 형성하는 단계와; 상기 소스 및 드레인 전극이 형성된 기판 전면에 보호층을 형성하는 단계를 포함한다.
이때, 상기 다층의 게이트 전극은 게이트 절연막 위에 알루미늄-네오디뮴(AlNd)을 증착하고, 연속하여 상기 알루미늄-네오디뮴(AlNd) 위에 몰리브덴(Mo)을 증착하고, 마스크 공정 진행 후, 일괄 식각하여 알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)의 2중 구조 게이트 전극을 형성하거나, 상기 다층의 게이트 전극은 게이트 절연막 위에 몰리브덴(Mo)을 증착하고, 연속하여 상기 몰리브덴(Mo) 위에 알루미늄-네오디뮴(AlNd)을 증착하고, 연속하여 상기 알루미늄-네오디뮴(AlNd) 위에 몰리브덴(Mo)을 증착하고, 마스크 공정 진행 후, 일괄 식각하여 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)의 3층 구조 게이트 전극을 형성하는 것이 특징이다.
이때, 상기 알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)의 2중 구조의 게이트 전극은 상기 알루미늄-네오디뮴(AlNd)은 2000Å 내지 3500Å으로, 상기 몰리브덴(Mo)은 300Å 내지 1500Å으로 증착되며, 상기 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)의 3중 구조의 게이트 전극은 상기 제 1 및 제 2 몰리브덴(Mo)은 300Å 내지 1500Å으로, 알루미늄-네오디뮴(AlNd)은 2000Å 내지 3500Å으로 증착되는 것이 특징이다.
또한, 상기 반도체층에 오믹콘택층과 액티브채널층을 형성하는 단계 이후에는 상기 반도체층을 레이저 활성화하는 단계를 더욱 포함한다.
또한, 상기 반도체층의 레이저 활성화는 308nm 파장의 XeCl 엑시머 레이저로 진행되는 것이 특징이다.
이하 본 발명의 실시예에 따른 액정표시장치의 박막 트랜지스터에 대하여 도면을 참조하여 설명한다.
<제 1 실시예>
도 4는 본 발명에 제 1 실시예에 따른 구동회로 일체형 액정표시장치의 스위칭 소자 또는 구동소자인 n형 박막 트랜지스터의 단면을 도시한 것이다. 구동소자 중 하나인 p형 박막 트랜지스터는 상기 n형 박막 트랜지스터와 거의 비슷하고, 단지 반도체층의 구조만이 p형 오믹콘택층과 액티브채널층으로 구성되는 것만이 차이가 있으므로 도면으로 나타내지 않는다.
도시한 바와 같이, 절연기판(100) 상에 무기절연물질 예를들면산화실리콘(SiO2)으로 이루어진 버퍼층(105)이 기판(100) 전면에 형성되어 있고, 상기 버퍼층(105) 상부에 n형 오믹콘택층(110c), LDD층(110b), 액티브채널층(110a)의 3부분으로 이루어진 반도체층(110)이 형성되어 있으며, 상기 반도체층(110) 중 액티브채널층(110a) 위로 게이트 절연막(115)과 몰리브덴(Mo)층(120a)/알루미늄-네오디뮴(AlNd)층(120b)-몰리브덴(Mo)층(120c)의 3중 구조를 갖는 게이트 전극(120)이 형성되어 있고, 이 게이트 전극(120) 상부에는, 반도체층 콘택홀(133a, 133b)을 포함하는 층간절연막(130)이 형성되어 있으며, 각각 서로 상기 층간절연막(130) 위로 상기 반도체층 콘택홀(133a, 133b)을 통해 반도체층(110)과 접촉하며, 일정간격 이격되어 소스 및 드레인 전극(140a, 140b)이 형성되어 있다. 상기 드레인 전극(140b) 상부에는 드레인 전극 콘택홀(155)을 포함하는 보호층(150)이 형성되어 있고, 이 보호층(150) 상부에는 상기 드레인 전극 콘택홀(155)을 통해 드레인 전극(140b)과 연결되어 화소 전극(160)이 형성되어 있다. 이때 상기 반도체층(110)은 게이트 전극(120)과 대응되는 게이트 절연막(115)하부 영역은 액티브채널층(110a)을 이루고, 상기 소스 및 드레인 전극(140a, 140b)과 접촉되는 부분은 n+도핑 처리된 n형 오믹콘택층(110c)을 이루며, 상기 액티브채널층(110a)과 n형 오믹콘택층(110c) 사이에 저농도의 n-로 도핑되어 핫 캐리어의 분산과 누설전류 증가를 방지하기 위한 LDD(Lightly Doped Drain)층(110b)이 형성되어 있다.
전술한 바와 같이 본 발명에 의한 구동회로 일체형 액정표시장치의 스위칭 소자 또는 구동소자인 박막 트랜지스터의 제조 방법에 대해 설명한다.
도 5a 내지 5f는 본 발명의 제 1 실시예에 따른 구동회로 일체형 액정표시장치의 화소부의 스위칭 소자이며 구동회로부의 구동소자인 박막 트랜지스터의 제조 단계별로 각각 도시한 단면도이다.
우선, 도 5a에 도시한 바와 같이, 투명한 절연기판(100) 전면에 산화실리콘(SiO2) 등의 무기절연물질로 버퍼층(105)을 형성한다. 상기 버퍼층(105)은 비정질 실리콘층을 폴리 실리콘층으로 결정화할 경우, 열에 의해 기판(100) 내부에 존재하는 나트륨 이온(Na+)등의 알칼리 이온 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리 실리콘층의 막질 특성이 저하되는 것을 방지하기 위함이다. 이후, 상기 버퍼층(105) 상부에 비정질 실리콘을 전면에 증착하고 레이저를 이용하여 상기 비정질 실리콘을 결정화하여 폴리 실리콘층을 형성한다. 이후, 마스크 공정을 진행하여 상기 폴리 실리콘층을 패터닝하여 반도체층(110)을 형성한다.
다음으로 도 65에 도시한 바와 같이, 상기 반도체층(110)이 형성된 기판(100) 전면에 산화실리콘(SiO2)을 전면 증착하여 게이트 절연막(115)하고, 이후 금속물질인 몰리브덴(Mo)을 스퍼터링 장비를 사용하여 300Å 내지 1500Å의 두께로 몰리브덴(Mo)층(120a)을 형성한다. 이후 연속하여 알루미늄-네오디뮴(AlNd)을 상기 몰리브덴(Mo)층(120a) 위에 약 2000Å 내지 3500Å의 두께로 증착하여 알루미늄-네오디뮴(AlNd)층(120b)을 형성하고, 연속하여 300Å 내지 1500Å 두께의 몰리브덴(Mo)층(120c)을 상기 알루미늄-네오디뮴(AlNd)층(120b) 위에 형성한다. 이후, 상기 3중의 금속층 위에 포토레지스트를 도포하고 마스크 공정을 진행하여 상기 포토레지스트를 패터닝하고 상기 몰리브덴(Mo)과 알루미늄-네오디뮴(AlNd)을 동시에 에칭할 수 있는 식각액을 이용하여 일괄 에칭하여 몰리브던(Mo)층(120a)/알루미늄-네오디뮴(AlNd)층(120b)/몰리브덴(Mo)층(120c)의 3중 구조의 게이트 전극(120)을 형성한다.
다음으로, 상기 3중 구조의 게이트 전극(120)이 형성된 기판(100) 전면에 이온주입에 의한 n- 도핑을 실시하여 한다. 상기 n-도핑에 의해 반도체층 은 n-도핑이 이루어진다. 이때 게이트 전극(120)과 대응하는 반도체층(110a)은 도핑되지 않는다.
상기 n-도핑이 된 기판(100)상의 일부 반도체층에 대응되는 부분에 PR패턴(122)을 형성한 후, 1E15/㎠ 내지 9E15㎠의 도즈량 갖는 고농도의 n+ 도핑을 실시하여 반도체층(110) 일부에 n형 오믹콘택층(110c)을 형성한다. 이때 상기 3중 구조의 게이트 전극(120)에 의해 n-와 n+도핑이 차단된 반도체층의 일부는 액티브채널층(110a)을 이루며, n+ 도핑된 오믹콘택층(110c)과 상기 액티브채널층 사이의 n-도핑만 이루어진 반도체층은 LDD층(110b)을 이룬다.
도시하지 않았지만, 구동회로부의 p형 박막 트랜지스터에 있어서, n+ 도핑을 하지 않고, 2E15/㎠ 내지 1E16㎠이 도즈량을 갖는 이온주입에 의해 p+도핑을 실시한다. 게이트 전극 의해 블록킹된 부분을 제외한 반도체층이 p+ 도핑되어 p형 오믹콘택층을 형성한다. 게이트 전극에 의해 도핑이 차단된 반도체층은 액티브채널층을 이룬다.
다음으로 도 5c에 도시한 바와같이, 상기 n-, n+ 도핑 또는 p+ 도핑(구동부의 p형 박막 트랜지스터인 경우)이 이루어진 반도체층에 XeCl을 이용하는 308nm파장의 엑시머 레이저를 사용하여 엑시머 레이저 어닐링(Excimer Laser Annealing :ELA)을 진행하여 상기 반도체층의 활성화 공정을 진행한다. 상기 활성화 공정은 도핑에 의해 비정질화된 반도체층영역을 재결정화하며, 도핑시 주입된 도펀트의 전기적 활성을 하기 위함이다. XeCl 레이저의 파장인 308nm에 대한 몰리브덴(Mo)의 흡수계수가 크기 때문에 몰리브덴(Mo) 표면 온도가 높게 올라간다. 레이저 활성화의 장점은 순간적으로 폴리실리콘의 온도를 올려 이온주입 된 원소를 전기적인 활성을 가지게 하는 것을 의미한다. 하지만, 게이트 전극도 활성화 공정중에서 레이저에 노출되어 있으므로 이로 인한 온도 상승이 되며, 이로 인하여 게이트 절연막인 산화실리콘에 열적 충격을 유발시키며, 이로 인해 산화실리콘(SiO2)의 파괴가 일어나게 된다. 상기 열적 충격은 초기온도와 증가된 온도이 차이에 비례한다. 따라서 산화실리콘의 열적 충격을 줄이며 활성화가 가능한 에너지 밀도를 찾아야 한다.
따라서, 전술한 온도 상승을 억제하기 위하여, 열전도가 높은 알루미늄-네오디뮴(AlNd)층(120b)을 추가 적용한 몰리브덴(Mo)층(120a)/알루미늄-네오디뮴(AlNd)층(120b)/몰리브덴(Mo)층(120c)의 3중 구조의 게이트 전극(120)을 형성하였다. 상부의 몰리브덴(Mo)층(120c)에 흡수된 에너지는 알루미늄-네오디뮴(AlNd)층(120b)의 열전도에 의해 방출되며, 이로 인해 산화실리콘(SiO2)의 게이트 절연막(115)에 가해지는 열 충격을 억제할 수 있다. 또한 열 충격에 기인한 탄성에너지를 전성 및 연성이 우수한 알루미늄-네오디뮴(AlNd)층(120b)이 흡수함으로써 게이트 절연막(115) 또는 게이트 전극(120)의 크랙을 억제하여 낮은 전압에서 절연파괴가 일어나는 것을 억제한다.
다음으로 도 5d에 도시한 바와 같이, 상기 반도체층(110)의 레이저 활성화를 진행한 기판(100) 전면에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)과 같은 무기절연물질을 증착하여 층간절연막(130)을 형성한다. 이후 마스크 공정을 진행하고, 층간절연막(130)과 게이트 절연막(115)을 일괄 에칭하여 반도체층(110) 중 오믹콘택층(110c) 일부를 외부로 노출시키는 반도체층 콘택홀(133a , 133b)을 형성한다.
다음으로 도 5e에 도시한 바와 같이, 상기 반도체층 콘택홀(133a , 133b)이 형성된 층간절연막(130) 위로 기판(100) 전면에 금속물질 예를들면 알루미늄-네오디뮴(AlNd)과 몰리브덴(Mo)을 연속 증착하고, 마스크 공정을 진행하고, 일괄 에칭하여 소스 및 드레인 전극(140a, 140b)을 형성한다.
다음으로 도 5f에 도시한 바와 같이, 상기 소스 및 드레인 전극(140a, 140b)이 형성된 기판(100)에 질화실리콘(SiNx)등의 물기절연물질을 전면 증착하고, 마스크 공정에 의해 상기 질화실리콘(SiNx)을 패터닝하여 드레인 콘택홀(155)을 가지는 보호층(150)을 형성한다. 이때, 상기 드레인 콘택홀(155)은 화소부의 스위칭 소자인 박막 트랜지스터에만 형성된다. 이후, 소자특성 향상을 위한 수소화 열처리 공정을 진행한다.
다음은 화소부 박막 트랜지스터에 해당하는 공정으로 정확히는 박막 트랜지스터 제작 공정이 아닌 어레이 기판 제작공정에 속하지만, 박막 트랜지스터 제작공정과 연계되므로 잠시 언급한다. 상기 드레인 콘택홀(155)이 형성된 기판(100) 전면에 투명한 도전 물질인 인듐-틴-옥사이드(Indium-Tin-Oxide; ITO) 또는 이듐-징크-옥사이드(Indium-Zinc-Oxide; IZO)를 증착하고 마스크 공정을 진행하여 상기 드레인 콘택홀(155)을 통하여 드레인 전극(140b)과 접촉하는 화소전극(160)을 형성한다.
<제 2 실시예>
본 발명에 의한 제 2 실시예는 게이트 전극(220)을 알루미늄-네오디뮴(AlNd)층(120a)/몰리브덴(Mo)층(120b)의 2중 구조로 구성하는 박막 트랜지스터를 제공한다.
2중의 게이트 전극(220)의 구성을 제외하면 제 1 실시예와 동일하게 제작되므로 간단히 설명한다.
도 6에 도시한 바와 같이, 절연기판(200)위에 산화실리콘의 버퍼층(205)과 상기 버퍼층(205) 위로 폴리 실리콘의 반도체층(210)과 산화실리콘(SiO2)의 게이트 절연막(215)이 순차적으로 형성된다. 상기 게이트 절연막(215) 위로 알루미늄-네오디뮴(AlNd)층(220a)과 몰리브덴(Mo)층(220b)의 2중 구조의 게이트 전극(220)이 형성된다. 이때 상기 2중 구조의 게이트 전극(220)을 이루는 알루미늄-네오디뮴(AlNd)층(220a)은 약 2000Å 내지 3500Å, 몰리브덴(Mo)층(220b)은 300Å 내지 1500Å의 두께로 형성된다. 다음으로, 상기 2중 구조의 게이트 전극(220) 위로 층간절연막(230)이 형성되고, 상기 층간절연막(230) 및 게이트 절연막(215)의 일부는 패터닝 되어, 반도체층 콘택홀(233a, 233b)을 형성하고, 상기 반도체층 콘택홀(233a, 233b)을 통해 오믹콘택층(210c)을 노출시킨다. 또한 상기 층간절연막(230) 위로 알루미늄-네오디뮴(AlNd) 또는 몰리브덴(Mo)등의 금속물질로 이루어진 소스 및 드레인 전극(240a, 240b)이 상기 노출된 오믹콘택층(210c)과 접촉하며 형성되고, 상기 소스 및 드레인 전극(240a, 240b) 위로 보호층(250)이 형성된다. 화소부의 스위칭 소자인 박막 트랜지스터의 경우 상기 보호층(250) 일부가 패터닝되어 드레인 전극(240b)을 노출시키는 드레인 전극 콘택홀(255)이 형성되고, 상기 드레인 전극 콘택홀(255)을 통해 드레인 전극(240b)과 접촉하는 화소전극(260)이 형성된다.
본 발명의 제 2 실시예와 같이 몰리브덴(Mo)층/알루미늄-네오디뮴(AlNd)층의 2중 구조의 게이트 전극을 구성하여도 308nm파장의 XeCl 엑시머 레이저에 의한 도핑된 반도체층의 활성화 공정 진행 시, 게이트 전극의 상부를 이루는 몰리브덴(Mo)층에 흡수된 에너지를 상기 몰리브덴(Mo)층의 하부에 형성된 알루미늄-네오디뮴(AlNd)층에 의해 열확산시켜 급격한 온도 상승을 억제함으로써, 쿨링(cooling)시 게이트 절연막에 가해지는 열 충격을 완화시킬 수 있다.
그러나, 상기의 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)의 이중구조는 열 충격에 의한 탄성에너지 흡수로 인해 소자의 구동불량 등을 일으키지는 않지만, 알루미늄-네오디뮴(AlNd)층이 국부적으로 솟아나는 버징(budging)현상이 일어나기도 한다.
상기의 알루미늄-네오디뮴(AlNd)의 버징현상은 상기 게이트 전극의 상부에 몰리브덴(Mo)층을 추가함으로써 줄일 수 있으며, 상기 버징 형상을 억제한 구조가 본 발명의 제 1 실시예이다.
이와 같이, 본 발명에 따른 구동회로 일체형 액정표시장치의 박막 트랜지스터에 있어서, 상기 박막 트랜지스터의 게이트 전극 구조를 몰리브덴(Mo)층/알루미늄-네오디뮴(AlNd)층/몰리브덴(Mo)층의 3중 구조 또는 알루미늄-네오디뮴(AlNd)층/몰리브덴(Mo)층의 2중 구조로 형성하여 반도체층의 레이저 활성화 시 열충격에 의한 게이트 절연막 또는 게이트 전극 상에 발생하는 크랙과 이로 인한 낮은 전압에서의 절연파괴 현상을 방지할 수 있는 우수한 품질의 구동회로 일체형 액정표시장치의 박막 트랜지스터를 제공 할 수 있다.
Claims (11)
- 절연기판과;상기 절연기판 상의 버퍼층과;상기 버퍼층 상의 반도체층과;상기 반도체층 상의 게이트 절연막과;상기 게이트 절연막 상의 다층 구조의 게이트 전극과;상기 다층 구조의 게이트 전극 위에 형성된 층간절연막과;상기 층간절연막 위에 형성 된 소스 및 드레인 전극을 포함하는 구동회로 일체형 액정표시장치의 박막 트랜지스터
- 제 1 항에 있어서,상기 다층 구조의 게이트 전극은 2중 또는 3중 구조인 구동회로 일체형 액정표시장치의 박막 트랜지스터
- 제 2 항에 있어서,상기 2중 구조의 게이트 전극은 알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)으로 형성되는 구동회로 일체형 액정표시장치의 박막 트랜지스터
- 제 2 항에 있어서,상기 3중 구조의 게이트 전극은 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)으로 형성되는 구동회로 일체형 액정표시장치의 박막 트랜지스터
- 절연기판 상에 버퍼층을 형성하는 단계와;상기 버퍼층 상에 폴리 실리콘의 반도체층을 형성하는 단계와;상기 반도체층 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위에 다층의 게이트 전극을 형성하는 단계와;상기 다층의 게이트 전극이 형성된 기판 전면에 도핑을 실시하여 반도체층에 오믹콘택층과 액티브채널층을 형성하는 단계와;상기 오믹콘택층과 액티브채널층이 형성된 기판 상에 층간절연막을 형성하는 단계와;상기 층간절연막 상에 반도체층 콘택홀을 형성하는 단계와;상기 반도체층 콘택홀을 통해 반도체층의 오믹콘택층과 접촉하는 소스 및 드레인 전극을 상기 층간절연막 위에 형성하는 단계와;상기 소스 및 드레인 전극이 형성된 기판 전면에 보호층을 형성하는 단계를 포함하는 구동회로 일체형 액정표시장치의 박막 트랜지스터의 제조방법.
- 제 5 항에 있어서,상기 다층의 게이트 전극은 게이트 절연막 위에 알루미늄-네오디뮴(AlNd)을 증착하고, 연속하여 상기 알루미늄-네오디뮴(AlNd) 위에 몰리브덴(Mo)을 증착하고, 마스크 공정 진행 후, 일괄 식각하여 알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)의 2중 구조 게이트 전극을 형성하는 것이 특징인 구동회로 일체형 액정표시장치의 박막 트랜지스터의 제조방법.
- 제 5 항에 있어서,상기 다층의 게이트 전극은 게이트 절연막 위에 몰리브덴(Mo)을 증착하고, 연속하여 상기 몰리브덴(Mo) 위에 알루미늄-네오디뮴(AlNd)을 증착하고, 연속하여 상기 알루미늄-네오디뮴(AlNd) 위에 몰리브덴(Mo)을 증착하고, 마스크 공정 진행 후, 일괄 식각하여 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)의 3중 구조 게이트 전극을 형성하는 구동회로 일체형 액정표시장치의 박막 트랜지스터의 제조방법.
- 제 5 항에 있어서,상기 알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)의 2중 구조의 게이트 전극은 상기 알루미늄-네오디뮴(AlNd)은 2000Å 내지 3500Å으로, 상기 몰리브덴(Mo)은 300Å 내지 1500Å으로 증착되는 것이 특징인 구동회로 일체형 액정표시장치의 박막 트랜지스터 제조방법.
- 제 5 항에 있어서,상기 반도체층에 오믹콘택층과 액티브채널층을 형성하는 단계 이후에는 상기 반도체층을 레이저 활성화하는 단계를 더욱 포함하는 구동회로 일체형 액정표시장치의 박막 트랜지스터 제조방법.
- 제 7 항에 있어서,상기 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)의 3중 구조의 게이트 전극은 상기 제 1 및 제 2 몰리브덴(Mo)은 300Å 내지 1500Å으로, 알루미늄-네오디뮴(AlNd)은 2000Å 내지 3500Å으로 증착되는 것이 특징인 구동회로 일체형 액정표시장치의 박막 트랜지스터 제조방법.
- 제 9 항에 있어서,상기 반도체층의 레이저 활성화는 308nm 파장의 XeCl 엑시머 레이저로 진행되는 것이 특징인 구동회로 일체형 액정표시장치의 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020083197A KR100887996B1 (ko) | 2002-12-24 | 2002-12-24 | 구동회로 일체형 액정표시장치의 박막 트랜지스터 및 그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020083197A KR100887996B1 (ko) | 2002-12-24 | 2002-12-24 | 구동회로 일체형 액정표시장치의 박막 트랜지스터 및 그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040056665A true KR20040056665A (ko) | 2004-07-01 |
| KR100887996B1 KR100887996B1 (ko) | 2009-03-09 |
Family
ID=37349323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020083197A KR100887996B1 (ko) | 2002-12-24 | 2002-12-24 | 구동회로 일체형 액정표시장치의 박막 트랜지스터 및 그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100887996B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9431502B2 (en) | 2013-04-30 | 2016-08-30 | Samsung Display Co., Ltd. | Display panel and display apparatus having the same |
| KR20170115640A (ko) * | 2016-04-07 | 2017-10-18 | 삼성디스플레이 주식회사 | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치 |
| CN110268460A (zh) * | 2017-02-23 | 2019-09-20 | 夏普株式会社 | 驱动电路、矩阵基板以及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252171A (ja) * | 1993-03-02 | 1994-09-09 | Hitachi Ltd | アクティブマトリクスパネルの製造方法 |
| JPH11345974A (ja) * | 1998-06-01 | 1999-12-14 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法並びにアクティブマトリックス基板及びその製造方法 |
| KR20020027731A (ko) * | 2000-10-04 | 2002-04-15 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
2002
- 2002-12-24 KR KR1020020083197A patent/KR100887996B1/ko active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9431502B2 (en) | 2013-04-30 | 2016-08-30 | Samsung Display Co., Ltd. | Display panel and display apparatus having the same |
| KR20170115640A (ko) * | 2016-04-07 | 2017-10-18 | 삼성디스플레이 주식회사 | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치 |
| US11751433B2 (en) | 2016-04-07 | 2023-09-05 | Samsung Display Co., Ltd. | Transistor display panel including lower electrode disposed under a semiconductor and display device including the same |
| CN110268460A (zh) * | 2017-02-23 | 2019-09-20 | 夏普株式会社 | 驱动电路、矩阵基板以及显示装置 |
| CN110268460B (zh) * | 2017-02-23 | 2021-08-10 | 夏普株式会社 | 驱动电路、矩阵基板以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100887996B1 (ko) | 2009-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110010274A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20000075031A (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| KR100697262B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 | |
| JP4987289B2 (ja) | 液晶表示装置の薄膜トランジスタの製造方法 | |
| KR20050001937A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100724485B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| KR101146522B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR20040110019A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20060118063A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101255783B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판의 제조방법 | |
| KR100887996B1 (ko) | 구동회로 일체형 액정표시장치의 박막 트랜지스터 및 그제조방법 | |
| KR100925545B1 (ko) | 액정표시장치의 박막 트랜지스터 및 그 제조방법 | |
| KR101760946B1 (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| KR100908850B1 (ko) | 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법 | |
| KR20040050768A (ko) | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 | |
| KR20050031249A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| KR100482162B1 (ko) | 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법 | |
| KR100891989B1 (ko) | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 | |
| KR100915148B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법 | |
| KR20070003192A (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| KR101050284B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| KR101148526B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| KR20110056899A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2001305578A (ja) | 液晶表示装置 | |
| KR100404510B1 (ko) | 박막트랜지스터및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 12 |