KR20040056431A - 플래쉬 메모리 소자 제조 방법 - Google Patents

플래쉬 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR20040056431A
KR20040056431A KR1020020082546A KR20020082546A KR20040056431A KR 20040056431 A KR20040056431 A KR 20040056431A KR 1020020082546 A KR1020020082546 A KR 1020020082546A KR 20020082546 A KR20020082546 A KR 20020082546A KR 20040056431 A KR20040056431 A KR 20040056431A
Authority
KR
South Korea
Prior art keywords
density plasma
high density
plasma oxide
insulating film
oxide film
Prior art date
Application number
KR1020020082546A
Other languages
English (en)
Other versions
KR100650856B1 (ko
Inventor
길민철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020082546A priority Critical patent/KR100650856B1/ko
Publication of KR20040056431A publication Critical patent/KR20040056431A/ko
Application granted granted Critical
Publication of KR100650856B1 publication Critical patent/KR100650856B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 게이트 전극들이 형성된 반도체 기판 전체 구조 상에 갭 필 특성이 우수한 고밀도 플라즈마 산화막을 형성하고, 고밀도 플라즈마 산화막 위에 점도가 커서 도포 후에 평탄도가 우수한 평탄화 절연막을 형성하되, 고밀도 플라즈마 산화막과 평탄화 절연막 사이에 화학적 기계적 연마 공정시 연마 속도를 조절하기 위한 완충 절연막을 형성하고, 이후 화학적 기계적 연마 공정을 실시하므로, 셀 지역과 주변회로 지역과의 경계 부분에 단차를 해소할 수 있는 낸드 데이터 플래쉬 메모리 소자의 제조 방법에 관한 것이다.

Description

플래쉬 메모리 소자 제조 방법{Method of manufacturing flash memory device}
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 낸드 데이터(NAND data) 플래쉬 메모리 소자에서 층간 절연막의 단차를 해소할 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
일반적으로, 낸드 데이터 플래쉬 메모리 소자는 셀 지역에 게이트 전극이 밀집되어 있기 때문에 게이트 전극들 간의 공간에 절연물질을 채우기 위해 층간 절연막으로 갭 필(gap fill) 특성이 우수한 고밀도 플라즈마 산화물(HDP oxide)을 증착하고, 표면 평탄화 공정을 실시한다. 그런데, 낸드 데이터 플래쉬 메모리 소자는 다른 소자 예를 들어, DRAM, SRAM 등의 소자와 비교하여 게이트 전극의 높이가 매우 높다. 낸드 데이터 플래쉬 메모리 소자의 게이트 전극의 높이는 5000Å 이상이다.
도 1a 및 도 b는 종래의 낸드 데이터 플래쉬 메모리 소자 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 셀 지역(C)과 주변회로 지역(P)이 정의된 반도체 기판(11) 상에 게이트 전극들(12)을 형성한다. 낸드 데이터 플래쉬 메모리 소자는 셀 영역(C)에 게이트 전극들(12)이 밀집되어 형성된다. 게이트 전극들(12)이 형성된 반도체 기판(11)의 전체 구조 상부에 갭 필 능력이 우수한 고밀도 플라즈마 산화막(13)을 형성한다. 고밀도 플라즈마 산화막(13)은 후속 화학적 기계적 연막 공정을 고려하여 충분히 두껍게 증착한다. 고밀도 플라즈마 산화막(13)은 셀 지역(C)의 밀집된 게이트 전극들(12)로 인하여 셀 지역(C)과 주변회로 지역(P)과의 경계 부분에 단차가 심하게 발생된다.
도 1b를 참조하면, 고밀도 플라즈마 산화막(13)의 단차를 완화시키기 위하여 화학적 기계적 연마(CMP) 공정을 실시하여 고밀도 플라즈마 산화막(13)을 일정 두께 연마시킨다.
상술한 바와 같이, 고밀도 플라즈마 산화막(13)은 셀 지역(C)과 주변회로 지역(P)과의 사이에 심한 단차가 생기게 된다(도 1a). 단차가 심하기 때문에 후속 고밀도 플라즈마 산화막(13)의 평탄화 공정인 화학적 기계적 연마(CMP) 공정을 실시하더라도, 도 1b에 도시된 바와 같이, 만족할 만큼의 단차를 줄일 수 없다. 이렇게 존재하는 단차는 후속 콘택 식각 공정에 악영향을 미쳐 소자의 신뢰성을 저하시키는 문제를 야기시킨다.
따라서, 본 발명은 낸드 데이터 플래쉬 메모리 소자에서 층간 절연막의 단차를 해소하여 후속 공정을 용이하게 실시할 수 있게 하므로, 플래쉬 메모리 소자의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법을 제공함에 그 목적이 있다.
도 1a 및 도 b는 종래의 낸드 데이터 플래쉬 메모리 소자 제조 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 낸드 데이터 플래쉬 메모리 소자 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 반도체 기판 12, 22: 게이트 전극
13, 23: 고밀도 플라즈마 산화막 24: 완충 절연막
25: 평탄화 절연막
이러한 목적을 달성하기 위한 낸드 데이터 플래쉬 메모리 소자의 제조 방법은 게이트 전극들이 형성된 반도체 기판 전체 구조 상에 고밀도 플라즈마 산화막을 형성하고, 고밀도 플라즈마 산화막 상에 완충 절연막을 형성하고, 완충 절연막 상에 평탄화 절연막을 형성하고, 고밀도 플라즈마 산화막이 게이트 전극들 상에 일정 두께로 남을 때까지 화학적 기계적 연마 공정으로 평탄화 절연막, 완충 절연막 및 고밀도 플라즈마 산화막을 순차적으로 연마하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 낸드 데이터 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 셀 지역(C)과 주변회로 지역(P)이 정의된 반도체 기판(21) 상에 게이트 전극들(22)을 형성한다. 낸드 데이터 플래쉬 메모리 소자는 셀 영역(C)에 게이트 전극들(22)이 밀집되어 형성된다. 게이트 전극들(22)이 형성된 반도체 기판(21)의 전체 구조 상부에 갭 필 능력이 우수한 고밀도 플라즈마 산화막(23)을 형성한다. 고밀도 플라즈마 산화막(23)은 셀 지역(C)의 밀집된 게이트 전극들(22)로 인하여 셀 지역(C)과 주변회로 지역(P)과의 경계 부분에 단차가 발생된다.
상기에서, 고밀도 플라즈마 산화막(23)은 게이트 전극(22)의 높이와 같거나게이트 전극(22)의 높이보다 약 2000Å 더 높게되도록 형성한다. 예를 들어, 게이트 전극(22)의 높이가 5000Å인 경우, 고밀도 플라즈마 산화막(23)은 5000 내지 7000Å의 두께로 형성된다. 종래에는, 도 1a에서 설명한 바와 같이, 후속 화학적 기계적 연마 공정을 고려하여 고밀도 플라즈마 산화막(13)을 매우 두껍게 형성한 것에 비하여 본 발명에서는 고밀도 플라즈마 산화막(23)의 증착 두께가 상대적으로 낮다. 이러한 증착 두께 차이는 종래 보다 셀 지역(C)과 주변회로 지역(P)과의 경계 부분에 단차를 줄일 수 있다.
도 2b를 참조하면, 고밀도 플라즈마 산화막(23) 상에 완충 절연막(24) 및 평탄화 절연막(25)을 순차적으로 형성한다.
상기에서, 완충 절연막(24)은 고밀도 플라즈마 산화막(23)과 평탄화 절연막(25) 각각이 갖는 화학적 기계적 연마 제거 비(CMP remove rate)가 중간 정도인 절연물질 예를 들어, TEOS 물질로 형성한다. 평탄화 절연막(25)은 점도가 커서 도포 후에 평탄도가 우수한 실록산(siloxane)계인 유기 SOG 물질로 형성한다.
도 2c를 참조하면, 화학적 기계적 연마 공정을 실시하여 평탄화 절연막(25), 완충 절연막(24) 및 고밀도 플라즈마 산화막(23) 순서로 연마한다. 화학적 기계적 연마 공정은 게이트 전극(22)이 외부로 노출되지 않는 시점까지 실시한다.
상기에서, 화학적 기계적 연마 공정이 진행되는 동안 셀 지역C)의 고밀도 플라즈마 산화막(23)이 주변회로 지역(P)보다 먼저 노출된다. 노출된 고밀도 플라즈마 산화막(23)은 주변회로 지역(P)에 남아있는 평탄화 절연막(25)보다 연마 속도가 느려 주변회로 지역(P)에 남아 있는 평탄화 절연막(25)이 급속히 연마되어 단차를심화시킬 수 있는데, 주변회로 지역(P)에서 평탄화 절연막(25)이 완전히 제거되어 노출되는 완충 절연막(24)이 단차의 심화를 방지하는 역할을 한다. 전술한 바와 같이, TEOS 완충 절연막(24)은 고밀도 플라즈마 산화막(23)이 갖는 화학적 기계적 연마 제거 비가 조금 낮기 때문에 단차의 심화를 방지할 수 있다. 이로 인하여, 도 2c에 도시된 바와 같이 셀 지역(C)과 주변회로 지역(P)과의 경계부분에 단차가 거의 없게된다. 단차가 남아 있더라도 후속 콘택 식각 공정에 영향을 미칠 만큼은 아니다.
상술한 바와 같이, 본 발명은 특성 및 역할이 다른 고밀도 플라즈마 산화막, 완충 절연막 및 평탄화 절연막을 이용하므로써, 셀 지역과 주변회로 지역간의 단차를 해소할 수 있어 낸드 데이터 플래쉬 메모리 소자의 신뢰성을 향상시킬 수 있다. 또한, 화학적 기계적 연마 제거 비가 낮은 고밀도 플라즈마 산화막의 증착 두께를 종래 보다 감소시키므로, 화학적 기계적 연마 공정의 시간 감소에 따른 슬러리(slurry) 비용을 절감할 수 있다.

Claims (5)

  1. 게이트 전극들이 형성된 반도체 기판 전체 구조 상에 고밀도 플라즈마 산화막을 형성하는 단계;
    상기 고밀도 플라즈마 산화막 상에 완충 절연막을 형성하는 단계;
    상기 완충 절연막 상에 평탄화 절연막을 형성하는 단계; 및
    상기 고밀도 플라즈마 산화막이 상기 게이트 전극들 상에 일정 두께로 남을 때 까지 화학적 기계적 연마 공정으로 상기 평탄화 절연막, 상기 완충 절연막 및 상기 고밀도 플라즈마 산화막을 순차적으로 연마하는 단계를 포함하여 이루어지는 것을 특징으로 하는 낸드 데이터 플래쉬 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 고밀도 플라즈마 산화막은 상기 게이트 전극의 높이와 같거나 상기 게이트 전극의 높이보다 약 2000Å 더 높게 형성하는 것을 특징으로 하는 낸드 데이터 플래쉬 메모리 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 완충 절연막은 상기 고밀도 플라즈마 산화막과 상기 평탄화 절연막 각각이 갖는 화학적 기계적 연마 제거 비가 중간 정도인 절연물질로 형성하는 것을 특징으로 하는 낸드 데이터 플래쉬 메모리 소자의 제조 방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 완충 절연막은 TEOS 물질로 형성하는 것을 특징으로 하는 낸드 데이터 플래쉬 메모리 소자의 제조 방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 평탄화 절연막은 실록산계인 유기 SOG 물질로 형성하는 것을 특징으로 하는 낸드 데이터 플래쉬 메모리 소자의 제조 방법.
KR1020020082546A 2002-12-23 2002-12-23 플래쉬 메모리 소자 제조 방법 KR100650856B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020082546A KR100650856B1 (ko) 2002-12-23 2002-12-23 플래쉬 메모리 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020082546A KR100650856B1 (ko) 2002-12-23 2002-12-23 플래쉬 메모리 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20040056431A true KR20040056431A (ko) 2004-07-01
KR100650856B1 KR100650856B1 (ko) 2006-11-27

Family

ID=37349114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020082546A KR100650856B1 (ko) 2002-12-23 2002-12-23 플래쉬 메모리 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100650856B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055855B1 (ko) * 2005-10-27 2011-08-09 주식회사 하이닉스반도체 플래쉬 메모리 제조 방법
CN107871743A (zh) * 2016-09-23 2018-04-03 三星电子株式会社 制造三维半导体器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055855B1 (ko) * 2005-10-27 2011-08-09 주식회사 하이닉스반도체 플래쉬 메모리 제조 방법
CN107871743A (zh) * 2016-09-23 2018-04-03 三星电子株式会社 制造三维半导体器件的方法
CN107871743B (zh) * 2016-09-23 2023-05-02 三星电子株式会社 制造三维半导体器件的方法

Also Published As

Publication number Publication date
KR100650856B1 (ko) 2006-11-27

Similar Documents

Publication Publication Date Title
US10777652B2 (en) Semiconductor device and manufacturing method thereof
KR100650856B1 (ko) 플래쉬 메모리 소자 제조 방법
US6559009B2 (en) Method of fabricating a high-coupling ratio flash memory
KR100500439B1 (ko) 게이트 스페이서가 포지티브 슬로프를 갖는 반도체 장치의 제조방법
KR100751677B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20070054932A (ko) 반도체 소자의 제조방법
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
KR100444310B1 (ko) 반도체소자의소자분리막제조방법
KR20030002265A (ko) 반도체소자의 콘택플러그 형성방법
KR100607820B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100400324B1 (ko) 반도체소자의 제조방법
KR100853790B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US6472271B1 (en) Planarization method of memory unit of flash memory
KR20000044667A (ko) 반도체소자의 콘택 형성방법
KR20040061097A (ko) 반도체 소자 제조방법
KR20030052811A (ko) 반도체소자의 제조방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR100606931B1 (ko) 반도체 소자의 컨택 플러그 형성 방법
KR100649824B1 (ko) 반도체소자의 콘택플러그 형성방법
KR100465835B1 (ko) 반도체소자 제조방법
KR20040032352A (ko) 금속 배선의 형성 방법
KR20020001335A (ko) 다마신 게이트공정에서의 평탄화를 위한 반도체소자의제조 방법
KR20010004241A (ko) 반도체 소자 제조방법
KR20040059454A (ko) 반도체 소자의 스토리지 노드 컨택 형성 방법
KR20020058556A (ko) 이너 실린더 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee