KR20040050794A - 도전 플러그 형성 방법 - Google Patents
도전 플러그 형성 방법 Download PDFInfo
- Publication number
- KR20040050794A KR20040050794A KR1020020077974A KR20020077974A KR20040050794A KR 20040050794 A KR20040050794 A KR 20040050794A KR 1020020077974 A KR1020020077974 A KR 1020020077974A KR 20020077974 A KR20020077974 A KR 20020077974A KR 20040050794 A KR20040050794 A KR 20040050794A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive plug
- interlayer insulating
- insulating film
- forming
- contact
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 콘택 저항을 감소시킬 수 있는 도전 플러그 형성 방법에 관해 개시한 것으로서, 게이트 전극을 구비한 반도체 기판을 제공하는 단계와, 기판 전면에 불순물이 도핑된 제 1층간절연막을 형성하는 단계와, 제 1층간절연막을 선택 식각하여 기판의 소정 부분을 노출시키는 제 1콘택을 형성하는 단계와, 제 1콘택을 포함한 제 1층간절연막 전면에 다결정 실리콘층을 형성하는 단계와, 다결정 실리콘층을 씨엠피하여 제 1콘택을 매립시키는 제 1도전 플러그를 형성하는 단계와, 결과물에 습식 세정 공정을 진행하여 제 1도전 플러그의 노출면적을 증가시키는 단계와, 세정 완료된 기판 상에 불순물이 도핑된 제 2층간절연막을 형성하는 단계와, 제 2층간절연막을 경화하여 제 2층간절연막의 불순물을 상기 제 1도전 플러그로 확산시키는 단계와, 제 2층간절연막을 선택 식각하여 적어도 도전 플러그의 일부분을 노출시키는 제 2콘택을 형성하는 단계와, 제 2콘택을 매립시키는 제 2도전 플러그를 형성하는 단계와, 제 2층간절연막 위에 제 2도전 플러그와 연결되는 비트라인을 형성하는 단계를 포함한다.
Description
본 발명은 도전 플러그 형성 방법에 관한 것으로, 보다 구체적으로는 콘택 저항을 감소시킬 수 있는 도전 플러그 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라, 금속 배선, 스토리지노드 전극 또는 비트라인과 연결되는 도전 플러그의 형성에 있어서, 콘택 크기 및 도전 플러그 형성용 다결정 실리콘층의 농도 등에 따라 디바이스의 콘택 저항이 높아지고 있는 추세이다.
따라서, 상기 도전 플러그의 콘택 저항을 낮추는 방안으로서, 도전 플러그용다결정 실리콘층 자체 농도를 증가시키고 상기 다결정 실리콘층을 과도 식각(over etch)하는 방법이 채택되었다.
그러나, 종래의 기술에서는 다결정 실리콘층의 무리한 농도 증가로 인해 후속 씨엠피(Chemical Mechnical Polishing) 공정에서 식각비(etch rate)가 증가되어 도전 플러그가 손실되었다. 또한, 상기 도전 플러그의 손실에 의해 리플래쉬(reflash)가 감소되어 수율이 저하되는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 도전 플러그용 다결정 실리콘층의 농도를 증가시키지 않고 일정하게 유지시킨 상태에서 도전 플러그의 콘택 저항을 안정하게 낮출 수 있는 도전 플러그 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1e는 본 발명에 따른 도전 플러그 형성 방법을 설명하기 위한 공정단면도.
도 2는 도 1c의 평면도.
도 3은 제 2층간절연막에서 고농도의 포스포러스 대 저농도의 포스포러스에 따른 콘택 저항을 도시한 그래프.
도 4는
상기 목적을 달성하기 위한 본 발명에 따른 도전 플러그 형성 방법은 게이트 전극을 구비한 반도체 기판을 제공하는 단계와, 기판 전면에 불순물이 도핑된 제 1층간절연막을 형성하는 단계와, 제 1층간절연막을 선택 식각하여 기판의 소정 부분을 노출시키는 제 1콘택을 형성하는 단계와, 제 1콘택을 포함한 제 1층간절연막 전면에 다결정 실리콘층을 형성하는 단계와, 다결정 실리콘층을 씨엠피하여 제 1콘택을 매립시키는 제 1도전 플러그를 형성하는 단계와, 결과물에 습식 세정 공정을 진행하여 제 1도전 플러그의 노출면적을 증가시키는 단계와, 세정 완료된 기판 상에 불순물이 도핑된 제 2층간절연막을 형성하는 단계와, 제 2층간절연막을 경화하여제 2층간절연막의 불순물을 상기 제 1도전 플러그로 확산시키는 단계와, 제 2층간절연막을 선택 식각하여 적어도 도전 플러그의 일부분을 노출시키는 제 2콘택을 형성하는 단계와, 제 2콘택을 매립시키는 제 2도전 플러그를 형성하는 단계와, 제 2층간절연막 위에 제 2도전 플러그와 연결되는 비트라인을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 제 1및 제 2층간절연막으로는 BPSG막을 이용하며, 제 1 및 제 2층간절연막 형성용 증착장비는 벨트 타입으로 인젝터 4개(#1∼#4)를 가지며, 상기 각각의 인젝터 별로 보론 및 포스포러스의 농도를 조절한다.
또한, 상기 경화 공정은 750℃ 이상의 열처리를 진행한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1a 내지 도 1e는 본 발명에 따른 도전 플러그 형성 방법을 설명하기 위한 공정단면도이다. 또한, 도 2는 도 1c의 평면도이다.
본 발명에 따른 도전 플러그 형성 방법은, 도 1a에 도시된 바와 같이, 먼저, 반도체기판 (1)에 공지의 STI(Shallow Trench Isolation)공정에 의해 트렌치(2)를 형성하고 나서, 상기 트렌치(2)를 매립시키는 소자격리막(3)을 형성한다. 이때, 상기 반도체 기판(1)에는 셀지역(Ⅰ)과 주변지역(Ⅱ)이 정의되어져 있다.
이어, 상기 소자격리막(3)을 포함한 기판 상에 게이트 전극(4)을 형성하고 나서, 상기 구조 전체를 덮는 제 1층간절연막(5)을 형성한다. 이때, 상기 제 1층간절연막으로는 BPSG(BoroPhosphorSilicateGlass)막을 이용하며, 상기 BPSG막 증착하기 위한 증착장비는 벨트(belt) 타입으로 인젝터(injector) 4개(#1∼#4)를 가지며, 각 인젝터 별로 보론 및 포스포러스의 농도 조절이 가능하다. 상기 BPSG막 증착장비의 벨트 위에 기판이 놓이게 되면 벨트가 이동하여 #1 인젝터에서 #4인젝터를 지나가면서 제 1층간절연막이 증착된다.
그리고 나서, 상기 제 1층간절연막(5)에 750℃ 이상의 고온 열공정(미도시)을 진행함으로서 상기 제 1층간절연막을 경화시켜 상기 게이트 전극(4) 사이의 갭필(gap fill)을 원활하게 한다. 이때, 상기 열공정의 온도가 높으면 높을수록 보론(boron)보다는 포스포러스(phosphorus)의 확산이 활발하게 일어난다. 한편, 상기 제 1층간절연막(5)의 열공정으로 인해, 보론과 포스포러스 성분이 하부로 확산된다.
그런 다음, 상기 제 1층간절연막(5) 상에 감광막을 도포하고 노광 및 현상하여 주변지역(Ⅱ)은 덮고 셀지역(Ⅰ)의 도전 플러그 형성용 콘택영역(미도시)을 노출시키는 감광막 패턴(20)을 형성한다.
이 후, 도 1b에 도시된 바와 같이, 감광막 패턴을 마스크로 하고 상기 제 1층간절연막을 식각하여 제 1콘택(6)을 형성한 다음, 감광막 패턴을 제거한다. 이어, 상기 제 1콘택(6)을 포함한 기판 전면에 포스포러스가 도핑된 다결정 실리콘층(7)을 형성한다.
그런 다음, 도 1c에 도시된 바와 같이, 상기 다결정 실리콘층을 씨엠피하여 제 1콘택을 매립시키는 제 1도전 플러그(8)를 형성한다. 이때, 상기 씨엠피 공정은 옥사이드용 슬러리를 사용함으로서, 다결정 실리콘층과 제 1층간절연막 간의 식각비 차이가 발생되어 제 1층간절연막이 디슁(dishing) 처리된다. 따라서, 상기 디슁 처리에 의해 제 1도전 플러그(8)의 노출면적이 커진다.
이 후, 상기 결과물에 습식 세정 공정(미도시)을 진행하여 상기 씨엠피 공정에서 발생되는 디펙트(defect)를 제거한다. 이때, 상기 습식 세정 공정 결과, 도 2에 도시된 바와 같이, 상기 제 1층간절연막에 손실이 발생됨으로서, 제 1도전 플러그의 노출면적이 커진다. 즉, 상기 습식 세정 공정 시간에 따라 제 1층간절연막의 손실 정도가 달라진다.
이 후, 도 1d에 도시된 바와 같이, 상기 결과물 전면에 제 2층간절연막(9)을 형성한다. 이때, 상기 제 2층간절연막(9)으로는 BPSG막을 사용한다. 또한, 상기 제2층간절연막을 증착하기 위한 증착장비로는 제 1층간절연막 형성을 위한 증착장비와 동일하며, #1인젝터의 BPSG가 제 1도전 플러그와 접촉하기 때문에 상기 #1인젝터에 의해 증착되는 BPSG의 포스포러스 농도 만을 높게 하는 조건으로 증착한다.
한편, 상기 씨엠피 및 습식 세정 공정에 의해 제 1층간절연막이 손실됨에 따라 제 1도전 플러그의 측면이 노출되며, 상기 노출된 부분에 제 2층간절연막이 형성된다. 따라서, 씨엠피 및 습식 세정 공정이 진행되지 않은 경우와 비교할 때 제 2층간절연막은 제 1도전 플러그 측면과의 접촉면적이 커진다. 즉, 제 2층간절연막의 보론 및 포스포러스 농도가 제 1도전 플러그의 콘택 저항값에 큰 영향을 미치게 된다.
이어, 750℃ 이상의 온도에서 상기 제 2층간절연막(9)에 열처리(미도시)를 진행함으로서 상기 제 2층간절연막이 경화되고, 또한 상기 제 2층간절연막(9) 내의포스포러스가 제 1도전 플러그(8)로 확산된다.
그런 다음, 도 1e에 도시된 바와 같이, 상기 제 2층간절연막(9)를 선택 식각하여 적어도 제 1도전 플러그(8)의 일부분을 노출시키는 비트라인용 제 2콘택(10)을 형성한 다음, 제 2콘택(10)을 매립시키는 제 2도전 플러그(11)를 형성한다.
이때, 상기 제 2층간절연막(9)의 보론 및 포스포러스 농도가 높을 경우, 제 2콘택 형성 후 습식 세정 공정에서 습식 식각비 증가로 인해 제 2콘택의 크기가 커지게 된다.
이 후, 상기 결과의 제 2층간절연막 상에 제 2도전 플러그(11)와 연결되는 비트라인(12)을 형성한다.
도 3 및 도 4는 제 1및 제 2층간절연막에서 포스포러스 농도에 따른 제 1 및 제 2도전 플러그의 콘택 저항 측정값을 나타낸 그래프로서, X축은 웨이퍼 번호이고, 왼쪽 Y축은 제 1 및 제 2도전 플러그의 바저항값이며, 오른쪽 Y축은 제 1 및 제 2도전 플러그와 관련된 N-저항값을 나타낸 것이다.
도 3및 도 4은 제 1 및 제 2층간절연막의 농도 변화에 따라 제 1도전 플러그의 저항과 관련한 요소가 바뀌는 것을 보인 데이타로서, 제 1및 제 2층간절연막에서 포스포러스의 농도를 높게 사용한 조건에서는 낮은 콘택 저항값을 보이는 것을 알 수 있다. 여기에서, 고농도 대 저농도의 기준은 3.5wt%를 기준으로 하며, -■-은 바저항을, -●-은 제 1 및 제 2도전 플러그와 관련된 N-저항을 도시한 것이다.
이상에서와 같이, 본 발명은 도전 플러그용 다결정 실리콘층의 포스포러스농도를 증가시키지 않고 일정하게 유지시킨 상태에서 층간절연막의 포스포러스를 도전 플러그로 확산시켜 도전 플러그의 포스포러스 농도를 높임으로써, 도전 플러그의 콘택 저항을 안정하게 낮출 수 있다. 따라서, 안정적인 수율 확보가 가능한 이점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 게이트 전극을 구비한 반도체 기판을 제공하는 단계와,상기 기판 전면에 불순물이 도핑된 제 1층간절연막을 형성하는 단계와,상기 제 1층간절연막을 선택 식각하여 상기 기판의 소정 부분을 노출시키는 제 1콘택을 형성하는 단계와,상기 제 1콘택을 포함한 제 1층간절연막 전면에 다결정 실리콘층을 형성하는 단계와,상기 다결정 실리콘층을 씨엠피하여 상기 제 1콘택을 매립시키는 제 1도전 플러그를 형성하는 단계와,상기 결과물에 습식 세정 공정을 진행하여 상기 제 1도전 플러그의 노출면적을 증가시키는 단계와,상기 세정 완료된 기판 상에 불순물이 도핑된 제 2층간절연막을 형성하는 단계와,상기 제 2층간절연막을 경화하여 상기 제 2층간절연막의 불순물을 상기 제 1도전 플러그로 확산시키는 단계와,상기 제 2층간절연막을 선택 식각하여 적어도 상기 도전 플러그의 일부분을 노출시키는 제 2콘택을 형성하는 단계와,상기 제 2콘택을 매립시키는 제 2도전 플러그를 형성하는 단계와,상기 제 2층간절연막 위에 상기 제 2도전 플러그와 연결되는 비트라인을 형성하는 단계를 포함한 것을 특징으로 하는 도전 플러그 형성 방법.
- 제 1항에 있어서, 상기 제 1및 제 2층간절연막은 BPSG막을 이용하는 것을 특징으로 하는 도전 플러그 형성 방법.
- 제 1항에 있어서, 상기 경화 공정은 750℃ 이상의 열처리를 진행하는 것을 특징으로 하는 도전 플러그 형성 방법.
- 제 1항에 있어서, 상기 제 1 및 제 2층간절연막 형성용 증착장비는 벨트 타입으로 4개의 인젝터를 가지며, 상기 각각의 인젝터 별로 보론 및 포스포러스의 농도를 조절하는 것을 특징을 하는 도전 플러그 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020077974A KR20040050794A (ko) | 2002-12-09 | 2002-12-09 | 도전 플러그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020077974A KR20040050794A (ko) | 2002-12-09 | 2002-12-09 | 도전 플러그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040050794A true KR20040050794A (ko) | 2004-06-17 |
Family
ID=37344921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020077974A KR20040050794A (ko) | 2002-12-09 | 2002-12-09 | 도전 플러그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040050794A (ko) |
-
2002
- 2002-12-09 KR KR1020020077974A patent/KR20040050794A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040023297A (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| KR100489657B1 (ko) | 반도체 장치의 패턴 형성 방법 및 이를 이용한 반도체장치의 제조방법 | |
| KR100536042B1 (ko) | 반도체 장치에서 리세스 게이트 전극 형성 방법 | |
| KR20040050794A (ko) | 도전 플러그 형성 방법 | |
| KR100585084B1 (ko) | 반도체 소자의 셀프 얼라인 콘택 식각 방법 | |
| KR100479816B1 (ko) | 반도체소자의제조방법 | |
| KR100588647B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080010996A (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR100323723B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6277754B1 (en) | Method of planarizing dielectric layer | |
| KR100696774B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100376258B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100919676B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100365762B1 (ko) | 반도체소자의콘택스페이서형성방법 | |
| KR20040092545A (ko) | 금속막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 | |
| KR100745075B1 (ko) | 반도체 장치의 랜딩플러그 콘택 형성 방법 | |
| KR20040001480A (ko) | 랜딩 플러그 형성 방법 | |
| KR100871370B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR19980083674A (ko) | 반도체 소자의 미세 콘택 및 전하저장전극 형성방법 | |
| KR19980060885A (ko) | 반도체 소자의 제조방법 | |
| KR20000044923A (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR20050056353A (ko) | 반도체 소자의 랜딩 플러그 폴리 형성방법 | |
| KR20000052110A (ko) | 자기정렬 콘택의 식각 정지층 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |