KR20040042412A - 액정 표시 장치용 박막 트랜지스터 기판 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR20040042412A
KR20040042412A KR1020020070706A KR20020070706A KR20040042412A KR 20040042412 A KR20040042412 A KR 20040042412A KR 1020020070706 A KR1020020070706 A KR 1020020070706A KR 20020070706 A KR20020070706 A KR 20020070706A KR 20040042412 A KR20040042412 A KR 20040042412A
Authority
KR
South Korea
Prior art keywords
electrode
gate
thin film
film transistor
line
Prior art date
Application number
KR1020020070706A
Other languages
English (en)
Other versions
KR100900541B1 (ko
Inventor
엄윤성
손정호
이중희
유재진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020070706A priority Critical patent/KR100900541B1/ko
Priority to US10/445,849 priority patent/US6999134B2/en
Priority to TW092114450A priority patent/TWI379141B/zh
Priority to CNB031451012A priority patent/CN100359400C/zh
Priority to JP2003380247A priority patent/JP2004163943A/ja
Publication of KR20040042412A publication Critical patent/KR20040042412A/ko
Priority to US11/288,246 priority patent/US7652725B2/en
Application granted granted Critical
Publication of KR100900541B1 publication Critical patent/KR100900541B1/ko
Priority to US12/630,249 priority patent/US8228452B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판, 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선, 절연 기판 위에 제2 방향으로 형성되어 있으며 제1 신호선과 절연되어 교차하고 있는 제2 신호선, 제1 신호선 및 제2 신호선에 연결되어 있는 제1 박막 트랜지스터, 제1 박막 트랜지스터가 연결되어 있는 제1 신호선 및 제2 신호선에 연결되어 있는 제2 박막 트랜지스터, 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극, 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극을 포함하고, 제1 박막 트랜지스터의 제1 드레인 전극 및 게이트 전극사이에 형성되는 제1 정전 용량과, 제2 박막 트랜지스터의 제2 드레인 전극 및 게이트 전극 사이에 형성되는 제2 정전 용량이 서로 다른 박막 트랜지스터 기판.

Description

액정 표시 장치용 박막 트랜지스터 기판{Thin film transistor array panel for a liquid crystal display}
본 발명은 액정 표시 장치 및 그에 사용되는 기판에 관한 것으로서, 특히 시야각이 개선된 액정 표시 장치 및 그에 사용되는 기판에 관한 것이다.
일반적으로 액정 표시 장치는 기준 전극과 색 필터(color filter) 등이 형성되어 있는 상부 기판과, 화소 전극과 박막 트랜지스터 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 기준 전극과 화소 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
그런데 액정 표시 장치는 시야각 및 측면 시인성이 나쁜 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 기준 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.
절개 패턴을 형성하는 방법은 화소 전극과 기준 전극에 각각 절개 패턴을 형성하여 이들 절개 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정의 기우는 방향을 4방향으로 고르게 분산시킴으로써 시야각을 확보하는 방법이다.
돌기를 형성하는 방법은 상하 기판 위에 형성되어 있는 화소 전극과 기준 전극 위에 각각 돌기를 형성하여 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.
그리고, 절개 패턴이나 돌기에 의하여 분할되는 도메인은 액정이 눕는 방향에 따라 몇 가지 종류로 나뉜다. 일반적으로는 4방향 각각에 대하여 한 종류씩 4종류로 구분된다.
이 경우 하부 기판과 경사지게 누운 액정의 장축이 이루는 각을 경사각 (tilt angle)이라 할 때, 동일한 인가 전압에 대해 서로 다른 도메인에서 액정분자의 경사각은 동일하기 때문에 도메인의 광학적 특성의 보상율이 낮아서 측면 시인성에 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 시인성이 우수한 다중 도메인 액정 표시 장치 및 그에 사용되는 트랜지스터 기판을 제공하는 데 목적이 있다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1의 II-II'선에 대한 단면도이고,
도 3은 도 1의 박막 트랜지스터 기판을 적용한 액정 표시 장치용 트랜지스터 기판의 등가 회로도이고,
도 4는 킥 백 현상에 의한 데이터 전압의 하락을 도시한 도면이고,
도 5는 인가된 전압(Voltage)에 대한 투과율(Transmittance)의 관계곡선이며,
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치용 트랜지스터 기판의 배치도이고,
도 7은 도 6의 Ⅶ-Ⅶ'선에 대한 단면도이고,
도 8은 도 6의 박막 트랜지스터 기판을 적용한 액정 표시 장치용 트랜지스터 기판의 등가 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
123 ; 게이트 전극 173a ; 제1 소스 전극
173b ; 제2 소스 전극 175a ; 제1 드레인 전극
175b ; 제2 드레인 전극 190a ; 제1 화소 전극
190b ; 제2 화소 전극
상기 목적을 달성하기 위하여 본 발명의 박막 트랜지스터 기판은, 절연 기판, 상기 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선, 상기 절연 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있는제2 신호선, 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터가 연결되어 있는 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극, 상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극을 포함하고, 상기 제1 박막 트랜지스터의 제1 드레인 전극 및 게이트 전극사이에 형성되는 제1 정전 용량과, 상기 제2 박막 트랜지스터의 제2 드레인 전극 및 게이트 전극 사이에 형성되는 제2 정전 용량이 서로 다르다.
또한, 상기 목적을 달성하기 위하여 본 발명의 액정 표시 장치는 상기 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하는 기준 전극 기판, 상기 기준 전극 기판 위에 형성되어 있는 기준 전극, 상기 박막 트랜지스터 기판과 상기 기준 전극 기판 사이에 주입되어 있는 액정 물질을 포함한다.
또한, 상기 목적을 달성하기 위하여 본 발명의 액정 표시 장치용 박막 트랜지스터 기판은 절연 기판, 상기 절연 기판 위에 가로 방향으로 형성되어 있는 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선, 상기 게이트 배선을 덮는 게이트 절연막, 상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 게이트 절연막 위에 세로 방향으로 형성되어 있는 데이터선, 상기 데이터선과 연결되어 있으며 상기 반도체층 위에까지 연장되어 있는 소스 전극, 상기 반도체층 위에서 상기 소스 전극과 대향하고 있는 제1 및 제2 드레인 전극을 포함하는 데이터 배선, 상기 데이터 배선 위에 형성되어 있으며 상기 제1 및 제2 드레인 전극의 일부를 각각 노출시키는 제1 및 제2 접촉구를 가지는 보호막, 상기 보호막 위에 형성되어 있으며 상기 제1 접촉구를 통하여 상기 제1 드레인 전극과 연결되는 제1 화소 전극, 상기 보호막 위에 형성되어 있으며 상기 제2 접촉구를 통하여 상기 제2 드레인 전극과 연결되는 제2 화소 전극을 포함하고, 상기 게이트 전극 및 상기 제1 드레인 전극이 중첩되는 면적과 상기 게이트 전극 및 상기 제2 드레인 전극이 중첩되는 면적이 서로 다르게 형성되어 있다.
또한, 상기 소스 전극은 제1 및 제2 소스 전극으로 분리되어 형성되어 있다. 이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1의 II-II'선에 대한 단면도이고, 도 3은 도 1의 박막 트랜지스터 기판을 적용한 액정 표시 장치의 등가 회로도이다.
도 1 및 도 2에 도시된 바와 같이, 유리 등의 투명한 절연 기판(110) 위에 게이트 배선(121, 123)과 유지 전극선(131)이 형성되어 있다.
게이트 배선(121, 123)은 가로 방향으로 뻗어 있는 게이트선(121)을 포함하며 게이트선(121)에 게이트 전극(123)이 연결되어 있다.
유지 전극선(131)은 게이트선(121)과 나란하게 형성되어 있고, 도시하지는 않았으나 가지선을 가질 수도 있다.
게이트 배선(121, 123)과 유지 전극선(131)은 게이트 절연막(140)으로 덮여 있고, 게이트 절연막(140) 위에는 비정질 규소로 이루어진 반도체층(150)이 형성되어 있다. 반도체층(150)은 게이트 전극(123)과 중첩하여 박막 트랜지스터의 채널부를 형성한다. 반도체층(150)의 위에는 인 등의 N형 불순물이 고농도로 도핑된 비정질 규소로 이루어진 저항성 접촉층(163, 165a, 165b)이 형성되어 있다.
접촉층(163, 165a, 165b) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173, 175a, 175b)이 형성되어 있다. 데이터 배선(171, 173, 175a, 175b)은 데이터선(171)과 이에 연결된 소스 전극(173) 및 이들과 분리된 제1 및 제2 드레인 전극(175a, 175b)을 포함한다. 소스 전극(173)은 게이트 전극(123) 상부에서 데이터선(171)으로부터 돌출해 있으며, 제1 및 제2 드레인 전극(175a, 175b)은 소스 전극(173)의 양쪽에 각각 배치되어 있고 각각의 한쪽 끝은 게이트선(121)을 중심으로 하여 양쪽에 위치하는 제1 및 제2 화소 영역(Pa, Pb)의 안쪽으로 뻗어 있다. 여기에서, 저항성 접촉층(163, 165a, 165b)은 반도체층(150)과 데이터 배선(171, 173, 175a, 175b)이 중첩하는 부분에만 형성되어 있다. 이 때, 게이트선(121)과 제1 및 제2 드레인 전극(175a, 175b) 사이에는 정전 용량이 형성된다. 이 정전 용량은 게이트선(121)과 제1 및 제2 드레인 전극(175a, 175b)이 중첩되는 면적에 거의 비례하여 증감한다. 본 발명의 실시예에서는 제1 드레인 전극(175a)과 게이트선(121)이 중첩하는 면적이 제2 드레인 전극(175b)과 게이트선(121)이 중첩하는 면적에 비하여 크게 조절함으로써 게이트선(121)과 제1 드레인 전극(175a) 사이에서 형성되는 정전 용량이 게이트선(121)과 제2 드레인 전극(175b) 사이에서 형성되는 정전 용량에 비하여 크게 되도록 조절한다. 이는 후술하는 바와 같이 제1 서브 화소 영역에 인가되는 전계가 제2 서브 화소 영역에 인가되는 전계에 비하여 소정 값 만큼 낮게 되도록 하기 위함이다.
데이터 배선(171, 173, 175a, 175b)의 위에는 보호막(180)이 형성되어 있다. 이 때, 보호막(180)은 제1 및 제2 드레인 전극(175a, 175b)의 한쪽 끝을 각각 노출하는 제1 및 제2 접촉구(181, 182)를 가지고 있다.
보호막(180)의 위에는 제1 접촉구(181)와 제2 접촉구(182)를 통하여 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 각각 연결되어 있는 제1 및 제2 화소 전극(190a, 190b)이 형성되어 있다. 화소 전극(190a, 190b)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진다. 한편, 유지 전극선(131)에는 화소 전극(190a, 190b)과 대향하는 기준 전극의 전위가 인가되는 것이 보통이다. 따라서, 제1 화소 전극(190a)이 형성된 영역을 제1 서브 화소 영역(Pa), 제2 화소 전극(190b)이 형성된 영역을 제2 서브 화소 영역(Pb)이라 할 때, 1개의 화소 영역은 2개의 서브 화소 영역으로 이루어진다.
이러한 박막 트랜지스터 기판을 사용하는 액정 표시 장치는 다음과 같은 구조를 가진다.
이러한 박막 트랜지스터 기판에 대향하여 기준 전극 기판이 소정의 간격을 두고 배치되어 있고, 박막 트랜지스터 기판과 기준 전극 기판 사이에는 액정 물질이 주입되어 있다. 또, 기준 전극 기판에는 박막 트랜지스터 기판의 화소 전극과의 사이에서 액정 용량을 형성하는 기준 전극이 형성되어 있다. 이외에도 기준 전극 기판 위에는 보상 필름이 부착되어 있고, 두 편광판이 박막 트랜지스터 기판과 기준 전극 기판 바깥쪽으로 배치되어 있다.
이상과 같이, 본 발명에서는 1개의 화소 영역당 1개의 소스 전극(173)과 2개의 드레인 전극(175a, 175b)이 형성되어 있으며, 1개의 화소 영역당 화소 전극(190a, 190b)이 2개씩 형성되어 있다. 그런데 두 드레인 전극(175a, 175b)이 게이트선(121)과 중첩하는 면적을 달리함에 의하여 하나의 화소 영역 내에 위치하는 두 개의 화소 전극(190a, 190b)에 인가되는 전압 사이에는 약간의 차이가 발생하게 된다. 이러한 차이는 화소 전극 전압의 킥 백 현상으로 인하여 발생하며, 액정 표시 장치의 시인성을 개선하는 효과를 낳는다. 이하에서는 킥 백 현상과 시인성 개선 효과에 대하여 상세히 살펴본다.
데이터선을 통해 제1, 2 서브 화소 영역(Pa, Pb)에 인가되는 전압에는 킥 백(Kick Back) 현상이 발생한다. 도 4에 도시된 바와 같이, 킥 백 현상이란 데이터선을 통해 제1, 2 서브 화소 영역(Pa, Pb)에 인가된 데이터 전압(Vd)이 시간이 지남에 따라 천천히 하락하는 경우에, 데이터 전압의 인가 초기에 발생하는 급격한 전압 하락 현상을 말한다. 도 4에서 △Vp가 킥 백 현상에 의한 전압 하락치를 표시한다.
이러한 킥 백 현상은 게이트 전극(123)과 제1, 2 드레인 전극(175a, 175b)사이에 형성된 기생 용량에 의해 발생한다. 따라서, 제1, 2 서브 화소 영역(Pa, Pb)에는 초기 데이터 전압과 △Vp의 차이에 해당하는 전압만이 실제적으로 인가된다.
도 3에서 Clca는 제1 화소 전극(190a)과 기준 전극 사이에서 형성되는 액정 용량, Csta는 유지 전극선과 제1 화소 전극(190a) 사이에서 형성되는 유지 용량, Clcb는 제2 화소 전극(190b)과 기준 전극 사이에서 형성되는 액정 용량, Cstb는 유지 전극선과 제2 화소 전극(190b) 사이에서 형성되는 유지 용량, Cgda는 게이트 전극(123)과 제1 드레인 전극(175a)사이에서 형성되는 기생용량, Cgdb는 게이트 전극(123)과 제2 드레인 전극(175b)사이에서 형성되는 기생 용량을 나타낸다. 이 경우 킥 백 현상에 의해 하락하는 전압치는 다음과 같이 주어진다.
수학식 1 에서 △Vpa는 제1 서브 화소 영역(Pa)에 인가되는 전압의 킥 백 현상에 의한 전압 하락치를 말한다. Vg는 게이트선(121)에 인가되는 전압을 의미한다.
수학식 2 에서 △Vpb는 제2 서브 화소 영역(Pb)에 인가되는 전압의 킥 백 현상에 의한 전압 하락치를 말한다.
수학식 1 및 2에 나타낸 바와 같이, 킥 백 현상에 의한 전압 하락치는 Cgda 또는 Cgdb에 의해 조정 가능하다.
이러한 Cgda 또는 Cgdb는 게이트 전극(123)과 제1, 2 드레인 전극(175a, 175b)과의 중첩 면적에 의해 결정된다.
도 2에 도시된 바와 같이, 게이트 전극(123)과 소스 전극(173)이 중첩되는 폭을 d1, 게이트 전극(123)과 제1 드레인 전극(175a)이 중첩되는 폭을 d2a, 게이트 전극(123)과 제2 드레인 전극(175b)이 중첩되는 폭을 d2b라 정의한다.
Cgda 또는 Cgdb는 d2a, d2b를 조절함으로써 변경할 수 있다. 정전 용량은 두 전극의 중첩 면적에 비례하므로 d2a를 늘리면 Cgda가 증가되고, d2b를 늘리면 Cgdb가 증가한다.
그리고, 수학식 1 및 2에 나타난 바와 같이, Cgda의 증가에 의해 △Vpa가 증가되고, Cgdb의 증가에 의해 △Vpb가 증가된다.
따라서, d2a, d2b를 조절함으로써 제1 서브 화소 영역(Pa)에 인가되는 전압과 제2 서브 화소 영역(Pb)에 인가되는 전압을 서로 다르게 할 수 있다. 즉, d2a, d2b를 조절하여 Cgda를 Cgdb보다 크게 하면 킥 백 현상에 의한 전압 하락치인 △Vpa와 △Vpb사이에는 △Vpa 〉△Vpb 인 관계가 성립한다. 따라서, 제1 서브 화소 영역(Pa)에는 제2 서브 화소 영역(Pb)보다 낮은 전압이 인가된다.
이러한 킥 백 현상에 의한 전압 하락치인 △Vpa와 △Vpb는 잔상이나 플리커(flicker) 현상을 유발하므로 최소화하는 것이 바람직하다. 시뮬레이선 결과, 데이터 전압이 10V 인 경우 킥 백 현상에 의한 전압 하락치는 0.8 내지 0.9 V이었고, 실제 측정한 결과로는 0.5 내지 1.0V 이었다.
이와 같이, 제1 서브 화소 영역(Pa)에 제2 서브 화소 영역(Pb)보다 낮은 전압이 인가될 때, 시야각 측면에서 어떤 현상이 발생하는지를 VA(Vertical aligned) 모드를 예로 들어 살펴본다.
제1 서브 화소 영역(Pa)과 제2 서브 화소 영역(Pb)간에는 인가되는 전압이 다르므로 두 서브 화소 영역(Pa, Pb) 사이에 위치하는 액정 분자의 경사각이 서로 달라진다. 따라서, 도 5에 도시된 바와 같이, 인가된 전압(Voltage)에 대한투과율(Transmittance)의 관계곡선, 즉, V-T 곡선은 서로 차이가 난다. 따라서, 두 영역(Pa, Pb)의 광학적 특성이 서로 효과적으로 보상되어 시야각이 넓어지게 된다. 이는 VA 모드뿐만 아니라 TN(Twisted nematic) 모드나 OCB(Optical compensated bend) 모드 등에도 동일하게 적용된다.
그러면 본 발명의 제2 실시예에 따른 액정 표시 장치에 대하여 설명한다.
본 발명의 제2 실시예에 따른 액정 표시 장치용 트랜지스터 기판이 도 6에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다.
도 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 7은 도 6의 Ⅶ-Ⅶ'선에 대한 단면도이고, 도 8은 도 6의 박막 트랜지스터 기판을 적용한 액정 표시 장치의 등가 회로도이다.
도 6 및 도 7에 도시된 바와 같이, 접촉층(163, 165a, 165b) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173a, 173b, 175a, 175b)이 형성되어 있다. 데이터 배선(171, 173a, 173b, 175a, 175b)은 데이터선(171)과 이에 연결된 제1 및 제2 소스 전극(173a, 173b)과 이들과 분리된 제1 및 제2 드레인 전극(175a, 175b)을 포함한다. 제1 및 제2 소스 전극(173a, 173b)은 서로 소정 간격 떨어져서 게이트 전극(123) 상부에서 데이터선(171)으로부터 돌출해 있으며, 제1 및 제2 드레인 전극(175a, 175b)의 일측단은 각각 제1 및 제2 소스 전극(173a, 173b)의 한쪽에 배치되어 있고 각각의 타측단은 게이트선(121)을 중심으로 하여 양쪽에 위치하는 제1 및 제2 화소 영역(Pa, Pb)의 안쪽으로 뻗어 있다.
이렇게 제1 박막 트랜지스터는 게이트 전극(123), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)으로 이루어지며, 제2 박막 트랜지스터는 게이트 전극(123), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)으로 이루어진다. 여기에서, 저항성 접촉층(163, 165a, 165b)은 반도체층(150)과 데이터 배선(171, 173a, 173b, 175a, 175b)이 중첩하는 부분에만 형성되어 있다.
이 때, 게이트선(121)과 제1 및 제2 드레인 전극(175a, 175b) 사이에는 정전 용량이 형성된다. 이 정전 용량은 게이트선(121)과 제1 및 제2 드레인 전극(175a, 175b)이 중첩되는 면적에 거의 비례하여 증감한다. 본 발명의 실시예에서는 제1 드레인 전극(175a)과 게이트선(121)이 중첩하는 면적이 제2 드레인 전극(175b)과 게이트선(121)이 중첩하는 면적에 비하여 크게 조절함으로써 게이트선(121)과 제1 드레인 전극(175a) 사이에서 형성되는 정전 용량이 게이트선(121)과 제2 드레인 전극(175b) 사이에서 형성되는 정전 용량에 비하여 크게 되도록 조절한다. 이는 후술하는 바와 같이 제1 서브 화소 영역에 인가되는 전계가 제2 서브 화소 영역에 인가되는 전계에 비하여 소정 값 만큼 낮게 되도록 하기 위함이다.
보호막(180)의 위에는 제1 접촉구(181)와 제2 접촉구(182)를 통하여 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 각각 연결되어 있는 제1 및 제2 화소 전극(190a, 190b)이 형성되어 있다. 제1 및 제2 박막 트랜지스터에는 각각 제1 화소 전극(190a)과 제2 화소 전극(190b)이 연결되어 있다. 따라서, 제1 화소 전극(190a)이 형성된 영역을 제1 서브 화소 영역(Pa), 제2 화소 전극(190b)이 형성된 영역을 제2 서브 화소 영역(Pb)이라 할 때, 1개의 화소 영역은 2개의 서브 화소영역으로 이루어진다.
이상과 같이, 본 발명에 따른 제2 실시예의 액정 표시 장치용 박막 트랜지스터 기판은 1개의 화소 영역당 2개의 화소 전극(190a, 190b)과 2개의 박막 트랜지스터가 형성되어 있다. 그런데 2개의 박막 트랜지스터의 각각의 드레인 전극(175a, 175b)이 게이트선(121)과 중첩하는 면적을 달리함에 의하여 하나의 화소 영역 내에 위치하는 두 개의 화소 전극(190a, 190b)에 인가되는 전압 사이에는 약간의 차이가 발생하게 된다. 이러한 차이는 화소 전극 전압의 킥 백 현상으로 인하여 발생하며, 액정 표시 장치의 시인성을 개선하는 효과를 낳는다. 이하에서는 킥 백 현상과 시인성 개선 효과에 대하여 상세히 살펴본다.
하나의 데이터선(171)을 기준으로 볼 때, 하나의 게이트선(121)이 온(on)되면 두 개의 박막 트랜지스터(TFT) 채널이 온되고 이를 통하여 제1 및 제2 화소 전극(190a, 190b)에 전압이 인가된다. 그런데, 데이터선(171)을 통해 제1, 2 서브 화소 영역(Pa, Pb)에 인가되는 전압에는 킥 백(Kick Back) 현상이 발생한다.
이러한 킥 백 현상은 게이트 전극(123)과 제1, 2 드레인 전극(175a, 175b)사이에 형성된 기생 용량에 의해 발생한다. 따라서, 제1, 2 서브 화소 영역(Pa, Pb)에는 초기 데이터 전압과 △Vp의 차이에 해당하는 전압만이 실제적으로 인가된다.
도 8에서 Clca는 제1 화소 전극(190a)과 기준 전극 사이에서 형성되는 액정 용량, Csta는 유지 전극선과 제1 화소 전극(190a) 사이에서 형성되는 유지 용량, Clcb는 제2 화소 전극(190b)과 기준 전극 사이에서 형성되는 액정 용량, Cstb는 유지 전극선과 제2 화소 전극(190b) 사이에서 형성되는 유지 용량, Cgda'는 게이트전극(123)과 제1 드레인 전극(175a)사이에서 형성되는 기생 용량, Cgdb'는 게이트 전극(123)과 제2 드레인 전극(175b)사이에서 형성되는 기생 용량을 나타낸다. 이 경우 킥 백 현상에 의해 하락하는 전압치는 다음과 같이 주어진다.
수학식 3 에서 △Vpa'는 제1 서브 화소 영역(Pa)에 인가되는 전압의 킥 백 현상에 의한 전압 하락치를 말한다. Vg는 게이트선에 인가되는 전압을 의미한다.
수학식 4 에서 △Vpb'는 제2 서브 화소 영역(Pb)에 인가되는 전압의 킥 백 현상에 의한 전압 하락치를 말한다.
수학식 3 및 4에 나타낸 바와 같이, 킥 백 현상에 의한 전압 하락치는 Cgda' 또는 Cgdb'에 의해 조정 가능하다.
이러한 Cgda' 또는 Cgdb'는 게이트 전극(123) 및 제1, 2 드레인 전극(175a, 175b)과의 중첩 면적에 의해 결정된다.
도 7에 도시된 바와 같이, 게이트 전극(123)과 제1 소스 전극(173a)이 중첩되는 폭을 d1a, 게이트 전극(123)과 제2 소스 전극(173b)이 중첩되는 폭을 d1b, 게이트 전극(123)과 제1 드레인 전극(175a)이 중첩되는 폭을 d2a, 게이트 전극(123)과 제2 드레인 전극(175b)이 중첩되는 폭을 d2b라 정의한다.
Cgda' 또는 Cgdb'는 d2a, d2b를 조절함으로써 변경할 수 있다. 두 전극간의 정전 용량은 중첩 면적에 비례하므로 d2a를 늘리면 Cgda'가 증가되고, d2b를 늘리면 Cgdb'가 증가한다.
그리고, 수학식 3 및 4에 나타난 바와 같이, Cgda'의 증가에 의해 △Vpa'가 증가되고, Cgdb'의 증가에 의해 △Vpb'가 증가된다.
따라서, d2a, d2b를 조절함으로써 제1 서브 화소 영역(Pa)에 인가되는 전압과 제2 서브 화소 영역(Pb)에 인가되는 전압을 서로 다르게 할 수 있다. 즉, d2a, d2b를 조절하여 Cgda'를 Cgdb'보다 크게 하면, 킥 백 현상에 의한 전압 하락치인 △Vpa'와 △Vpb' 사이에 △Vpa' 〉△Vpb' 인 관계가 성립한다. 따라서, 제1 서브 화소 영역(Pa)에는 제2 서브 화소 영역(Pb)보다 낮은 전압이 인가된다.
이와 같이, 제1 서브 화소 영역(Pa)에 제2 서브 화소 영역(Pb)보다 낮은 전압이 인가될 때, 시야각 측면에서 어떤 현상이 발생하는지를 살펴본다.
제1 서브 화소 영역(Pa)과 제2 서브 화소 영역(Pb)간에는 인가되는 전압이 다르므로 두 서브 화소 영역(Pa, Pb) 내에 위치하는 액정 분자의 경사각이 서로 달라진다. 따라서, 도 5에 도시된 바와 같이, 인가된 전압(Voltage)에 대한 투과율(Transmittance)의 관계곡선, 즉, V-T 곡선은 서로 차이가 난다. 따라서, 두 영역(Pa, Pb)의 광학적 특성이 서로 효과적으로 보상되어 시야각이 넓어지게 된다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
본 발명에 따른 액정 표시 장치용 트랜지스터 기판은 서브 화소 영역간에 킥 백 현상에 의한 전압 하락치를 서로 다르게 함으로써 서브 화소 영역간에 차등 전압의 인가가 가능하도록 하여 시야각을 개선할 수 있다는 장점이 있다.

Claims (4)

  1. 절연 기판,
    상기 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선,
    상기 절연 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선,
    상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제1 박막 트랜지스터,
    상기 제1 박막 트랜지스터가 연결되어 있는 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제2 박막 트랜지스터,
    상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극,
    상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극
    을 포함하고, 상기 제1 박막 트랜지스터의 제1 드레인 전극 및 게이트 전극사이에 형성되는 제1 정전 용량과, 상기 제2 박막 트랜지스터의 제2 드레인 전극 및 게이트 전극 사이에 형성되는 제2 정전 용량이 서로 다른 박막 트랜지스터 기판.
  2. 제1항의 박막 트랜지스터 기판,
    상기 박막 트랜지스터 기판과 대향하는 기준 전극 기판,
    상기 기준 전극 기판 위에 형성되어 있는 기준 전극,
    상기 박막 트랜지스터 기판과 상기 기준 전극 기판 사이에 주입되어 있는 액정 물질
    을 포함하는 액정 표시 장치.
  3. 절연 기판,
    상기 절연 기판 위에 가로 방향으로 형성되어 있는 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 게이트 절연막 위에 세로 방향으로 형성되어 있는 데이터선, 상기 데이터선과 연결되어 있으며 상기 반도체층 위에까지 연장되어 있는 소스 전극, 상기 반도체층 위에서 상기 소스 전극과 대향하고 있는 제1 및 제2 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며 상기 제1 및 제2 드레인 전극의 일부를 각각 노출시키는 제1 및 제2 접촉구를 가지는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 제1 접촉구를 통하여 상기 제1 드레인 전극과 연결되는 제1 화소 전극,
    상기 보호막 위에 형성되어 있으며 상기 제2 접촉구를 통하여 상기 제2 드레인 전극과 연결되는 제2 화소 전극
    을 포함하고, 상기 게이트 전극 및 상기 제1 드레인 전극이 중첩되는 면적과 상기 게이트 전극 및 상기 제2 드레인 전극이 중첩되는 면적이 서로 다르게 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제3항에서,
    상기 소스 전극은 제1 및 제2 소스 전극으로 분리되어 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
KR1020020070706A 2002-11-14 2002-11-14 액정 표시 장치용 박막 트랜지스터 기판 KR100900541B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020020070706A KR100900541B1 (ko) 2002-11-14 2002-11-14 액정 표시 장치용 박막 트랜지스터 기판
US10/445,849 US6999134B2 (en) 2002-11-14 2003-05-28 Liquid crystal display and thin film transistor array panel therefor
TW092114450A TWI379141B (en) 2002-11-14 2003-05-28 Liquid crystal display and thin film transistor array panel trerefor
CNB031451012A CN100359400C (zh) 2002-11-14 2003-06-19 液晶显示器及其薄膜晶体管阵列面板
JP2003380247A JP2004163943A (ja) 2002-11-14 2003-11-10 液晶表示装置用薄膜トランジスタ基板
US11/288,246 US7652725B2 (en) 2002-11-14 2005-11-29 Liquid crystal display and thin film transistor array panel therefor
US12/630,249 US8228452B2 (en) 2002-11-14 2009-12-03 Liquid crystal display and thin film transistor array panel therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020070706A KR100900541B1 (ko) 2002-11-14 2002-11-14 액정 표시 장치용 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20040042412A true KR20040042412A (ko) 2004-05-20
KR100900541B1 KR100900541B1 (ko) 2009-06-02

Family

ID=36125142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020070706A KR100900541B1 (ko) 2002-11-14 2002-11-14 액정 표시 장치용 박막 트랜지스터 기판

Country Status (5)

Country Link
US (3) US6999134B2 (ko)
JP (1) JP2004163943A (ko)
KR (1) KR100900541B1 (ko)
CN (1) CN100359400C (ko)
TW (1) TWI379141B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244691B1 (ko) * 2006-05-12 2013-03-19 엘지디스플레이 주식회사 횡전계방식 액정표시소자

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR100539833B1 (ko) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100900541B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
US7397455B2 (en) * 2003-06-06 2008-07-08 Samsung Electronics Co., Ltd. Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements
US7187353B2 (en) * 2003-06-06 2007-03-06 Clairvoyante, Inc Dot inversion on novel display panel layouts with extra drivers
US7218301B2 (en) * 2003-06-06 2007-05-15 Clairvoyante, Inc System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts
US20040246280A1 (en) * 2003-06-06 2004-12-09 Credelle Thomas Lloyd Image degradation correction in novel liquid crystal displays
US8035599B2 (en) 2003-06-06 2011-10-11 Samsung Electronics Co., Ltd. Display panel having crossover connections effecting dot inversion
US7209105B2 (en) * 2003-06-06 2007-04-24 Clairvoyante, Inc System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error
KR100922794B1 (ko) * 2003-06-24 2009-10-21 엘지디스플레이 주식회사 액정표시장치
US7248268B2 (en) * 2004-04-09 2007-07-24 Clairvoyante, Inc Subpixel rendering filters for high brightness subpixel layouts
US7358945B2 (en) * 2004-05-28 2008-04-15 Au Optronics Corp. Liquid crystal displays with improved gray-scale
US7590299B2 (en) * 2004-06-10 2009-09-15 Samsung Electronics Co., Ltd. Increasing gamma accuracy in quantized systems
JP4592384B2 (ja) * 2004-10-25 2010-12-01 シャープ株式会社 液晶表示装置
JP2006171342A (ja) * 2004-12-15 2006-06-29 Sharp Corp 液晶表示装置
ATE400003T1 (de) * 2004-12-23 2008-07-15 Au Optronics Corp Flüssigkristallanzeigen mit verbesserter graustufe
CN100343733C (zh) * 2005-01-31 2007-10-17 广辉电子股份有限公司 液晶显示装置
KR101085451B1 (ko) * 2005-02-11 2011-11-21 삼성전자주식회사 표시장치용 박막트랜지스터 기판과 그 제조방법
JP4393548B2 (ja) * 2005-03-18 2010-01-06 シャープ株式会社 液晶表示装置
JP2008170462A (ja) * 2005-04-22 2008-07-24 Sharp Corp 液晶表示装置
JP4703258B2 (ja) * 2005-05-16 2011-06-15 シャープ株式会社 薄膜トランジスタ基板及び液晶表示パネル
KR101172498B1 (ko) * 2005-06-01 2012-08-10 삼성전자주식회사 액정 표시 장치의 제조 방법, 액정 표시 장치 및 에이징시스템
TWI304906B (en) * 2005-06-17 2009-01-01 Au Optronics Corp A va type liquid crystal display
CN100368916C (zh) * 2005-07-11 2008-02-13 友达光电股份有限公司 垂直配向型液晶显示装置
TWI289284B (en) * 2005-12-09 2007-11-01 Innolux Display Corp Driving circuit for liquid crystal display panel and liquid crystal display
EP1860490A1 (en) * 2006-05-26 2007-11-28 Au Optronics Corporation Vertical alignment type liquid crystal displays
TWI364734B (en) * 2006-06-30 2012-05-21 Chimei Innolux Corp Liquid crystal display panel, driving method and liquid crystal displayer
CN101131515B (zh) * 2006-08-21 2010-06-16 中华映管股份有限公司 薄膜晶体管阵列基板及液晶显示装置
US8018476B2 (en) 2006-08-28 2011-09-13 Samsung Electronics Co., Ltd. Subpixel layouts for high brightness displays and systems
US7876341B2 (en) * 2006-08-28 2011-01-25 Samsung Electronics Co., Ltd. Subpixel layouts for high brightness displays and systems
TWI352867B (en) * 2007-01-25 2011-11-21 Chunghwa Picture Tubes Ltd Pixel and liquid crystal display panel
TWI364609B (en) * 2007-02-16 2012-05-21 Chimei Innolux Corp Liquid crystal display panel and manufacturing method thereof
TWI372929B (en) * 2007-03-30 2012-09-21 Chunghwa Picture Tubes Ltd Pixel structure and driving method
JP4989309B2 (ja) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
TWI351569B (en) * 2007-06-07 2011-11-01 Chunghwa Picture Tubes Ltd Pixel structure
EP2159632A4 (en) * 2007-06-28 2011-08-10 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL SCREEN, LIQUID CRYSTAL DISPLAY UNIT, LIQUID CRYSTAL DISPLAY DEVICE, TELEVISION RECEIVER AND METHOD FOR PRODUCING A LIQUID CRYSTAL SCREEN
KR101540072B1 (ko) * 2007-10-16 2015-07-28 삼성디스플레이 주식회사 액정표시장치
KR20090054572A (ko) * 2007-11-27 2009-06-01 삼성전자주식회사 표시 장치
TWI382223B (zh) * 2008-06-02 2013-01-11 Au Optronics Corp 顯示裝置及其畫素結構與驅動方法
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR101458902B1 (ko) * 2008-09-22 2014-11-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5282508B2 (ja) * 2008-09-29 2013-09-04 セイコーエプソン株式会社 制御ユニット、チューブユニット、マイクロポンプ
CN101825816A (zh) * 2009-03-06 2010-09-08 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101561608B (zh) * 2009-06-01 2011-02-09 友达光电股份有限公司 液晶显示装置
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
CN102368499B (zh) * 2011-10-27 2014-04-16 深圳市华星光电技术有限公司 Tft阵列基板及液晶面板
US9354479B2 (en) * 2011-10-27 2016-05-31 Sharp Kabushiki Kaisha Liquid-crystal panel and manufacturing method thereof
CN103135300B (zh) * 2011-11-30 2015-09-23 上海中航光电子有限公司 一种薄膜晶体管液晶显示器阵列基板
CN103135296B (zh) * 2011-11-30 2015-12-16 上海中航光电子有限公司 一种薄膜晶体管液晶显示器阵列基板
JP5443537B2 (ja) * 2012-04-27 2014-03-19 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
US9137563B2 (en) * 2012-08-24 2015-09-15 Google Technology Holdings LLC Processing emergency alert system messages
CN104181738B (zh) * 2013-05-28 2017-04-05 北京京东方光电科技有限公司 一种像素单元、阵列基板、显示装置和像素驱动方法
CN104007594B (zh) 2014-06-17 2017-12-29 深圳市华星光电技术有限公司 Tft阵列基板结构
CN105629607A (zh) 2016-01-14 2016-06-01 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN106024806B (zh) * 2016-06-03 2021-01-15 京东方科技集团股份有限公司 薄膜晶体管结构、显示面板及其控制方法
CN114974157B (zh) * 2022-04-07 2024-03-08 Tcl华星光电技术有限公司 显示面板及显示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3702789A1 (de) 1987-01-30 1988-08-18 Bayer Ag Vorlaeuferprotein des apc-polypeptids, dafuer codierende dna und diagnostische verwendung der dna und des proteins
US5343216A (en) * 1989-01-31 1994-08-30 Sharp Kabushiki Kaisha Active matrix substrate and active matrix display apparatus
DE69108062T2 (de) * 1990-01-17 1995-07-20 Toshiba Kawasaki Kk Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix.
JPH03242625A (ja) 1990-02-21 1991-10-29 Toshiba Corp アクティブマトリクス型液晶表示装置
JPH0475030A (ja) 1990-07-17 1992-03-10 Sharp Corp アクティブマトリクス表示装置
JPH0772509A (ja) * 1993-06-14 1995-03-17 Casio Comput Co Ltd アクティブマトリックス液晶表示素子
JP2943665B2 (ja) 1994-09-21 1999-08-30 松下電器産業株式会社 液晶表示装置
KR100218584B1 (ko) * 1994-09-21 1999-09-01 모리시타 요이찌 액정표시장치 및 그구동방법
JPH0943610A (ja) * 1995-07-28 1997-02-14 Toshiba Corp 液晶表示装置
JP3592419B2 (ja) 1995-12-21 2004-11-24 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル
JP3231261B2 (ja) 1997-03-26 2001-11-19 株式会社アドバンスト・ディスプレイ 液晶表示素子及びこれを用いた液晶表示装置
TW495635B (en) * 1997-07-11 2002-07-21 Hitachi Ltd Liquid crystal display device
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
KR19990084238A (ko) * 1998-05-02 1999-12-06 오평희 광시야 액정표시소자 및 액정표시소자 구동방법
KR100336884B1 (ko) * 1998-06-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
CN1341230A (zh) * 1999-12-24 2002-03-20 松下电器产业株式会社 液晶装置
TWI290252B (en) * 2000-02-25 2007-11-21 Sharp Kk Liquid crystal display device
JP2001296553A (ja) * 2000-04-14 2001-10-26 Advanced Display Inc 表示装置および表示装置の製造方法
CN100365474C (zh) * 2000-04-24 2008-01-30 松下电器产业株式会社 显示装置及其驱动方法
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
JP4402280B2 (ja) * 2000-11-22 2010-01-20 シャープ株式会社 液晶表示装置
JP2002287712A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 液晶パネル及びその製造方法
WO2003012537A1 (en) * 2001-08-01 2003-02-13 Koninklijke Philips Electronics N.V. Display device
KR20030042221A (ko) * 2001-11-22 2003-05-28 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
TW544940B (en) * 2002-07-03 2003-08-01 Au Optronics Corp Thin film transistor array
KR100900541B1 (ko) 2002-11-14 2009-06-02 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
TW578123B (en) * 2002-12-03 2004-03-01 Quanta Display Inc Pixel having transparent structure and reflective structure
US7358945B2 (en) * 2004-05-28 2008-04-15 Au Optronics Corp. Liquid crystal displays with improved gray-scale

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244691B1 (ko) * 2006-05-12 2013-03-19 엘지디스플레이 주식회사 횡전계방식 액정표시소자

Also Published As

Publication number Publication date
US7652725B2 (en) 2010-01-26
CN100359400C (zh) 2008-01-02
US20100149447A1 (en) 2010-06-17
US20040094766A1 (en) 2004-05-20
US8228452B2 (en) 2012-07-24
CN1501152A (zh) 2004-06-02
JP2004163943A (ja) 2004-06-10
TW200407647A (en) 2004-05-16
US6999134B2 (en) 2006-02-14
KR100900541B1 (ko) 2009-06-02
US20060072048A1 (en) 2006-04-06
TWI379141B (en) 2012-12-11

Similar Documents

Publication Publication Date Title
KR100900541B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100961941B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR101026810B1 (ko) 다중 도메인 액정 표시 장치
JP5057500B2 (ja) 多重ドメイン液晶表示装置及びそれに用いられる表示板
JP4657633B2 (ja) 多重ドメイン液晶表示装置及びそれに用いられる表示板
KR20130034700A (ko) 액정 표시 장치
US6995394B2 (en) Thin film transistor panel liquid crystal display
US20070182872A1 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
KR20140021105A (ko) 액정 표시 장치
JP2004038165A (ja) 液晶表示装置及びそれに用いられる薄膜トランジスタ基板
US20050275763A1 (en) Vertically aligned mode liquid crystal display
KR101061842B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 표시판
KR102114879B1 (ko) 액정 표시 장치
KR20040056970A (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR100895315B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20070065465A (ko) 액정표시장치 및 그 제조방법
KR20030029218A (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100984364B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100925475B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20080036340A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee