KR20040041033A - 도체 웨이퍼 및 서브스트레이트 - Google Patents

도체 웨이퍼 및 서브스트레이트 Download PDF

Info

Publication number
KR20040041033A
KR20040041033A KR1020030078292A KR20030078292A KR20040041033A KR 20040041033 A KR20040041033 A KR 20040041033A KR 1020030078292 A KR1020030078292 A KR 1020030078292A KR 20030078292 A KR20030078292 A KR 20030078292A KR 20040041033 A KR20040041033 A KR 20040041033A
Authority
KR
South Korea
Prior art keywords
substrate
mark
semiconductor wafer
laser beam
interior
Prior art date
Application number
KR1020030078292A
Other languages
English (en)
Inventor
아라이카즈히사
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20040041033A publication Critical patent/KR20040041033A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

기판의 표면에 회로가 형성되어 있는 반도체웨이퍼로서, ID마크가 기판의 소정위치의 내부에 형성되어 있다.

Description

도체 웨이퍼 및 서브스트레이트{Conductor wafer and substrate}
본 발명은 반도체 웨이퍼 및 반도체 웨이퍼 등의 판상물로 된 피가공물을 보지(保持)하는 서브스트레이트(substrate)에 관한 것이다.
기판(base plate)의 표면에 IC, LSI 등의 회로를 형성한 반도체 웨이퍼는 품질보증이나 트러블(trouble) 원인의 구명(究明) 등에 이용하기 위해 ID 마크가 형성되어 있다. 즉, ID 마크가 형성된 반도체 웨이퍼에 대해서는 회로의 기능, 이력, 가공조건, 치수, 재질, 로트(lot) 등의 정보 및 기판의 잉곳(ingot), 제조업자, 로트, 순도 등의 정보가 기억장치에 기록되어 있고, ID 마커를 비교 확인함으로써 이들의 정보를 확인하도록 되어 있다.
또, 반도체 웨이퍼 등의 판상물로 된 피가공물의 강성을 유지하거나 보조하기 위해 반도체 웨이퍼 등은 서브스트레이트에 보지(保持)되어 가공이나 반송되는 경우가 있으나, 이 경우에도 서브스트레이트에 ID가 형성되어 있다. 즉, ID 마커가 형성된 서브스트레이트로 된 기판의 두께, 크기, 재질 등의 정보가 기억장치에 기억되어 있고, ID마커를 비교확인 함으로써 이들의 정보를 확인하여 서브스트레이트에 보지(保持)된 반도체 웨이퍼 등을 연삭하여 소정의 두께로 마무리 할 즈음에 가공조건 등의 설정에 이용되고 있다.
그런데, 반도체 웨이퍼나 서브스트레이트에 형성되는 ID 마크는 기판의 표면에 레이저광선 등으로 바코드 등을 인자(印字)하기 위해 기판의 표면에 요철이 형성된다. 이런 이유로, 기판의 표면에 형성된 요철에 오염물이 들어가 ID마크를 인식할 수 없게 되는 문제가 있다. 또, 요철에 들어간 오염물이 클린룸(clean room)을 오염시키는 문제가 있다.
본 발명은 상기 사실에 비추어 이루어진 것으로, 그 목적은 반도체 웨이퍼나 서브스트레이트의 기판에 형성되는 ID 마크가 오염 등의 영향을 받지 않고 확실하게 인식할 수 있는 반도체 웨이퍼 및 서브스트레이트를 제공하는 것에 있다.
도 1은 본 발명에 따라 구성된 반도체 웨이퍼의 사시도.
도 2는 도 1에 도시된 반도체웨이퍼를 구성하는 기판의 내부에 ID마크를 형성하는 상태를 나타내는 설명도.
도 3은 본 발명에 따라 구성된 서브스트레이트의 사시도.
[도면의 주요부분에 대한 부호의 설명]
2 : 반도체웨이퍼21 : 기판
22 : 회로23 : ID마크
4 : 서브스트레이트41 : 기판
43 : ID마크
상기 목적을 달성하기 위해, 본 발명에 의하면, 기판의 표면에 회로가 형성되어 있는 반도체 웨이퍼로서, 그 기판의 회로가 형성되지 않은 소정위치의 내부에 ID 마크가 형성되어 있는 것을 특징으로 하는 반도체 웨이퍼가 제공된다.
또한, 본 발명에 의하면, 기판에 피가공물 보지(保持)영역을 가지는 서브스트레이트로서, 그 기판의 소정위치의 내부에 ID 마크가 형성되어 있는 것을 특징으로 하는 서브스트레이트가 제공된다.
상기 ID 마크는 그 기판의 내부에 레이저광선의 초점을 집광시켜 형성된다.
이하, 본 발명에 따라 구성된 반도체웨이퍼 및 서브스트레이트의 바람직한 실시형태에 대하여 첨부도면을 참조하여 상세하게 설명한다.
도 1에는 본 발명에 의해 구성된 반도체웨이퍼의 사시도가 도시되어 있다. 도 1에 도시된 반도체웨이퍼(2)는 실리콘웨이퍼 등으로 된 기판(21)의 표면에 복수의 회로(22)가 형성되어 있다. 기판(21)에서 회로(22)가 형성되어 있지 않은 소정위치(도시된 실시형태에서는 기판의 결정방위를 나타내는 오리엔테이션 플랫(orientation flat)(211)이 형성되어 있는 쪽)의 내부에 ID마크(23)가 형성되어 있다. 이 ID마크(23)는 예를 들면 일본공개특허 평11-267861호 공보에 개시된 기술에 의해 형성할 수 있다. 즉, 도 2에 나타낸 것처럼 FQ 렌즈(3)에 의해 레이저광선(30)을 기판(21)의 내부에 초점(31)을 집광함으로써, 기판(21)의 내부에 예를 들면 바코드 등에 의한 ID 마크(23)를 형성할 수 있다. 또, 레이저광선으로는 파장이 1064nm인 비교적 약한 YAG 레이저광선을 사용할 수 있다.
이상과 같이 하여, 기판(21)의 내부에 ID마크를 형성함으로써, 기판(21)의 표면에는 요철이 발생하지 않으므로, 요철에 오염물이 침입하는 것에 따른 ID마크의 인식불능, 오인식을 해소할 수 있는 동시에, 요철에 침입한 오염물에 의한 각 공정에서의 오염문제를 해소할 수 있다. 또, 기판(21)의 내부에 ID마크가 형성되어 있으므로, 마모나 에칭 등에 의해 ID마크가 소실되지 않으므로, 이후의 인식이 불가능하게 되는 문제도 해소된다. 또, 기판(21)의 내부에 형성된 ID마크(23)는 가공공정에서 적외선카메라에 의해 인식된다. 그래서, 가공장치의 기억장치에 기록되어 있는 ID마크에 대응하는 회로의 기능, 이력, 가공조건, 치수, 재질, 로트 등의 정보 및 기판의 잉곳, 제조업자, 로트, 순도 등의 정보를 비교확인 하는 것에 의해 가공조건 등이 설정된다.
반도체 웨이퍼 등의 판상물로 된 피가공물을 보지(保持)하는 서브스트레이트에 대해서, 도 3을 참조하여 설명한다.
도 3에 나타낸 서브스트레이트(4)를 형성하는 기판(41)은 유리, 합성수지 등으로 되어 있다. 이 기판(41)의 소정의 보지(保持)영역(411)에 반도체웨이퍼(2)를 보지(保持)한다. 기판(41)은 반도체웨이퍼(3)를 보지(保持)하는 보지(保持)영역(411) 이외의 소정위치의 내부에 ID마크(43)가 형성되어 있다. 이 ID 마크(43)는 상기 반도체웨이퍼(2)의 기판(21)의 내부에 형성되는 ID마크(23)와 같은 방법으로 형성할 수 있다. 이와 같이, ID마크(43)를 기판(41)의 내부에 형성하는 것에 의해 표면에는 요철이 발생하지 않으므로, 상술한 반도체웨이퍼(2)와 같은 작용효과가 얻어진다. 그리고, 가공공정에서 ID마크(43)를 적외선카메라 등에의해 인식하고, 가공장치의 기억장치에 기억되어 있는 ID마크(43) 대응하는 기판의 두께, 크기, 재질 등의 정보를 비교확인 하는 것에 의해 가공조건 등이 설정된다.
본 발명에 의한 반도체웨이퍼 및 서브스트레이트는 전술한 바와 같이 구성되어, 기판의 내부에 ID마크를 형성하므로, 기판의 표면에는 요철이 발생하지 않기 때문에, 요철에 오염물이 침입하는 것에 따른 ID마크의 인식불능, 오인식을 해소할 수 있고, 요철에 침입한 오염물에 의한 각 공정에서의 오염을 해소시킨다. 또, 기판의 내부에 ID 마크가 형성되어 있으므로, 마모나 에칭 등에 의해 ID마크가 소실되지 않으므로, 이후의 인식이 불가능으로 되는 문제도 해소되는 효과가 있다.

Claims (4)

  1. 기판의 표면에 회로가 형성되어 있는 반도체웨이퍼에서, ID마크가 기판의 회로가 형성되어 있지 않은 위치의 내부에 형성되어 있는 것을 특징으로 하는 반도체웨이퍼.
  2. 제 1 항에 있어서, ID마크는 기판의 내부에 레이저광선의 초점을 집광시켜 형성되는 것을 특징으로 하는 반도체웨이퍼.
  3. 기판에 피가공물 보지(保持)영역을 가지는 서브스트레이트에서, ID마크가 기판의 위치의 내부에 형성되어 있는 것을 특징으로 하는 서브스트레이트.
  4. 제 3 항에 있어서, ID마크는 기판의 내부에 레이저광선의 초점을 집광시켜 형성되는 것을 특징으로 하는 서브스트레이트.
KR1020030078292A 2002-11-08 2003-11-06 도체 웨이퍼 및 서브스트레이트 KR20040041033A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002325165A JP2004158768A (ja) 2002-11-08 2002-11-08 半導体ウエーハおよびサブストレート
JPJP-P-2002-00325165 2002-11-08

Publications (1)

Publication Number Publication Date
KR20040041033A true KR20040041033A (ko) 2004-05-13

Family

ID=32211941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030078292A KR20040041033A (ko) 2002-11-08 2003-11-06 도체 웨이퍼 및 서브스트레이트

Country Status (6)

Country Link
US (1) US20040089958A1 (ko)
JP (1) JP2004158768A (ko)
KR (1) KR20040041033A (ko)
DE (1) DE10351389A1 (ko)
SG (1) SG108941A1 (ko)
TW (1) TW200409291A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671679B1 (ko) 2004-08-25 2007-01-18 삼성에스디아이 주식회사 발광 표시장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2905521A1 (fr) * 2006-08-31 2008-03-07 Microcomposants De Haute Secur Procede de marquage d'une plaque semi-conductrice pour son identification et plaque semi-conductrice marquee par ce procede
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
JP5577842B2 (ja) * 2010-05-19 2014-08-27 株式会社Sumco ボロンドープp型シリコンウェーハの鉄濃度測定方法および測定装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
JP6224350B2 (ja) * 2013-05-17 2017-11-01 株式会社ディスコ 加工装置
JP6375209B2 (ja) * 2014-11-10 2018-08-15 日東電工株式会社 粘着テープ貼付け方法および粘着テープ貼付け装置
JP6654435B2 (ja) * 2016-01-07 2020-02-26 株式会社ディスコ ウエーハ生成方法
JP7479762B2 (ja) * 2020-08-03 2024-05-09 株式会社ディスコ デバイスチップの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231263A (en) * 1990-03-09 1993-07-27 Hitachi, Ltd. Liquid crystal mask type laser marking system
JPH07123101B2 (ja) * 1990-09-14 1995-12-25 株式会社東芝 半導体装置
JPH0837137A (ja) * 1994-05-16 1996-02-06 Sony Corp Soi構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置
JP3265553B2 (ja) * 1994-08-19 2002-03-11 株式会社小松製作所 レーザマーキング方法
JPH08243765A (ja) * 1995-03-07 1996-09-24 Komatsu Ltd レーザ刻印装置
US6096496A (en) * 1997-06-19 2000-08-01 Frankel; Robert D. Supports incorporating vertical cavity emitting lasers and tracking apparatus for use in combinatorial synthesis
JPH11135390A (ja) * 1997-10-27 1999-05-21 Sony Corp Idが印字されているウェーハ、半導体デバイスの製造方法および半導体デバイスの製造装置
JP3874528B2 (ja) * 1998-03-11 2007-01-31 株式会社小松製作所 半導体ウエハのレーザマーキング方法
US6528760B1 (en) * 2000-07-14 2003-03-04 Micron Technology, Inc. Apparatus and method using rotational indexing for laser marking IC packages carried in trays
US6523162B1 (en) * 2000-08-02 2003-02-18 Numerical Technologies, Inc. General purpose shape-based layout processing scheme for IC layout modifications
DE10102540B4 (de) * 2001-01-19 2013-03-21 Vistec Semiconductor Systems Jena Gmbh Anordnung und Verfahren zur Identifikation von Substraten
US6743694B2 (en) * 2002-04-30 2004-06-01 Chartered Semiconductor Manufacturing Ltd. Method of wafer marking for multi-layer metal processes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671679B1 (ko) 2004-08-25 2007-01-18 삼성에스디아이 주식회사 발광 표시장치

Also Published As

Publication number Publication date
JP2004158768A (ja) 2004-06-03
SG108941A1 (en) 2005-02-28
US20040089958A1 (en) 2004-05-13
DE10351389A1 (de) 2004-05-27
TW200409291A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
US6420792B1 (en) Semiconductor wafer edge marking
US6032997A (en) Vacuum chuck
US6982784B2 (en) Substrate holding device, semiconductor manufacturing apparatus and device manufacturing method
US7625810B2 (en) Wafer processing method
US20060226118A1 (en) Methods for forming backside alignment markers useable in semiconductor lithography
JPH05121521A (ja) 半導体ウエハ製造装置および製造方法
KR20040041033A (ko) 도체 웨이퍼 및 서브스트레이트
US5877064A (en) Method for marking a wafer
JP2006527922A (ja) エッジをベースにした識別機能を有する半導体ウエハ
US9940704B2 (en) Pre-layer defect site review using design
US20100007869A1 (en) Reticle Handler
JP2007196326A (ja) 切削ブレードの切り込み確認方法
US6043864A (en) Alignment method and apparatus using previous layer calculation data to solve critical alignment problems
US7695239B2 (en) End effector gripper arms having corner grippers which reorient reticle during transfer
JP4421294B2 (ja) 半導体ウエハの識別
CN112908891A (zh) 加工装置
KR20200094078A (ko) 키 패턴의 검출 방법, 및 장치
KR100479305B1 (ko) 얼라인 마크 패턴인식방법
US20140285791A1 (en) Exposure apparatus, stage apparatus, and device fabrication method
US20040104361A1 (en) Semiconductor wafer edge marking
US6388703B1 (en) Method of realizing machining results
JP2833936B2 (ja) 半導体ウェーハのレーザー印字方法
CN116779472A (zh) 被加工物的处理方法
JP2022188409A (ja) 加工装置及びストリート検出条件の登録方法
KR20010050932A (ko) 반도체 웨이퍼의 마킹방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application