JP4421294B2 - 半導体ウエハの識別 - Google Patents

半導体ウエハの識別 Download PDF

Info

Publication number
JP4421294B2
JP4421294B2 JP2003533207A JP2003533207A JP4421294B2 JP 4421294 B2 JP4421294 B2 JP 4421294B2 JP 2003533207 A JP2003533207 A JP 2003533207A JP 2003533207 A JP2003533207 A JP 2003533207A JP 4421294 B2 JP4421294 B2 JP 4421294B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
magnetic
wafer
region
magnetic means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003533207A
Other languages
English (en)
Other versions
JP2005507158A5 (ja
JP2005507158A (ja
Inventor
マウツ、カール
ジークス、ジェイソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2005507158A publication Critical patent/JP2005507158A/ja
Publication of JP2005507158A5 publication Critical patent/JP2005507158A5/ja
Application granted granted Critical
Publication of JP4421294B2 publication Critical patent/JP4421294B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67294Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/06187Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with magnetically detectable marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、概して半導体ウエハに関し、より詳細には、識別情報を付帯する領域を有する半導体ウエハに関する。本発明はさらに、半導体ウエハに識別情報を付帯する領域を設ける方法に関する。また、本発明は、識別情報を付帯する領域を有する半導体ウエハを識別するシステムおよび方法に関する。
半導体ウエハプロセス工程の前、工程中、および工程の後において、半導体ウエハを識別することは重要な作業である。例えば、ウエハの識別は、特別なウエハの特定フィーチャに対するプロセスツールの教示に使用されて、それに従いプロセス・パラメータが調整され得る。
製造施設または研究施設内でシリコンウエハまたは他の基板を識別するために、ウエハには特別なマーキングが設けられる。このマーキングは、通常、例えば、英数文字のT7、OCR、および/または、バーコード等のコードからなる。この方法により、個々のウエハが、ロットまたはバッチ内で単独に識別され得る。同様に、未加工シリコンウエハのいくつかは、供給者マーキングを備え、このマーキングは殆ど英数文字からなり、引き上げ、結晶、またはバッチを識別する。
これら特別なマーキングは、通常、レーザースクライブによって提供される。情報を回収する際には、マーキングが光学手段により読み取られる。
残念ながら、光学情報は、ウエハプロセス中に消失するか、または読み取り不能となる場合が多い。特に、非常に小さく薄いマーキングは、ウエハ上の様々な膜堆積の工程後に消失する傾向がある。同様に、デバイス工程の前になされたレーザースクライブも、このような効果により、裸眼、顕微鏡、または光学文字読み取り装置で読み取ることが不可能になる場合が多い。
レーザースクライブには、さらなる問題が存在する。レーザースクライブ技術は、スクライビング(溝形成)プロセスによって、ウエハ表面上にスラグと粒子欠陥とを生じさせる。さらに、シリコン欠陥による核生成位置が形成される。レーザースクライブは、その工程中に、スクライブ内および周辺に汚染物質を集積させる。さらに、マーキングは通常、膜堆積が比較的不安定かつ不均一であるウエハの最縁部上に配置されている。レーザースクライブが必要とするスペースは、ウエハ表面上の利用可能なスペースを減少させ得る。ウエハ裏面上のマーキングは、裏面平坦性に対して負の影響を与える。
従って、レーザースクライブは、その使用技術や、読み取り困難性、欠陥と汚染物質が生成されること等により、ウエハ供給者および集積回路の製造業者に対する問題が存在する。
本発明は、ウエハを単独に識別することが可能である新規な装置、システムおよび方法を提供することによって、上述の問題の解決を目指すものである。
本発明では、識別情報14を付帯する少なくとも一つの領域12を有する半導体ウエハ10を提供する。この識別情報は、磁気手段14により提供される。ウエハプロセス中に真空チャックにより係合されるウエハ内側領域内に、磁気識別子が配置される。この場合、真空チャックに読み取り能力が提供される。磁気手段14を含む少なくとも一つの領域は平坦であり、かつ半導体ウエハ10と一平面を形成する。少なくとも一つの領域を含む半導体ウエハ10の一平面を覆う保護膜が提供される。
さらに、本発明では、識別情報14を読み取るための読み取り手段26を使用して、識別情報14を付帯する少なくとも一つの領域12を有する半導体ウエハ10を識別する方法を提供し、該方法は、
識別情報を磁気手段14により提供する工程と、
半導体ウエハ10の表面28,30に隣接して配置された磁気センサ26により、識別情報14を読み取る工程とを含む。磁気手段14を含む少なくとも一つの領域は平坦であり、かつ半導体ウエハ10と一平面を形成する。該方法は、少なくとも一つの領域を含む半導体ウエハ10の一平面を覆う保護膜を形成する工程を更に含む。
ウエハプロセス中に真空チャックにより係合されるウエハ内側領域内に、磁気識別子が配置される。この場合、真空チャックに読み取り能力が提供される。
本発明には、以下のような利点が存在する。
物理的に表面を改質するレーザースクライブによる汚染の可能性が、完全に除去される。
磁気手段に付帯された情報は、複数層の厚みを有する、ウエハ上に重なる層を介して読み取りが可能である。
例えばシリコンの磁化率は、材料の磁気特性を妨害しないものであると想定される。
シリコンウエハをマーキングする工程は、ウエハの供給者または集積回路の製造業者により行われることが可能である。
磁気手段の付着工程による金属汚染は、EPI等のウエハ上に重なる層、裏面シール、および、例えばシリコン内のイオン注入深度等により最小となるであろう。注入されたイオンは、その移動が制限されるために、定位置に残留する。
磁気手段がウエハ裏面上に設けられる場合、この領域は、最終的に裏面研磨により除去され得る。
本発明の概念は、Cu、low K、およびSOI等の進歩的なデバイスプロセス工程に適合する。
本発明は、英数文字による情報が所定のスペース内にコード化された、例えばバーコード、またはその他の様々な公知のバージョンの磁気識別子を形成するものと想定される。磁気識別子は、ウエハ上に、現存するレーザースクライブマークと共に設けられるか、またはレーザースクライブマークの代替として配置される。磁気識別子は、ウエハ上において、レーザースクライブと類似する位置に存在し、かつウエハの表面または裏面上の最縁部またはウエハ縁部領域(edge exclusion region)内に存在することが好ましい。従って、磁気識別子は、プロセス工程を妨害したり、汚染の原因となったりすることがない。しかしながら、本発明の範囲には、ウエハプロセス中に真空チャックにより係合されるウエハ内側領域内に、磁気識別子が配置されるものも含まれる。この場合、真空チャックに読み取り能力が提供される。
磁気識別子は、プラズマイマージョンイオン注入を含むイオン注入、または磁気要素を基板(Si、SiGe、GaAs、SOI、ガラス等)表面または下方に吹き込むスパッタリングにより形成されるものと想定される。ウエハ上に識別子情報をコードする際には、識別子を独立させ、かつ読み取りを可能にするために、ウエハ上における識別子情報の位置に、マスクまたは他の除去可能なパターンを配置する必要があり得る。それにより、汚染もまた防止される。しかしながら、例えばインシツゥ(in situ)レーザードーピングまたはイオンビーム等の技術を用いて直接書き込みを行う場合等、マスクを使用せずに情報を設けることも可能である。識別子領域上に保護膜(encapsulation film)を配置して
もよい。これに代わって、例えば最初の膜堆積等、他の膜堆積により汚染を防止してもよい。
図1に、先行技術を用いてマーキングされた半導体ウエハ110の略断面図を示す。ウエハ110は、ウエハ110内にレーザースクライブ溝210を形成するレーザースクライブビーム200によりマーキングされる。レーザースクライブ溝210の位置は、光学手段により検知され得る。しかしながら、図1には、レーザースクライブ工程の不都合、即ち結果として生じた汚染212,214,216も示される。レーザースクライブ溝210の外領域に、排出物スラグ212,214が存在し、レーザースクライブ溝210の直近にクレータースラグ216が存在している。これらの汚染212,214,216は、読み取りの困難性を招く。続く膜堆積およびエッチング操作により、読み取りはさらに困難になる。
図2に、本発明による磁気所有物を有する半導体ウエハの第一実施形態の断面図を示す。ウエハ10の両面上の一領域に、磁気イオン16が注入されている。これらのイオン16は磁気手段として作用して、例えばバーコードのような独特のフォーマットを提供する。磁気埋め込み層14,16は、その後、例えばEPI保護材20や酸化物の裏面シール22等の膜層20,22により保護され得る。
図3に、本発明による磁気所有物を有する半導体ウエハの第二実施形態の断面図を示す。図2とは異なり、イオン注入を用いない代替的技術、即ちウエハ10の表面28,30上に磁気膜18を付着させることが示されている。磁気膜18は、製造業者においてウエハ上に接着または堆積され得る。この膜が、集積回路のその後の製造プロセスに対して耐性を有することは重要である。この場合も、磁気手段18は、図2の実施形態と同様に、膜層20,22により保護され得る。
図4は、本発明に従ったシステムの断面図である。図5は、本発明に従ったシステムの平面図である。実施例として、半導体ウエハ10は、ウエハ10の縁部24の近傍領域12内において、注入されたバーコード14を有する。図4に示すように、ウエハ10の両面28,30上にコード14,16が存在している。しかしながら、ウエハ10の片面のみに磁気識別子を設けることも可能である。ウエハ10の縁部24の上方に、一台の磁気センサ26が配置されている。ウエハ10が回転すると、バーコード12が磁気センサ26を通過する。バーコード14の複数の通路を使用することにより、正確な識別を確実なものとすることが有利である。従って、ハードディスクドライブの読み取りと同様の方法にて、磁気識別子を読み取ることが可能になる。
代替的に、磁気センサをウエハの上方で回転するように設置して、識別子の読み取りを可能にしてもよい。
一般に、磁気的に補助されるエッチング工程が、コードの読み取りを妨害しないように使用されることを確実にする必要がある。
バーコード等の、磁気領域および非磁気領域により実現されているコード以外に、分離されない磁場領域(field area)を提供することも可能である。このような磁場区域のプ
ログラミングは、磁気テープ技術と同様の方法により行なわれ得る。
本発明を特定の構造、装置および方法の観点から説明してきたが、当業者は、本願の説明に基づいて、本発明はこれらの実施例のみに限定されず、また本発明の全範囲は、特許請求の範囲により適切に判定されることを理解するであろう。
先行技術を用いてマーキングされた半導体ウエハの略断面図。 本発明による磁気所有物を有する半導体ウエハの第一実施形態の断面図。 本発明による磁気所有物を有する半導体ウエハの第ニ実施形態の断面図。 本発明によるシステムの断面図。 本発明によるシステムの平面図。

Claims (5)

  1. 半導体ウエハの識別情報を付帯する少なくとも一つの領域を有する半導体ウエハ(10)であって、前記識別情報は、磁気手段(14)により、前記少なくとも一つの領域に提供され、前記磁気手段は磁気イオンのイオン注入によって提供され、
    前記磁気手段(14)が半導体表面の内側領域に配置され、かつ磁気読み取り能力を有する真空チャック装置が、前記半導体表面の内側領域において半導体ウエハ(10)に係合し得るものであり、
    前記磁気手段(14)を含む少なくとも一つの領域は平坦であり、かつ前記半導体ウエハ(10)と一平面を形成し、
    前記少なくとも一つの領域を含む前記半導体ウエハ(10)の前記一平面を覆う保護膜を備える半導体ウエハ。
  2. 前記磁気手段(14)は、一連の磁気領域および非磁気領域を備えてコードパターンを提供する、請求項1に記載の半導体ウエハ(10)。
  3. 前記磁気手段(14)は、異なる磁気の強さ有する複数の磁気領域を備えた請求項1に記載の半導体ウエハ(10)。
  4. 前記磁気手段(14)が、半導体ウエハの縁部(24)の近傍に配置されている請求項1に記載の半導体ウエハ(10)。
  5. 半導体ウエハ(10)上に、該半導体ウエハの識別情報を付帯する少なくとも一つの領域を設ける方法であって、
    半導体ウエハ(10)を提供する工程と、
    前記少なくとも一つの領域に磁気手段(14)を提供する工程とを含み、前記磁気手段は磁気イオンのイオン注入によって提供され、前記磁気手段(14)を含む少なくとも一つの領域は平坦であり、かつ前記半導体ウエハ(10)と一平面を形成するものであり、
    前記少なくとも一つの領域を含む前記半導体ウエハ(10)の前記一平面を覆う保護膜を形成する工程を更に含み、
    前記磁気手段(14)が半導体表面の内側領域に配置され、かつ磁気読み取り能力を有する真空チャック装置が、前記半導体表面の内側領域において半導体ウエハ(10)に係合し得る方法。
JP2003533207A 2001-09-28 2002-09-12 半導体ウエハの識別 Expired - Fee Related JP4421294B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/966,046 US6759248B2 (en) 2001-09-28 2001-09-28 Semiconductor wafer identification
PCT/US2002/029073 WO2003030081A2 (en) 2001-09-28 2002-09-12 Semiconductor wafer identification

Publications (3)

Publication Number Publication Date
JP2005507158A JP2005507158A (ja) 2005-03-10
JP2005507158A5 JP2005507158A5 (ja) 2006-01-05
JP4421294B2 true JP4421294B2 (ja) 2010-02-24

Family

ID=25510852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003533207A Expired - Fee Related JP4421294B2 (ja) 2001-09-28 2002-09-12 半導体ウエハの識別

Country Status (7)

Country Link
US (1) US6759248B2 (ja)
EP (1) EP1449162A2 (ja)
JP (1) JP4421294B2 (ja)
KR (1) KR20040050068A (ja)
AU (1) AU2002333613A1 (ja)
TW (1) TWI256720B (ja)
WO (1) WO2003030081A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809353B2 (ja) * 2001-08-02 2006-08-16 キヤノン株式会社 Id付き加工物の製造方法
US20040064801A1 (en) * 2002-09-30 2004-04-01 Texas Instruments Incorporated Design techniques enabling storing of bit values which can change when the design changes
DE10325541A1 (de) * 2003-06-04 2005-01-13 Infineon Technologies Ag Elektronisches Bauteil, sowie Halbleiterwafer und Bauteilträger zur Herstellung des Bauteils
US7531907B2 (en) * 2005-04-29 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. System and method for forming serial numbers on HDD wafers
CN102769068B (zh) * 2012-05-09 2015-12-16 镇江环太硅科技有限公司 太阳能电池用多晶硅片的编码方法
US10714427B2 (en) 2016-09-08 2020-07-14 Asml Netherlands B.V. Secure chips with serial numbers
US10418324B2 (en) 2016-10-27 2019-09-17 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1534248A (en) * 1976-03-31 1978-11-29 Tokyo Shibaura Electric Co Apparatus for manufacturing semiconductor devices
GB1584343A (en) * 1977-06-07 1981-02-11 Tokyo Shibaura Electric Co Apparatus for marking identification symbols on wafer
CA2011296A1 (en) * 1989-05-15 1990-11-15 Douglas C. Bossen Presence/absence bar code
US6307241B1 (en) * 1995-06-07 2001-10-23 The Regents Of The Unversity Of California Integrable ferromagnets for high density storage
TW392218B (en) * 1996-12-06 2000-06-01 Toshiba Mechatronics Kk Apparatus and method for marking of identifier onto semiconductor wafer
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
DE19733410A1 (de) * 1997-08-01 1999-02-18 Siemens Ag Wafermarkierung
JP3090113B2 (ja) * 1998-02-13 2000-09-18 日本電気株式会社 半導体装置の製造方法
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
US6063685A (en) * 1998-08-07 2000-05-16 Advanced Micro Devices, Inc. Device level identification methodology
JP2000077312A (ja) * 1998-09-02 2000-03-14 Mitsubishi Electric Corp 半導体装置
US6197481B1 (en) * 1998-09-17 2001-03-06 Taiwan Semiconductor Manufacturing Company Wafer alignment marks protected by photoresist
EP1046192A1 (en) * 1998-10-20 2000-10-25 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partially recessed oxide pattern
US6312876B1 (en) * 1999-07-08 2001-11-06 Taiwan Semiconductor Manufacturing Company Method for placing identifying mark on semiconductor wafer
US6383888B1 (en) * 2001-04-18 2002-05-07 Advanced Micro Devices, Inc. Method and apparatus for selecting wafer alignment marks based on film thickness variation

Also Published As

Publication number Publication date
KR20040050068A (ko) 2004-06-14
JP2005507158A (ja) 2005-03-10
WO2003030081A3 (en) 2003-08-21
US20030064531A1 (en) 2003-04-03
AU2002333613A1 (en) 2003-04-14
WO2003030081A2 (en) 2003-04-10
US6759248B2 (en) 2004-07-06
TWI256720B (en) 2006-06-11
EP1449162A2 (en) 2004-08-25

Similar Documents

Publication Publication Date Title
EP1676310B1 (en) Method for preparing and assembling substrates
US6261918B1 (en) Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture
US6420792B1 (en) Semiconductor wafer edge marking
EP0634758A1 (en) Magnetic medium and method of manufacturing the same
JPH10256105A (ja) レーザマークを付けたウェーハ
JP4421294B2 (ja) 半導体ウエハの識別
KR19990023632A (ko) 기판관리장치 및 기판수납장치
US8164753B2 (en) Alignment mark arrangement and alignment mark structure
WO2009002888A2 (en) Method and apparatus for wafer marking
KR100766095B1 (ko) 디바이스 제조용 기판, 그 제조 방법 및 그 기판을 사용한노광 방법
JP2001076981A (ja) 半導体ウェーハおよびその製造方法
JP4626909B2 (ja) 半導体ウエハ
US20080090377A1 (en) Laser scribe on front side of a semiconductor wafer
US11680792B2 (en) Incoming runout measurement method
JP4588860B2 (ja) 半導体ウエハのマーキング方法
US7531907B2 (en) System and method for forming serial numbers on HDD wafers
JPH06196379A (ja) 半導体ウェーハ
US6554687B1 (en) Precise crystallographic-orientation alignment mark for a semiconductor wafer
JPS62193241A (ja) 半導体装置用結晶基板
JP2004119651A (ja) ウエハ
KR20010063641A (ko) 노광 공정용 정렬마크
JPH1070056A (ja) 半導体基板およびその製造方法
KR20090016271A (ko) 자성 마크가 형성된 웨이퍼
JP2005166885A (ja) 半導体装置の製造方法
JPH01297838A (ja) 半導体ウエハ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080819

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090603

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090610

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090703

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090803

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees