JPH01297838A - 半導体ウエハ - Google Patents
半導体ウエハInfo
- Publication number
- JPH01297838A JPH01297838A JP63127982A JP12798288A JPH01297838A JP H01297838 A JPH01297838 A JP H01297838A JP 63127982 A JP63127982 A JP 63127982A JP 12798288 A JP12798288 A JP 12798288A JP H01297838 A JPH01297838 A JP H01297838A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- semiconductor wafer
- alignment mark
- pattern
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 238000012790 confirmation Methods 0.000 abstract 1
- 238000002161 passivation Methods 0.000 description 8
- 239000008188 pellet Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
Ａ、産業上の利用分野
Ｂ６発明の概要
Ｃ０従来技術［第５図］
Ｄ０発明が解決しようとする問題点
Ｅ９問題点を解決するための手段
Ｆ１作用
Ｇ、実施例［第１図乃至第４図１
Ｈ１発明の効果
（Ａ、産業上の利用分野）
本発明は半導体ウェハ、特に配線膜との区別がし易いダ
イシング用アライメントマークが形成された半導体ウェ
ハに関する。
イシング用アライメントマークが形成された半導体ウェ
ハに関する。
（Ｂ、発明の概要）
本発明は、ダイシング用アライメントマークが形成され
た半導体ウェハにおいて、 配線膜とダイシング用アライメントマークとの間に誤認
が生じないようにするため、 ダイシング用アライメントマークの平面形状を十字形の
交差する部分を抜いた形状にしたものである。
た半導体ウェハにおいて、 配線膜とダイシング用アライメントマークとの間に誤認
が生じないようにするため、 ダイシング用アライメントマークの平面形状を十字形の
交差する部分を抜いた形状にしたものである。
（Ｃ，従来技術）［第５図］
半導体装置、集積回路装置等はシリコンＳｉあるいはガ
リ砒素ＧａＡｓ等の半導体からなる回路素子を形成した
半導体ベレットを主要要素とじて組み立てられる。そし
て、この半導体ベレットは特開昭５３−３９０５９号公
報において紹介されているように半導体ウェハに規則的
に配列された回路素子部を分断することにより形成され
る。この点について具体的に説明すると、各回路素子部
はすべて半導体ウェハに格子状に配設された帯状のスク
ライブラインあるいはダイシングラインによって囲まれ
るように形成されており、そのスフラインブラインある
いはダイシンクラインに沿ってダイヤモンドツールで引
っ掻き傷をつくりその後その傷部分に力を加えてクラッ
キングしたり、あるいはダイシングラインに沿ってダイ
アモンドブレードで切断、即ちダイシングすることによ
りベレット化するのが首通である。そして、クラッキン
グ′によればスクライブ、ライン以外の部分にもクラッ
クが入ることが少なくないので、ダイシング方法が多く
用いられる傾向にある。
リ砒素ＧａＡｓ等の半導体からなる回路素子を形成した
半導体ベレットを主要要素とじて組み立てられる。そし
て、この半導体ベレットは特開昭５３−３９０５９号公
報において紹介されているように半導体ウェハに規則的
に配列された回路素子部を分断することにより形成され
る。この点について具体的に説明すると、各回路素子部
はすべて半導体ウェハに格子状に配設された帯状のスク
ライブラインあるいはダイシングラインによって囲まれ
るように形成されており、そのスフラインブラインある
いはダイシンクラインに沿ってダイヤモンドツールで引
っ掻き傷をつくりその後その傷部分に力を加えてクラッ
キングしたり、あるいはダイシングラインに沿ってダイ
アモンドブレードで切断、即ちダイシングすることによ
りベレット化するのが首通である。そして、クラッキン
グ′によればスクライブ、ライン以外の部分にもクラッ
クが入ることが少なくないので、ダイシング方法が多く
用いられる傾向にある。
ところで、タイアンモンドブレードでダイシングする場
合において、ダイシングが正確に行われるようにするた
めにはダイシング装置に半導体ウェハを正確に位置決め
すること、即ちアライメントが必要である。そして、ア
ライメントをするためには、半導体ウェハにダイシング
用アライメントマークを形成しておくことが必要であり
、マークを指標としてダイシング用の位置合せをする技
術については上記の特開昭５３−３９０５９号公報や特
開昭５９−１７２７４１号公報により紹介が為されてい
る。
合において、ダイシングが正確に行われるようにするた
めにはダイシング装置に半導体ウェハを正確に位置決め
すること、即ちアライメントが必要である。そして、ア
ライメントをするためには、半導体ウェハにダイシング
用アライメントマークを形成しておくことが必要であり
、マークを指標としてダイシング用の位置合せをする技
術については上記の特開昭５３−３９０５９号公報や特
開昭５９−１７２７４１号公報により紹介が為されてい
る。
そして、一般にダイシンク用アライメントマークは第５
図（Ａ）、（Ｂ）に示すようなＬ字状パターンを有して
おり、そして最上層の配線形成用の金属膜により形成さ
れている。そして、可視光あるいは赤外線を用いてダイ
シング用アライメントマークとその背景との明暗差（輝
度差）を多値化あるいは２値化してダイシング用アライ
メンｉ・マークのパターン認識をし、そのダイシング用
アライメントマークから半導体ウェハの位置を把握して
位置ずれを検出し半導体ウェハを位置調整するという方
法でアライメントが行われる。
図（Ａ）、（Ｂ）に示すようなＬ字状パターンを有して
おり、そして最上層の配線形成用の金属膜により形成さ
れている。そして、可視光あるいは赤外線を用いてダイ
シング用アライメントマークとその背景との明暗差（輝
度差）を多値化あるいは２値化してダイシング用アライ
メンｉ・マークのパターン認識をし、そのダイシング用
アライメントマークから半導体ウェハの位置を把握して
位置ずれを検出し半導体ウェハを位置調整するという方
法でアライメントが行われる。
（Ｄ、発明が解決しようとする問題点）ところで、第５
図（Ａ）あるいは（Ｂ）に示すような平面形状のダイシ
ング用アライメントマークは、Ｘ方向とＹ方向における
位置決めができるようにＬ字状に形成されているが、こ
のようなパターンは回路素子部内の周辺回路を構成する
電源線あるいはグランド線等の配線に直角に曲った部分
として多く存在するパターンである。そのため、電源線
あるいはグランド線等の配線、特に配線の曲った部分を
タ゛イシング用アライメントマークと誤認識したり、認
識不能になったりすることが多々発生した。
図（Ａ）あるいは（Ｂ）に示すような平面形状のダイシ
ング用アライメントマークは、Ｘ方向とＹ方向における
位置決めができるようにＬ字状に形成されているが、こ
のようなパターンは回路素子部内の周辺回路を構成する
電源線あるいはグランド線等の配線に直角に曲った部分
として多く存在するパターンである。そのため、電源線
あるいはグランド線等の配線、特に配線の曲った部分を
タ゛イシング用アライメントマークと誤認識したり、認
識不能になったりすることが多々発生した。
特に、最近においてはパシベーション膜として反射率の
低いプラズマＳｉ、Ｎ４が多く用いられるようになり、
そして、回路素子部内に配置されるダイシング用アライ
メントマークはその反射率の低いプラズマＳｉ３Ｎ４に
より覆われることになるのでマークとその背景との明暗
差が小さくなり、しかもマークとそうでない部分との境
界、そして、配線膜とそうてない部分との境界が不明瞭
である。従って、基本的に認識率が低くなるので、誤認
識が生じ易くなる。
低いプラズマＳｉ、Ｎ４が多く用いられるようになり、
そして、回路素子部内に配置されるダイシング用アライ
メントマークはその反射率の低いプラズマＳｉ３Ｎ４に
より覆われることになるのでマークとその背景との明暗
差が小さくなり、しかもマークとそうでない部分との境
界、そして、配線膜とそうてない部分との境界が不明瞭
である。従って、基本的に認識率が低くなるので、誤認
識が生じ易くなる。
そして、誤認識が生じると当然に誤切削が生じて不良の
半導体ベレットが大量に発生することになる。また、認
識不能の場合には誤切削あるいはダイシング装置の動作
停止等のトラブルが生じる。
半導体ベレットが大量に発生することになる。また、認
識不能の場合には誤切削あるいはダイシング装置の動作
停止等のトラブルが生じる。
本発明はこのような問題点を解決すべく為されたもので
あり、配線膜とダイシング用アライメントマークのとの
間に認識が生じないようにすることを目的とする。
あり、配線膜とダイシング用アライメントマークのとの
間に認識が生じないようにすることを目的とする。
（Ｅ、問題点を解決するための手段）
本発明半導体ウェハは上記問題点を解決するため、ダイ
シング用アライメントマークの平面形状を十字形の交差
する部分を抜いた形状にしたことを特徴とする。
シング用アライメントマークの平面形状を十字形の交差
する部分を抜いた形状にしたことを特徴とする。
（Ｆ、作用）
本発明半導体ウェハによれば、マークが基本的には十字
形なので互いに直角のＸ方向、Ｙ方向における位置合せ
を支障なく行うことができる。しかも、十字形の交差す
る部分が抜かれた形状なのて、配線膜の直角の部分とパ
ターンが異なり、配線膜とダイシンク用アライメントマ
ークとを誤認する虞れがなくなる。
形なので互いに直角のＸ方向、Ｙ方向における位置合せ
を支障なく行うことができる。しかも、十字形の交差す
る部分が抜かれた形状なのて、配線膜の直角の部分とパ
ターンが異なり、配線膜とダイシンク用アライメントマ
ークとを誤認する虞れがなくなる。
（Ｇ、実施例）［第１図乃至第４図］
以下、本発明半導体ウェハを図示実施例に従って詳細に
説明する。
説明する。
第１図及び第２図は本発明半導体ウェハの一つの実施例
を示すもので、第１図は平面図、第２図（Ａ）は第１図
のＡ−Ａ線に沿う断面図、第２図（Ｂ）は第１図のＢ−
Ｂ線に沿う断面図である。
を示すもので、第１図は平面図、第２図（Ａ）は第１図
のＡ−Ａ線に沿う断面図、第２図（Ｂ）は第１図のＢ−
Ｂ線に沿う断面図である。
■は半導体ウェハ、２は最上層配線膜の下地となる絶縁
層、３は最上層配線膜と同時に形成されたアルミニウム
ＡＩ１．からなるダイシング用アライメントマークで、
４つの正方形部分４．４．４．４からなる。該ダイシン
グ用アライメントマーク３の平面形状は十字形の交差す
る部分５を抜いた形状になっている。該ダイシング用ア
ライメントマーク３は後でダイシンクされてベレットと
なる各回路素子部分に１又は複数個形成されている。
層、３は最上層配線膜と同時に形成されたアルミニウム
ＡＩ１．からなるダイシング用アライメントマークで、
４つの正方形部分４．４．４．４からなる。該ダイシン
グ用アライメントマーク３の平面形状は十字形の交差す
る部分５を抜いた形状になっている。該ダイシング用ア
ライメントマーク３は後でダイシンクされてベレットと
なる各回路素子部分に１又は複数個形成されている。
６はプラズマナイトライドＳｉＮからなるパシベーショ
ン膜で、透明膜であるといえるが、透明度がＳｉＯ２等
他のパシベーション膜に比較して梢低い。７．７．７．
７はパシベーション膜６はダイシング用アライメントマ
ーク３の各正方形部分４．４．４．４表面−ヒの部分に
形成された窓部で、ペレットチエツクパッドの窓を形成
するエツチングにより形成される。
ン膜で、透明膜であるといえるが、透明度がＳｉＯ２等
他のパシベーション膜に比較して梢低い。７．７．７．
７はパシベーション膜６はダイシング用アライメントマ
ーク３の各正方形部分４．４．４．４表面−ヒの部分に
形成された窓部で、ペレットチエツクパッドの窓を形成
するエツチングにより形成される。
このようなダイシング用アライメントマーク３によれば
、平面形状が基本的には十字形になフているので、ダイ
シンクのためのＸ方向、ｙ方向におけるアライメントが
できる。しかし、十字形の交差する部分５は抜かれてい
るので、その点では通常のデザインルールでは存在しな
いパターンになっている。従フて、アルミニウム配線膜
とダイシング用アライメントマーク３との間で誤認が生
じる虞れがない。
、平面形状が基本的には十字形になフているので、ダイ
シンクのためのＸ方向、ｙ方向におけるアライメントが
できる。しかし、十字形の交差する部分５は抜かれてい
るので、その点では通常のデザインルールでは存在しな
いパターンになっている。従フて、アルミニウム配線膜
とダイシング用アライメントマーク３との間で誤認が生
じる虞れがない。
そして、ダイシンク用アライメントマーク３を構成する
正方形部分４．４．４．４の表面においてプラズマナイ
トライドＳｉＮからなるパシベーション膜６に窓７．７
．７．７が形成され、反射率が高くされている。従って
ダイシンク用アライメントマーク３と、ダイシング用ア
ライメントマーク３が形成されていない背景部分との明
暗差を充分に大きくすることができ、認識率を高くする
ことができ、その点からもより一層誤認の可能性が低く
なる。
正方形部分４．４．４．４の表面においてプラズマナイ
トライドＳｉＮからなるパシベーション膜６に窓７．７
．７．７が形成され、反射率が高くされている。従って
ダイシンク用アライメントマーク３と、ダイシング用ア
ライメントマーク３が形成されていない背景部分との明
暗差を充分に大きくすることができ、認識率を高くする
ことができ、その点からもより一層誤認の可能性が低く
なる。
尚、容態７の縁かダイシング用アライメントマーク３を
構成する正方形部分４．４．４．４の上面上に位置して
いるのはその方が、正方形部分上面から食み出ている場
合よりも耐湿性が高くなるからである。
構成する正方形部分４．４．４．４の上面上に位置して
いるのはその方が、正方形部分上面から食み出ている場
合よりも耐湿性が高くなるからである。
第３図及び第４図（Ａ）、（Ｂ）は本発明半導体ウェハ
の別の実施例の要部を示すもので、第３図は平面図、第
４図（Ａ）は第３図のＡ−Ａ線に沿う断面図、第４図（
Ｂ）は第３図のＢ−Ｂ線に沿う断面図である。
の別の実施例の要部を示すもので、第３図は平面図、第
４図（Ａ）は第３図のＡ−Ａ線に沿う断面図、第４図（
Ｂ）は第３図のＢ−Ｂ線に沿う断面図である。
この実施例１ａはダイシングライン８内にダイシング用
アライメントマーク３を形成したものである。ダイシン
グライン８はもともとパシベーション膜６がエツチング
により除去された領域であるので、ダイシング用アライ
メントマーク３表面がパシベーション膜６で覆われてい
ない。従って、ダイシング用アライメントマーク３の反
射率がパシベーション膜６によって低くなる虞れか全く
ない。
アライメントマーク３を形成したものである。ダイシン
グライン８はもともとパシベーション膜６がエツチング
により除去された領域であるので、ダイシング用アライ
メントマーク３表面がパシベーション膜６で覆われてい
ない。従って、ダイシング用アライメントマーク３の反
射率がパシベーション膜６によって低くなる虞れか全く
ない。
（Ｈ，発明の効果）
以上に述べたように、本発明半導体ウェハは、表面部に
、金属膜からなり十字形の交差する部分を抜いた平面形
状を有するダイシング用アライメントマークが形成され
たことを特徴とするものである。
、金属膜からなり十字形の交差する部分を抜いた平面形
状を有するダイシング用アライメントマークが形成され
たことを特徴とするものである。
従って、本発明半導体ウェハによれば、マークか基本的
には十字形なのて互いに直角のＸ方向、Ｙ方向における
位置合せが支障なく行うことができる。しかも、十字形
の交差する部分が抜かれた形状なので、配線膜の直角の
部分とパターンが異なり、配線膜とり′イシング用アラ
イメントマークとを誤認する虞れがなくなる。
には十字形なのて互いに直角のＸ方向、Ｙ方向における
位置合せが支障なく行うことができる。しかも、十字形
の交差する部分が抜かれた形状なので、配線膜の直角の
部分とパターンが異なり、配線膜とり′イシング用アラ
イメントマークとを誤認する虞れがなくなる。
第１国力び第２図（Ａ）、（Ｂ）は本発明半導体ウェハ
の一つの実施例の要部を示すもので、第１図は平面図、
第２図（Ａ）は第１図のＡ−Ａ線に沿う断面図、第２図
（Ｂ）は第１図のＢ−Ｂ線に沿う断面図、第３図及び第
４図（Ａ）、（Ｂ）は本発明半導体ウェハの別の実施例
の要部を示すものて、第３図は平面図、第４図（Ａ）は
第３図のＡ−Ａ線に沿う断面図、第４図（Ｂ）は第３図
のＢ−Ｂ線に沿う断面図、第５図（Ａ）、（Ｂ）は従来
のダイシンク゛用アライメントマークを示す断面図であ
る。 符号の説明 １．１ａ・・・半導体ウェハ、 ３・・・ダイシング用アライメントマーク、５・・・十
字形の交差する部分。 出 願 人 ソニー株式会社 代理人弁理士 尾 川 秀 昭、 ′ −ｒＯの 叫 旧 瑯 Ｏ。 −ｒ′ＯＬｎ
の一つの実施例の要部を示すもので、第１図は平面図、
第２図（Ａ）は第１図のＡ−Ａ線に沿う断面図、第２図
（Ｂ）は第１図のＢ−Ｂ線に沿う断面図、第３図及び第
４図（Ａ）、（Ｂ）は本発明半導体ウェハの別の実施例
の要部を示すものて、第３図は平面図、第４図（Ａ）は
第３図のＡ−Ａ線に沿う断面図、第４図（Ｂ）は第３図
のＢ−Ｂ線に沿う断面図、第５図（Ａ）、（Ｂ）は従来
のダイシンク゛用アライメントマークを示す断面図であ
る。 符号の説明 １．１ａ・・・半導体ウェハ、 ３・・・ダイシング用アライメントマーク、５・・・十
字形の交差する部分。 出 願 人 ソニー株式会社 代理人弁理士 尾 川 秀 昭、 ′ −ｒＯの 叫 旧 瑯 Ｏ。 −ｒ′ＯＬｎ
Claims (1)
- （１）表面部に、金属膜からなり十字形の交差する部分
を抜いた平面形状を有するダイシング用アライメントマ
ークが形成された ことを特徴とする半導体ウェハ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127982A JPH01297838A (ja) | 1988-05-25 | 1988-05-25 | 半導体ウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127982A JPH01297838A (ja) | 1988-05-25 | 1988-05-25 | 半導体ウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297838A true JPH01297838A (ja) | 1989-11-30 |
Family
ID=14973514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63127982A Pending JPH01297838A (ja) | 1988-05-25 | 1988-05-25 | 半導体ウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081040A (en) * | 1997-03-17 | 2000-06-27 | Denso Corporation | Semiconductor device having alignment mark |
-
1988
- 1988-05-25 JP JP63127982A patent/JPH01297838A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081040A (en) * | 1997-03-17 | 2000-06-27 | Denso Corporation | Semiconductor device having alignment mark |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0212219B1 (en) | Visibility enhancement of first order alignment marks | |
| US5904548A (en) | Trench scribe line for decreased chip spacing | |
| US6309943B1 (en) | Precision marking and singulation method | |
| TW546813B (en) | Manufacturing method of semiconductor device for die reinforcement during picking using sealing material | |
| US20060055002A1 (en) | Methods for enhancing die saw and packaging reliability | |
| EP1575086A2 (en) | Semiconductor device and manufacturing method of the same, including a dicing step | |
| US20050009302A1 (en) | Manufacturing method of semiconductor device | |
| US8692357B2 (en) | Semiconductor wafer and processing method therefor | |
| CA2345739A1 (en) | Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area | |
| US20060160273A1 (en) | Method for wafer level packaging | |
| US20060138657A1 (en) | Semiconductor device and fabrication method thereof | |
| US20080265445A1 (en) | Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same | |
| US6441504B1 (en) | Precision aligned and marked structure | |
| KR100605433B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8030180B2 (en) | Method of manufacturing a semiconductor device | |
| EP0129915B1 (en) | A method of manufacturing an integrated circuit device | |
| US7488993B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN100530631C (zh) | 半导体晶片及由该半导体晶片形成的半导体器件 | |
| US20160211218A1 (en) | Process substrate with crystal orientation mark, method of detecting crystal orientation, and reading device of crystal orientation mark | |
| JP2000323576A (ja) | 半導体装置の製造方法 | |
| JPH01297838A (ja) | 半導体ウエハ | |
| US6342426B1 (en) | Method for protecting stepper alignment marks | |
| CN207250462U (zh) | 晶片规模的标记系统 | |
| JP4421294B2 (ja) | 半導体ウエハの識別 | |
| CN101110389A (zh) | 半导体晶片及其制造方法 |