JP2004158768A - 半導体ウエーハおよびサブストレート - Google Patents

半導体ウエーハおよびサブストレート Download PDF

Info

Publication number
JP2004158768A
JP2004158768A JP2002325165A JP2002325165A JP2004158768A JP 2004158768 A JP2004158768 A JP 2004158768A JP 2002325165 A JP2002325165 A JP 2002325165A JP 2002325165 A JP2002325165 A JP 2002325165A JP 2004158768 A JP2004158768 A JP 2004158768A
Authority
JP
Japan
Prior art keywords
substrate
mark
semiconductor wafer
formed inside
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002325165A
Other languages
English (en)
Inventor
Kazunao Arai
一尚 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2002325165A priority Critical patent/JP2004158768A/ja
Priority to TW092130293A priority patent/TW200409291A/zh
Priority to US10/698,468 priority patent/US20040089958A1/en
Priority to DE10351389A priority patent/DE10351389A1/de
Priority to SG200306559A priority patent/SG108941A1/en
Priority to KR1020030078292A priority patent/KR20040041033A/ko
Publication of JP2004158768A publication Critical patent/JP2004158768A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】半導体ウエーハやサブストレートの基板に形成されるＩＤマークがコンタミ等の影響を受けることなく確実に認識することができる半導体ウエーハおよびサブストレートを提供する。
【解決手段】半導体ウエーハおよび基板に被加工物保持領域を有するサブストレートであって、所定位置の内部にＩＤマークが形成されている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体ウエーハおよび半導体ウエーハ等の板状物からなる被加工物を保持するサブストレートに関する。
【０００２】
【従来の技術】
基板の表面にＩＣ、ＬＳＩ等の回路を形成した半導体ウエーハは、品質保証やトラブル原因の究明等に利用するためにＩＤマークが形成されている。即ち、ＩＤマークが形成された半導体ウエーハについては、回路の機能、履歴、加工条件、寸法、材質、ロット等の情報および基板のインゴット、メーカ、ロット、純度等の情報が記憶装置に記録されており、ＩＤマークを照合することによりこれらの情報を確認するようになっている。
また、半導体ウエーハ等の板状物からなる被加工物の剛性を持たせたり加工を補助するために、半導体ウエーハ等はサブストレートに保持されて加工や搬送される場合があるが、この場合にもサブストレートにＩＤマークが形成されている。即ち、ＩＤマークが形成されたサブストレートとなる基板の厚さ、大きさ、材質等の情報が記憶装置に記録されており、ＩＤマークを照合することによりこれらの情報を確認して、サブストレートに保持された半導体ウエーハ等を研削して所定の厚さに仕上げる際に加工条件等の設定に利用されている。
【０００３】
【発明が解決しようとする課題】
而して、半導体ウエーハやサブストレートに形成されるＩＤマークは、基板の表面にレーザー光線等でバーコード等を印字するため、基板の表面に凹凸が形成される。このため、基板の表面に形成された凹凸にコンタミが入り込みＩＤマークを認識することができなくなるという問題がある。また、凹凸に入り込んだコンタミがクリーンルームを汚染するという問題もある。
【０００４】
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、半導体ウエーハやサブストレートの基板に形成されるＩＤマークがコンタミ等の影響を受けることなく確実に認識することができる半導体ウエーハおよびサブストレートを提供することにある。
【０００５】
【課題を解決するための手段】
上記主たる技術課題を解決するため、本発明によれば、半導体ウエーハの回路が形成されない所定位置の内部にＩＤマークが形成されている、ことを特徴とする半導体ウエーハが提供される。
【０００６】
また、本発明によれば、基板に被加工物保持領域を有するサブストレートであって、該基板の所定位置の内部にＩＤマークが形成されている、ことを特徴とするサブストレートが提供される。
【０００７】
【発明の実施の形態】
以下、本発明に従って構成された半導体ウエーハおよびサブストレートの好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、本発明によって構成された半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、シリコンウエーハ等からなる基板２１の表面に複数の回路２２が形成されている。基板２１における回路２２が形成されていない所定位置（図示の実施形態においては、基板の結晶方位を表すオリエンテーションフラット２１１が形成されている側）の内部に、ＩＤマーク２３が形成されている。このＩＤマーク２３は、例えば特開平１１−２６７８６１号公報に開示された技術によって形成することができる。即ち、図２に示すようにＦＱレンズ３によりレーザー光線３０を基板２１の内部に焦点３１を集光することによって、基板２１の内部に例えばバーコード等によるＩＤマーク２３を形成することができる。なお、レーザー光線としては、波長が１０６４ｎｍの比較的弱いＹＡＧレーザー光線を用いることができる。
【０００８】
以上のようにして、基板２１の内部にＩＤマークを形成することにより、基板２１の表面には凹凸が発生しないので、凹凸にコンタミが侵入することによるＩＤマークの認識不能、誤認識を解消することができるとともに、凹凸に侵入したコンタミによる各工程における汚染を解消される。また、基板２１の内部にＩＤマークが形成されているので、摩耗やエッチング等によってＩＤマークが消失することがないため、以後の認識が不可能となる問題も解消される。なお、基板２１の内部に形成されたＩＤマーク２３は、加工工程において赤外線カメラによって認識される。そして、加工装置の記憶装置に記録されているＩＤマーク対応する回路の機能、履歴、加工条件、寸法、材質、ロット等の情報および基板のインゴット、メーカ、ロット、純度等の情報を照合することにより加工条件等が設定される。
【０００９】
次に、半導体ウエーハ等の板状物からなる被加工物を保持するサブストレートについて、図３を参照して説明する。
図３に示すサブストレート４を形成する基板４１は、ガラス、合成樹脂等からなっている。この基板４１の所定の保持領域４１１に半導体ウエーハ２を保持する。基板４１は、半導体ウエーハ２を保持する保持領域４１１以外の所定位置の内部にＩＤマーク４３が形成されている、このＩＤマーク４３は、上記半導体ウエーハ２の基板２１の内部に形成されるＩＤマーク２３と同様の方法で形成することができる。このように、ＩＤマーク４３を基板４１の内部に形成することにより、表面には凹凸が発生しないので、上述した半導体ウエーハ２と同様の作用効果が得られる。そして、加工工程においてＩＤマーク４３を赤外線カメラ等によって認識し、加工装置の記憶装置に記録されているＩＤマーク４３対応する基板の厚さ、大きさ、材質等の情報を照合することにより加工条件等が設定される。
【００１０】
【発明の効果】
本発明による半導体ウエーハおよびサブストレートは以上のように構成され、基板の内部にＩＤマークを形成されているので、基板の表面には凹凸が発生しないため、凹凸にコンタミが侵入することによるＩＤマークの認識不能、誤認識を解消することができるとともに、凹凸に侵入したコンタミによる各工程における汚染を解消される。また、基板の内部にＩＤマークが形成されているので、摩耗やエッチング等によってＩＤマークが消失することがないため、以後の認識が不可能となる問題も解消される。
【図面の簡単な説明】
【図１】本発明に従って構成された半導体ウエーハの斜視図。
【図２】図１に示す半導体ウエーハを構成する基板の内部にＩＤマークを形成する状態を示す説明図。
【図３】本発明に従って構成されたサブストレートの斜視図。
【符号の説明】
２：半導体ウエーハ
２１：基板
２２：回路
２３：ＩＤマーク
４：サブストレート
４１：基板
４３：ＩＤマーク

Claims (2)

  1. 半導体ウエーハの回路が形成されない所定位置の内部にＩＤマークが形成されている、ことを特徴とする半導体ウエーハ。
  2. 基板に被加工物保持領域を有するサブストレートであって、該基板の所定位置の内部にＩＤマークが形成されている、ことを特徴とするサブストレート。
JP2002325165A 2002-11-08 2002-11-08 半導体ウエーハおよびサブストレート Withdrawn JP2004158768A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002325165A JP2004158768A (ja) 2002-11-08 2002-11-08 半導体ウエーハおよびサブストレート
TW092130293A TW200409291A (en) 2002-11-08 2003-10-30 Conductor wafer and substrate
US10/698,468 US20040089958A1 (en) 2002-11-08 2003-11-03 Conductor wafer and substrate
DE10351389A DE10351389A1 (de) 2002-11-08 2003-11-04 Halbleiterwafer und Substrat
SG200306559A SG108941A1 (en) 2002-11-08 2003-11-05 Conductor wafer and substrate
KR1020030078292A KR20040041033A (ko) 2002-11-08 2003-11-06 도체 웨이퍼 및 서브스트레이트

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002325165A JP2004158768A (ja) 2002-11-08 2002-11-08 半導体ウエーハおよびサブストレート

Publications (1)

Publication Number Publication Date
JP2004158768A true JP2004158768A (ja) 2004-06-03

Family

ID=32211941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002325165A Withdrawn JP2004158768A (ja) 2002-11-08 2002-11-08 半導体ウエーハおよびサブストレート

Country Status (6)

Country Link
US (1) US20040089958A1 (ja)
JP (1) JP2004158768A (ja)
KR (1) KR20040041033A (ja)
DE (1) DE10351389A1 (ja)
SG (1) SG108941A1 (ja)
TW (1) TW200409291A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243784A (ja) * 2010-05-19 2011-12-01 Sumco Corp ボロンドープｐ型シリコンウェーハの鉄濃度測定方法および測定装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
JP2014223708A (ja) * 2013-05-17 2014-12-04 株式会社ディスコ 加工装置
JP2016092329A (ja) * 2014-11-10 2016-05-23 日東電工株式会社 粘着テープ貼付け方法および粘着テープ貼付け装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671679B1 (ko) 2004-08-25 2007-01-18 삼성에스디아이 주식회사 발광 표시장치
FR2905521A1 (fr) * 2006-08-31 2008-03-07 Microcomposants De Haute Secur Procede de marquage d'une plaque semi-conductrice pour son identification et plaque semi-conductrice marquee par ce procede
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
JP6654435B2 (ja) * 2016-01-07 2020-02-26 株式会社ディスコ ウエーハ生成方法
JP2022028362A (ja) * 2020-08-03 2022-02-16 株式会社ディスコ ウェーハ、ウェーハの製造方法、及びデバイスチップの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231263A (en) * 1990-03-09 1993-07-27 Hitachi, Ltd. Liquid crystal mask type laser marking system
JPH07123101B2 (ja) * 1990-09-14 1995-12-25 株式会社東芝 半導体装置
JPH0837137A (ja) * 1994-05-16 1996-02-06 Sony Corp Ｓｏｉ構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置
JP3265553B2 (ja) * 1994-08-19 2002-03-11 株式会社小松製作所 レーザマーキング方法
JPH08243765A (ja) * 1995-03-07 1996-09-24 Komatsu Ltd レーザ刻印装置
US6096496A (en) * 1997-06-19 2000-08-01 Frankel; Robert D. Supports incorporating vertical cavity emitting lasers and tracking apparatus for use in combinatorial synthesis
JPH11135390A (ja) * 1997-10-27 1999-05-21 Sony Corp Ｉｄが印字されているウェーハ、半導体デバイスの製造方法および半導体デバイスの製造装置
JP3874528B2 (ja) * 1998-03-11 2007-01-31 株式会社小松製作所 半導体ウエハのレーザマーキング方法
US6528760B1 (en) * 2000-07-14 2003-03-04 Micron Technology, Inc. Apparatus and method using rotational indexing for laser marking IC packages carried in trays
US6523162B1 (en) * 2000-08-02 2003-02-18 Numerical Technologies, Inc. General purpose shape-based layout processing scheme for IC layout modifications
DE10102540B4 (de) * 2001-01-19 2013-03-21 Vistec Semiconductor Systems Jena Gmbh Anordnung und Verfahren zur Identifikation von Substraten
US6743694B2 (en) * 2002-04-30 2004-06-01 Chartered Semiconductor Manufacturing Ltd. Method of wafer marking for multi-layer metal processes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243784A (ja) * 2010-05-19 2011-12-01 Sumco Corp ボロンドープｐ型シリコンウェーハの鉄濃度測定方法および測定装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
JP2014223708A (ja) * 2013-05-17 2014-12-04 株式会社ディスコ 加工装置
JP2016092329A (ja) * 2014-11-10 2016-05-23 日東電工株式会社 粘着テープ貼付け方法および粘着テープ貼付け装置

Also Published As

Publication number Publication date
SG108941A1 (en) 2005-02-28
US20040089958A1 (en) 2004-05-13
KR20040041033A (ko) 2004-05-13
TW200409291A (en) 2004-06-01
DE10351389A1 (de) 2004-05-27

Similar Documents

Publication Publication Date Title
US7625810B2 (en) Wafer processing method
US6642127B2 (en) Method for dicing a semiconductor wafer
JP5122880B2 (ja) レーザー加工装置のアライメント方法
JP5389580B2 (ja) 切削装置
JP2007220909A (ja) ウエーハの分割方法
US7772092B2 (en) Wafer processing method
JP2004158768A (ja) 半導体ウエーハおよびサブストレート
JP2006316078A5 (ja)
CN109786325B (zh) 小直径晶片的制造方法
JP2006527922A (ja) エッジをベースにした識別機能を有する半導体ウエハ
KR101786123B1 (ko) 반도체 디바이스의 제조 방법 및 레이저 가공 장치
KR20180066864A (ko) 웨이퍼의 가공 방법
JP2006318966A (ja) 半導体ウエーハ
TWI606501B (zh) Processing device
JP6157991B2 (ja) ウエーハの管理方法
CN110076917B (zh) 切削装置的设置方法
JP5372429B2 (ja) 板状物の分割方法
JP2013258237A (ja) ダイシング方法
JP2001076981A (ja) 半導体ウェーハおよびその製造方法
JP4421294B2 (ja) 半導体ウエハの識別
TW512420B (en) Method of producing plural device chips from a thin plate of a pyroelectric material
JP2018098295A (ja) ウェーハの加工方法
JP2604556B2 (ja) 半導体ウエハおよびその識別方法
JP5394053B2 (ja) 研削装置
JP4626909B2 (ja) 半導体ウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061030

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080314