KR20040039368A - 전자 장치 및 조성물 - Google Patents

전자 장치 및 조성물 Download PDF

Info

Publication number
KR20040039368A
KR20040039368A KR10-2004-7003922A KR20047003922A KR20040039368A KR 20040039368 A KR20040039368 A KR 20040039368A KR 20047003922 A KR20047003922 A KR 20047003922A KR 20040039368 A KR20040039368 A KR 20040039368A
Authority
KR
South Korea
Prior art keywords
substituted
layer
composition
alkoxysilane
surfactant
Prior art date
Application number
KR10-2004-7003922A
Other languages
English (en)
Inventor
발케넨드아브라함알
데테이제펨케케이
크리쥐잔씨
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040039368A publication Critical patent/KR20040039368A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B37/00—Compounds having molecular sieve properties but not having base-exchange properties
    • C01B37/02—Crystalline silica-polymorphs, e.g. silicalites dealuminated aluminosilicate zeolites
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/02—Polysilicates
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicates, Zeolites, And Molecular Sieves (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 알콕시실란, 계면활성제 및 용매를 포함하는 조성물을 기판 위에 도포하고, 후속적으로 계면활성제 및 용매를 제거함으로써 수득될 수 있는 메조다공성 실리카 층을 갖는 전자 장치에 관한 것이다. 조성물이 테트라-알콕시실란(특히 테트라에톡시오르토실리케이트(TEOS))과 알킬-치환된 알콕시실란(특히 페닐-치환되거나, 메틸-치환되거나, 에틸-치환된 트리알콕시실란)의 혼합물을 함유하는 경우 통상적인 하이드록실제거 처리가 필요하지 않다. 실란 둘 모두가 약 1:1의 몰 비로 존재하는 경우, 2.5 이하의 유전 상수를 갖는 층이 수득된다.

Description

전자 장치 및 조성물{ELECTRONIC DEVICE AND COMPOSITION}
이런 전자 장치는 제 WO-A 00/39028 호에 공지되어 있다. 실시예 5는 테트라에톡시오르토실리케이트 및 메틸트리에톡시실란을 포함하는 조성물을 개시하고 있다. 상기 테트라에톡시오르토실리케이트(이는 또한 TEOS로 언급된다)가 흔히 테트라-알콕시실란으로 사용된다. 테트라-알콕시실란은 이후부터는 TEOS로서 지칭된다. 메틸트리에톡시실란(이는 또한 MTES로 언급된다)은 아릴-치환되거나 알킬-치환된 알콕시실란의 예이다. 이의 추가의 예는 메틸트리메톡시실란이며, 이는 또한 MTMS로 언급된다. 이런 아릴-치환되거나 알킬-치환된 알콕시실란은 이후부터는 또한 ASAS로 언급될 것이다.
공지된 조성물은 0.85:0.15의 비로 TEOS와 MTES를 포함한다. 계면활성제로서는 10 라우릴 에테르가 사용되고, 이는 또한 C12H25(CH2CH2O)10OH로서 언급된다. 용매는 물과 에탄올의 50/50 혼합물이다. 또한, 염화수소가 촉매로서 사용된다. 계면활성제:실란:물:에탄올:염화수소 비는 0.17:1:5:5:0.05이다. 20시간동안 숙성한 후에, 이 조성물을 2000rpm에서 30초간 스핀 코팅함으로써 실리콘 슬라이스에 도포한다. 115℃에서 1시간동안 용매와 산을 제거한 후, 475℃에서 5시간동안 하소하여 계면활성제를 완전히 제거한다. 최종적으로 메조다공성 층을 실란, 예를 들면 톨루엔중의 10% 헥사메틸디실라잔 용액에 노출시키고, 그런 다음, 진공 처리함으로써 하이드록실제거 공정을 수행하며, 이 하이드록실제거 공정은 25 내지 450℃의 범위의 온도에서 수회 반복한다. 생성된 층은 반도체 장치에 존재할 수 있고, 특히 낮은 유전 상수 때문에 상호연결 구조인 2개의 도체사이의 유전체로서 존재할 수 있다. 진공의 유전 상수에 대한 상대적인 유전 상수는 2.25이다.
공지된 전자 장치의 단점은 하이드록실제거 후처리가 필요하다는 점이다. 상기 후처리로 인해 메조다공성 층이 소수성이 되지만, 확실하게 층이 완전히 소수성이 되는 것은 결코 아니다. 또한, 제조 공정에서의 후속적인 단계들이 후처리 결과를 손상시킬 수 있다. 더욱이, 상기 후처리로 인해 제조 공정에서 하나 이상의 단계가 추가된다.
따라서, 본 발명의 제 1 목적은 하이드록실제거 후처리 없이 안정한 메조다공성 층을 수득함으로써, 도입부에서 언급된 유형의 전자 장치를 제공하는 것이다.
제 1 목적은 TEOS와 ASAS가 3:1 이하의 몰 비로 존재함으로써 달성된다.
본 발명은 특히 테트라-알콕시실란, 알킬-치환된 알콕시실란, 계면활성제 및 용매를 포함하는 조성물 층을 도포하고, 용매와 계면활성제를 제거함으로써 메조다공성(mesoporous) 층을 형성하여 수득될 수 있는, 실리카를 함유하는 메조다공성 층이 한 면에 제공되어 있는 기판을 포함하는 전자 장치에 관한 것이다.
본 발명은 또한 테트라-알콕시실란, 아릴-치환되거나 알킬-치환된 알콕시실란 및 용매를 포함하는 조성물에 관한 것이다.
본 발명은 또한, 테트라-알콕시실란, 아릴-치환되거나 알킬-치환된 알콕시실란, 계면활성제 및 용매를 함유하는 조성물의 액체 층을 기판 상에 도포하는 단계, 및 액체 층으로부터 계면활성제 및 용매를 제거함으로써 소수성, 메조다공성 층을 형성하는 단계를 포함하는, 메조다공성 층을 제조하는 방법에 관한 것이다.
도 1은 전자 장치의 도식적인 횡단면도이다.
도 2는 조성물중의 계면활성제 농도가 수득된 층의 다공성에 미치는 영향을 보여준다.
도 3은 유전 상수와 다공도사이의 관계를 보여준다.
도 4는 주위의 습도가 공지된 방법에 따라 형성된 메조다공성 층의 굴절율에 미치는 영향을 보여준다.
도 5는 주위의 습도가 장치중의 메조다공성 층의 굴절율에 미치는 영향을 보여준다.
도 6은 서로 다른 대기 습도에서 파장의 함수로서 장치의 실시양태의 반사를 보여준다.
TEOS와 하나 이상의 아릴-치환되거나 알킬-치환된 알콕시실란의 혼합물을 포함하는 조성물을 이용함으로써, 하이드록실제거 후처리를 필요로 하지 않는 안정한 층이 수득된다. 본 발명은 알콕시실란으로부터 실리카 네트워크가 형성되는 것은 규소 원자 하나당 4개 미만의 알콕시 기가 필요하다는 인식에 근거한다. 임의의 나머지 알콕시 기 및 가수분해후에 형성된 실란올 기로 인해 실리카 네트워크가 친수성이 된다. TEOS에 비해 ASAS는 더 적은 알콕시 기를 함유한다. 한편, ASAS는 더 많은 소수성 아릴 또는 알킬 기를 함유한다. 이들 알킬 기는 소수성, 비극성 특성을 갖고 있어, 다공성 실리카 네트워크에서 물의 흡착을 배제한다.
용매와 계면활성제는 바람직하게는 승온에서 처리하여 제거된다. 승온은 약 150 내지 500℃의 범위이다. 용매와 계면활성제가 제거되고 폴리실리케이트 코팅이 형성되는 처리 그 자체는 졸-겔 과정으로 공지되어 있다.
본 발명에 따른 장치에서 메조다공성 층의 소수성 특징은 약 50% 이하의 대기 습도에서는 본질적으로 물이 흡착되지 않음을 의미한다. 클린룸(clean room)에서의 대기 습도는 40 내지 50%로 유지될 수 있기 때문에 이는 실제로는 충분하다. 그러나, 장치는 공정동안 더 높은 대기 습도에 노출될 수 있기 때문에, 전자 장치는 통상적으로 이를 습기로부터 보호하는 층에 둘러싸여 있다. 아릴-치환되거나 알킬-치환된 알콕시실란에 대한 테트라-알콕시실란의 비를 감소시킴에 따라, 대기 습도에 대한 민감성은 층이 대기 습도에 완전히 반응을 나타내지 않을 때까지 감소된다. 3:2 초과의 몰 비로 TEOS 및 ASAS를 포함하는 조성물을 이용하여 수득될 수있는 층은 대기 습도에 반응하지 않음이 발견되었다. 바람직하게는 몰 비는 1:3 미만이고, 이는 우수한 기계적 안정성을 제공한다.
비록 종래 기술에서 TEOS와 ASAS의 몰 비가 5:1 미만인 조성물이 제조된 것으로 언급하고 있지만, 종래 기술에서는 이를 입증할 측정 결과를 포함하고 있지 않다. 더욱이, 하이드록실제거 단계가 수행되어 왔다. 이로부터 도출된 결론은 본 발명의 방법에 의해 수득된 결과가 종래 기술에서는 달성되지 않았다는 것이다.
발케넨드(Balkenende) 등의 문헌["Synthesis of ordered mesoporous organic-inorganic thin films", Book of Abstracts, Conference on nanostructured materials made from self-assembled molecules and particles, Hindas(Sweden), 2001]에 테트라-알콕시실란과 메틸트리에톡시실란의 몰 비가 1:3 내지 1:1인 조성물이 공지되어 있다. 형성된 층을 350 내지 800℃의 범위의 온도에서 후처리시킨다. 그러나, 당 분야의 숙련된 이들이 하이드록실제거 후처리 없이 50% 이상까지의 대기 습도에서도 거의 물의 흡착을 나타내지 않는 메조다공성 층이 수득될 수 있다고 믿을 수 있는 근거가 없다.
본 발명에 따른 장치의 제 1 양태에서, 메조다공성 층은 투과층이다. 상기 투과층은 간섭 필터의 일부일 수 있다. 높은 습도 수준에서의 안정성 및 낮은 굴절율로 인해 바람직한 여과 특성이 효율적으로 실현될 수 있다. 또한 투과층이 디스플레이 장치, 예를 들면 CCD 및 LCD의 표면에서, 그리고 필드-방출 디스플레이에서 사용될 수 있다. 이런 이유로, TEOA 대 ASAS의 몰비가 3:2 미만인 것이 바람직하다. 이러한 비율에서, 대기 습도에 무관하고, 매우 낮은 굴절율을 갖는 메조다공성 층이 수득될 수 있다. ASAS로서 TMTS를 사용하면 상기 몰 비와 50% 초과의 다공성 수준에서, 1.15 내지 1.22의 굴절율이 수득된다.
본 발명에 따른 장치의 제 2 양태에서는 이 양태에서는 3.0 미만의 상대적 유전 상수를 갖는 메조다공성 층에 의해 서로 전기 절연되는 제 1 도체 및 제 2 도체가 존재한다. 이의 예는 금속간 또는 금속내 유전체로서 메조다공성 층을 포함하는 반도체 장치이다. 도체는 기판상의 서로 다른 층에 존재할 수 있다. 다르게는 도체들이 서로에 대해 측방향으로 이격된 채 동일한 층에 위치하는 것도 가능하다. 다른 예는 수동 소자의 네트워크이다. 이런 네트워크는 예를 들면 PCT 특허 출원 제 WO A 01/61847 호에 공지되어 있다. 이런 경우, 메조다공성 층은 코일의 제 1 및 제 2 감김부(winding)를 서로 분리시키기 위해 도포된다. 이런 네트워크는 물론 반도체 장치의 상호연결 구조에 통합될 수도 있다. 장치는 다르게는 부피가 큰 음파 공명기일 수도 있다. 이런 장치는 특허 출원 제 EP A 1067685 호에 공지되어 있다. 또한, 메조다공성 층은 기판상에 직접 위치하거나, 또는 기판중에 위치하여 매설된 산화물을 형성할 수 있다. 이런 방식으로 기판으로의 전기 손실을 상당히 감소시킬 수 있다. 특허 출원 제 WO A 01/61847 호 및 제 EP A 1067685 호는 참고로 본원에 혼입되어 있다.
본 발명에 따른 전자 장치의 제 1 장점은 10nm 미만의 균일한 공극 크기를 갖는 층이 수득된다는 점이다. 상기 공극 크기로 인해, 층은 예를 들면 70 또는 100nm까지의 매우 높은 해상도를 갖는 집적 회로에 사용하기에 적합할 수 있다. 공극의 적어도 일부분이 수nm보다 더 크다면, 메조다공성 층에 도포되는, 예를 들면 TaN의 차단벽 층이 더 이상 전체 메조다공성 층을 덮기 위해 제공될 수 없다. 이 결과, 이 차단벽 층이 밀집되지 않아서, Cu 이온(Cu 금속화의 경우) 형태의 불순물이 층이나 장치의 성질을 방해할 수 있다. 공극의 크기가 금속 선 사이의 거리정도의 크기이면, 메조다공성 층의 어느 한 면상의 제 1 도체와 제 2 도체 사이에 단락이 발생할 수 있다.
8nm 미만, 심지어는 5nm 미만의 공극 크기를 갖는 메조다공성 층이 제공되는 것이 특히 바람직하다. 이런 층은 예를 들면 세틸트리메틸암모늄브로마이드(CTAB)와 같은 계면활성제를 이용함으로써 수득될 수 있다. 이런 메조다공성 층상에서, 10nm 미만의 두께를 갖는 차단벽 층은 예를 들면 원자 층 화학적 증착법(ALCVD, Atomic Layer Chemical Vapour Deposition)을 이용하여 성공적으로 도포될 수 있다. 결과적으로 생성된 메조다공성 층과 차단벽 층의 적층체(여기서 메조다공성 층은 바람직한 패턴으로 에칭되어 있다)는 당 분야의 숙련된 이들에게 알려진 상감(象嵌) 공정에 적합하다.
본 발명에 따른 전자 장치의 제 2 이점은 메조다공성 층의 기계적 성질이 다른 공지된 메조다공성 층에 비해 우수하다는 점이다. 양(S. Yang) 등의 문헌[Chem. Mater. 14(2002), 369-374]에서는, 예를 들면 30 내지 50% 범위의 다공도 및 40%의 다공도에서는 0.28GPa, 50%의 다공도에서는 0.16GPa의 경도를 갖는 폴리(메틸실세스퀴옥산) 또는 MSQ의 메조다공성 층이 공지되어 있다. 그러나, 본 발명의 메조다공성 층은 40 내지 45%의 다공도 수준에서 0.6 내지 0.8 GPa의 경도 수준, 및 52 내지 60%의 다공도 수준에서 0.5Pa의 경도 수준이 가능하다.
본 발명의 전자 장치의 바람직한 양태에서는, 메조다공성 층은 45% 초과의 다공도를 갖는다. 이들 더 높은 다공도 수준은 조성물중의 계면활성제 함량을 증가시킴으로써 달성된다. 놀랍게도, 본 발명의 메조다공성 층의 안정성은 더 높은 계면활성제 함량에서도 여전히 우수한 것으로 발견되었다. 그러나, 종래 기술에 따른 방법에서는 다량의 계면활성제는 형성된 층이 하소 후에 불안정해지도록 한다. 상기 불안정성은 다공성 실리카의 네트워크가 붕괴되어 다공성이 55%에서 28%까지 상당히 감소됨을 의미한다. 특히 더 높은 다공성의 이점은 더 낮은 유전 상수를 수득하는 것이다. 1.7의 상대적 유전 상수를 수득하였다.
알킬과 아릴 기가 각각 메틸 기, 에틸 기 및 페닐기중에서 선택되거나 알킬 기가 불소화되는 알킬- 또는 아릴- 치환된 알콕시실란을 사용함으로서 바람직한 효과가 달성된다. 이런 페닐-치환된, 메틸-치환된 및 에틸-치환된 알콕시실란은 약 450℃까지는 열 안정하여 통상적인 방식으로 하소된다. 바람직하게는 알콕시 기는 부톡시, 프로폭시, 에톡시 또는 메톡시 기이다. 상기 열 안정성은 캡슐화되기 전에 약 400℃에서 가열 단계를 수행하는 반도체 장치에 특히 바람직하다.
알킬- 또는 아릴-치환된 알콕시실란은 추가로 트리알킬알콕시실란, 디알킬디알콕시실란 및 알킬트리알콕시실란 또는 아릴-치환된 유사체일 수 있다. 특히 바람직한 예는 메틸트리메톡시실란, 메틸트리에톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란이다. 여기서 의미하는 바는 3개의 알콕시 기의 가교결합 때문에, 이런 알킬트리알콕시실란이 실리카 네트워크에서 매우 쉽게 통합될 수 있고, 이런 이유 때문에 네트워크의 안정성이 순수한 TEOS의 네트워크에 비해 감소된다 하더라도 거의 감소하지 않는다는 것이다.
3:2 미만의 몰 비로 TEOS 및 ASAS, 특히 MTMS를 포함하는 조성물을 사용함으로써 특히 바람직한 결과가 수득된다. 이 조성물을 사용함으로써 심지어 습한 조건하에서도 낮은 유전 상수(εγ<2.6)와 높은 안정성을 갖는 메조다공성 층을 수득할 수 있다. 80%를 초과하는 상대 습도 수준을 포함하는 다양한 정도의 습도에서 측정한 결과 굴절율이 변한다고 하더라도 거의 변하지 않음을 보여준다. 이는 특히 순수한 TEOS의 메조다공성 층보다 높은 다공성을 갖는 메조다공성 층이 수득됨을 의미한다. 당 분야의 숙련된 이들이 이해하는 바와 같이, 낮은 유전 상수는 비교적 작은 채널 길이를 갖는 트랜지스터의 제조에 있어서 매우 중요하다. 채널 길이가 100nm 이하까지 이렇게 감소됨으로써 RC 지연이 트랜지스터의 어드레싱 속도를 결정하는 인자들중 하나가 되었다. 동시에, 금속 트랙의 폭이 더 작아짐으로 인해 저항이 증가한다. 또한 금속 선 사이의 간격이 더 적어졌기 때문에 커패시턴스가 증가하는 경향이 있다. 그 결과, 유전 상수가 SiO2(εγ=4.2)보다 낮아지는 층을 이용할 필요가 있다.
계면활성제로서 양이온성, 음이온성 및 비이온성 계면활성제가 사용될 수 있다. 그의 예는 특히 세틸트리메틸암모늄브로마이드 및 세틸트리메틸암모늄클로라이드, 폴리에틸렌 옥사이드, 폴리프로필렌 옥사이드, 폴리에틸렌 옥사이드 에테르(예를 들면 폴리옥시에틸렌(10) 스테아릴 에테르)의 삼원블록 공중합체이다.
0.1:1이 초과하는 몰 비로 양이온성 계면활성제와 총 알콕시실란이 조합된양이온성 계면활성제를 이용하면 바람직한 결과가 수득된다. 이런 방식으로 2.5 미만의 상대적 유전 상수를 갖는 층이 수득될 수 있다. 순수한 TEOS로부터 제조된 메조다공성 층과는 달리, 상기 개시된 바와 같이 제조된 메조다공성 층은 조성물이 높은 계면활성제 함량을 포함하는 경우에도 안정하게 유지된다. 생성된 층은 50% 초과의 다공도를 갖고 우수한 품질인 것으로 발견되었다. 비록 가열이 아무래도 필요하지는 않지만, 환원 조건, 예를 들면 질소 및 수소의 대기 하에서 수행될 수 있다. 표 2에 도시된 바와 같이, 이런 환원 조건하에서 증가된 다공성에서 가열함으로써 유전 상수가 감소되는 것이 발견되었다.
또한 계면활성제로서 작용하는 블록으로서 폴리에틸렌 옥사이드, 폴리프로필렌 옥사이드 및 폴리에틸렌 옥사이드를 포함하는 삼원블록 공중합체를 이용하여 바람직한 결과 또한 달성되었다. 이런 계면활성제의 예는 플루로닉(Pluronic) F127이라는 이름으로 공지된 것이다. 조성물중에서 이 계면활성제의 낮은 농도는 이미 높은 다공성과 낮은 유전 상수를 갖는 메조다공성 층을 이끌어낸다.
TEOS, ASAS, 이온성 계면활성제 및 용매를 포함하는 조성물은 발케넨드의 문헌[Book of Abstracts, Conference on nanostructured materials made from self-assembled molecules and particles, Hindas(Sweden), 2001]에 공지되어 있다. 공지된 조성물에서, 알킬 또는 아릴-치환된 알콕시실란은 페닐트리에톡시실란(PhTES)이다. 이온성 계면활성제는 세틸트리메틸암모늄브로마이드이고 용매는 에탄올과 산성화된 물의 80/20의 혼합물이다. TEOS와 PhTES의 몰 비는 3:1이다. 계면활성제와 총 알콕시실란, 즉 TEOS+PhTES의 몰 비는 0.1:1이다. 조성물을 기판에 도포하고 350℃로 가열한다. 이로 인해 약 45%의 다공도를 갖는 메조다공성 층이 생성된다.
본 발명의 제 2 목적은 2.6 미만의 상대적 유전 상수(이 유전 상수는 본질적으로 대기 습도에 반응하지 않는다)를 갖는 메조다공성 층이 제조될 수 있는 조성물을 제공하는 것이다.
본 발명의 제 3 목적은 이에 의해 2.6 미만의 상대적 유전 상수(이 유전 상수는 본질적으로 대기 습도에 반응하지 않는다)를 갖는 메조다공성 층이 수득될 수 있는, 도입부에서 언급한 유형의 제조 방법을 제공하는 것이다.
상기 제 2 목적은 테트라알콕시실란과 아릴-치환되거나 알킬-치환된 알콕시실란의 몰 비가 3:2 미만인 경우 달성된다.
본 발명에 따른 조성물로 인해 바람직한 성질을 가진 층이 수득될 수 있는 것으로 발견되었다. 또한, 본 발명에 따른 조성물을 더 높은 다공도를 갖는 메조다공성 층을 제조하는데 이용할 수 있다. 수득된 층은, 제 WO A 00/39028 호에 알려진 층에 비해, 하이드록실제거 후처리없이도 안정하다는 이점을 갖는다. 특히, 본 발명의 조성물을 이용하여 형성된 층이 우수한 기계적 안정성을 갖는 것으로 발견되었고, 이는 공지된 조성물에서는 예측될 수 없었던 성질이다.
TEOS와 ASAS의 몰 비가 3: 1 초과인 조성물을 도포한 모든 경우에서는 낮고 안정한 유전 상수를 갖지 않는다. 특히 바람직한 양태에서 사용된 ASAS는 메틸트리메톡시실란이다.
계면활성제로서 양이온성, 음이온성 및 비이온성 계면활성제를 사용할 수 있다. 그 예는 특히 세틸트리메틸암모늄브로마이드(CTAB) 및 세틸트리메틸암모늄클로라이드, 폴리에틸렌 옥사이드, 폴리프로필렌 옥사이드, 폴리에틸렌 옥사이드 에테르(예를 들면 폴리옥시에틸렌(10) 스테아릴 에테르)의 삼원블록 공중합체이다. 바람직하게는, 계면활성제는 알콕시실란 그램당 0.15g 초과의 농도로 존재한다. CTAB와 같은 계면활성제의 경우, 이는 알콕시실란 1 몰당 0.1몰 초과의 농도임을 의미한다. 이로 인해 다공도가 상당히 증가하고, 유전 상수가 감소하게 된다. 그럼에도 불구하고, 기계적 안정성은 놀랍게도 우수하다.
TEOS와 ASAS의 몰 비가 3:1 이하인 경우 제 3 목적이 달성된다. 본 발명에 따른 방법의 바람직한 양태에서, 본 발명의 조성물이 사용된다. 바람직하게는 메조다공성 층을 형성하면서 용매와 계면활성제를 제거하는 것은 먼저 액체 층을 건조시킨후, 이를 350 내지 450℃의 범위의 온도로 가열시킴으로써 수행된다.
본 발명에 따른 전자 장치, 조성물 및 방법의 이들 및 다른 양태는 하기 도면과 표를 참고하여 더욱 상세하게 설명될 것이다.
표 1은 메조다공성 층을 형성할 수 있는 조성물의 실시양태를 나타낸다.
표 2는 표 1의 실시양태 1 내지 6을 이용함으로써 수득되는 층의 성질을 나타낸다.
표 3은 표 1의 실시양태 7 내지 12를 이용함으로써 수득되는 층의 성질을 나타낸다.
표 4는 메조다공성 층을 수득할 수 있는 추가의 조성물, 및 메조다공성 층의 유전 상수 및 다공도를 나타낸다.
표 5는 다양한 조성에 대한 경도 및 영 모듈러스를 나타낸다.
표 6은 서로 다른 조성에 기초한 메조다공성 층의 습도에 대한 민감성을 나타낸다.
도 1은 전자 장치의 도식적 단면도로서, 정확한 축척으로 그려지지는 않았다. 이 예에서 보여지는 장치는 반도체 장치(20)이다. 상기 반도체 장치(20)는 표면(2)에 도체(3,4,5)가 구비된 반도체 기판(1)을 포함한다. 도체(3,4,5)는 각각 상부 면(6)과 측면(7)을 갖고 있다. 비록 본 발명이 3개의 도체(3,4,5)와 3개의 비아(via)(14,15,16)로서 기술되어 있지만, 단지 하나의 도체가 제공되는 경우도 가능함에 주의해야 한다. 그러나, 통상적으로 반도체 장치는 다수의 도체와 비아를 포함하고 있다. 비록 하나의 소자로서 보여지고 있지만, 통상적으로 반도체 기판(1)은 예를 들면 실리콘으로 만들어진 반도체 몸체부 위에 형성된 다수의 층을 포함하고 있다. 도체(3,4,5)는 다양한 기능을 만족할 수 있다. 도체(3,4,5)가 금속산화물 반도체 전계 효과 트랜지스터(MOSFET) 또는 박막 트랜지스터(TFT)의 게이트 전극인 것이 가능하다. 다르게는, 도체(3,4,5)는 쌍극성 장치 또는 BiCMOS 장치의 베이스(base) 또는 이미터(emitter)를 형성할 수 있다. 또한, 도체(3,4,5)는 다층 상호연결 구조의 금속 층의 일부일 수 있다.
도체(3,4,5)는 무반사 코팅으로 작용하는 상부 층(8)으로 덮힌 금속 부분(11)을 포함한다. 이 예에서, 상부 층(8)은 티탄 층(9)과 질화티탄 층(10)의 이중 층이다. 도체(3,4,5)는 통상적인 가공 단계에 따라 형성된다. 그런 다음, 탄화규소의 각 에칭 중단 층(12)이 도체(3,4,5)의 상부표면(6)과 측면(7), 및 또한반도체 기판(1)의 표면의 피복되지 않은 부분에 제공된다.
에칭 중단 층(12)은 TEOS, ASAS, 계면활성제 및 용매의 조성물을 이용하여 제공된다. 특정한 조성은 표 1에 열거되어 있다. 이 경우 용매로서 알콜, 물 및 소량의 산의 혼합물을 이용한다. 적합한 알콜은 특히, 메탄올, 에탄올, 프로판올 및 부탄올을 포함한다. 건조시키고 400℃에서 가열한 후, 메조다공성 층(13)이 형성된다. 형성된 층의 두께는 스핀 코팅동안의 회전 수, 조성물의 점도 및 조성물의 희석 정도에 의존하는 것으로 발견되었다. 세틸트리메틸암모늄브로마이드(CTAB)가 계면활성제로서 사용되는 경우, 공극 크기는 2 내지 3nm이고, 플루로닉 F127이 계면활성제로서 사용되는 경우 공극 크기는 7 내지 8nm이다. X-선 회절 및 SEM 장치를 이용하여 측정하면 공극 크기가 실질적으로 균일한 것으로 나타난다.
이 층의 성질은 표 2에 열거된 바와 같은 조성에 좌우한다. 바람직하게는 구리인 도체(17,18,19)는 메조다공성 층(13)에 존재한다. 이온과 입자의 바람직하지 않은 분산을 배제하기 위해서, 바람직하게는 차단벽 층(도시되지 않음)을 메조다공성 층(13)에 도포한다.
메조다공성 층(13)을 패턴화하기 위해, 포토레지스트(도시되지 않음)가 제공된다. 후속적으로 이 포토레지스트는 원하는 패턴으로 노출되고 현상된다. 결과적으로 금속으로 충전하는 동안 비아(14,15,16)가 형성되는 위치에서 개구를 갖는 포토레지스트 마스크를 수득한다. 메조다공성 층(13)은 23.3Pa(175mTorr)의 압력에서 500sccm Ar/50 sccm CF4및 20 sccm CHF3를 포함하는 CVD 처리를 이용하여 에칭된다. 반도체 몸체부(1)의 표면(2)에 걸쳐 메조다공성 층(13)의 두께가 균일하지 않으면, 특정 비아는 비교적 긴 기간동안 습윤-화학 처리될 수 있다. 약간 잘못 배열된 비아, 예를 들면 비아(15)가 발생하는 것과 연관된, 에칭제와 금속 도체(3,4,5)사이의 반응을 배제하기 위해, 에칭 정지 층(12)을 도포한다. 이 에칭 정지 층(12)은 예를 들면 무수, 이방성 에칭 처리중의 불화탄소를 이용함으로써 형성되는 비아(14,15,16)의 위치에서 제거된다. 그런 다음, 전도성 물질, 예를 들면 알루미늄, 구리 또는 텅스텐을 제공하고, 비아(14,15,16)를 형성한다. 바람직하게는, 전도 물질을 부착하기 전에 접착제 층 및/또는 차단벽 층을 부착한다. 그런 다음, 통상적인 CMP 처리를 이용하여 전도성 물질을 연마한다.
실시예 1
테트라에톡시오르토실리케이트(TEOS), 메틸트리메톡시실란(MTMS), 물 및 에탄올을 포함하고, HCl을 이용하여 산성화된 조성물을 교반하면서 형성한다. TEOS: MTMS:H2O:에탄올:HCl의 몰 비는 0.5:0.5:1:3:0.000051이다. 이 조성물을 90분간 60℃까지 가열한다. 물, 에탄올, HCl 및 세틸트리메틸암모늄브로마이드(CTAB)를 이 전처리된 조성물에 첨가하여 0.5:0.5:7.5:20:0.006:0.10의 몰 비의 TEOS:MTMS:H2O:에탄올:HCl:CTAB를 수득하였다. 조성물을 실온에서 3일동안 교반하였다. 그런 다음, 칼수스(KarlSuss) CT62 스핀 코터에서 1분간 1000rpm에서 스핀 코팅하여 조성물을 제공하였다. 층을 고온 플레이트 상에서 10분간 130℃에서 건조시킨 후, 공기 중에서 1시간동안 400℃까지 가열하였다. 이런 방식으로 표 2에 열거된 바와 같이 2.4의 상대적 유전 상수 및 44%의 다공도를 갖고, 200 내지 400nm의 두께를 갖는 메조다공성 층을 수득하였다.
이 경우, 유전 상수는 1MHz의 진동수에서 수은 프로브(MSI 엘렉트로닉스(MSI electronics)의 Hg-612)를 이용하여 측정하였다. 다공도는 굴절율을 기준으로 하며 층 두께 측정과 RBS를 이용하는, 당 분야의 숙련된 이들에게 공지된 2가지 방법중 하나 이상으로 측정되었다. 굴절율은 제이에이 울람 캄파니 인코포레이티드(JA Woolam Co. Inc.)에서 시판하는 VASE 타원편광계 VB-250을 이용한 타원편광법을 통해 측정한다. 이 값으로부터 다공도는 0.33의 감극 인자를 이용하는 브루그만(Bruggeman) 유효 평균을 통해 측정된다.
실시예 2
TEOS, MTMS, 물, 에탄올, HCl 및 CTAB의 조성물을 제조하고, 여기서 실시예 1에 비해 계면활성제의 양을 0.22로 증가시켰다. 조성물을 실시예 1에 개시된 바와 같이 처리하였다. 이로 인해 2.3의 상대적 유전 상수 및 56%의 다공도를 갖는 층이 만들어졌다.
실시예 3
실시예 2의 조성물을 실온에서 3일동안 교반하였다. 그런 다음, 칼수스 CT62 스핀 코터에서 1분동안 1000rpm에서 스핀 코팅함으로써 조성물을 제공하였다.층을 130℃에서 10분간 건조시킨 후, 400℃에서 1시간동안 93체적%의 N2및 7체적%의 H2를 포함하는 기체 혼합물 중에서 가열하였다. 1.9의 상대적 유전 상수를 갖는 층이 수득되었다.
실시예 4
TEOS, MTMS, 물, 에탄올 및 계면활성제의 조성물이 제조되고, 여기서 MTMS의 양은 실시예 1에 비해 TEOS:MTMS = 0.4:0.6으로 증가되었다. 이 경우, 계면활성제로서 실록산 1몰당 0.13몰 농도의 브리즈(Brij) 76(폴리에틸렌(10) 스테아릴 에테르)가 사용되었다. 조성물을 실시예 1에 개시된 바와 같이 처리하였다. 이로 인해 1.7의 상대적 유전 상수 및 62.4%의 다공도를 갖는 메조다공성 층이 생성되었다.
실시예 5(본 발명에 따른 실시예가 아님)
표 1에 나타낸 바아 같은 비율의 TEOS, 물, 에탄올, HCl 및 CTAB의 조성물을 제조하였다. 조성물을 실온에서 3일동안 교반하였다. 그런 다음, 칼수스 CT62 스핀코터 중에서 1분동안 1000rpm에서 스핀 코팅함으로써 조성물을 도포하였다. 층을 130℃에서 10분동안 건조시킨 후 1시간동안 공기 중에서 400℃로 가열하였다. 이로 인해 200 내지 400nm의 층 두께 및 6 초과의 상대적 유전 상수를 갖는 메조다공성 층이 생성되었다. 층은 수분을 함유하고, 상기 수분은 타원평광 측정에 의해 확인되며, 공기 습도는 다양하다.
상기 표 1은 조성, 도포 방식 및 가열을 나타내고, 열거된 수치는 몰 비를 의미한다.
TEOS: 테트라에톡시오르토실리케이트
CTAB: 세틸트리메틸암모늄브로마이드
MTMS: 메틸트리메톡시실란
PhTES: 페닐트리에톡시실란
F127: 플루로닉 F127, 블록으로서 폴리에틸렌 옥사이드, 폴리프로필렌 옥사이드 및 폴리에틸렌 옥사이드를 포함하는 삼원블록 중합체
브리즈76: 폴리옥시에틸렌(10) 스테아릴 에테르, C18H37(OCH2CH2)nOH(n은 약 10임)
DMDES: 디메틸디에톡시실란
상기 표 2는 다양한 양의 계면활성제와 함께 조성물 1 내지 6을 이용하여 제조되는 메조다공성 층의 다공도, 굴절율 ni및 상대적 유전 상수εγ를 나타낸다. 달리 지시되지 않으면, 사용된 계면활성제는 CTAB이다.
상기 표 3은 스핀 코팅동안 다양한 회전수에서 조성물 7 내지 12를 이용하여 제조되는 메조다공성 층의 두께, 다공도, 굴절율 ni및 상대적 유전 상수 εγ를 나타낸다.
상기 표 4는 표 1에 열거된 조성물에 비해 높은 ASAS 함량을 갖는 조성물을 보여준다. 사용되는 약자는 표 1에 사용된 것과 동일하다. 메조다공성 층은 스핀 코팅을 이용하여 기판에 조성물을 도포한 후, 이들 조성물을 1시간동안 400℃에서 공기중에 가열함으로써 제조된다. 표 4는 또한 메조다공성 층의 다공도 및 상대적 유전 상수, εγ를 보여준다.
도 2는 계면활성제 농도 C의 함수로서 메조다공성 층의 다공도 P를 보여준다. 농도는 실록산 1 몰당 (TEOS와 ASAS의 총 양) 몰로 주어진다. 사용되는 계면활성제는 CTAB이다. 정사각형으로 표기된 측정치는 당해 분야의 기술에 따른 메조다공성 층에 관한 것이며, 이는 TEOS를 함유하는 조성물을 이용하여 수득된다. 다이아몬드로 표기된 측정치는 본 발명에 따른 메조다공성 층에 관한 것이며, 이는 1:1의 몰 비인 TEOS와 MTMS의 조성물을 이용하여 수득된다. 삼각형으로 표기된 측정치는 본 발명에 따른 메조다공성 층에 관한 것이며, 이는 2:3의 몰 비의 TEOS와 MTMS의 조성물을 이용하여 수득된다.
0.1 미만의 CTAB 농도에서, 다공도는 농도가 증가함에 따라 증가하고, 순수한 TEOS의 조성물에 기초한 층과 본 발명에 따른 방법에 의해 제조된 층 사이에 차이는 없다. 0.1(몰/몰)의 CTAB 농도에서 다공도는 40 내지 45%이다. 0.1(몰/몰) 초과의 CTAB 농도에서 순수한 TEOS에 기초한 메조다공성 층의 다공도는 더 이상 증가하지 않고 대신 약 30% 감소한다. 그러나, 본 발명에 따른 조성물을 사용하면, 60%까지의 더 높은 다공도를 갖는 메조다공성 층이 수득된다. 0.27(몰/몰) 초과의 CTAB 농도에서는 45 내지 50%로 약간 감소된 다공도가 관찰된다.
도 3은 다공도 P의 함수로서의 상대적 유전 상수, εγ를 보여준다. 다이아몬드로 표기된 측정치는 본 발명에 따른 메조다공성 층에 관한 것이고, 이는 1:1의 몰 비의 TEOS와 MTMS의 조성을 이용하여 수득되고, 여기서 CTAB는 계면활성제로서 사용된다. 원으로 표기된 측정치는 본 발명에 따른 메조다공성 층에 관한 것이고, 이는 2:3의 몰 비의 TEOS와 MTMS의 조성물을 이용하여 수득되고, 여기서 CTAB는 계면활성제로서 사용된다. 삼각형으로 표기된 측정치는 본 발명에 따른 메조다공성 층에 관한 것이고, 이는 2:3의 몰 비의 TEOS와 MTMS의 조성물을 이용하여 수득되며, 브리즈 76은 계면활성제로서 사용된다. 1:1의 TEOS:MTMS를 포함하는 조성물을 기본으로 하는 층에 대해 수행된 측정치를 가로지르는 선은 유전 상수와 다공도 사이에 선형 관계가 존재함을 보여준다. 2:3의 TEOS:MTMS를 포함하는 조성물을 기본으로 하는 층에 대해 수행된 측정치는 1:1의 TEOS:MTMS에 관한 선보다 약간 왼쪽에 위치한다. 이는 더 낮은 다공도에서 이미 동일한 유전 상수가 달성되었음을 나타낸다.
표 5는 다수의 메조다공성 층에 대한 다공도, 경도 및 영 모듈러스(Young;s modulus)를 보여준다. 상기 메조다공성 층은 표 1 및 4에 열거된 조성물을 이용하여 제조되고, 층(19) 및 (20)은 제외된다. 상기 메조다공성 층은 양(S. Yang) 등의 문헌[Chem. Mater. 14(2002), 369-374]에 공지되어 있다. 상기 메조다공성 층은 폴리(메틸실세스퀴녹산)(MSQ)로 제조되며, 여기서 삼원블록 중합체, 즉, 폴리(에틸렌 옥사이드-b-프로필렌 옥사이드-b-에틸렌 옥사이드)가 사용된다. 이들 메조다공성 층은 1668g/몰의 평균 분자량 Mr,n을 갖는 MSQ 전구체 조성물을 이용하여 제조된다. 조성물은 n-부탄올중의 30% 용액이고, 삼원블록 중합체를 추가로 포함한다. 여과 후에, 조성물을 기판에 도포하고, 이후에 액체 층을 120℃에서 건조시키고, 500℃에서 가열한다. 양 등이 출발 조성물로서 이미 중합체인 MSQ 전구체를 이용한 조성물을 사용하였음에 유의해야 한다. 본 발명에서, 출발 조성물은 단량체인 TEOS 및 ASAS를 포함한다.
표 5에 열거된 값은 일정한 유형과 농도의 계면활성제를 사용하였을 경우, TEOS:MTMS 비가 감소함에 따라 본 발명에 따른 메조다공성 층의 경도가 단지 약간 감소함을 보여준다. 단지 더 높은 농도의 계면활성제 CTAB 또는 서로 다른 계면활성제를 사용하는 경우에만 다공도가 증가하고 경도가 감소한다. 그러나, 상기 경도 수준 및 영 모듈러스는 양 등의 문헌에 개시된 경도 값보다 여전히 2 또는 3배 더 높다. 따라서, 3 층의 기계적인 강도는 집적 회로의 제조 동안 화학적-기계적 연마(CMP)를 견디기에 충분하다고 결론지을 수 있다.
표 6은 서로 다른 몰 비의 TEOS:MTMS를 갖는 조성에 기초한 메조다공성 층에 대한 대기 습도의 함수로서의 다공도를 보여준다. 3:2 미만의 TEOS:MTMS를 포함하는 조성물을 이용함으로써 습도가 높은 환경 하에서도 소수성인 메조다공성 층이 수득될 수 있다는 결론이 나올 수 있다. 3:1 비의 TEOS:MTMS를 사용한 경우, 습해지고, 따라서 다공도가 감소되는 현상은 단지 약 80% 초과의 습도에서만 나타난다는 것을 발견하였다. 흡착된 물의 탈착은 히스테리시스 효과와 동반한다. 대기 습도가 후속적으로 증가하는 동안, 약 40%의 상대적 대기 습도로부터 이미 흡착이 일어난다. 습도가 60%를 초과하지 않으면, 습해지는 현상은 일어나지 않고, 다공도 수준은 높게 유지되며, 결과적으로 낮은 굴절율과 낮은 유전 상수가 생성된다.
표 6은 층을 제조하는데 사용된 조성물의 함수로서 본 발명의 메조다공성 층의 습도에 대한 민감성을 보여준다. 조성물은 또한 표 1에 열거된 성분들을 추가로 포함한다. 메조다공성 층은 실시예 1에 따라 제조되었다. %RH는 상대 습도이다.
도 4는 대기 습도가 공지된 방법에 따라 제조된 다양한 메조다공성 층의 굴절율에 미치는 영향을 보여준다. 굴절율의 변화는 층의 공극중의 물 흡착에 기인한 것일 수 있다. 이는 유전 상수의 증가와 동반된다. 공극의 직경이 작고, 메조다공성 층이 장치의 후속적인 층으로 덮히기 때문에, 반도체 장치에서 메조다공성 층에서 물의 흡착은 실제로는 비가역적인 것으로 간주되어야만 한다. 굴절율 n550은 550nm의 파장에서 상기 언급된 방법에 따라 측정하였다.
도 4에서 굵은 실선은 순수한 테트라에톡시오르토실리케이트의 메조다공성 층에 관한 것이다. 무수 공기에 해당하는 0%의 습도에서, 굴절율은 1.22이다.30%의 습도에서 굴절율은 이미 1.26이고, 50%의 습도에서는 굴절율은 1.40까지 증가한다.
도 4에서 점선은, 제공된 후에 건조되는 동안 트리메틸클로로실란으로 처리된, 순수한 테트라에톡시오르토실리케이트의 메조다공성 층에 관한 것이다. 0%의 습도에서 층은 1.27의 굴절율을 갖는다. 60%의 습도에서 굴절율은 1.30이고, 80%의 습도에서 굴절율은 1.40이다. 유전 상수는 30%를 초과하는 습도에서는 6 초과이다.
두 경우 모두에서 굴절율은 히스테리시스 효과를 나타낸다. 후처리되지 않은 TEOS 층의 경우, 이 히스테리시스 효과로 인해 35%의 습도에서 1.38의 굴절율이 수득된다. 후처리된 TEOS 층의 경우, 히스테리시스는 60%의 습도에서는 굴절율이 1.40이고, 40%의 습도에서는 굴절율이 1.30일 정도이다. 이 결과는 산업적 제조 공정에서 발생하는 조건 하에서 상당한 물 흡착이 일어남을 나타낸다.
도 5는 대기 습도가 본 발명에 따른 전자 장치의 일부를 형성하는 다양한 메조다공성 층의 굴절율에 미치는 영향을 보여준다.
굵은 실선(1)은 3:1의 몰 비로 테트라에톡시오르토실리케이트와 페닐트리에톡시실란을 포함하는 조성물로부터 제조된 층에 관한 것이다. 0%의 습도에서 굴절율은 1.33이고, 50%의 대기 습도에서 굴절율은 1.335이다. 60%이상의 대기 습도에서 굴절율은 증가하고, 90%의 습도에서 굴절율은 1.45이다. 90%의 습도가 감소되면 히스테리시스 효과가 일어난다. 상대적 유전 상수는 2.6이다.
점선(2)은 0.75:0.25의 몰 비로 테트라에톡시오르토실리케이트와 메틸트리메톡시실란을 포함하는 조성물로부터 제조된 층에 관한 것이다. 계면활성제 CTAB의 농도는 0.10이다. 0%의 습도에서 굴절율은 1.23이고, 이 값은 50%의 대기 습도에서도 동일하게 유지된다. 70% 이상의 대기 습도에서, 굴절율은 증가한다. 90%의 습도가 감소되면, 히스테리시스 효과가 일어난다.
대쉬-점(-·-) 선(3)은 0.5:0.5의 몰 비로 테트라에톡시오르토실리케이트와 메틸트리메톡시실란을 포함하는 조성물로부터 제조된 층에 관한 것이다. 계면활성제 CTAB의 농도는 0.10이다. 이 층의 굴절율은 1.25이고, 이는 대기 습도 수준과는 무관한다. 상대적 유전 상수는 2.4이다.
도 6은 TiO2층과 다공성 아릴-치환되거나 알킬-치환된 SiO2층이 교차되어 있는 층들의 적층체가 실리콘 기판에 구비되어 있는 장치의 실시양태에 관한 것이다. 상기 층의 적층체는 하기 개시된 두께를 갖는 여러 층을 모두 포함한다. 상기 알킬-치환된 SiO2의 화학식은 SiO1.875(Me)0.125이다. 상기 알킬-치환된 SiO2는 3:1의 TEOS와 MTMS를 포함하는 조성물을 이용하여 제조되고, 여기서는 플루로닉 F127을 계면활성제로 사용한다.
도 6에서, 층들의 적층체의 투과율 T(%)는 서로 다른 2가지 대기 습도에 대한 파장 λ의 함수로서 나타난다. 굵은 실선은 약 50%의 대기 습도에 관한 것으로 공기 중에서 측정된다. 점선은 2% 미만의 대기 습도에 관한 것으로 N2중에서 측정된다. 예를 들면 간섭 적층체로서 층들의 적층을 사용할 수 있고, 이 경우, 대기 습도나 온도를 이용하여 필터 특성을 조절할 수 있다. 층들의 적층체는 또한 자료의 광학 저장이나, 디스플레이 스크린과 센서로서 사용될 수 있다. 특히 알킬-치환된 SiO2의 조성을 변화시킴으로써 높고-낮은 투과율 전환을 10 내지 90% 사이의 목적하는 대기 상대습도나 포화 증기압으로 설정할 수 있다. 상기 전환은 또한 층의 공극 크기에 의해 영향을 받을 수 있다. 이 공극 크기는 사용되는 계면활성제에 좌우된다. 제 1 대기 습도에서의 투과율과 제 2 대기 습도에서의 투과율 사이의 차이는 연관된 빛의 파장에 좌우한다. 이는 상대적 대기 습도의 변화가 반사되는 빛의 시프트로서 관찰될 수 있음을 의미한다. 이런 적층체는 또한 메조다공성 TiO2층과 같은 다른 메조다공성 층을 이용하여 수득될 수 있다.
40%에서 60%이상 까지의 범위의 상기 언급된 다공도, 2.0이하의 매우 낮은 유전 상수, 및 우수한 기계적 안정성으로 인해 본 발명에 따른 방법을 이용하여 수득될 수 있는 메조다공성 층은 반도체 장치, 특히 직접 회로의 상호연결 구조에서 금속간 또는 금속내 유전체로서 매우 적합하다. 이는 또한 ASAS를 적합하게 선택하면 400℃를 초과하는 온도에서도 열 안정성이 수득되고, 메조다공성 층이 대기의 대기 습도에 비교적 또는 전적으로 무관한 유전 상수를 갖기 때문이다. 또한, 공극 크기는 균일하며 10nm 미만이고, 이로 인해 금속 이온과 다른 원자, 분자 또는 입자의 분산이 배제된다.

Claims (10)

  1. 실리카를 함유하는 메조다공성(mesoporous) 층이 한 면에 제공되어 있는 기판을 포함하는 전자 장치로서,
    테트라-알콕시실란, 아릴-치환되거나 알킬-치환된 알콕시실란, 계면활성제 및 용매를 포함하는 조성물의 액체 층을 기판 상에 도포하는 단계 및 액체 층으로부터 게면활성제 및 용매를 제거하여 소수성, 메조다공성 층을 형성하는 단계에 의해 수득되며, 여기서 테트라-알콕시실란과 아릴-치환되거나 알킬-치환된 알콕시실란의 몰 비가 3:1 이하인, 전자 장치.
  2. 제 1 항에 있어서,
    제 1 도체 및 제 2 도체가 메조다공성 층에 의해 서로 전기 절연된 채 존재하고, 메조다공성 층이 3.0 미만의 상대적 유전 상수를 가짐을 특징으로 하는 전자 장치.
  3. 제 2 항에 있어서,
    메조다공성 층이 45% 초과의 다공도를 가짐을 특징으로 하는 전자 장치.
  4. 제 1 항에 있어서,
    아릴-치환되거나 알킬-치환된 알콕시실란이 C1-C3-알킬 및 페닐트리알콕시실란 및이의 불화된 유사체로 구성된 군에서 선택되고, 상기 알콕시 기가 메톡시, 에톡시, 프로폭시 및 부톡시로 구성된 군에서 선택됨을 특징으로 하는 전자 장치.
  5. 제 4 항에 있어서,
    아릴-치환되거나 알킬-치환된 알콕시실란이 메틸트리메톡시실란(MTMS)임을 특징으로 하는 전자 장치.
  6. 테트라-알콕시실란, 아릴-치환되거나 알킬-치환된 알콕시실란, 계면활성제 및 용매를 포함하되, 상기 테트라-알콕시실란과 상기 아릴-치환되거나 알킬-치환된 알콕시실란의 몰 비가 3:2 미만인 조성물.
  7. 제 6 항에 있어서,
    계면활성제 대 알콕시실란의 총 양의 중량 비가 0.15:1을 초과함을 특징으로 하는 조성물.
  8. 제 6 항 또는 제 7 항에 있어서,
    아릴-치환되거나 알킬-치환된 알콕시실란이 C1-C3-알킬트리알콕시실란으로 구성된 군에서 선택되고, 상기 알콕시 기가 메톡시, 에톡시, 프로폭시 및 부톡시로 구성된 군에서 선택됨을 특징으로 하는 조성물.
  9. 테트라-알콕시실란, 아릴-치환되거나 알킬-치환된 알콕시실란, 계면활성제 및 용매를 포함하는 조성물의 액체 층을 기판 상에 제공하는 단계, 및 액체 층으로부터 계면활성제와 용매를 제거하여 소수성 메조다공성 층을 형성함을 포함하되, 상기 테트라-알콕시실란 및 상기 아릴-치환되거나 알킬-치환된 알콕시실란의 몰 비가 3:1이하인, 메조다공성 층의 제조 방법.
  10. 제 9 항에 있어서,
    조성물을 제 6 항 내지 제 8 항중 어느 한 항에 청구된 방법에 따라 도포함을 특징으로 하는 방법.
KR10-2004-7003922A 2001-09-17 2002-09-12 전자 장치 및 조성물 KR20040039368A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP01203536 2001-09-17
EP01203536.6 2001-09-17
EP02076262 2002-03-28
EP02076262.1 2002-03-28
PCT/IB2002/003787 WO2003024869A1 (en) 2001-09-17 2002-09-12 Electronic device comprising a mesoporous silica layer and composition for preparing the mesoporous silica layer

Publications (1)

Publication Number Publication Date
KR20040039368A true KR20040039368A (ko) 2004-05-10

Family

ID=26076994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7003922A KR20040039368A (ko) 2001-09-17 2002-09-12 전자 장치 및 조성물

Country Status (7)

Country Link
US (2) US20040238901A1 (ko)
EP (1) EP1427671A1 (ko)
JP (1) JP2005503664A (ko)
KR (1) KR20040039368A (ko)
CN (1) CN1313371C (ko)
AU (1) AU2002321783A1 (ko)
WO (1) WO2003024869A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI113895B (fi) * 2003-02-27 2004-06-30 Metso Corp Lämpötiladetektori/indikaattori
US9231201B2 (en) 2004-06-30 2016-01-05 Nxp B.V. Electric device with a layer of conductive material contacted by nanowires
FR2874007B1 (fr) 2004-08-03 2007-11-23 Essilor Int Procede de fabrication d'un substrat revetu d'une couche mesoporeuse et son application en optique
US20060220251A1 (en) * 2005-03-31 2006-10-05 Grant Kloster Reducing internal film stress in dielectric film
KR100692212B1 (ko) 2005-07-06 2007-03-14 주식회사 태성환경연구소 다공성 유·무기 혼성 실리카 겔을 유효성분으로 하는 공기중 휘발성 유기화합물 혹은 수중 오일 성분 흡착제
FR2896887B1 (fr) * 2006-02-02 2008-05-30 Essilor Int Article comportant un revetement mesoporeux presentant un profil d'indice de refraction et ses procedes de fabrication
KR100811877B1 (ko) 2006-07-31 2008-03-11 울산대학교 산학협력단 방향족 환을 포함하는 유기물질 흡착용 실리카 겔
TWI439494B (zh) * 2007-02-27 2014-06-01 Braggone Oy 產生有機矽氧烷聚合物的方法
CN101631745B (zh) * 2007-03-13 2012-10-17 三菱化学株式会社 二氧化硅多孔质体、光学用途层积体和组合物、以及二氧化硅多孔质体的制造方法
WO2008156680A1 (en) * 2007-06-15 2008-12-24 Sba Materials, Inc. Low k dielectric
US8182864B2 (en) * 2007-08-14 2012-05-22 Postech Academy-Industry Foundaction Modification method of microchannels of PDMS microchip using sol-gel solution
JP6004528B2 (ja) * 2011-08-29 2016-10-12 地方独立行政法人東京都立産業技術研究センター 多孔質シリカ内包粒子の製造方法および多孔質シリカ
US8987071B2 (en) * 2011-12-21 2015-03-24 National Applied Research Laboratories Thin film transistor and fabricating method
TWI495105B (zh) * 2011-12-21 2015-08-01 Nat Applied Res Laboratories 金屬閘極奈米線薄膜電晶體元件及其製造方法
CN103579102A (zh) * 2013-11-07 2014-02-12 复旦大学 一种具有优异力学性能的低介电常数薄膜的制备方法
US10573552B2 (en) 2018-03-15 2020-02-25 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1970446A (zh) * 1997-11-21 2007-05-30 旭化成株式会社 中孔性的二氧化硅及其制备方法和用途
JP2000176236A (ja) * 1998-12-14 2000-06-27 Asahi Chem Ind Co Ltd 湿度調節材料
US6329017B1 (en) * 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
WO2000039028A1 (en) * 1998-12-23 2000-07-06 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
US6383466B1 (en) * 1998-12-28 2002-05-07 Battelle Memorial Institute Method of dehydroxylating a hydroxylated material and method of making a mesoporous film
US6423770B1 (en) * 1999-07-15 2002-07-23 Lucent Technologies Inc. Silicate material and process for fabricating silicate material
CN1120801C (zh) * 2000-07-17 2003-09-10 中国科学院山西煤炭化学研究所 一种双孔分子筛及其制备方法

Also Published As

Publication number Publication date
JP2005503664A (ja) 2005-02-03
CN1313371C (zh) 2007-05-02
WO2003024869A1 (en) 2003-03-27
WO2003024869A8 (en) 2003-05-15
CN1555342A (zh) 2004-12-15
AU2002321783A1 (en) 2003-04-01
EP1427671A1 (en) 2004-06-16
US20070037411A1 (en) 2007-02-15
US20040238901A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
US20070037411A1 (en) Method of manufacturing an electronic device
RU2180671C2 (ru) Композиция алкоксисилан/органический полимер для использования в получении изолирующей тонкой пленки и ее применение
TWI238844B (en) Silicon-based composition, low dielectric constant film, semiconductor device, and method for producing low dielectric constant film
KR100682614B1 (ko) 실란계 나노 다공성 실리카 박막 및 그 제조방법
EP1321974B1 (en) Porous siliceous film having low permittivity, semiconductor devices and coating composition
US20050106376A1 (en) Low metal porous silica dielectric for integral circuit applications
JP2003508895A (ja) Ｕｌｓｉ用途のためにシロキサンポリマーで処理されたナノポーラスシリカ
JP2006500769A (ja) 低ｋ材料用の中間層接着促進剤
US7470634B2 (en) Method for forming interlayer dielectric film for semiconductor device by using polyhedral molecular silsesquioxane
US20050123735A1 (en) Porogens for porous silica dielectric for integral circuit applications
KR101202955B1 (ko) 다공성 나노 입자를 포함하는 저유전 박막 형성용 조성물및 이를 이용한 저유전 박막의 제조방법
WO1998047943A1 (en) Stable inorganic polymers
US6809041B2 (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
JP2005112853A (ja) 多反応性環状シリケート化合物、この化合物から製造されたシロキサン系重合体及びこの重合体を用いた絶縁膜製造方法
WO2000013221A1 (en) Process for optimizing mechanical strength of nanoporous silica
JP2001520805A (ja) 等級化された密度を有するナノポーラス誘電体フィルム及びそのようなフィルムの製造方法
KR20050064430A (ko) 기계적 특성이 우수한 절연막 코팅 조성물
US6908977B2 (en) Siloxane-based resin and method of forming an insulating film between interconnect layers of a semiconductor device using the same
JP2004210579A (ja) 多孔質シリカフィルムの製造方法、該方法により得られた多孔質シリカフィルム、並びにそれからなる半導体装置
US20060135633A1 (en) Porous low-dielectric constant (k) thin film with controlled solvent diffusion
KR20060068348A (ko) 실록산계 중합체 및 상기 중합체를 이용한 절연막 제조방법
KR101023916B1 (ko) 분자 다면체형 실세스퀴옥산을 이용한 반도체 층간절연막의 형성방법
TWI297511B (en) Electronic device and composition
JP2002025999A (ja) 絶縁膜、絶縁膜形成用材料および絶縁膜の形成方法
JP2002026002A (ja) 絶縁膜、絶縁膜形成用材料および絶縁膜の形成方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application