CN103579102A - 一种具有优异力学性能的低介电常数薄膜的制备方法 - Google Patents

一种具有优异力学性能的低介电常数薄膜的制备方法 Download PDF

Info

Publication number
CN103579102A
CN103579102A CN201310545351.6A CN201310545351A CN103579102A CN 103579102 A CN103579102 A CN 103579102A CN 201310545351 A CN201310545351 A CN 201310545351A CN 103579102 A CN103579102 A CN 103579102A
Authority
CN
China
Prior art keywords
brij76
film
btee
dielectric constant
mtes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310545351.6A
Other languages
English (en)
Inventor
丁士进
刘栋
范仲勇
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201310545351.6A priority Critical patent/CN103579102A/zh
Publication of CN103579102A publication Critical patent/CN103579102A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明属于超大规模集成电路技术领域，具体涉及一种具有优异力学性能的超低介电常数薄膜的制备方法。本发明采用C58H118O21(Brij76)、甲基三乙氧基硅烷（MTES）、1,2-二（三乙氧基硅基）乙烷（BTEE）、HCl、乙醇（EtOH）和H2O为原料，制备溶胶-凝胶溶液，然后以旋涂方法形成薄膜，并通过老化工艺稳定孔结构，高温退火除去聚合物成分Brij76以形成孔洞结构，从而制备得低介电常数薄膜。本发明所采用的聚合物分子为Brij76，其分子量较小（为1150），从而成孔体积更小，有利于提升薄膜力学性能。所制备的薄膜材料，其低介电常数为2.2，杨氏模量为8.50GPa，硬度1.17GPa。

Description

一种具有优异力学性能的低介电常数薄膜的制备方法
技术领域
本发明属于超大规模集成电路技术领域，具体涉及一种具有优异力学性能的超低介电常数薄膜的制备方法。
背景技术
近年来，微电子器件的集成度不断提高，在大规模集成电路中，预计在高性能的单芯上，不到1cm2面积内将集成108-109个晶体管，这时内部器件之间的连线将长达万米，时钟操作频率接近几千兆赫。随着器件密度和连线密度的增加，特征尺寸不断减小，导致阻容（RC）耦合增大，使得RC延迟效应日益明显。为了降低互连延迟，可以采用介电常数更低的介质材料。而在制备低介电常数（k）薄膜材料的过程中，为了降低k值，除了从材料本身的分子结构出发来降低极化率高的组份外，收效更为明显的方式就是在薄膜中引入孔隙。同时为了保证低k材料薄膜具有足够的力学性能，可通过无机硅氧烷与成孔剂的水溶液或乙醇溶液在酸催化的条件下发生水解与脱水缩合反应，向无机基体材料中引入有机大分子，后经过老化工艺稳定骨架结构，然后经过高温退火去除有机成分以形成孔隙结构，从而实现低k多孔薄膜材料的制备。
文献[1]报道了采用P123（PEO-PPO-PEO）成孔剂，以及MTES、BTEE反应前驱体制备出了低k材料薄膜，其k值为1.9-2.0，漏电流密度为10-8-10-9A/cm2。然而，弹性模量仅为4.05GPa，硬度仅为0.32GPa。这无法满足集成电路中化学机械抛光工艺对低k薄膜苛刻的力学性能要求。
本发明以Brij76为成孔剂[2]，以MTES和BTEE为前驱体，制备低k材料薄膜。由于Brij76的分子量较小，使得成孔的尺寸相较以P123为成孔剂制备得到的孔隙尺寸更小，从而使得薄膜具有更优良的力学性能。所制备的低k薄膜的k值为2.2，在0.8MV/cm外电场下其漏电流密度为2.7×10-9A/cm2，同时具有优异的力学性能，如杨氏模量达到8.50GPa，硬度达到1.17GPa。
参考文献： 
[1] S. Fu, K.-J. Qian,S.-J. Ding, and D. W. Zhang, Preparation and Characterization of Ultralow-Dielectric-Constant Porous SiCOH Thin Films Using 1,2-Bis(triethoxysilyl)ethane, Triethoxymethylsilane, and a Copolymer Template. Journal of Electronic Materials, 40 (10), pp.2144-2145, 2011.
[2] Y. Wan and D. Zhao, On the Controllable Soft-Templating Approach to Mesoporous Silicates, Chemical Reviews, 2007 – ACS publications,2823-2828。
发明内容
本发明的目的在于提供一种力学性能优异的低介电常数（低k）薄膜的制备方法。
本发明提供的低介电常数（低k）薄膜的制备方法，以C58H118O21（Brij76）为成孔剂，以甲基三乙氧基硅烷（MTES）和1,2-二（三乙氧基硅基）乙烷（BTEE）为前驱体，在水溶液中经盐酸催化发生水解与缩合反应，形成溶胶；然后经旋涂成膜，通过老化工艺稳定孔结构，高温退火除去聚合物成分Brij76以形成孔洞结构，从而制备得多孔低k薄膜。该薄膜具有k值为2.2，在0.8MV/cm外电场下漏电流密度为2.7×10-9A/cm2，杨氏模量达到8.50 GPa，硬度达到1.17GPa。
本发明提供的低介电常数（低k）薄膜的制备方法，具体步骤如下：  
（1）按照摩尔比为Brij76 : MTES : BTEE : HCl : EtOH : H2O =（0.125 ~ 0.250）: (0.5 ~ 1.2) : (1 ~ 3): (0.02 ~ 0.10): (40~70): (50 ~ 120)，先将Brij76与HCl、EtOH、H2O充分混合，然后，倒入MTES和BTEE的混合物，并在30 ~ 80 ℃的油浴中搅拌反应1 ~ 10小时，制得到澄清的溶胶。
（2）将步骤（1）所得溶胶旋涂在低阻硅片上，旋涂条件为：开始转速为2000 ~ 4000  r/min，旋转10 ~ 60 s，然后以转速为500 ~ 2000 r/min旋转10 ~ 60 s。
（3）将步骤（2）所得薄膜样品置于50~100  oC的烘箱内，老化24~100小时；
（4）将步骤（3）所得到的薄膜置于退火炉中进行热处理，条件为氮气氛围，在10 ~ 30分钟内升温至300 ~ 500 oC后，并于300 ~ 500 oC保温0.5~3小时；待腔体降温至100 ~ 300 oC取出硅片，即得到所需低介电常数（低k）薄膜。
本发明的步骤（1）中，优选Brij76 : MTES : BTEE : HCl : EtOH : H2O =（0.125 ~ 0.250）: (0.7 ~ 1) : (1.5 ~ 2): (0.05 ~ 0.072): (50~60): (70 ~ 90) ；优选在60-70℃的油浴中搅拌反应2-5小时，制得到澄清的溶胶。
本发明的步骤（2）中，优选旋涂条件为：开始转速为2500 ~ 3200  r/min，旋转25 ~ 35 s，然后以转速为1500 ~ 2000 r/min旋转25 ~ 35 s。
本发明的步骤（3）中，优选50~70  oC的烘箱内，老化50~70小时。
本发明的步骤（4）中，优选在25 ~ 30分钟内升温至400 ~ 500 oC后，并于400 ~ 500 oC保温1~3小时；待腔体降温至200 ~ 250 oC取出硅片，得到所需低介电常数（低k）薄膜。
本发明的优点：
文献报道的成孔剂P123的分子量为5500以上，而本发明所采用的成孔剂Brij76的分子量为1150。后者的分子量要小得多，因此在加热去除Brij76时所形成的孔隙也要小得多。这有利于提高薄膜的力学性能，从而制备出了力学性能更为优异的低k薄膜。
本发明所得到的低k薄膜不仅具有优异的力学性能（杨氏模量为8.50 GPa，硬度为1.17GPa），还具有良好的电学性能，如k值可低达2.2，以及良好的绝缘性能。在0.8 MV/cm的外电场下，其漏电流密度为10-9A/cm2数量级。因此，可以满足下一代集成电路工艺对低k材料薄膜的要求。
具体实施方式
（1）按照摩尔比为Brij76 : MTES : BTEE : HCl : EtOH : H2O = 0.125 : 1 : 2 : 0.072 : 55.6 : 80 ~ 0.250 : 1 : 2 : 0.072 : 55.6 : 80，将Brij76、HCl、EtOH、H2O充分混合，然后将上述溶液再与MTES和BTEE的混合物进行混合，并在60℃的油浴中充分搅拌反应2小时，得到澄清的溶胶。
（2）将步骤（1）所得溶胶旋涂在低阻硅片上，旋涂条件为：转速为3000 r/min旋转30s，然后以转速为2000 r/min旋转30s。
（3）将步骤（2）所得薄膜样品置于60 oC的烘箱内，老化60小时。
（4）将步骤（3）所得到的薄膜置于退火炉中进行热处理，条件为氮气氛围，在30分钟内升温至450 oC后，并于450 oC保温2小时。待腔体降温至200 oC取出硅片，作为待测样品薄膜。
基于上述原料的不同摩尔比，制备了4种不同样品，所测量的电学性能如表1所示。可以看出，随着原料中成孔剂Brij76含量的不同，所得样品的介电常数（k）在2.2 ～ 3.1范围内。最低k值所对应的材料薄膜（样品1）也表现出最好的绝缘特性，其在0.8MV/cm的电场强度下漏电流密度仅为2.7×10-9A/cm2。进一步，对该样品薄膜的力学性能进行了测试，测试结果如表2所示。其平均杨氏模量为8.5 GPa，硬度为1.17 GPa，表现出了优异的力学性能。
本发明提出的低介电常数薄膜制备方法简单易行，在实现低电常数的同时也大幅度地提升了薄膜的力学性能。因此，在集成电路互连中具有很好的应用。
表1是基于不同成孔剂Brij76含量所得到的4种样品的电学性能测试结果
Figure 2013105453516100002DEST_PATH_IMAGE001
。
表2是样品1的力学性能测试结果
。 

Claims (4)

1.一种具有优异力学性能的低介电常数薄膜的制备方法，其特征在于：以Brij76为成孔剂，以MTES和BTEE为前驱体，在水溶液中经盐酸催化发生水解与缩合反应，形成溶胶；然后经旋涂成膜，通过老化工艺稳定孔结构，高温退火除去聚合物成分Brij76以形成孔洞结构，制备多孔低k薄膜；
其中，Brij76为C58H118O21 ， MTES为甲基三乙氧基硅烷， BTEE为1,2-二（三乙氧基硅基）乙烷，EtOH为乙醇。
2.根据权利要求1所述的制备方法，其特征在于： Brij76 ：MTES ：BTEE ：HCl ：EtOH ：H2O的摩尔比为（0.125 ~ 0.250）: (0.5 ~ 1.2) : (1 ~ 3): (0.02 ~ 0.10): (40~70): (50 ~ 120)；
先将Brij76与HCl、EtOH、H2O充分混合，然后，倒入MTES和BTEE的混合物，并在30~80℃的油浴中搅拌反应1~10小时，制得到澄清的溶胶。
3.根据权利要求2所述的制备方法，其特征在于：将所得溶胶溶液旋涂于硅片上，然后置于50~100 oC的烘箱中保温24~100小时，接着将其置于N2气氛中在300 ~ 500 oC下保温0.5~3小时，后降温至100 ~ 300 oC取出。
4.根据权利要求3所述的制备方法，其特征在于：旋涂条件为：第一阶段以转速为2000 ~ 4000 r/min旋转10 ~ 60 s，第二阶段以转速为500 ~ 2000 r/min旋转10 ~ 60 s。
CN201310545351.6A 2013-11-07 2013-11-07 一种具有优异力学性能的低介电常数薄膜的制备方法 Pending CN103579102A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310545351.6A CN103579102A (zh) 2013-11-07 2013-11-07 一种具有优异力学性能的低介电常数薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310545351.6A CN103579102A (zh) 2013-11-07 2013-11-07 一种具有优异力学性能的低介电常数薄膜的制备方法

Publications (1)

Publication Number Publication Date
CN103579102A true CN103579102A (zh) 2014-02-12

Family

ID=50050583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310545351.6A Pending CN103579102A (zh) 2013-11-07 2013-11-07 一种具有优异力学性能的低介电常数薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN103579102A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137241A1 (en) * 2003-01-08 2004-07-15 International Business Machines Corporation Patternable low dielectric constsnt materials and their use in ULSI interconnection
CN1555342A (zh) * 2001-09-17 2004-12-15 �ʼҷ����ֵ��ӹɷ����޹�˾ 含有中孔二氧化硅层的电子器件及制备该中孔二氧化硅层的组合物
CN101789418A (zh) * 2010-03-11 2010-07-28 复旦大学 一种多孔超低介电常数材料薄膜及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1555342A (zh) * 2001-09-17 2004-12-15 �ʼҷ����ֵ��ӹɷ����޹�˾ 含有中孔二氧化硅层的电子器件及制备该中孔二氧化硅层的组合物
US20040137241A1 (en) * 2003-01-08 2004-07-15 International Business Machines Corporation Patternable low dielectric constsnt materials and their use in ULSI interconnection
CN101789418A (zh) * 2010-03-11 2010-07-28 复旦大学 一种多孔超低介电常数材料薄膜及其制备方法

Similar Documents

Publication Publication Date Title
JP4169088B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその製造方法、並びに電子部品
JP2009194072A5 (zh)
TW200526521A (en) Porous-film-forming composition, preparation method of the composition, porous film and semiconductor device
Vishnevskiy et al. Effect of water content on the structural properties of porous methyl-modified silicate films
WO2004090058A1 (en) Coating composition for insulating film production, preparation method of insulation film by using the same, insulation film for semi-conductor device prepared therefrom, and semi-conductor device comprising the same
US6809041B2 (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
CN105601964A (zh) 超低介电常数、低介电损耗聚酰亚胺薄膜的制备方法
CN100393777C (zh) 硅氧烷基树脂及用其制造的半导体的层间绝缘膜
CN1500846A (zh) 用于制备多孔介电薄膜的包含糖类成孔剂的组合物
TW200404838A (en) Organic silicate polymer and insulation film comprising the same
CN103965503A (zh) 一种聚酰亚胺薄膜的制备方法
JP2007523246A (ja) 気孔形成用テンプレートとしてのシクロデキストリン誘導体及びそれを用いて調整された低誘電体材料
CN1165973C (zh) 衬底上形成介电膜的方法
CN103579102A (zh) 一种具有优异力学性能的低介电常数薄膜的制备方法
CN102683275A (zh) 一种超低介电常数材料薄膜及其制备方法
US7332446B2 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film and semiconductor device
CN101789418B (zh) 一种多孔超低介电常数材料薄膜及其制备方法
CN103980529B (zh) 一种电沉积聚酰亚胺制备低介电聚酰亚胺薄膜的方法
Zhang et al. Ultra-low-κ HFPDB-based periodic mesoporous organosilica film with high mechanical strength for interlayer dielectric
JP2004165402A (ja) 多孔質膜形成用組成物、多孔質膜とその製造方法、層間絶縁膜及び半導体装置
JP2007134420A (ja) 疎水性多孔質シリカ材料による構造物内部の埋め込み方法
CN103981559A (zh) 一种低介电聚醚酰亚胺薄膜的制备方法
Nenashev et al. Properties of Sol–Gel Derived Thin Organoalkylenesiloxane Films
CN102718226A (zh) 一种低介电材料的表面改性工艺
KR101224514B1 (ko) 환형 실세스퀴옥산을 이용한 실록산계 저유전막 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140212