KR20040025217A - 마스크롬 셀 제조 방법 - Google Patents
마스크롬 셀 제조 방법 Download PDFInfo
- Publication number
- KR20040025217A KR20040025217A KR1020020057070A KR20020057070A KR20040025217A KR 20040025217 A KR20040025217 A KR 20040025217A KR 1020020057070 A KR1020020057070 A KR 1020020057070A KR 20020057070 A KR20020057070 A KR 20020057070A KR 20040025217 A KR20040025217 A KR 20040025217A
- Authority
- KR
- South Korea
- Prior art keywords
- mask rom
- mask
- forming
- gate
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000002019 doping agent Substances 0.000 abstract 2
- 238000000059 patterning Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- NBTOZLQBSIZIKS-UHFFFAOYSA-N methoxide Chemical compound [O-]C NBTOZLQBSIZIKS-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 마스크롬 셀이 형성될 영역 전체를 오픈시키고 메몰 소오스와 드레인을 형성하기 위한 불순물 주입 공정을 진행하고 메몰 산화막을 형성하여 마스크롬 셀 영역 전체에 메몰 소오스와 드레인 및 메몰 산화막을 형성하고 코아 게이트 마스크를 이용하여 마스크롬의 게이트 영역을 정의함으로써 메몰 정션으로 인한 측면 확산을 방지하고 정션용 불순물 확산이 완료된 시점에서 코아게이트 마스크를 이용함으로써 마스크롬의 채널의 통제가 용이한 이점이 있다.
Description
본 발명은 비휘발성 메모리 소자의 제조 방법 중, 마스크롬 셀의 소오스와 드레인 전극으로 사용하는 매몰 패턴을 마스크롬 셀 영역 전체에 형성한 후 채널 영역을 만들기 위한 패터닝 및 불순물 주입공정을 진행함으로써 메몰 영역의 제조 공정을 한계를 극복하기 위한 마스크롬 셀 제조 방법 관한 것이다.
마스크 롬은 제조공정 중에 사용자가 원하는 데이터를 갖는 마스크를 사용하여 코딩하여 데이터를 저장하는 것으로 이 후에 저장된 데이터의 변경이 불가능하고 단지 저장된 데이터를 읽을 수만 있다. 마스크롬은 불순물을 이온주입하여 소정트랜지스터를 다른 트랜지스터들과 다른 상태로 만들어 줌으로써 데이터를 코딩할 수 있다.
종래의 마스크롬 제조 기술에는 크게 2가지가 이용되고 있다.
하나는, 일반 CMOS 트랜지스터와 같은 방법으로 트랜지스터의 소오스/드레인 불순물 이온 주입을 통하여 마스크롬의 소오스/드레인 정션을 만드는 것이다. 이 기술의 경우 마스크롬의 크기를 줄이는데 한계가 있으며, 고집적화에 필수인 트랜지스터 제조 공정중 평탄화에 대한 문제로 인해 고집적화 되지 않은 1.0 ㎛ 이상의 마스크롬이나, 마스크롬이 포함된 로직 제품을 구성되는데 사용되었으나 더 이상 발전하지 않는 단점이 있었다.
또 다른 하나는 보다 진보된 방법으로 트랜지스터의 제조 방법과는 차이가 있는 마스크롬의 소오스/드레인을 제조하는 공정이 추가된 형태의 변형된 마스크롬 제조 공정이다. 일반적으로 트랜지스터의 게이트 형성 이전에 마스크롬의 소오스.드레인으로 사용할 단자를 실리콘 기판에 메몰 형식으로 형성시킨다. 이 방법을 이용함으로써 마스크롬의 제조 공정은 크게 증가하였으나 고집적화를 이룰수 있었고, 트랜지스터 형성 후 고집적에 필요한 평탄화를 하는데 유리하였기 때문에 연재 0.25 ㎛ 기술까지 발전하는데 큰 도움이 되었다.
도1a 내지 도1e는 종래 기술에 의한 마스크롬 셀 제조 공정을 나타낸 도면이다
도1a를 참조하면, 반도체 기판(100) 상에 소자간 절연을 위해 필드 산화막(101)을 형성하여 마스크롬 셀 영역(A)과 주변 회로 영역(B)을 분리한 후 NMOSFET과 PMOSFET을 형성하기 위한 웰(미도시함)을 형성한다.
도1b를 참조하면, 메몰 소오스/드레인 불순물 주입을 하기 위한 포토레지스트 패턴(102)을 형성한다.
도1c를 참조하면, 상기 포토레지스트 패턴(102)을 이용하여 불순물 이온 주입을 실시한 후 주입된 불순물과 상부 라인간의 단락이나 기생 캐패시터를 제거하기 위하여 산화 공정을 진행하여 메몰된 정션(103)과 메몰 산화막(104)을 형성하는데 이때 메몰 산화막(104)은 실리콘 기판(100)에 주입된 불순물의 양에 따라 선택적으로 다르게 형성된다.
도1d를 참조하면, 일반적인 CMOS 트랜지스터의 게이트를 형성하기 위한 게이트 산화막(미도시함)을 형성한 후 게이트 전극으로 사용될 폴리실리콘(105) 및 텅스텐 실리사이드(106)을 증착한 후 패턴을 형성하고 식각 공정을 진행한다.
또한, 소오스/드레인을 형성한 후 마스크롬에서 프로그래밍으로 사용하는 코딩 작업은 불순물 주입을 통해 프로그래밍된 마스크롬으로 형성되게 된다.
도1e를 참조하면, 각 단자들의 단락을 방지하기 위해 8~20KÅ의 두께로 절연막(107)을 증차한 다음 CMP를 통한 평탄화 공정을 진행한다.
이어서, 단자들을 연결하기 위한 콘택 마스크(미도시함)를 이용한 패터닝 공정을 통해 도선 역할을 하는 메탈(108)을 적층하고 패터닝하여 마스크롬을 형성한다.
그러나 이러한 종래의 방법을 이용한 마스크롬 제조 방법을 이용하여서는 0.30㎛ 이하의 고집적화를 이루기 위해서는 마스크롬 셀에서 사용하는 소오스/드레인 전극으로 사용하는데, 이는 메몰 패턴 형성 문제나 채널 길이의 감소로 인해 마스크롬 셀 간의 누설 전류등 많은 문제점이 발생하였다.
상기와 같은 문제점을 해결하기 위한 본 발명은 마스크롬 셀이 형성될 영역 전체를 오픈시키고 메몰 소오스와 드레인을 형성하기 위한 불순물 주입 공정을 진행하고 메몰 산화막을 형성하여 마스크롬 셀 영역 전체에 메몰 소오스와 드레인 및 메몰 산화막을 형성하고 코아 게이트 마스크를 이용하여 마스크롬의 게이트 영역을 정의함으로써 메몰 정션으로 인한 측면 확산을 방지하고 정션용 불순물 확산이 완료된 시점에서 코아게이트 마스크를 이용함으로써 마스크롬의 채널의 통제를 용이하게 하기 위한 마스크롬 셀 제조 방법을 제공하는 것이다.
도1a 내지 도1e는 종래 기술에 의한 마스크롬 셀 제조 공정을 나타낸 도면이다
도2a 내지 도2e는 본 발명에 의한 마스크롬 셀의 제조 방법을 나타낸 공정도이다.
- 도면의 주요부분에 대한 부호의 설명 -
200 : 반도체 기판 201 : 필드 산화막
202 : 포토레지스트 203 : 메몰 정션
204 : 메몰 산화막 205 : 코아 게이트
206 : 텅스텐 실리사이드 207 : 폴리 실리콘
208 : 절연막 209 : 메탈
상기와 같은 목적을 실현하기 위한 본 발명은 반도체 기판 상에 필드 산화막을 형성하여 마스크롬 셀 영역과 주변 회로 영역을 분리한 후 웰 형성 공정을 진행하는 단계와, 상기 마스크롬 셀이 형성될 영역 전체에 불순물 주입을 하기 위한 포토레지스트 패턴을 형성하는 단계와, 상기 마스크롬 셀 영역 전체에 메몰 소오스/드레인을 형성하기 위한 불순물 주입을 하여 메몰 정션을 형성한 후 메몰 산화막을 형성하는 단계와, 상기 마스크롬 셀 영역에 코아 게이트 마스크 공정을 진행한 후 등방성의 성질을 이용한 습식 식각을 통하여 식각을 마스크롬 게이트를 형성하는 단계와, 상기 마스크롬 게이트 부분에 불순물을 주입하여 마스크롬 채널을 형성하는 단계와, 상기 마스크롬 채널이 형성된 결과물 상에 게이트 전극을 형성하고 각 단자들의 단락을 방지하기 위한 절연막을 증착한 후 CMP 평탄화를 진행하는 단계와, 상기 절연막 상에 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 마스크롬 셀 제조 방법에 관한 것이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도2a 내지 도2e는 본 발명에 의한 마스크롬 셀의 제조 방법을 나타낸 공정도이다.
도2a를 참조하면, 반도체 기판(200) 상에 소자간 절연을 위해 필드산화막(201)을 형성하여 마스크롬 셀 영역(A)과 주변 회로 영역(B)을 분리한 후 NMOSFET과 PMOSFET을 형성하기 위한 웰(미도시함)을 형성한다. 이때 패턴을 최소 사이즈로 형성하는 일반적인 공정이 아닌 마스크롬 셀이 형성될 영역 전체에 불순물 주입을 하기 위한 포토레지스트 패턴(202)을 형성한다.
도2b를 참조하면, 마스크롬 셀 영역에 메몰 소오스/드레인을 형성하기 위한 불순물 주입을 하여 메몰 정션(203)을 형성한 후 메몰 산화막(204)을 형성한다.
도2c를 참조하면, 마스크롬 셀의 소오스와 드레인 영역으로 사용할 부분을 패터닝하는 코아 게이트 마스크 공정을 진행한 후 등방성의 성질을 이용한 습식 식각을 통하여 식각을 하면 식각된 반도체 기판(200)에 마스크롬 게이트(205)가 형성되며, 메몰산화막(204)에 덮혀 있는 부분은 마스크롬의 소오스/드레인이된다. 이어서, 마스크롬 게이트 부분에 마스크롬 채널 역할을 하도록 불순물 주입을 진행한다.
도2d를 참조하면, 일반적인 CMOS 트랜지스터의 게이트를 형성하기 위한 게이트 산화막(미도시함)을 형성한 후 게이트 전극으로 사용될 폴리실리콘(206) 및 텅스텐 실리사이드(207)을 증착한 후 패턴을 형성하고 식각 공정을 진행한다.
또한, 소오스/드레인을 형성한 후 마스크롬에서 프로그래밍으로 사용하는 코딩 작업은 불순물 주입을 통해 프로그래밍된 마스크롬으로 형성되게 된다.
도1e를 참조하면, 각 단자들의 단락을 방지하기 위해 8~20KÅ의 두께로 절연막(208)을 증차한 다음 CMP를 통한 평탄화 공정을 진행한다.
이어서, 단자들을 연결하기 위한 콘택 마스크(미도시함)를 이용한 패터닝 공정을 통해 도선 역할을 하는 메탈(209)을 적층하고 패터닝하여 마스크롬을 형성한다.
상기한 바와 같이 본 발명은 마스크롬 셀이 형성될 영역 전체를 오픈시키고 메몰 소오스와 드레인을 형성하기 위한 불순물 주입 공정을 진행하고 메몰 산화막을 형성하여 마스크롬 셀 영역 전체에 메몰 소오스와 드레인 및 메몰 산화막을 형성하고 코아 게이트 마스크를 이용하여 마스크롬의 게이트 영역을 정의함으로써 메몰 정션으로 인한 측면 확산을 방지할 수 있는 이점이 있다.
또한, 정션용 불순물 확산이 완료된 시점에서 코아 게이트 마스크를 이용하여 패터닝 공정을 진행함으로써 마스크롬 채널을 쉽게 통제할 수 있고 셀 간의 누설전류를 방지할 수 있는 이점이 있다.
Claims (1)
- 반도체 기판 상에 필드 산화막을 형성하여 마스크롬 셀 영역과 주변 회로 영역을 분리한 후 웰 형성 공정을 진행하는 단계와,상기 마스크롬 셀이 형성될 영역 전체에 불순물 주입을 하기 위한 포토레지스트 패턴을 형성하는 단계와,상기 마스크롬 셀 영역 전체에 메몰 소오스/드레인을 형성하기 위한 불순물 주입을 하여 메몰 정션을 형성한 후 메몰 산화막을 형성하는 단계와,상기 마스크롬 셀 영역에 코아 게이트 마스크 공정을 진행한 후 등방성의 성질을 이용한 습식 식각을 통하여 식각을 마스크롬 게이트를 형성하는 단계와,상기 마스크롬 게이트 부분에 불순물을 주입하여 마스크롬 채널을 형성하는 단계와,상기 마스크롬 채널이 형성된 결과물 상에 게이트 전극을 형성하고 각 단자들의 단락을 방지하기 위한 절연막을 증착한 후 CMP 평탄화를 진행하는 단계와,상기 절연막 상에 메탈층을 형성하는 단계를포함하는 것을 특징으로 하는 마스크롬 셀 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020057070A KR100567025B1 (ko) | 2002-09-18 | 2002-09-18 | 마스크롬 셀 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020057070A KR100567025B1 (ko) | 2002-09-18 | 2002-09-18 | 마스크롬 셀 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040025217A true KR20040025217A (ko) | 2004-03-24 |
| KR100567025B1 KR100567025B1 (ko) | 2006-04-04 |
Family
ID=37328173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020057070A KR100567025B1 (ko) | 2002-09-18 | 2002-09-18 | 마스크롬 셀 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100567025B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101176925B1 (ko) | 2010-12-28 | 2012-08-30 | 주식회사 포스코 | 롤 진동 방지 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102436A (ja) * | 1991-10-09 | 1993-04-23 | Ricoh Co Ltd | 半導体メモリ装置とその製造方法 |
| KR19990048490A (ko) * | 1997-12-10 | 1999-07-05 | 구본준 | 반도체장치의 롬 제조방법 |
| KR100266031B1 (ko) * | 1998-02-04 | 2000-09-15 | 김영환 | 마스크 롬의 제조방법 |
| KR100346834B1 (ko) * | 1999-05-10 | 2002-08-03 | 삼성전자 주식회사 | 반도체 소자의 마스크 롬 및 그 제조방법 |
-
2002
- 2002-09-18 KR KR1020020057070A patent/KR100567025B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100567025B1 (ko) | 2006-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100474631B1 (ko) | 반도체디바이스의제조방법 | |
| US7172940B1 (en) | Method of fabricating an embedded non-volatile memory device | |
| US6559013B1 (en) | Method for fabricating mask ROM device | |
| US8325516B2 (en) | Semiconductor device with split gate memory cell and fabrication method thereof | |
| JPH11265987A (ja) | 不揮発性メモリ及びその製造方法 | |
| US8415211B2 (en) | Semiconductor device, method of fabricating the same, and patterning mask utilizied by the method | |
| KR100546360B1 (ko) | Ｎｏｒ형 마스크 ｒｏｍ 소자 및 이를 포함하는 반도체소자의 제조 방법 | |
| KR100717409B1 (ko) | 반사-방지 코팅으로 반도체 메모리 디바이스를 제조하는방법 | |
| KR100567025B1 (ko) | 마스크롬 셀 제조 방법 | |
| KR100552846B1 (ko) | 반도체 소자의 롬 코딩 방법 | |
| US7534677B2 (en) | Method of fabricating a dual gate oxide | |
| KR100322888B1 (ko) | 메모리 로직 복합 반도체 소자의 바이폴라 접합트랜지스터 제조방법 | |
| US20060148185A1 (en) | Method for manufacturing high voltage transistor | |
| KR100525078B1 (ko) | 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법 | |
| KR20010029935A (ko) | 매립 플래쉬 메모리에 응용되는 ｎｍｏｓ 다결정 실리콘의신규한 주입 방법 | |
| KR20040056965A (ko) | 마스크 롬 셀 및 그 제조방법 | |
| KR20010004551A (ko) | 반도체 집적 장치의 제조방법 | |
| KR100404250B1 (ko) | 불휘발성 메모리 소자의 제조 방법 | |
| KR100450566B1 (ko) | 씨모오스형 트랜지스터 제조 방법 | |
| US6933217B2 (en) | Method for forming a ROM coding in a semiconductor device | |
| US20030235955A1 (en) | Method for fabricating y-direction, self-alignment mask rom device | |
| KR940011808B1 (ko) | 마스크롬의 구조 및 제조방법 | |
| KR100390046B1 (ko) | 마스크 롬의 셀 구조 및 그 제조 방법 | |
| KR20040007144A (ko) | 엠비디드 메모리 소자의 제조방법 | |
| KR100698065B1 (ko) | 마스크 롬, 이의 제조 방법 및 이의 코딩 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |