KR100266031B1 - 마스크 롬의 제조방법 - Google Patents
마스크 롬의 제조방법 Download PDFInfo
- Publication number
- KR100266031B1 KR100266031B1 KR1019980003017A KR19980003017A KR100266031B1 KR 100266031 B1 KR100266031 B1 KR 100266031B1 KR 1019980003017 A KR1019980003017 A KR 1019980003017A KR 19980003017 A KR19980003017 A KR 19980003017A KR 100266031 B1 KR100266031 B1 KR 100266031B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- ion implantation
- region
- trench
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229920003026 Acene Polymers 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 마스크 롬의 제조방법에 관한 것으로서 제 1 도전형의 반도체기판의 소정 부분에 제 2 도전형의 불순물을 이온 주입하여 이온주입영역을 형성하는 공정과, 상기 반도체기판의 상기 이온주입영역의 양측을 제외한 가운데 부분에 소정 깊이의 트렌치를 형성하는 공정과, 상기 이온주입영역을 이루는 이온을 확산하여 공통 소오스 및 드레인영역을 이루며 비트라인으로 이용되는 불순물영역을 형성하는 공정과, 상기 트렌치의 내부 표면을 포함하는 상기 반도체기판의 표면에 게이트산화막을 형성하고 상기 게이트산화막 상에 상기 불순물영역과 직교하는 게이트를 형성하여 상기 불순물영역 사이가 채널이 되는 트랜지스터들을 형성하는 공정과, 상기 트랜지스터들 중 선택된 소정 트랜지스터의 채널에 제 1 도전형의 불순물을 고농도로 주입하여 코딩하는 공정을 구비한다. 따라서, 트랜지스터들의 소오스 및 드레인영역으로 이용되는 불순물영역을 트렌치의 측면에 작은 면적을 갖도록 형성되므로 집적도를 향상시킬 수 있다.
Description
본 발명은 롬(Read Only Memory : ROM)의 제조방법에 관한 것으로서, 특히, 제조 공정 중에 사용자의 마스크를 사용하여 이온 주입하므로써 데이터를 영속하도록 프로그램하는 마스크 ROM의 제조 방법에 관한 것이다.
ROM은 저장된 데이터가 정상적인 동작 상태에서는 변하지 않도록 구성된 불휘발성 메모리(nonvolatile memory) 장치로 데이터를 저장하는 방법에 따라 마스크 ROM, PROM(Programmable ROM), EPROM(Electrically Programmable ROM) 또는 EEPROM(Erasable and Electrically Programmable ROM) 등으로 구별된다.
상기에서 마스크 ROM은 제조 공정 중에 사용자가 원하는 데이터를 갖는 마스크를 사용하여 코딩하여 데이터를 저장하는 것으로 이 후에 저장된 데이터의 변화가 불가능하고 단지 저장된 데이터만을 읽을 수 있다. 마스크 ROM은 불순물을 이온 주입하여 소정 트랜지스터을 다른 트랜지스터들과 다른 상태로 만들어 주므로써 데이터를 코딩할 수 있다. 즉, 마스크 ROM은 데이터를 코딩하기 위해 제조 공정 중 불순물을 주입하여 트랜지스터들이 '온(on)' 상태일 때 소정 트랜지스터을 '오프(off)' 상태로 만들거나, 또는, 트랜지스터들이 '오프' 상태일 때 소정 트랜지스터을 '온' 상태로 만든다.
도 1a 내지 도 1d는 종래 기술에 따른 ROM의 제조공정도이다.
도 1a를 참조하면, P형의 실리콘으로 이루어진 반도체기판(11)에 제 1 감광막(13)을 도포한 후 노광 및 현상하여 패터닝하여 반도체기판(11)을 노출시킨다. 그리고, 제 1 감광막(13)을 마스크로 사용하여 반도체기판(11)에 아세닉(As) 또는 인(P) 등의 N형의 불순물이온을 높은 도우즈로 주입하여 제 1 이온주입영역(15)을 형성한다.
도 1b를 참조하면, 제 1 감광막(13)을 제거한다. 그리고, 반도체기판(11)의 표면을 열산화하여 이온이 주입되지 않은 부분에 게이트산화막(17)을 형성한다. 이 때, 반도체기판(11)의 제 1 이온주입영역(15)이 형성된 부분은 이온 주입시 격자 손상 등에 의해 이온 주입되지 않은 부분 보다 15∼20배 정도 산화 속도가 빠르게 되어 두꺼운 매몰산화막(19)이 형성된다. 그리고, 열산화시 제 1 이온주입영역(15) 내의 불순물 이온이 활성화되어 공통 소오스 및 드레인영역를 이루며 비트라인으로 이용되는 불순물영역(21)이 형성된다.
도 1c를 참조하면, 게이트산화막(17) 및 매몰산화막(19) 상에 불순물이 도핑된 다결정실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 등의 방법으로 증착하고 불순물영역(21)과 직교하도록 포토리쏘그래피 방법으로 패터닝하여 게이트(23)를 형성한다. 그러므로, 반도체기판(11)의 불순물영역(21) 사이의 게이트(23)와 대응하는 부분이 채널이 되어 트랜지스터들이 형성된다. 그리고, 상술한 구조의 전 표면에 제 2 감광막(24)을 도포한 후 노광 및 현상하여 소정 트랜지스터를 노출시킨다. 제 2 감광막(24)을 마스크로 사용하여 반도체기판(11)에 보론(B) 또는 BF2등의 P형의 불순물이온을 높은 도우즈로 주입하여 제 2 이온주입영역(25)을 형성한다.
도 1d를 참조하면, 제 2 감광막(24)을 제거한다. 그리고, 제 2 이온주입영역(25)의 불순물 이온을 열처리하여 확산시켜 P형의 불순물이 고농도로 도핑된 제 1 채널(27)을 형성한다. 이 때, P형의 불순물이 도핑되지 않은 채널은 제 2 채널(29)이 된다. 상기에서, 제 1 채널(27)로 이루어진 트랜지스터(T1)는 코딩된 것이고 제 2 채널(29)로 이루어진 트랜지스터(T2)는 코딩되지 않은 것이다.
그러나, 종래 기술에 따른 마스크 ROM은 소오스 및 드레인영역으로 이용되는 제 1 불순물영역의 면적을 감소시키는 데 한계가 있어 집적도를 향상시키기 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 소오스 및 드레인영역으로 이용되는 제 1 불순물영역을 트렌치의 측면에 형성하여 면적을 감소시키므로 집적도를 향상시킬 수 있는 마스크 ROM의 제조방법을 제공함에 있다.
상기 본 발명의 목적을 달성하기 위한 마스크 ROM의 제조방법은 제 1 도전형의 반도체기판의 소정 부분에 제 2 도전형의 불순물을 이온 주입하여 이온주입영역을 형성하는 공정과, 상기 반도체기판의 상기 이온주입영역의 양측을 제외한 가운데 부분에 소정 깊이의 트렌치를 형성하는 공정과, 상기 이온주입영역을 이루는 이온을 확산하여 공통 소오스 및 드레인영역을 이루며 비트라인으로 이용되는 불순물영역을 형성하는 공정과, 상기 트렌치의 내부 표면을 포함하는 상기 반도체기판의 표면에 게이트산화막을 형성하고 상기 게이트산화막 상에 상기 불순물영역과 직교하는 게이트를 형성하여 상기 불순물영역 사이가 채널이 되는 트랜지스터들을 형성하는 공정과, 상기 트랜지스터들 중 선택된 소정 트랜지스터의 채널에 제 1 도전형의 불순물을 고농도로 주입하여 코딩하는 공정을 구비한다.
도 1a 내지 도 1d는 종래 기술에 따른 마스크 롬의 제조 공정도
도 2a 내지 도 2e는 본 발명에 따른 마스크 롬의 제조 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 따른 마스크 ROM의 제조공정도이다.
도 2a를 참조하면, P형의 실리콘으로 이루어진 반도체기판(31) 상에 제 1 감광막(33)을 도포한다. 제 1 감광막(33)을 노광 및 현상하여 패터닝하여 반도체기판(31)의 소정 부분을 노출시킨다. 그리고, 제 1 감광막(33)을 마스크로 사용하여 반도체기판(31)에 아세닉(As) 또는 인(P) 등의 N형의 불순물이온을 높은 도우즈로 주입하여 제 1 이온주입영역(35)을 형성한다.
도 2b를 참조하면, 제 1 감광막(33)을 제거한다. 그리고, 반도체기판(31) 상에 다시 제 2 감광막(37)을 도포한다. 그리고, 제 2 감광막(37)을 마스크로 사용하여 반도체기판(31)의 제 1 이온주입영역(35)이 형성된 소정 부분, 즉, 양측을 제외한 가운데 부분을 노출시킨다.
제 2 감광막(37)을 마스크로 사용하여 반도체기판(31)의 노출된 부분을 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함) 등의 이방성식각방법으로 소정 깊이 식각하여 트렌치(39)를 형성한다. 이 때, 트렌치(39)를 바닥면이 제 1 이온주입영역(35) 보다 깊게 형성한다.
도 2c를 참조하면, 제 2 감광막(37)을 제거한다. 그리고, 제 1 이온주입영역(35)을 이루는 이온을 열에 의해 확산하여 공통 소오스 및 드레인영역를 이루며 비트라인으로 이용되는 불순물영역(41)을 형성한다. 상기에서 제 1 이온주입영역(35)은 트렌치(39)에 의해 표면적이 좁게 조절될 수 있으므로 불순물영역(41)을 좁게 형성할 수 있다.
그리고, 트렌치(39)의 내부 표면을 포함하는 반도체기판(31)의 표면에 열산화방법에 의해 게이트산화막(43)을 형성한다. 게이트산화막(43) 상에 불순물이 도핑된 다결정실리콘을 CVD 등의 방법으로 증착한 후 불순물영역(41)과 직교하도록 포토리쏘그래피 방법으로 패터닝하여 게이트(45)를 형성한다. 상기에서 반도체기판(31)의 불순물영역(41) 사이, 즉, 트렌치(39)가 형성되지 않은 부분의 불순물영역(41) 사이와 트렌치(39)의 바닥면의 게이트(45)와 대응하는 부분은 채널이 되어 트랜지스터들이 형성된다.
상기에서 제 1 이온주입영역(35)을 이루는 이온을 별도의 열 공정에 의해 확산하지 않고 게이트산화막(43) 형성시 확산시켜 불순물영역(41)을 형성할 수도 있다. 또한, 게이트산화막(43)을 형성하기 전에 트렌치(39)의 바닥면을 포함하는 반도체기판(31)의 전 표면에 문턱전압을 조절하기 위해 아세닉(As) 또는 인(P) 등의 N형의 불순물이온을 이온 주입할 수도 있다.
도 2d를 참조하면, 상술한 구조의 전 표면에 제 3 감광막(47)을 도포한 후 노광 및 현상하여 패터닝하여 소정 트랜지스터를 노출시킨다. 제 3 감광막(47)을 마스크로 사용하여 게이트(45)를 통해 반도체기판(31)에 보론(B) 또는 BF2등의 P형의 불순물이온을 높은 도우즈로 주입하여 제 2 이온주입영역(49)을 형성한다.
도 2e를 참조하면, 제 3 감광막(47)을 제거한다. 그리고, 제 2 이온주입영역(49)의 불순물 이온을 열처리하여 확산시켜 P형의 불순물이 고농도로 도핑된 제 1 채널(51)을 형성한다. 이 때, P형의 불순물이 도핑되지 않은 채널은 제 2 채널(53)이 된다. 상기에서, 제 1 채널(51)로 이루어진 트랜지스터(T11)는 코딩된 것이고 제 2 채널(53)로 이루어진 트랜지스터(T12)는 코딩되지 않은 것이다.
상술한 바와 같이 본 발명은 반도체기판의 소정 부분에 불순물을 높은 도우즈로 주입하여 제 1 이온주입영역을 형성하고 제 1 이온주입영역의 양측이 남도록 가운데 부분을 식각하여 트렌치를 형성한 후 제 1 이온주입영역을 이루는 이온을 확산시켜 공통 소오스 및 드레인영역를 이루며 비트라인으로 이용되는 불순물영역을 트렌치의 측면에 작은 면적을 갖도록 형성한다.
상술한 내용에서 본 발명의 실시 예에 따른 마스크 롬의 제조 방법을 P형의 반도체기판에 N형의 트랜지스터를 형성하는 것으로 설명하였으나, N형의 반도체기판에 P형의 트랜지스터를 형성할 수도 있다.
따라서, 본 발명은 트랜지스터들의 소오스 및 드레인영역으로 이용되는 불순물영역을 트렌치의 측면에 작은 면적을 갖도록 형성되므로 집적도를 향상시킬 수 있는 잇점이 있다.
Claims (2)
- 제 1 도전형의 반도체기판의 소정 부분에 제 2 도전형의 불순물을 이온 주입하여 이온주입영역을 형성하는 공정과,상기 반도체기판의 상기 이온주입영역의 양측을 제외한 가운데 부분에 소정 깊이의 트렌치를 형성하는 공정과,상기 이온주입영역을 이루는 이온을 확산하여 공통 소오스 및 드레인영역을 이루며 비트라인으로 이용되는 불순물영역을 형성하는 공정과,상기 트렌치의 내부 표면을 포함하는 상기 반도체기판의 표면에 게이트산화막을 형성하고 상기 게이트산화막 상에 상기 불순물영역과 직교하는 게이트를 형성하여 상기 불순물영역 사이가 채널이 되는 트랜지스터들을 형성하는 공정과,상기 트랜지스터들 중 선택된 소정 트랜지스터의 채널에 제 1 도전형의 불순물을 고농도로 주입하여 코딩하는 공정을 구비하는 마스크 롬의 제조방법.
- 청구항 1에 있어서상기 트렌치를 바닥면이 상기 제 1 이온주입영역 보다 깊도록 형성하는 마스크 롬의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980003017A KR100266031B1 (ko) | 1998-02-04 | 1998-02-04 | 마스크 롬의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980003017A KR100266031B1 (ko) | 1998-02-04 | 1998-02-04 | 마스크 롬의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990069023A KR19990069023A (ko) | 1999-09-06 |
| KR100266031B1 true KR100266031B1 (ko) | 2000-09-15 |
Family
ID=19532439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980003017A KR100266031B1 (ko) | 1998-02-04 | 1998-02-04 | 마스크 롬의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100266031B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567025B1 (ko) * | 2002-09-18 | 2006-04-04 | 매그나칩 반도체 유한회사 | 마스크롬 셀 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390043B1 (ko) * | 2001-06-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 마스크롬 제조 방법 |
-
1998
- 1998-02-04 KR KR1019980003017A patent/KR100266031B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567025B1 (ko) * | 2002-09-18 | 2006-04-04 | 매그나칩 반도체 유한회사 | 마스크롬 셀 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990069023A (ko) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161398B1 (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| KR100244967B1 (ko) | 듀얼 게이트(dual-gate)의 반도체 장치 제조방법 | |
| KR100351691B1 (ko) | 비휘발성 반도체메모리장치 및 그 제조방법 | |
| KR100282454B1 (ko) | 트랜지스터의 구조 및 제조 방법 | |
| KR19980084469A (ko) | 마스크 롬 및 그의 제조방법 | |
| KR100266031B1 (ko) | 마스크 롬의 제조방법 | |
| KR19980064119A (ko) | 비휘발성 반도체 메모리장치 및 그 제조방법 | |
| JPH09102555A (ja) | 電気的書き換え可能な半導体不揮発性メモリ装置とその製造方法 | |
| KR100470721B1 (ko) | 리세스된 영역을 갖는 반도체 소자의 패턴 형성방법 | |
| KR19990048490A (ko) | 반도체장치의 롬 제조방법 | |
| KR100313783B1 (ko) | 모스트랜지스터제조방법 | |
| KR100242384B1 (ko) | 마스크 롬 및 그의 제조방법 | |
| KR100280535B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0147649B1 (ko) | 불휘발성 반도체 메모리 장치 제조방법 | |
| KR100197521B1 (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR100269602B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20020040298A (ko) | 피모스 트랜지스터 제조방법 | |
| KR100310422B1 (ko) | 반도체장치의 비휘발성 메모리 소자 제조방법 | |
| KR100937650B1 (ko) | 반도체 장치의 트랜지스터 제조 방법 | |
| KR19990018041A (ko) | 반도체 메모리 소자 및 그의 제조방법 | |
| KR100505610B1 (ko) | 레트로그레이드 웰을 갖는 반도체장치의 제조방법 | |
| KR0124647B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR100260488B1 (ko) | 전계 효과 트랜지스터 제조방법 | |
| KR19980077007A (ko) | 마스크 롬 및 그의 제조방법 | |
| KR0166859B1 (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060522 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |