KR20040024758A - 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법 - Google Patents

레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법 Download PDF

Info

Publication number
KR20040024758A
KR20040024758A KR1020020056195A KR20020056195A KR20040024758A KR 20040024758 A KR20040024758 A KR 20040024758A KR 1020020056195 A KR1020020056195 A KR 1020020056195A KR 20020056195 A KR20020056195 A KR 20020056195A KR 20040024758 A KR20040024758 A KR 20040024758A
Authority
KR
South Korea
Prior art keywords
layer
laser
semiconductor substrate
crystallization process
substrate
Prior art date
Application number
KR1020020056195A
Other languages
English (en)
Other versions
KR100935850B1 (ko
Inventor
최재식
조덕용
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020056195A priority Critical patent/KR100935850B1/ko
Publication of KR20040024758A publication Critical patent/KR20040024758A/ko
Application granted granted Critical
Publication of KR100935850B1 publication Critical patent/KR100935850B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2683—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using X-ray lasers

Abstract

본 발명에서는, 대기 상태 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법에 의하면, 별도의 레이저 조사창없이도 표면 거칠기가 작은 폴리실리콘층을 제공할 수 있어 신뢰성있는 소자를 제공할 수 있으며, 별도의 레이저 조사창의 생략으로 기존의 레이저 조사창에 불순물이 부착됨에 따라 나타나는 공정 불량을 제거할 수 있어, 고가의 재료 비용을 절감할 수 있으므로, 생산수율 및 제품 경쟁력을 높일 수 있다.

Description

레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법{A method for manufacturing of Poly Silicon layer used a Laser Crystallization Process}
본 발명은 전자관련기기의 박막트랜지스터로 이용되는 폴리실리콘층의 제조 방법에 관한 것이며, 특히 레이저 결정화 공정과 같은 저온 결정화 공정에 의해 폴리실리콘층을 제조하는 방법에 관한 것이다.
현대의 거의 모든 전자관련 기기들에는 반도체 소자들을 필수적으로 탑재하고 있으며, 반도체 기술의 발달에 기기 전체의 기술 발달 정도가 결정되고 있을 정도이다. 반도체 기술의 발달은 좁은 공간에 많은 박막트랜지스터를 집적하는 초소형화, 고밀도화의 방향으로 발전하고 있다. 즉, 박막트랜지스터를 제조하는 방법이 반도체 기술이 발전을 결정하는 중요한 기술이 되고 있다.
반도체 기술은 메모리 소자, 제어장치 소자, 그리고 디스플레이 소자 등 매우 다양한 분야에서 응용되고 있다. 어떤 응용분야에서 사용되는가 혹은 어떤 특성을 갖는 제품에 사용되는가에 따라서 제조되는 반도체 소자는 그 구성 상태나 소자 재료가 조금씩 다르게 사용된다.
폴리실리콘은 응답 속도가 빠르다는 장점을 갖고 있어서 주로 소형 표시장치에 사용되었다. 이러한 소형 표시장치에서는 석영 기판을 사용해도 경제성에 문제가 없었으나, 대면적 액정표시장치에서는 고가의 석영 기판을 사용할 경우 제조 단가의 상승으로 거의 실용성이 없게 되었다. 그러나, 600 ℃ 이하의 저온 하에서 폴리실리콘 박막트랜지스터를 제조할 수 있는 기술이 개발되면서 석영 기판 대신에 저가의 유리 기판을 이용하여 대면적 액정표시장치를 제작할 수 있게 되었다.
저온 공정을 통해 폴리실리콘을 제조하는 방법으로는, 레이저 에너지를 이용한 레이저 결정화 공정에 의해 비정질 실리콘을 결정화하는 공정이 최근 가장 주목받고 있다. 상기 레이저 결정화 공정에서는 기판 상에 비정질 실리콘을 증착한 다음, 기판 상에 레이저 빔을 여러 번 중첩되게 조사하는 것으로 비정질 실리콘으로 폴리 실리콘으로 결정화하는 공정을 진행하는 것이다.
이하, 도면을 참조하여 레이저 에너지를 이용한 실리콘 결정화 공정에 대해서 설명한다.
도 1은 레이저 에너지 밀도별 실리콘의 결정화 곡선 그래프로서, 결정립(grain)의 크기에 따라 레이저 결정화 영역을 분류하였다.
도시한 바와 같이, 그래프 상의 제 1 영역은 부분 용융 영역(partial melting regime)으로서, 실리콘층의 표면만을 용융시켜 작은 결정립을 형성하게 된다.
제 2 영역은 완전 용융 근접 영역(near-complete melting regime)으로서, 측면 성장에 의해, 제 1 영역보다 조대한 결정립을 형성할 수 있으나, 균일한 결정립을 수득하기는 어렵다.
제 3 영역은 완전 용융 영역(complete melting regime)으로서, 비정질 실리콘층 전체를 용융시킨 후 균일한 결정핵 생성(homogeneous nucleation)에 의해 미세한(fine) 결정립으로 형성된다.
즉, 레이저 열처리 공정을 이용하여 결정질 실리콘을 제조하는 공정에서는 제 2 영역대의 에너지 밀도를 이용하여 균일하게 조대한 결정립을 형성하기 위하여, 레이저 빔의 조사횟수 및 중첩비를 조절한다.
전술한 폴리실리콘은 전술한 결정립과, 결정립과 결정립 경계부를 이루는 결정립계(grain boundary)로 이루어진다.
이하, 종래의 레이저 결정화 공정을 공정 챔버 조건별로 좀 더 상세히 설명한다.
도 2a, 2b는 종래의 진공 분위기 레이저 결정화 공정에 대한 도면으로서, 도 2a는 진공 분위기 챔버 내에서 반도체 기판을 결정화하는 공정 단계를 나타낸 도면이고, 도 2b는 상기 도 2a 결정화 공정을 거쳐 형성된 폴리실리콘을 포함하는 반도체 기판의 단면도이다.
도 2a에서는, 진공 챔버(10) 내에 기판을 지지하고, 기판을 일정방향으로 움직이게 하는 스테이지(20 ; stage)가 구비되어 있고, 스테이지(20) 상부에는 반도체 기판(30)이 배치되어 있다.
상기 반도체 기판(30)은 베이스 기판(32 ; base substrate)과, 베이스 기판(32) 상부에 위치하는 버퍼층(34 ; buffer layer)과, 버퍼층(34) 상부에 위치하는 실리콘층(36)으로 이루어지고, 상기 진공 챔버(10)에는 전술한 비정질 실리콘층(36)에 진공을 유지하는 상태에서 레이저를 챔버 내에 투과시키기 위한 레이저 조사창(12)이 구비되어 있다.
상기 실리콘층(36)은 비정질(amorphous) 상태로 증착된 다음, 레이저 에너지를 통해 폴리 상태로 결정화되는 실리콘 물질로 정의될 수 있다.
한 예로, 상기 레이저 빔은 308 nm의 자외선 파장을 가지는 엑시머 레이저 장치를 통해 공급되는데, 상기 레이저 빔은 기판 상에 여러 번 서로 일정 비율 중첩되게 조사되는 방식에 의해 결정화 공정을 완성하게 된다.
레이저 빔 조사시 레이저 에너지가 실리콘층에 조사되면 순간적으로 실리콘층은 한 예로 1,000 도 이상 상승한 다음 어닐링(annealing)이 되는데, 실리콘층의 표면이 버퍼층과 인접한 실리콘층 영역보다 빠르게 고체 상태가 되기 때문에, 고체 상태의 실리콘층과 액체 상태의 실리콘층 간의 밀도차에 의해 결정립계가 표면 위로 융기되게 된다. 이렇게 결정립계의 융기 정도는 표면 거칠기로 정의할 수 있으며, 결정립계가 많이 융기될 수록 표면 거칠기는 커지게 된다.
한 예로, 질소(N2) 분위기 또는 대기 상태의 공정 챔버 내에는 일정 산소가 포함되는데, 이러한 산소 이온은 실리콘층이 어닐링되는 과정에서 실리콘층 표면의실리콘 이온과 반응성을 갖게 되고, 이러한 실리콘 이온과 산소 이온간의 반응은 결정립계에서 심하게 나타나게 되어 표면 거칠기가 커진다.
표면 거칠기가 큰 폴리실리콘층을 반도체 소자로 이용하게 되면, 결정립계에 전하가 밀집되게 되어 절연막 터짐 현상이 일어나게 되고, 이러한 현상에 의해 금속 배선 간에 단락(short)이 유발되므로, 폴리실리콘층의 표면 거칠기 정도는 제품의 신뢰성과 매우 밀접한 관계를 가진다.
도 2b는, 전술한 진공 분위기 레이저 결정화를 공정을 통해 형성된 폴리실리콘층(40)을 포함하는 반도체 기판(30)의 단면 구조를 나타낸 것으로, 상기 폴리실리콘층(40)은 결정립(40a) 및 결정립계(40b)로 이루어지고, 결정립계(40b)의 융기 정도는 표면 거칠기(I)로 정의되는데, 상기 도 2a에 따른 레이저 결정화 공정은 진공 상태에서 진행되기 때문에, 대기 중의 산소 유입이 최소화되어 표면 거칠기(I)는 후술하는 질소(N2) 분위기에서보다 충분히 작게 된다.
그러나, 상기 도 2a 도면에서와 같이 진공 상태에서 레이저 결정화 공정을 진행하게 되면, 레이저 빔 조사에 의해 순간적으로 가열되는 실리콘층 표면의 일부 실리콘 이온들은 기화되게 된다. 이렇게 기화된 실리콘 이온(38)들은 기판 내부에서 들떠있는 상태에서 레이저 조사창(12)에 부착되기 쉽고, 이로 인해 레이저 조사창의 오염이 유발되어 레이저 투과율이 떨어짐에 따라 장비 유지 관리가 어려워지게 되며, 결정화 공정 마진을 고려시 매우 심각한 문제가 발생하게 된다.
도 3a, 3b는 종래의 질소 분위기 레이저 결정화 공정에 대한 도면으로서, 도3a는 질소 분위기 챔버에서의 레이저 결정화 공정 단계를 나타낸 도면이고, 도 3b는 상기 도 3a의 레이저 결정화 공정을 거쳐 형성된 폴리실리콘층을 포함하는 반도체 기판의 적층 구조를 나타낸 단면도이다.
도 3a에서는, 질소(N2) 분위기 챔버(50)가 구비되어 있고, 챔버(50) 내에는 스테이지(60)와, 스테이지(60) 상부에 반도체 기판(70)이 배치되어 있고, 반도체 기판(70)을 노출시키며, 질소 분위기를 유지하는 상태에서 레이저 빔을 조사하기 위해 챔버(50)의 상부면에는 레이저 조사창(52)이 구비되어 있고, 챔버(50) 외부에는 레이저 조사창(52)을 통해 반도체 기판(70) 상에 레이저 빔을 조사하기 위한 레이저 장치(미도시)가 구비되어 있다.
상기 반도체 기판(70)은, 베이스 기판(72)과, 베이스 기판(72) 상에 형성된 버퍼층(74)과, 버퍼층(74) 상부에 형성된 실리콘층(74)으로 이루어진다.
상기 실리콘층(74)은 비정질 상태로 증착된 다음, 레이저 결정화 공정을 거쳐 폴리 상태로 결정화되는 실리콘층으로 정의될 수 있다.
상기 레이저 장치를 통해 조사된 레이저 빔은 챔버(50)의 레이저 조사창(52)을 통해 반도체 기판(70) 상에 조사되어, 레이저 빔이 조사된 실리콘층은 결정화되어 폴리실리콘층을 이루게 된다.
도 3b는, 상기 도 3a에 따른 질소 분위기 챔버 내에서 레이저 결정화 공정을 거쳐 형성된 폴리실리콘층(78)을 포함하는 반도체 기판(70)의 적층구조를 나타낸 단면도를 나타낸 것으로, 상기 폴리실리콘층(78)은 결정립(78a) 및 결정립(78a) 간의 경계부를 이루는 결정립계(78b)로 이루어지며, 결정립계(78b)의 융기 정도인 표면 거칠기(II)는 상기 도 2a와 같은 진공 분위기에서 결정화된 폴리실리콘층(도 2b의 40)의 표면 거칠기(I)보다 커지게 된다.
왜냐하면, 상기 질소 분위기 챔버에는 혼합 가스 중에 산소 가스가 포함되어, 실리콘층의 표면에서의 실리콘 이온과 산소 이온간의 반응이 활발히 이루어지기 때문이다.
그러나, 질소 분위기 챔버 내에는 전술한 진공 분위기에서와 달리 챔버 내에 질소 이온 들이 존재하기 때문에, 실리콘의 결정화 공정 중 발생되는 기화된 실리콘 입자(80)가 레이저 조사창(52)의 내부 표면에 부착되는 것을 방지할 수 있어, 공정 안정성은 진공 분위기 공정보다 안정되게 된다.
이와 같이, 기존에는 저온 결정화 공정인 레이저 결정화 공정에 의해 폴리실리콘층을 제조함에 있어서, 진공 분위기 공정에 의하면 폴리실리콘층의 표면 거칠기는 작게 할 수 있어도, 레이저 조사창이 오염될 확률은 높아 공정 안정성이 떨어지는 단점이 있었고, 질소 분위기 공정에 의하면 진공 분위기 공정보다 공정 안정성은 높일 수 있어도, 표면 거칠기는 진공 분위기 공정보다 커지는 단점을 가지고 있으므로, 두 공정 모두 표면 거칠기 및 공정 안정성을 동시에 양호하게 제어하기는 어려웠다.
또한, 기존의 진공 분위기 또는 질소 분위기 레이저 결정화 공정에서는, 일정 상태의 공정 분위기를 유지하기 위하여 공정 챔버에 레이저 조사창이 필수적으로 구비되었으나, 이러한 레이저 조사창은 레이저 투과율 및 내구성이 우수해야 하는 조건에 의해 통상적으로 석영(quarter)과 같은 고가의 재료를 선택해야 되므로 공정 비용이 상승되어 제품 경쟁력이 떨어지는 문제점이 있었다.
상기 문제점을 해결하기 위하여, 본 발명에서는 별도의 레이저 조사창없이도 표면 거칠기를 작고, 공정 안정도를 높일 수 있는 레이저 결정화 공정에 의해 폴리실리콘을 제조하는 방법을 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에서는 별도의 레이저 조사창이 생략된 대기 상태의 공정 챔버에서 레이저 결정화 공정을 진행하며, 이때 챔버 내에는 반도체 기판 상에 질소, 아르곤(Ar)과 같은 불활성 기체를 블로우(blow)하여 산소 농도를 낮출 수 있는 블로우 장치를 포함하고자 한다.
도 1은 레이저 에너지 밀도별 실리콘의 결정화 곡선 그래프.
도 2a, 2b는 종래의 진공 분위기 레이저 결정화 공정에 대한 도면으로서, 도 2a는 진공 분위기 챔버 내에서 반도체 기판을 결정화하는 공정 단계를 나타낸 도면이고, 도 2b는 상기 도 2a 결정화 공정을 거쳐 형성된 폴리실리콘을 포함하는 반도체 기판의 단면도.
도 3a, 3b는 종래의 질소 분위기 레이저 결정화 공정에 대한 도면으로서, 도 3a는 질소 분위기 챔버에서의 레이저 결정화 공정 단계를 나타낸 도면이고, 도 3b는 상기 도 3a의 레이저 결정화 공정을 거쳐 형성된 폴리실리콘층을 포함하는 반도체 기판의 적층 구조를 나타낸 단면도.
도 4a, 4b는 본 발명에 따른 대기 상태 레이저 결정화 공정에 대한 도면으로서, 도 4a는 대기 상태 챔버에서 레이저 결정화 공정을 진행하는 공정 단계를 나타낸 도면이고, 도 4b는 상기 도 4a의 레이저 결정화 공정에 의해 형성된 폴리실리콘층을 포함하는 반도체 기판의 적층구조를 나타낸 단면도.
도 5는 본 발명에 따른 폴리실리콘층을 포함하는 박막트랜지스터 소자에 대한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 대기 챔버 112 : 개구부
120 : 스테이지 130 : 반도체 기판
132 : 베이스 기판 134 : 버퍼층
136 : 실리콘층 140 : 블로우 장치
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 비정질 실리콘층을 용융시킬 수 있는 에너지 밀도를 가지는 레이저 장치를 이용하여 폴리실리콘층을 제조하는 방법에 있어서, 대기 상태의 공정 챔버를 구비하는 단계와; 상기 공정 챔버 내에 비정질 실리콘층이 형성된 반도체 기판을 배치하는 단계와; 상기 반도체 기판 상부에 일정간격 이격되게 위치하며, 상기 반도체 기판 상에 불활성 기체를 블로우하는 블로우 장치를 구비하는 단계와; 상기 반도체 기판 상에 레이저 빔을 조사하는 단계에서, 상기 레이저 빔이 조사되는 기판 영역에, 상기 블로우 장치를 통해 불활성 기체를 블로우하여 상기 실리콘층 표면의 산소 농도가 낮은 상태에서결정화하는 단계를 포함하는 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법을 제공한다.
상기 반도체 기판은, 베이스 기판(base substrate)과, 상기 베이스 기판 상에 형성된 버퍼층(buffer layer)을 포함하며, 상기 버퍼층 상부에 상기 비정질 실리콘층이 형성되어 있고, 상기 챔버에는, 상기 레이저 빔을 통과시키는 개구부를 추가로 포함하며, 상기 챔버에는, 상기 반도체 기판을 지지하고 움직이게 하는 스테이지(stage)를 추가로 포함하는 것을 특징으로 한다.
상기 불활성 기체는 질소(N2), 아르곤(Ar) 중 어느 하나에서 선택되며, 상기 레이저 장치는 엑시머(eximer) 레이저 장치로 이루어지고, 상기 엑시머 레이저의 매질은 염화 크세논(XeCl)이며, 상기 엑시머 레이저 장치에서는, 308 nm의 자외선 파장을 가지는 레이저 빔이 조사되는 것을 특징으로 한다.
상기 블로우 장치는, 상기 레이저 빔의 조사 경로와 이웃하는 위치에서 상기 반도체 기판 상에 불활성 기체를 블로우하는 것을 특징으로 한다.
본 발명의 제 2 특징에서는, 기판을 움직이게 하는 스테이지 및 레이저 빔이 통과되는 개구부를 가지는 대기 상태의 공정 챔버와; 상기 스테이지 상부에 배치되며, 비정질 실리콘층이 형성된 반도체 기판 상에 일정 간격 이격되게 배치되며, 상기 반도체 기판 상에 불활성 기체를 블로우하는 블로우 장치와; 상기 공정 챔버 외부에 위치하며, 상기 반도체 기판 상에 레이저 빔을 조사하는 레이저 장치를 포함하며, 상기 블로우 장치를 통해 상기 반도체 기판 표면에서의 산소 농도를 낮춘 상태에서, 상기 반도체 기판의 결정화 공정이 진행되는 것을 특징으로 하는 레이저결정화 공정용 장비를 제공한다.
본 발명의 제 3 특징에서는, 절연 기판 상에 형성된 버퍼층과; 상기 버퍼층 상부에서 액티브 영역과, 상기 액티브 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 가지며, 레이저 결정화를 이용하여 결정화된 폴리실리콘으로 이루어진 반도체층과; 상기 반도체층의 액티브 영역 상에 차례대로 형성된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극을 덮는 기판 전면에 위치하며, 상기 반도체층의 소스 영역 및 드레인 영역을 각각 노출시키는 제 1, 2 콘택홀을 가지는 층간절연막과; 상기 층간 절연막 상부에서, 상기 제 1, 2 콘택홀을 통해 상기 반도체층의 소스 영역 및 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 포함하며, 상기 반도체층을 이루는 폴리실리콘은 대기 상태의 챔버에서 불활성 기체의 블로우를 통해 실리콘층 표면의 산소 농도가 낮은 조건 하에서 결정화되어 이루어진 것을 특징으로 하는 전자기기용 박막트랜지스터를 제공한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 4a, 4b는 본 발명에 따른 대기 상태 레이저 결정화 공정에 대한 도면으로서, 도 4a는 대기 상태 챔버에서 레이저 결정화 공정을 진행하는 공정 단계를 나타낸 도면이고, 도 4b는 상기 도 4a의 레이저 결정화 공정에 의해 형성된 폴리실리콘층을 포함하는 반도체 기판의 적층구조를 나타낸 단면도이다.
도 4a에서는, 대기 상태 공정 챔버(110)가 구비되어 있고, 공정 챔버(110) 내에는 기판을 지지하며, 움직이게 하는 스테이지(120)가 구비되어 있고,스테이지(120) 상부에는 반도체 기판(130)이 배치되어 있다.
그리고, 공정 챔버(110) 내 반도체 기판(130)과 일정간격 이격된 상부에는, 상기 반도체 기판(130)에 질소, 아르곤과 같은 불활성 기체를 블로우하는 블로우 장치(140)가 구비되어 있는 것을 특징으로 한다.
그리고, 상기 반도체 기판(130)은 베이스 기판(132)과, 베이스 기판(132) 상부의 버퍼층(134)과, 버퍼층(134) 상부의 실리콘층(136)으로 이루어지며, 상기 실리콘층(136)은 비정질 상태로 증착된 다음, 레이저 결정화 단계를 거쳐 폴리 상태로 결정화되는 실리콘층으로 통칭된다.
상기 베이스 기판(132)을 이루는 물질은 절연 기판 물질에서 선택되며, 바람직하게는 유리 기판으로 하는 것이고, 상기 버퍼층(134)은 실리콘 결정화 공정에 의해 베이스 기판(132)이 손상되는 것을 방지하기 위한 역할을 하며, 버퍼층(134)을 이루는 물질은 절연물질에서 선택되고, 바람직하게는 실리콘 산화막(SiOx)으로 하는 것이다.
그리고, 상기 공정 챔버(110)에는 반도체 기판(130)의 실리콘층(136)을 노출시키는 위치에 개구부(112)를 가지고 있으며, 공정 챔버(110) 외부에는 개구부(112)를 통해 공정 챔버(110) 내에 레이저 빔을 조사하며, 이때 전술한 블로우 장치(140)에서는 레이저 빔이 실리콘층(136)에 조사되는 단계에서, 동일 영역에 실리콘층(136) 상에 불활성 기체를 분사하여, 대기 상태 조건에서 결정화 공정을 진행하지만 실리콘층 표면에서의 산소 농도를 떨어뜨려 표면 거칠기를 작게 할 수 있다.
상기 레이저 장치는 엑시머(eximer) 레이저 장치로 하는 것이 바람직하고, 상기 엑시머 매질로는 염화크세논(XeCl)로 하는 것이 바람직하며, 염화크세논을 매질로 할 경우 308 nm의 자외선 파장을 가지는 레이저 빔을 생성할 수 있다.
도면으로 상세히 제시하지는 않았지만, 상기 블로우 장치(140)는 레이저 빔 조사 경로를 차단하지 않도록, 레이저 빔 조사 경로와 이웃하는 위치에서 기판 상에 블로우되도록 하는 것이 중요하다.
도 4b는, 상기 도 4a에 따른 대기 상태 레이저 결정화 공정에 의해 형성되며 결정립(138a) 및 결정립계(138b)로 이루어진 폴리실리콘층(138)의 표면 거칠기(III) 정도를 나타낸 도면으로서, 본 발명에서는 실리콘층 상부에 레이저 빔이 조사되는 단계에서, 동시에 불활성 기체를 기판 상에 블로우함으로써, 실리콘층 표면에서의 산소 농도를 낮추어 표면 거칠기(III)를 적어도 기존의 질소 분위기 공정에 따른 폴리실리콘층(도 3b의 78)의 표면 거칠기(II)보다 충분히 작게 할 수 있다.
또한, 본 발명에서는 별도의 레이저 조사창이 생략되고 대기 상태의 공정 챔버에서 레이저 결정화 공정을 진행하는 것을 특징으로 하는데, 기존의 대기 상태 레이저 결정화 공정과 달리 별도의 불활성 기체 블로우를 포함하여 결정화 공정을 진행하기 때문에, 표면 거칠기는 충분히 작게 하면서도 레이저 조사창의 생략에 따라 레이저 조사창의 오염에 의한 공정 효율 저하를 미연에 방지하여, 공정 안정성을 높일 수 있고, 장비의 초기 단가를 충분히 낮출 수 있는 효과를 가지게 된다.
도 5는 본 발명에 따른 폴리실리콘층을 포함하는 박막트랜지스터 소자에 대한 단면도로서, 액정표시장치의 화소부 박막트랜지스터를 일예로 하여 도시하였다.
도시한 바와 같이, 절연 기판(210) 상에 버퍼층(212)이 형성되어 있고, 버퍼층(212) 상부에는 폴리실리콘으로 이루어지며, 액티브 영역(IV)과, 액티브 영역(IV)의 양측 영역인 소스 영역(V) 및 드레인 영역(VI)으로 이루어진 반도체층(214)이 형성되어 있으며, 반도체층(214) 상부의 액티브 영역(IV)에는 게이트 절연막(216) 및 게이트 전극(218)이 형성되어 있고, 게이트 전극(218)을 덮는 기판 전면에 위치하며, 소스 영역(V) 및 드레인 영역(VI)을 일부 노출시키는 제 1, 2 콘택홀(220, 222)을 가지는 층간절연막(224)이 형성되어 있으며, 층간절연막(224) 상부에는 제 1, 2 콘택홀(220, 222)을 통해 반도체층(214)의 소스 영역(V) 및 드레인 영역(VI)과 연결되는 소스 전극(226) 및 드레인 전극(228)이 서로 일정간격 이격되게 형성되어 있고, 소스 전극(226) 및 드레인 전극(228) 상부에는 드레인 전극(228)을 일부 노출시키는 드레인 콘택홀(230)을 가지는 보호층(232)이 형성되어 있으며, 보호층(232) 상부에는 드레인 콘택홀(230)을 통해 드레인 전극(228)과 연결되는 화소 전극(234)이 형성되어 있다. 상기 반도체층(214), 게이트 전극(218), 소스 전극(226) 및 드레인 전극(228)은 박막트랜지스터(T)를 이룬다.
이러한 박막트랜지스터 소자는 액정표시장치외에, 유기전계발광 소자(Electroluminescent Device) 등 전자 기기에 폭넓게 적용될 수 있다.
그러나, 본 발명은 상기 실시예로 한정하지 않고, 본 발명의 취지에 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
이와 같이, 본 발명에 따른 대기 상태 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법에 의하면, 별도의 레이저 조사창없이도 표면 거칠기가 작은 폴리실리콘층을 제공할 수 있어 신뢰성있는 소자를 제공할 수 있으며, 별도의 레이저 조사창의 생략으로 기존의 레이저 조사창에 불순물이 부착됨에 따라 나타나는 공정 불량을 제거할 수 있어, 고가의 재료 비용을 절감할 수 있으므로, 생산수율 및 제품 경쟁력을 높일 수 있다.

Claims (11)

  1. 비정질 실리콘층을 용융시킬 수 있는 에너지 밀도를 가지는 레이저 장치를 이용하여 폴리실리콘층을 제조하는 방법에 있어서,
    대기 상태의 공정 챔버를 구비하는 단계와;
    상기 공정 챔버 내에 비정질 실리콘층이 형성된 반도체 기판을 배치하는 단계와;
    상기 반도체 기판 상부에 일정간격 이격되게 위치하며, 상기 반도체 기판 상에 불활성 기체를 블로우하는 블로우 장치를 구비하는 단계와;
    상기 반도체 기판 상에 레이저 빔을 조사하는 단계에서, 상기 레이저 빔이 조사되는 기판 영역에, 상기 블로우 장치를 통해 불활성 기체를 블로우하여 상기 실리콘층 표면의 산소 농도가 낮은 상태에서 결정화하는 단계
    를 포함하는 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 기판은, 베이스 기판(base substrate)과, 상기 베이스 기판 상에 형성된 버퍼층(buffer layer)을 포함하며, 상기 버퍼층 상부에 상기 비정질 실리콘층이 형성되어 있는 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법.
  3. 제 1 항에 있어서,
    상기 챔버에는, 상기 레이저 빔을 통과시키는 개구부를 추가로 포함하는 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법.
  4. 제 1 항에 있어서,
    상기 챔버에는, 상기 반도체 기판을 지지하고 움직이게 하는 스테이지(stage)를 추가로 포함하는 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법.
  5. 제 1 항에 있어서,
    상기 불활성 기체는 질소(N2), 아르곤(Ar) 중 어느 하나에서 선택되는 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법.
  6. 제 1 항에 있어서,
    상기 레이저 장치는 엑시머(eximer) 레이저 장치로 이루어진 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법.
  7. 제 6 항에 있어서,
    상기 엑시머 레이저의 매질은 염화 크세논(XeCl)인 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법.
  8. 제 7 항에 있어서,
    상기 엑시머 레이저 장치에서는, 308 nm의 자외선 파장을 가지는 레이저 빔이 조사되는 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법.
  9. 제 1 항에 있어서,
    상기 블로우 장치는, 상기 레이저 빔의 조사 경로와 이웃하는 위치에서 상기 반도체 기판 상에 불활성 기체를 블로우하는 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법.
  10. 기판을 움직이게 하는 스테이지 및 레이저 빔이 통과되는 개구부를 가지는 대기 상태의 공정 챔버와;
    상기 스테이지 상부에 배치되며, 비정질 실리콘층이 형성된 반도체 기판 상에 일정 간격 이격되게 배치되며, 상기 반도체 기판 상에 불활성 기체를 블로우하는 블로우 장치와;
    상기 공정 챔버 외부에 위치하며, 상기 반도체 기판 상에 레이저 빔을 조사하는 레이저 장치
    를 포함하며, 상기 블로우 장치를 통해 상기 반도체 기판 표면에서의 산소 농도를 낮춘 상태에서, 상기 반도체 기판의 결정화 공정이 진행되는 것을 특징으로 하는 레이저 결정화 공정용 장비.
  11. 절연 기판 상에 형성된 버퍼층과;
    상기 버퍼층 상부에서 액티브 영역과, 상기 액티브 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 가지며, 레이저 결정화를 이용하여 결정화된 폴리실리콘으로 이루어진 반도체층과;
    상기 반도체층의 액티브 영역 상에 차례대로 형성된 게이트 절연막 및 게이트 전극과;
    상기 게이트 전극을 덮는 기판 전면에 위치하며, 상기 반도체층의 소스 영역 및 드레인 영역을 각각 노출시키는 제 1, 2 콘택홀을 가지는 층간절연막과;
    상기 층간 절연막 상부에서, 상기 제 1, 2 콘택홀을 통해 상기 반도체층의 소스 영역 및 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극
    을 포함하며, 상기 반도체층을 이루는 폴리실리콘은 대기 상태의 챔버에서불활성 기체의 블로우를 통해 실리콘층 표면의 산소 농도가 낮은 조건 하에서 결정화되어 이루어진 것을 특징으로 하는 전자기기용 박막트랜지스터.
KR1020020056195A 2002-09-16 2002-09-16 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법 및 그 제조장치 KR100935850B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020056195A KR100935850B1 (ko) 2002-09-16 2002-09-16 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법 및 그 제조장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020056195A KR100935850B1 (ko) 2002-09-16 2002-09-16 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법 및 그 제조장치

Publications (2)

Publication Number Publication Date
KR20040024758A true KR20040024758A (ko) 2004-03-22
KR100935850B1 KR100935850B1 (ko) 2010-01-08

Family

ID=37327799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020056195A KR100935850B1 (ko) 2002-09-16 2002-09-16 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법 및 그 제조장치

Country Status (1)

Country Link
KR (1) KR100935850B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712180B1 (ko) * 2006-05-22 2007-04-27 삼성에스디아이 주식회사 레이저 결정화장치 및 이를 이용한 결정화방법
KR100727890B1 (ko) * 2005-11-16 2007-06-14 코닉시스템 주식회사 레이저 조사 전후의 가열에 의한 레이저 결정화 방법 및장치
US7271042B2 (en) * 1996-12-12 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
KR100769475B1 (ko) * 2005-11-16 2007-10-23 코닉시스템 주식회사 국부적 불활성 기체 분위기에서 결정화시키는 레이저결정화 장치
KR100865479B1 (ko) * 2006-12-18 2008-10-27 코닉시스템 주식회사 불활성 가스 분위기 형성장치 및 이를 이용한 레이저어닐링 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118205A (ja) * 1997-04-25 1999-01-12 Sharp Corp 半導体装置の製造方法およびレーザー光照射装置
JP2000021807A (ja) * 1998-06-29 2000-01-21 Matsushita Electric Ind Co Ltd 非晶質薄膜の加熱処理装置およびその方法
JP4919546B2 (ja) * 2000-09-18 2012-04-18 東芝モバイルディスプレイ株式会社 多結晶シリコン膜の形成方法
KR100359022B1 (ko) * 2000-12-20 2002-10-31 엘지.필립스 엘시디 주식회사 폴리실리콘형 박막트랜지스터 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271042B2 (en) * 1996-12-12 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US7351646B2 (en) * 1996-12-12 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US7687380B2 (en) 1996-12-12 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
KR100727890B1 (ko) * 2005-11-16 2007-06-14 코닉시스템 주식회사 레이저 조사 전후의 가열에 의한 레이저 결정화 방법 및장치
KR100769475B1 (ko) * 2005-11-16 2007-10-23 코닉시스템 주식회사 국부적 불활성 기체 분위기에서 결정화시키는 레이저결정화 장치
KR100712180B1 (ko) * 2006-05-22 2007-04-27 삼성에스디아이 주식회사 레이저 결정화장치 및 이를 이용한 결정화방법
KR100865479B1 (ko) * 2006-12-18 2008-10-27 코닉시스템 주식회사 불활성 가스 분위기 형성장치 및 이를 이용한 레이저어닐링 장치

Also Published As

Publication number Publication date
KR100935850B1 (ko) 2010-01-08

Similar Documents

Publication Publication Date Title
US6337259B1 (en) Method for fabricating semiconductor device with high quality crystalline silicon film
KR100490497B1 (ko) 박막 반도체 장치의 제조 방법
US6881615B2 (en) Method for crystallizing semiconductor material without exposing it to air
US6417031B2 (en) Method of manufacturing a semiconductor device
JP3516424B2 (ja) 薄膜半導体装置
KR0184615B1 (ko) 반도체 장치 및 그 제조 방법
US6013544A (en) Method for fabricating a semiconductor device
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
US20040232116A1 (en) Method for manufacturing a display device including irradiating overlapping regions
US7122450B2 (en) Process for manufacturing a semiconductor device
JP2001007024A (ja) 多結晶シリコン膜の形成方法
JP3165324B2 (ja) 半導体装置の作製方法
KR100457412B1 (ko) 다결정반도체막의 형성방법
JPH118205A (ja) 半導体装置の製造方法およびレーザー光照射装置
KR100935850B1 (ko) 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법 및 그 제조장치
US6797651B2 (en) Method for manufacturing polycrystalline semiconductor layers and thin-film transistors and laser annealing apparatus
JPH06124890A (ja) 薄膜状半導体装置の作製方法。
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
JPH0422127A (ja) 薄膜トランジスタの製造方法
JP2002093738A (ja) 多結晶半導体膜の製造装置
JP3204188B2 (ja) シリコン薄膜の形成方法及びシリコン薄膜の形成装置
JPH0963984A (ja) レーザーアニール方法およびレーザーアニール装置
JP2003273366A (ja) 薄膜半導体装置
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP2001127301A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee