KR20040019911A

KR20040019911A - 다층회로기판 및 그 제조 방법

Info

Publication number: KR20040019911A
Application number: KR1020030058159A
Authority: KR
Inventors: 쯔가루도시노리; 스나모또다쯔야; 요시까와다다오
Original assignee: 가부시키가이샤 구라레
Priority date: 2002-08-28
Filing date: 2003-08-22
Publication date: 2004-03-06
Also published as: US8152950B2; US20090107624A1; EP1395102B1; TWI227104B; EP1395102A2; KR101010888B1; CN100441073C; CN1489431A; US20040040651A1; TW200405783A; EP1395102A3

Abstract

전자 부품의 고밀도 표면 실장이 이루어질 수 있는 다층회로기판을 제조하기 위한 간단한 방법을 제공하기 위해, 본 방법은 제 1 막 (A) 및 2 개 이상의 막으로 제 2 및 제 3 막 (B, C) 을 포함하고, 각각이 광학적으로 이방성 용융상을 형성할 수 있는 열가소성 중합체로 이루어지는, 다층회로기판을 제공한다. 제 1 막 (A) 은 저융점 (Tm₁) 을 가지며, 제 2 및 제 3 막 (B, C) 각각은 제 1 막의 융점 (Tm₁) 보다 고융점 (Tm₂B, Tm₂C) 을 갖는다. 제 2 및 제 3 막 중 적어도 하나는 그 상부에 회로 패턴을 갖는다. 제 1 내지 제 3 막은 제 2 막 (B) 과 제 3 막 (C) 사이에 제 1 막 (A) 이 개재되어 열압착된다. 이 방법은, 제 1 내지 제 3 막 (A 내지 C) 의 열압착 동안, 제 2 및 제 3 막 (B, C) 중 하나 상의 적어도 하나의 회로 패턴이 상기 제 1 막을 관통하여 상기 제 2 및 제 3 막 (B, C) 중 다른 하나의 대향하는 표면과 접착하도록 한다.

Description

다층회로기판 및 그 제조 방법{MULTI-LAYER CIRCUIT BOARD AND METHOD OF MAKING THE SAME}

(본 발명의 분야)

본 발명은 절연층으로서 광학적 이방성 용융상을 형성할 수 있는 열가소성 중합체로 이루어진 막을 이용하는 다층회로기판 및 이러한 다층회로기판의 제조 방법에 관한 것이다.

본 발명의 설명에서는, 특별히 설명하지 않더라도, 광학적 이방성 용융상을 형성할 수 있는 열가소성 중합체를 "열가소성 액정 중합체" 로 하며, 또한, 이러한 열가소성 액정 중합체를 이용하는 막을 "열가소성 액정 중합체막" 으로 한다.

(관련 기술 분야의 설명)

다층회로기판에서 3-차원 전기 접속을 구현하기 위해, 다층회로기판으로 이루어진 인쇄회로기판은 인쇄회로기판의 표면 상에 형성된 배선 (종종, "표면 배선" 또는 "회로 패턴"), 인쇄회로기판의 내부로 연장되도록 형성된 배선 (이하, "내부 배선"), 및 몇몇 인쇄회로기판의 두께를 완전하게 가로질러 연장되도록 형성된 배선 (이하, "내층 배선") 을 포함한다.

통상, 다층회로기판은 상이한 화학적 조성 및/또는 융점 등의 내열 특성을 갖는 재료의 시트를 이용하여 이루어지며, 내층 및/또는 표면 배선을 갖는 하나 이상의 시트와 그 내부에 배선이 형성되지 않은 하나 이상의 시트의 열압착에 의해 이루어진다. 다층회로기판을 형성하는 시트의 각각의 재료가 동일한 융점을 갖는 경우, 이러한 시트들은 열압착 공정 동안 동시에 용융된다. 따라서, 각각의 시트의 재료는 서로 상이한 융점을 가져야 한다.

예를 들면, 미국 특허 제 5,719,354 호 및 일본 특허 출원 공개 평11-309803 에서는, 열가소성 액정 중합체로 이루어지고 표면 배선 및 내층 배선을 갖는 2 개의 막과, 2 개의 막 사이에 개재되는 접착층으로서 열가소성 액정 중합체막을 포함하고, 이 접착층이 2 개의 막의 융점보다 저융점을 갖는, 다층회로기판이 인쇄회로기판으로서 개시된다. 공지된 다층회로기판에서, 인쇄회로기판은 접착층에 의해 전기적으로 상호 절연된다 (예를 들면, 미국 특허 제 5,719,354 호의 도 1D 및 도 1E 및 일본 특허 출원 공개 평 11-309803 의 도 1 참조). 특히, 미국 특허 제 5,719,354 호, 5 단 61 행 내지 64 행, 6 단 4 행 내지 6 행에는, 접착층 및 후속 금속 애플리케이션을 통과하는 천공을 형성하기 위한 드릴링이 인쇄회로기판 사이의 전기 접속을 구현하기 위해 필요한 것으로 개시되어 있다.

통상, 전술한 드릴링에서는, 개별 홀을 형성하기 위해 소정의 위치를 드릴링 하는 드릴링 공정이 적용되고, 드릴 또는 레이져가 이용되었다. 또한, 전술한 금속 애플리케이션에서는, 홀 벽의 표면 상에 도금층을 형성하기 위한 화학적 및 전기적 도금 공정이 일련으로 적용되는 방법 (이하, "도금법") 이 이용되었다. 또한, 도전성 페이스트를 도포하거나, 그렇지 않으면, 레이져 또는 드릴 등으로 형성된 홀을 충진하고 연속으로 경화시키는 다른 방법 (이하, "구 방법") 이 이용될 수 있다.

그러나, 인쇄회로기판과 접착층을 관통하여 연장되는 홀의 형성은, 내층 접속용 홀이 형성된 회로 기판의 상부 표면 및 하부 표면 영역에, 배선 형성 또는 전자 부품 실장이 영향을 미칠 수 없다는 문제를 갖는다. 따라서, 전자 부품의 고밀도 표면 실장의 최근 수요에 부합되는 공지된 다층회로기판 뿐 아니라, 공지된 다층회로기판을 형성하는 방법에는 일련의 제조 단계가 포함되며, 몇몇은 매우 복잡한 공정 제어가 필요한 것으로 나타난다.

전술한 상황 하에서, 본 발명이 이루어진다. 본 발명의 제 1 태양에서는, 열가소성 액정 중합체 막이 상호 열압착되는, 다층회로기판의 제조 방법이 제공된다. 열가소성 액정 중합체 막은 제 1 막, 및 2 개 이상의 막으로 제 2 및 제 3 막을 포함하며, 각각이 광학적 이방성 용융상을 형성할 수 있는 열가소성 중합체로 이루어진다. 제 1 막은 저융점을 가지며, 제 2 및 제 3 막 각각은 제 1 막의 융점보다 고융점을 갖는다. 또한, 제 2 및 제 3 막 중 적어도 하나는 그 상부에 회로 패턴을 갖는다. 제 1 내지 제 3 막은 제 2 막과 제 3 막 사이에 제 1 막을 개재하여 열압착된다. 본 발명은, 제 1 내지 제 3 막의 열압착 시, 제 2 및 제 3 막 중 하나의 상부의 회로 패턴 중 적어도 하나가 제 1 막을 관통하여 제 2 및 제 3 막 중 다른 하나의 대향면에 접착되도록 형성하는 단계를 포함한다.

또한, 본 발명은 전자 부품의 고밀도 표면 실장을 달성할 수 있는 향상된 다층회로기판을 제공한다. 상기 다층회로기판은 간단한 제조 공정에 의해 제조될 수 있다. 본 발명의 다층회로기판은 제 1 막, 및 2 개 이상의 막으로 제 2 및 제 3 막을 포함하며, 각각이 광학적 이방성 용융상을 형성할 수 있는 열가소성 중합체로 이루어진다. 제 1 막은 저융점을 가지며, 제 2 및 제 3 막은 각각 제 1 막의 융점보다 고융점을 갖는다. 제 1 내지 제 3 막은 제 1 막이 제 1 막과 제 3 막 사이에 개재되어 서로 열압착된다. 회로 패턴은 제 2 및 제 3 막 중 하나또는 둘 모두에 형성되고, 제 2 및 제 3 막 중 하나 상의 회로 패턴들 중 적어도 하나는 제 1 막을 통해 제 2 및 제 3 막 중 다른 하나의 대향면에 접착된다.

본 발명에 따르면, 제 1 막의 수지 재료의 플로우로 인해 제 2 및 제 3 막 상에 각각 형성되는 회로 패턴이 소망하지 않은 위치로 위치되는 것을 억제할 뿐 아니라, 이러한 회로 패턴 사이에 신뢰성을 갖는 전기 접속을 형성할 수 있다. 본 발명의 다층회로기판은 낮은 내습성 및 우수한 전기 특성 등의 열가소성 액정 중합체의 우수한 특성을 갖는다. 또한, 본 발명의 다층회로기판은 통상 회로 기판에 필요한 내열성을 만족시킬 수 있다.

도 1a 및 도 1b 는 본 발명의 바람직한 제 1 실시형태에 따른 다층회로기판의 제조 시퀀스를 나타내는 것으로, 도 1a 는 열압착 이전의 다층회로기판을 구성하는 구성 요소 배열의 수직 단면도이고, 도 1b 는 열압착 이후의 다층회로기판의 수직 단면도.

도 2a 및 도 2b 는 본 발명의 바람직한 제 2 실시형태에 따른 다층회로기판의 제조 시퀀스를 나타내는 것으로, 도 2a 는 열압착 이전의 다층회로기판을 구성하는 구성 요소 배열의 수직 단면도이고, 도 2b 는 열압착 이후의 다층회로기판의 수직 단면도.

도 3a 및 도 3b 는 본 발명의 바람직한 제 3 실시형태에 따른 다층회로기판의 제조 시퀀스를 나타내는 것으로, 도 3a 는 열압착 이전의 다층회로기판을 구성하는 구성 요소 배열의 수직 단면도이고, 도 3b 는 열압착 이후의 다층회로기판의 수직 단면도.

도 4a 내지 도 4c 는 본 발명의 바람직한 제 4 실시형태에 따른 다층회로기판의 제조 시퀀스를 나타내는 도면.

도 5a 내지 5d 는 본 발명의 바람직한 제 5 실시형태에 따른 다층회로기판의제조 시퀀스를 나타내는 도면.

도 6은 본 발명의 제 6 실시형태에 따른 다층회로기판의 개략적인 수직 단면도.

도 7은 본 발명의 제 7 실시형태에 따른 다층회로기판의 개략적인 수직 단면도.

도 8은 다층회로기판의 통상의 방법을 나타내는 수직 단면도.

도 9는 도 8에서 나타낸 방법에 의해 제조되는 다층회로기판의 개략적인 수직 단면도.

도 10a 내지 도 10d 는 실시예 1 로서 설명되는 본 발명에 따른 다층회로기판의 제조 방법으로 공정 단계에서 획득되는 제품의 개별 구조를 나타내는 개략적인 수직 단면도.

＊도면의 주요부분에 대한 부호의 설명＊

A : 저융점의 열가소성 액정 중합체막

B, C : 고융점의 열가소성 액정 중합체막

D : 회로 패턴

E : 마이크로-비어

본 발명은 첨부된 도면과 함께 이하의 바람직한 실시형태의 설명에 의해 보다 명확하게 된다. 그러나, 본 실시형태 및 도면은 예시 및 설명의 목적으로 주어진 것일 뿐, 어떠한 방법도 본 발명의 범위를 한정하려는 것이 아니며, 첨부된 청구 범위에 의해 정해진다. 첨부된 도면에는, 여러가지 도면에 대해 동일한 구성 요소를 설명하기 위해 동일한 참조 부호를 이용한다.

본 발명의 실시예에서 이용될 수 있는 제 1 내지 제 3 열가소성 액정 중합체 막 (A, B, C) 각각의 재료의 특정 예는, 이로 한정되는 것은 아니지만, 이하의 (1) 내지 (4) 및 그 유도체 (derivative) 로 분류되는 화합물로 마련되는 공지된 열가소성 액정 폴리에스테르 (polyester) 및 열가소성 액정 폴리에스테르 아미드 (polyester amide)를 포함한다.

(1) 아래의 [표 1] 에 나타낸 예로 표시되는 아로마틱 (aromatic) 또는 알리패틱 (aliphatic) 무수화합물

(2) 아래의 [표 2] 에 나타낸 예로 표시되는 아로마틱 또는 알리패틱 디카르복실산

(3) 아래의 [표 3] 에 나타낸 예로 표시되는 아로마틱 하이드로카르복실산

(4) 아래의 [표 4] 에 나타낸 예로 표시되는 아로마틱 디아민, 아로마틱 하이드록시아민, 및 아로마틱 아미노카르복실산

이러한 초기 화합물로부터 마련되는 열가소성 액정 중합체의 대표적인 예에는 아래의 [표 5] 의 (a) 내지 (e) 로 나타낸 바와 같은 구조 단위를 갖는 공중합체가 포함된다.

이러한 열가소성 액정 중합체는 광학적 이방성 용융상으로의 전이 온도인 융점을 가지며, 약 200 ℃ 내지 약 400 ℃ 범위 이내인 것이 바람직하며, 약 250 ℃ 내지 350 ℃ 범위 이내인 것이 보다 바람직하게 되어, 최종 막은 소망의 내열성 및 소망의 가공성을 가질 수 있다.

본 발명의 효과가 더욱 악화되지 않는다면, 원한다면, 윤활제, 내산화제 및 충진제와 같은 첨가물의 하나 또는 다양한 혼합물이 이에 첨가될 수 있다.

본 발명의 실시에서, 그 상부에 형성된 회로 패턴과 함께 인쇄회로기판으로 제공되는 열가소성 액정 중합체막, 즉, 열가소성 액정 중합체막 (B, C) 은 고융점을 갖는 반면, 인쇄회로기판 사이에 개재된 접착층으로서 제공되는 열가소성 액정 중합체막, 즉, 열가소성 액정 중합체막 (A) 은 막 (B, C) 보다 저융점을 갖는 막이어야 한다.

열가소성 액정 중합체막 (B, C) 의 각각의 융점 (Tm₂B, Tm₂C) 은 열가소성 액정 중합체막 (A) 의 융점 (Tm₁) 보다 높아야 한다. 열가소성 액정 중합체막 (B, C) 의 각각의 융점과 열가소성 액정 중합체막 (A) 의 융점 간의 차이 (즉, Tm₂B-Tm₁) 는 10 ℃ 보다 작지 않은 것이 바람직하며, 15 ℃ 보다 작지 않은 것이 더욱 바람직하다.

열가소성 액정 중합체막 (A) 은 열가소성 액정 중합체막 (B, C) 과 적층된 후 열가소성 액정 중합체막 (A) 을 관통하는 회로 패턴의 높이와 거의 동일하도록 선택된 두께를 갖는 것이 바람직하다. 이러한 목적을 위해, 열가소성 액정 중합체막 (B, C) 과 함께 적층되기 이전의, 열가소성 액정 중합체막의 두께는, 열가소성 액정 중합체막 (B, C) 중 하나 상에 형성되고 열가소성 액정 중합체막 (A) 을 관통하는 회로 패턴의 높이의 1/5 내지 1.5 배의 범위 이내인 것이 바람직하며, 1/2 내지 1.2 배인 것이 더욱 바람직하다.

열가소성 액정 중합체막 (B, C) 은 열가소성 액정 중합체막 (B, C) 각각의 융점 (Tm₂B, Tm₂C) 보다 낮고 열가소성 액정 중합체막 (A) 의 융점 (Tm₁) 보다 높은 온도에서의 열압착에 의해 그 사이에 개재된 열가소성 액정 중합체막 (A) 과 적층된다. 열압착 동안에는, 열가소성 액정 중합체막 (B, C) 이 소성화 (plasticize) 되지 않으므로, 이러한 열가소성 액정 중합체막 (B, C) 상에 각각 형성되는 회로 패턴의 소망하지 않는 위치로의 배치가 이롭게 회피될 수 있다.

또한, 열가소성 액정 중합체막 (A) 의 두께가 적층 후 열가소성 액정 중합체막 (A) 과 관통할 회로 패턴의 높이가 거의 동일하게 되도록 선택되기 때문에, 회로 패턴은 열압착에 의해 용융되고 충분하게 소성화되어 열가소성 중합체막 (B 또는 C) 의 각각의 대향 표면에 접착되는 열가소성 액정 중합체막 (A) 을 관통할 수 있으므로, 인쇄회로기판으로 제공되는 열가소성 액정 중합체막 (B, C) 사이의 전기 접속 및 물리적 접속을 구현하게 된다.

또한, 열압착의 열에 의해 소성화되는 열가소성 액정 중합체막 (A) 이 회로 패턴 주변에서 발견되는 공기 구멍을 채울 수 있으므로, 바람직한 절연 특성을 갖는 다층회로기판이 제공될 수 있다.

열가소성 액정 중합체막 (B, C) 은 각각 열가소성 액정 중합체막 (A) 열변형 온도 Td₁보다 바람직하게는 20 ℃ 이상 높은 열변형 온도 Td₂B 및 Td₂C 를 가지므로, 열가소성 액정 중합체막 (B, C) 의 열압착 동안의 열가소성 액정 중합체막 (B, C) 의 소성 변형을 억제하여, 열가소성 액정 중합체막 (B, C) 상에 각각 형성되는회로 패턴의 위치의 바람직하지 않은 전치를 회피할 수 있다.

원한다면, 개별 열가소성 액정 중합체막을 열 처리에 투입시킴으로써, 각각의 열가소성 액정 중합체막의 융점과 열변형 온도 모두를 소정의 값으로 상승시킬 수 있다. 예를 들면, 열가소성 액정 중합체막이 283 ℃ 의 융점과 260 ℃ 의 열변형 온도를 갖더라도, 열처리 조건으로, 260 ℃, 5시간 동안 열가소성 액정 중합체막을 가열하는 것은 융점 및 열변형 온도를 각각 320 ℃ 및 310 ℃ 로 상승시킬 것이다.

본 발명의 실시에 이용되는 열가소성 액정 중합체막은 공지된 압출 성형 기술을 이용함으로써 이루어질 수 있다. 그 중, T-다이 (T-die) 프로세스 및 인플레이션 (inflation) 프로세스는 산업적으로 잇점을 갖는다. 특히, 인플레이션 방법에 의해, 드로잉에 의해 발생되는 응력이 막의 기계적 축 방향 (이하, "MD 방향") 뿐 아니라 MD 방향에 수직한 방향 (이하, "TD 방향") 에 적용될 수 있다. 따라서, 인플레이션 방법은 MD 및 TD 방향으로 매우 균형있는 물리적 및 열 특성을 갖는 열가소성 액정 중합체막의 제조에 효과적이며, 따라서, 이롭게 이용된다. 또한, 본 발명의 실시예에 이용되는 열가소성 액정 중합체막은 MD 및 TD 방향으로 이들의 물리적 및 열 특성이 바람직하게 실질적으로 등방성을 가지므로, 휨 (wrap) 이 거의 발생되지 않은 다층회로기판이 획득될 수 있다.

본 발명의 실시예에 이용되는 열가소성 액정 중합체막 각각은 그 애플리케이션 분야에 따라 변화할 수 있는 적절한 SOR (segment orientation ratio) 를 갖는다. SOR 이 1.5 보다 적지 않은 경우, 열가소성 액정 중합체의 분자 방위 편차가 상당히 크게 되므로, 열가소성 액정막이 경직되고 MD 방향으로 갈라질 수 있다. 다층회로기판이 가열 시 휘지 않고 형상 안정성을 갖는 것이 필요한 경우, 다층회로기판을 이루는 열가소성 액정 중합체막의 SOR 이 1.3 이상이 되지 않는 것이 바람직하다. 특히, SOR 을 1.3 이상 갖지 않는 열가소성 액정 중합체막은 균형있는 물리적 및 열 특성이 MD 및 TD 방향으로 나타나게 되어, 실제 이용시 막이 보다 잇점을 가질 수 있게 된다. 또한, 가열시 휨이 거의 발생되지 않는 것이 필요한 고 정밀 다층회로기판의 경우, 다층회로기판을 이루는 열가소성 액정 중합체막의 SOR 은 1.03 보다 크지 않다.

전술한 SOR 은 분자 방위도를 표현하며, SOR 이 사물의 두께를 고려하여 값을 표현한다는 점에서, 통상의 MOR (molecular orientation ratio) 과 매우 상이하다. SOR 은 다음의 방법으로 계산될 수 있다.

마이크로파 공명 도파관 (microwave resonance waveguide) 을 포함하는 상업적으로 이용가능한 마이크로파 분자 방위도 측정 장치 (microwave molecular orientation degree measuring apparatus) 를 이용하여, 막 표면이 마이크로파의 전달 방향과 수직하게 되도록, 열가소성 액정 중합체막을 마이크로파 공명 도파관으로 삽입하고, 막으로 전달되는 마이크로파의 전기장 세기 (즉, 마이크로파 투자율) 을 측정한다. 이 측정에 기초하여, m 값 (이하, "굴절률") 은 다음의 식으로 계산한다.

여기서, Zo 는 장치 상수; Δz 는 측정 대상의 평균 두께; νmax 는 마이크로파의 주파수를 변화시킬 때 최대 마이크로파 투자율이 획득될 수 있는 주파수; 및 ν0 는 평균 두께가 0 일 때, 즉, 측정 대상이 존재하지 않을 때, 최대 마이크로파 투자율이 획득될 수 있는 주파수를 나타낸다.

다음으로, SOR 은 m₀를 m₉₀으로 나눔으로써 계산되며, 여기서, m₀는 마이크로파의 진동 방향에 대한 측정 대상의 회전 각도가 0° 일 때, 즉, 마이크로파의 진동 방향이 측정 대상의 분자들이 대부분 특정 방위에 맞춰지고 최소 마이크로파 투자율이 나타나는 방향으로 정렬될 때, 획득되는 m 이며, m₉₀은 마이크로파의 진동 방향에 대한 측정 대상의 회전 방향이 90° 일 때, 획득되는 m 을 나타낸다.

본 발명의 실시에 이용될 수 있는 열가소성 액정 중합체막의 두께는 특정값으로 특별하게 한정되는 것은 아니지만, 막 (B, C) 이 다층회로기판내에 그 상부에 형성된 회로 패턴을 갖는 인쇄회로기판과 함께 각각 제공된다면, 두께는 5 mm 미만보다 크지 않은 것이 바람직하고, 0.1 내지 3 mm 의 범위 이내인 것이 보다 바람직하다. 한편, 가요성 인쇄회로기판에 이용되는 경우, 열가소성 액정 중합체막의 두께는 500 ㎛ 보다 크지 않은 것이 바람직하고, 10 내지 250 ㎛ 의 범위 이내인 것이 바람직하다.

본 발명의 실시에서, 각각 인쇄회로기판으로 제공되는 열가소성 액정 중합체막 (B, C) 중 적어도 하나는 회로 패턴을 갖는다. 회로 패턴은 공지된 방법으로 형성될 수 있다. 예를 들면, 회로 패턴은 다음의 방법으로도 형성될 수 있다.

(a) 열가소성 액정 중합체막과 금속 시트를 열압착한 후, 애칭하여 회로 패턴을 형성하는 방법.

(b) 먼저, 스퍼터링 기술, 이온 도금 기술 및 증착 기술과 같은 기상 도금법 또는 액상 도금에 의해, 열가소성 액정 중합체막 상에 도전층을 형성한 후, 회로 패턴의 형상을 완성하는 방법.

전술한 방법 (a) 의 실시에 이용될 수 있는 금속 시트용 재료는 전기 접속에 적절하게 이용되는 구리, 금, 니켈, 또는 알루미늄과 같은 금속을 포함한다. 그 중에서, 구리가 가장 바람직하다. 전술한 금속 시트는 1 내지 50 ㎛ 범위 이내의 두께를 갖는 것이 바람직하고, 5 내지 20 ㎛ 의 범위 이내인 것이 더욱 바람직하다.

전술한 방법 (b) 의 실시에 이용될 수 있는 도전층 재료는 전술한 금속 중 하나를 포함한다. 그 중에서, 구리가 가장 바람직하다. 전술한 도전층의 두께는 특정값으로 한정되는 것은 아니지만, 1 내지 50 ㎛ 범위 이내의 두께를 갖는 것이 바람직하고, 5 내지 20 ㎛ 의 범위 이내인 것이 더욱 바람직하다.

열가소성 액정 중합체막 (B, C) 중 하나 상에 형성된 회로 패턴은 전술한 금속 시트 또는 도전층의 두께에 대응되는 두께를 가지며, 1 내지 50 ㎛ 범위 이내의 두께를 갖는 것이 바람직하고, 5 내지 20 ㎛ 의 범위 이내인 것이 더욱 바람직하다.

필요하다면, 열가소성 액정 중합체막 (B, C) 중 하나 또는 둘 모두는, 회로 패턴의 내부 및/또는 외부 전기 접속을 달성하기 위해, 도전성 페이스트 또는 솔더등의 도전성 재료로 충진되는 하나 이상의 마이크로-비어 (micro-via) 를 갖는다. 마이크로-비어를 형성하는 적절한 방법은 공지되어 있으며, 카본 디옥사이드 레이져, YAG 레이져, 또는 엑시머 레이저를 이용하는 레이져 프로세싱, 및 알칼리성 용액을 이용하는 화학적 에칭을 포함한다. 또한, 원한다면, 열가소성 액상 중합체막 (B, C) 중 하나 또는 둘 모두는 하나 또는 복수개의 관통홀을 가질 수도 있다. 이러한 관통홀은 드릴링 방법 및 전술했던 마이크로-비어 형성 방법에 의해 형성될 수 있다.

마이크로-비어 및/또는 관통홀을 도전성 재료로 충진하기 위해, 공지된 방법이 이용될 수 있으며, 예를 들면, 무전해 도금 기술 및/또는 전해 도금 기술을 이용하는 구리 패턴 도금 및 도전성 페이스트 충진을 포함한다.

본 발명의 실시에서, 다층회로기판은 회로 패턴을 갖는 열가소성 액정 중합체막 (B, C), 및 열가소성 액정 중합체막 (B, C) 사이에 개재되는 열가소성 중합체막 (A) 을 투입하여 열압착함으로써 제조될 수 있다. 이 때, 열가소성 액정 중합체막 (B, C) 상에 형성되는 개별 회로 패턴 중 적어도 하나는 열가소성 액정 중합체막 (A) 을 관통하도록 배열된다.

전술한 열압착은 가열 롤 (heating roll), 플랫 베드형 (flat bed type) 의 열-프레스 (heat-press), 플랫 배드형의 진공 열-프레스, 또는, 이중-벨트 프레스 (double-belted press) 와 같은 공지된 방법을 이용하여 수행될 수 있다. 열압착은 연속으로 또는 배치법으로 수행될 수 있다.

열압착은, 열가소성 액정 중합체막 (A) 이 충분하게 소성화되지만, 열가소성액정 중합체막 (B, C) 은 소성화되지 않는 온도에서 수행되는 것이 바람직하다. 특히, 열압착이 수행되는 온도 Tp (℃) 는 다음의 조건 (1) 및 (2) 를 충족하는 것이 바람직하며, 다음의 조건 (3) 및 (4) 를 충족하는 것이 더욱 바람직하다.

(1) Tm₁≤Tp

(2) Tp<Tm₂B 및 Tp<Tm₂C

(3) Tm₁+5≤Tp

(4) Tp<Tm₂B-10 및 Tp<Tm₂C-10

또한, 전술한 조건과 함께, 온도 Tp 는 또한 다음의 조건 (5) 를 만족하는 것이 바람직하며, 다음의 조건 (6) 을 만족하는 것이 더욱 바람직하다.

(5) Tp<Td₂B 및 Tp<Td₂C

(6) Tp<Td₂B-10 및 Tp<Td₂C-10

통상, 열압착은 1 내지 10 MPa 의 범위 이내의 압력 하에서 수행되며, 2 내지 6 MPa 의 범위 이내인 것이 바람직하며, 3 내지 5 MPa 의 범위 이내인 것이 더욱 바람직하다.

이하, 본 발명의 바람직한 실시형태를 첨부된 도면을 참조하여 설명한다.

도 1을 참조하면, 본 발명의 제 1 실시형태에 따른 다층회로기판을 제조하는 방법을 개략적으로 나타낸다. 특히, 도 1a 는 열압착 이전의 다층회로기판을 이루는 구성 요소의 배열을 도시한다. 도시된 바와 같이, 1 개의 열가소성 액정 중합체막 (A) 및 2 개의 열가소성 액정 중합체막 (B, C) 이 이용된다. 열가소성 액정 중합체막 (B) 은 회로 패턴 (D) 및 마이크로-비어 (E) 을 갖는 반면, 열가소성 액정 중합체막 (C) 은 2 개의 회로 패턴 (D) 및 2 개의 마이크로-비어 (E) 를 갖는다. 도전성 페이스트 또는 솔더와 같은 도전성 재료 (F) 가 마이크로-비어 (E) 각각에 충진됨으로써, 막 (B, C) 와 그 사이에 개재되는 (A) 와 함께 열압착 후에는, 열가소성 액정 중합체막 (C) 상에 형성되는 회로 패턴 (D) 의 외부 전기 접속이 이루어질 수 있다. 막 (A) 은 열압착 후 회로 패턴 (D) 의 높이와 거의 동일하게 되도록 선택되는 두께를 갖는다.

열압착은 다음의 방법으로 수행된다. 막 (B, C) 는, 막 (C) 의 회로 패턴 (D) 이 막 (B) 의 회로 패턴 (D) 과 서로 마주보는 관계로 위치되는 반면, 막 (A) 은 막 (B, C) 사이에 개재된다. 다음으로, 금속 시트 (G) 는 막 (A 내지 C) 적층체 외부에 배열되고, 어셈블리 결과물은 열가소성 액정 중합체막 (B, C) 의 융점보다 낮고 열가소성 액정 중합체막 (A) 의 융점보다 높은 온도로 전체적으로 가열되어, 열압착을 수행한다.

도 1b 는 열가소성 액정 중합체막 (A 내지 C) 이 상호 열압착된 후의 다층회로기판을 도시한다. 도시된 바와 같이, 열압착 후, 회로 패턴 (D) 은 열가소성 액정 중합체막 (A) 에 걸쳐 완전하게 연장됨으로써, 열가소성 액정 중합체막 (B, C) 의 대향 표면과 접착되어 고정된다. 동시에, 열가소성 액정 중합체막 (B, C) 각각의 회로 패턴 (D) 주변에 존재하는 공기-구멍은 열가소성 액정 중합체막 (A) 으로 충진된다.

이와 같이 제조되는 다층회로기판에서, 다층회로기판 각각의 외부 표면 상에 위치되는 금속 시트 (G) 는, 에칭됨으로써, 마이크로-비어 (E) 내부의 도전성 재료 (F) 에 의해 내층 회로 패턴 (D) 과 전기 접속되는 회로 패턴을 형성한다.

막 (B, C) 는 동일한 융점을 가질 수도 있다. 다른 방법으로, 막 (B, C) 각각은 막 (A) 의 융점보다 높게 제공되는 서로 상이한 융점을 가질 수 있다. 또한, 도 1 에서, 금속 시트 (G) 중 하나 또는 둘 모두는 본 발명의 실시에서 생략될 수도 있다.

도시하지 않았지만, 본 발명은, 모든 인쇄회로기판을 통과하는 전기적 접속을 이루기 위해, 레이져 프로세싱, 드릴링 또는 화학적 에칭에 의해 다층회로기판을 통해 완전하게 연장되는 하나 이상의 관통홀의 형성을 더 포함하는 실시형태를 배제하는 것은 아니다.

도 2는 본 발명의 바람직한 제 2 실시형태에 따른 다층회로기판을 제조하는 방법을 도시하며, 도 2a 는 열압착 이전에 다층회로기판을 구성하는 구성 요소의 배열을 도시한다. 도시된 바와 같이, 열가소성 액정 중합체막 (B, C) 각각은 그 상부 표면 상에 형성되는 회로 패턴 (D) 을 갖는다. 열가소성 액정 중합체막 (B) 의 하부 표면은 열사소성 액정 중합체막 (D) 의 상부 표면과 그 사이에 개재되는 열가소성 액정 중합체막 (A) 과 함께 대향한다. 전술한 바와 같이 배열되는 이러한 열가소성 액정 중합체막 (A 내지 C) 은 서로 열압착되어, 다층회로기판을 형성한다.

도 2b 는 열압착 후의 다층회로기판을 도시한다. 열가소성 액정 중합체막 (C) 상에 형성되는 회로 패턴 (D) 이 막 (A) 에 걸쳐 연장되어, 열가소성 액정 중합체막 (B) 의 하부 표면과 접착되어 고정되는 것을 쉽게 알 수 있다.

도 2a 및 도 2b 에 도시된 다층회로기판의 다른 구조적인 특징은 도 1a 및 도 1b 에 도시된 다층회로기판의 구조적인 특징과 유사하므로, 간단하게 하기 위해 상세한 설명은 언급하지 않는다. 도 1a 및 도 1b 에 도시되는 것과 대응되는 도 2a 및 도 2b 에 나타낸 부분은 동일한 참조 부호로 설정된다. 도 2a 및 도 2b 에서는, 도 1a 및 도 1b 의 막 (B) 에 근접하여 위치되는 금속 시트 (G) 가 이용되지 않는다.

도 3 은 본 발명의 바람직한 제 3 실시형태에 따른 다층회로기판을 제조하는 방법을 도시하며, 도 3a 는 열압착 이전의 다층회로기판을 구성하는 구성 요소의 배열을 도시한다. 도시된 바와 같이, 열가소성 액정 중합체막 (B) 은 금속층 (M) 으로 이루어지는 상부 표면, 및 회로 패턴 (D) 이 형성되는 하부 표면을 갖는 반면, 열가소성 액정 중합체막 (C) 은 회로 패턴 (D) 이 형성되는 상부 표면을 갖는다. 열가소성 액정 중합체막 (C) 의 상부 표면은 열가소성 액정 중합체막 (B) 의 하부 표면에 열가소성 액정 중합체막 (A) 이 그 사이에 개재되어 대향된다. 전술한 바와 같이 배치되는 열가소성 액정 중합체막 (A 내지 C) 은 서로 열압착되어, 다층회로기판을 형성한다. 도 3b 는 열압착 후의 다층회로기판을 도시한다.

도 3a 및 도 3b 에 나타낸 다층회로기판의 다른 구조적 특징은 도 1a 및 도 1b 에 나타낸 다층회로기판의 구조적 특징과 유사하므로, 간단하게 하기 위해 상세하게 설명하지 않는다. 도 1a 및 도 1b 에 나타낸 부분과 대응되는 도 3a 및 도 3b 에 나타낸 부분은 동일한 참조 부호로 설정된다.

도 4 는 본 발명의 바람직한 제 4 실시형태에 따른 다층회로기판을 형성하는 방법을 도시한다. 본 실시형태에서, 먼저, 그 상부 표면에 회로 패턴 (D) 이 형성되는 열가소성 액정 중합체막 (B) 은 열가소성 액정 중합체막 (A) 과 서로 열압착되어, 도 4a 에 나타낸 바와 같은 제 1 적층체를 형성한다. 다음으로, 이와 같이 형성된 제 1 적층체는 도 4b 에 나타낸 바와 같이 회로 패턴 (D) 을 갖는 열가소성 액정 중합체막 (C) 과 열압착되어, 도 4c 에 나타낸 바와 같은 다층회로기판을 형성한다.

이 경우, 열가소성 액정 중합체막 (C) 에 형성된 회로 패턴 (D) 은 열가소성 액정 중합체막 (A) 에 걸쳐 완전하게 연장되어, 열가소성 액정 중합체막 (B) 의 표면과 접착되어 고정된다. 도 4a 내지 도 4c 에서는, 도 1a 및 도 1b 의 막 (B, C) 에 근접하여 위치되는 금속 시트가 이용되지 않는다.

도 4a 내지 도 4c 에 나타낸 다층회로기판의 다른 구조적 특징은 도 1a 및 도 1b 에 나타낸 다층회로기판의 구조적 특징과 유사하므로, 간단하게 하기 위해 상세한 설명은 생략한다. 도 1a 및 도 1b 에 나타낸 부분과 대응되는 도 4a 및 도 4b 에 나타낸 부분은 동일한 참조 부호로 설정된다.

도 5는 본 발명의 바람직한 제 5 실시형태에 따른 다층회로기판을 제조하는 방법을 도시한다. 도 5a 에 나타낸 바와 같이, 본 실시형태에서는, 회로 패턴을 갖지 않는 열가소성 액정 중합체막 (B), 및 회로 패턴 (D) 과 도전성 재료 (F)로 충진되는 마이크로-비어 (E) 를 갖는 열가소성 액정 중합체막 (C) 이, 그 사이에 개재되는 열가소성 액정 중합체막 (A) 과 함께 열압착되어, 도 5b 에 나타낸 구조의 적층체를 형성한다. 그 후, 도 5c 에 나타낸 바와 같이, 적어도 하나의 마이크로-비어 (E) 가 열가소성 액정 중합체막 (B) 의 층에 형성되어, 도전성 재료 (F) 로 충진된다. 그 후, 회로 패턴 (D) 이 열가소성 액정 중합체막 (B) 층의 상부 표면 상에 형성되어, 도 5d 에 나타낸 바와 같은 다층회로기판을 형성한다.

또한, 도 5a 내지 도 5d 에서는, 도 1a 및 도 1b 의 막 (B, C) 에 근접하여 위치되는 금속 시트 (G) 가 모두 이용되지 않는다.

도 5a 내지 도 5d 에 나타낸 다층회로기판의 다른 구조적 특징은 도 1a 및 도 1b 에 나타낸 다층회로기판의 구조적 특징과 유사하므로, 간단하게 하기 위해 상세한 설명은 생략한다. 도 1a 및 도 1b 에 나타낸 부분과 대응되는 도 5a 내지 도 5d 에 나타낸 부분은 동일한 참조 부호로 설정된다.

도 6 은 본 발명의 바람직한 제 6 실시형태에 따른 방법으로 제조되는 다층회로기판을 도시한다. 다층회로기판에서는, 회로 패턴 (D) 을 갖는 복수개의 열가소성 액정 중합체막 (B, C)(인쇄회로기판), 및 대응되는 개수의 열가소성 액정 중합체막 (A) 이 이용된다. 막 (A 내지 C) 의 어셈블리는 열가소성 액정 중합체막 (B, C) 사이에 개재된 열가소성 액정 중합체막 (A) 과 함께 열압착된다. 마찬가지로, 인쇄회로기판은 열가소성 액정 중합체막 (B, C) 에 형성된 마이크로-비어 (E) 내의 도전성 재료 (F) 를 통해 상호 전기 접속된다.

도 7 은 본 발명의 바람직한 제 7 실시형태에 다른 방법으로 제조되는 다층회로기판을 도시한다. 본 실시형태에서, 회로 패턴 (D) 은 다양한 높이를 가지며, 가장 높은 높이를 갖는 회로 패턴 (D) 만이 열가소성 액정 중합체막 (A) 을 관통하여 완전하게 연장된다. 더 작은 높이를 갖는 다른 회로 패턴 (D) 은 열가소성 액정 중합체막 (A) 내에 확실하게 나타낸 바와 같이 매입된다. 우측 대부분의 영역애서 나타낸 바와 같이, 열가소성 액정 중합체막 (B, C) 에 형성된 회로 패턴 (D) 은 서로 직접 접착되어 고정될 것이다.

도 7에 나타낸 다층회로기판의 다른 구조적 특징은 도 1b 에 나타낸 다층회로기판의 구조적 특징과 유사하므로, 간단하게 하기 위해 상세한 설명은 생략한다. 도 1b 에 나타낸 것과 동일한 도 7에 나타낸 부분은 동일한 참조 부호로서 설정된다.

개시된 바와 같은 공지된 방법에 의해 제조된 다층회로기판, 예를 들면, 미국 특허 제 5,719,354 호 및 일본 특허 공개 평 11-309803 을 도 8 에 나타낸다. 공지된 방법의 실시에서는, 먼저, 개별 회로 패턴 (D) 을 갖는 열가소성 액정 중합체막 (B, C) 이 막 (C) 상의 회로 패턴 (D) 과 마주보는 막 (B) 상의 회로 패턴으로 위치되는 반면, 열가소성 액정 중합체막 (A) 은 그 사이에 개재된다. 막 (A 내지 C) 의 적층은 서로 열압착되어 위치된다.

다층회로기판에서, 열가소성 액정 중합체막 (A) 이 두꺼운 두께를 갖기 때문에, 회로 패턴 (D) 은 열가소성 액정 중합체막 (A) 을 관통하지 못하며, 그 대신, 도 6에 나타낸 바와 같이 열가소성 액정 중합체막 (A) 내에 매입된다. 따라서, 각각의 회로 패턴 (D) 을 갖는 열가소성 액정 중합체막 (B, C) 은 서로 전기적으로절연된다.

이하, 본 발명을 구체적인 예시에 의해 설명하겠으며, 이는 본 발명의 범위를 한정하려는 의도가 아니며, 예시의 목적으로만 나타낸 것이다.

이러한 구체적인 예시에서는, 융점, 열변형 온도, 및 막 두께를 포함하는 열가소성 액정 중합체막의 물리적 특성, 및 마이크로-비어 오정렬, 접착 강도, 및 전도성을 포함하는 다층회로기판의 물리적 특성을 다음의 방법에 의해 측정하였다.

(1) 융점

차동 주사 열량계 (differential scanning calorimeter) 를 이용하여, 막의 열 행위를 융점의 측정을 위해 관찰한다. 즉, 테스트 막의 온도를 20 ℃/min 속도로 상승시켜, 막을 완전하게 용융하고, 용융된 생성물을 50 ℃/min 속도로 50 ℃ 까지 급냉시킨 후, 온도를 다시 20 ℃/min 의 속도로 상승시킬 때 나타나는 흡열 커브의 피크 온도를 막의 융점으로 기록한다.

(2) 열변형 온도

가열시의 열가소성 액정 중합체막의 온도와 열변형 간의 관계를 나타내는 그래프 (열변형 커브) 를 TMA (Shimadzu Corporatio 제조 "TMA-50") 으로 플로팅 (plotting) 하고, 열변형 온도를 고온 영역 상의 열변형 커브 및 저온 영역 상의 열변형 커브의 교차점에서 나타내는 온도로 정의한다.

(3) 막 두께

디지털 두께 측정기 (Mitsutoyo Corporation 제조) 을 이용하여, TD 방향으로 1 cm 간격으로 열가소성 액정 중합체막을 측정하고, 막 두께를 임의로 선택된10 개의 막 두께 평균값으로 나타낸다.

(4) 마이크로-비어 오정렬

도 10 에 나타낸 바와 같이, SEM (scanning electron microscopy) 에 의한 다층회로기판의 수직 단면 관찰을 수행하여, 제 1 막 (F1) 상에 위치된 막 (F2) 에서 직경 R 을 갖는 하부 원형면의 마이크로-비어의 중심부와 제 1 막 (F1) 하부에 위치된 막 (F2) 에서 직경 R 을 갖는 상부 원형면의 마이크로-비어의 중심부 사이의 수평 거리 (L) 을 결정한다. 오정렬값은 다음 식으로 계산된다.

마이크로-비어 오정렬 (%) = L/R X 100

여기서, R 은 마이크로-비어의 설정된 직경을 의미한다.

(5) 접착 강도

회로 패턴이 형성되지 않은 다층회로기판의 영역에서 1 cm 폭을 갖는 테스트 조각을 절단한 후, 최외층을 플레이트의 편평한 면 상에 양면 접착 테이프로 접착시켜 고정한다. JIS C5016 에 따른 180 °박리 강도 테스트 (peel strength test) 에 의해, 적층체의 반대 최외층이 분당 50 mm 의 속도로 박리될 때의 박리 강도를 결정한다.

(6) 전도성

다층회로기판을 형성하는 모든 층들을 통과하는 전도성을 결정하기 위해, 마이크로-비어를 통해 내층 배선으로 전기적으로 접착되는 최외 회로 패턴 사이의 전기 저항 (R1) 을 다층회로기판의 반대 최외 회로 패턴 모두에 접착되는 전극을 통해 측정한다. 설정된 전기 저항을 나타내는 R2 에 의해, [R1/R2 X 100] 값이전도성 지수 (%) 로 결정된다.

참조예 1

p-하이드록시벤조산 (p-hydroxybenzoic acid) 및 6-하이드록시-2-나프톡산 (6-hydroxy-2-naphthoic acid) 으로 이루어지는 공중합체로 구성되고 283 ℃ 의 융점을 갖는 열가소성 액정 중합체를 용융-압출한 후, 인플레이션 기술에 의해 드로잉하였며, 여기서, 드로우 (draw) 비율은 2.0 이였고, 블로우 (blow) 비율은 6.0 이였으며, 20 ㎛ 의 두께, 1.03 의 SOR, 283 ℃ 의 융점, 및 260 ℃ 의 열변형 온도를 갖는 열가소성 액정 중합체막 (F1) 이 획득되었다.

참조예 2

p-하이드록시벤조산 및 6-하이드록시-2-나프톡산으로 이루어지는 공중합체로 구성되고 325 ℃ 의 융점을 갖는 열가소성 액정 중합체를 용융-압출한 후, 인플레이션 기술에 의해 드로잉하였며, 여기서, 드로우 비율은 2.0 이였고, 블로우 비율은 6.0 이였으며, 50 ㎛ 의 두께, 1.03의 SOR, 325 ℃ 의 융점, 및 305 ℃ 의 열변형 온도를 갖는 열가소성 액정 중합체막 (F2) 이 획득되었다.

실시예 1

도 10a 내지 도 10d 에 각각 나타낸 바와 같이, 다음과 같은 절차 1 내지 4 에 의해 다층회로기판을 획득하였다.

절차 1 :

카본 디옥사이드 레이져에 의해, 참조예 2 에서 획득된 열가소성 액정 중합체막 (F2) 의 소정의 부분에, 직경이 100 ㎛ 로 설정된 마이크로-비어를 형성하였다. 그 후, 마이크로-비어를 도전성 페이스로 충진하여, 예비 가열하여 경화시켰다 (도 10a).

절차 2 :

절차 1에 의해 획득된 마이크로-비어를 갖는 열가소성 액정 중합체막 (F2) 의 각각의 반대 표면 상에 18 ㎛ 두께의 전해 구리 호일을 인가하였다. 다음으로, 적층체 (구리 호일/열가소성 액정 중합체막/구리 호일) 를 진공 열-프레스에 의해 3 MPa 의 압력 하에서 335 ℃ 온도로 열압착시켜, 마이크로-비어에 충진된 도전성 페이스트가 완전하게 경화된 양면 CCL (copper clad laminate) 를 형성하였다. 그 후, 라미네이트의 제 1 표면의 소정의 부분 및 제 1 표면과 반대되는 제 2 표면의 전체 영역 각각을 레지스트막으로 피복하였다. 에천트로서 수용성 염화 제 2 철 (aqueous ferric chloride) 을 이용하여, 라미네이트의 제 1 표면 상의 레지스트막 외측의 구리 호일의 일부분을 에칭한 후, 레지스트막을 제거함으로써, 열가소성 액정 중합체막 (F2) 의 내층에 마이크로-비어를 형성하고 그 표면 상에 회로 패턴 (D) 을 갖는 양면 CCL (1) 을 형성한다 (도 10b).

또한, 절차 2 에 따라, 즉, 그 내부에 유사한 마이크로-비어를 갖는, 열가소성 액정 중합체막 (F2) 와 2 개의 18 ㎛ 두께를 갖는 전해 구리 호일을 준비함으로써, 회로 패턴을 갖지 않는 동일한 단면 CCL (2) 을 준비한 후, 이중 CCL 의 외부 표면 중 하나로부터 구리 호일을 에칭하여 제거하였다.

절차 3 :

핀-라미네이션 방법에 의해, 절차 2에 의해 획득된 단면 CCL (1, 2) 을, 외부로 향하는 단면 CCL (1, 2) 각각의 상부의 구리층 (G) 과 함께, 참조예 1에서 획득된 열가소성 액정 중합체막 (F1) 의 양면에 배치하여, 단면 CCL (1, 2) 의 마이크로-비어의 중심부가 정확하게 대향되도록 하였다. 이 어셈블리는 진공 열-프레스에 의해 3 MPa 의 압력 하에서 288 ℃ 의 온도에서 열압착되어 라미네이트가 획득되었다 (도 10c).

절차 4 :

절차 2에 이용된 기술에 의해, 절차 3에 의해 획득된 라미네이트의 최외층 상의 구리 호일을 패턴-에칭하여, 3 개의 도전층을 갖는 다층회로기판을 형성한다 (도 10d). 다층회로기판은 형상이 평평하다. 그 평가 결과를 [표 6] 에 나타낸다. [표 6] 에서 볼 수 있는 바와 같이, 제조된 다층회로기판은 실제 유용하다.

비교예 1

절차 3 에서 1 개의 열가소성 액정 중합체막 (F1) 대신 2 개의 열가소성 액정 중합체막 (F1) 을 단면 CCL (1, 2) 사이에 개재시킨 것을 제외하고, 절차 1 내지 4 를 반복하여, 다층회로기판을 형성하였다. 다층회로기판 결과물은 표 6에 나타낸 결과로 측정되었다. 표 6에서 알 수 있는 바와 같이, 비교 목적용 다층회로기판은 높은 마이크로-비어 오정렬 및 낮은 도전성을 나타내었다. 다층회로기판의 수직 단면의 관찰은, 막 (F1) 으로부터 이루어진 열가소성 액정 중합체 박막이 내층 회로 패턴 및 마이크로-비어 사이에 존재한다는 것으로 나타내었다.

예시의 목적으로만 이용되는 첨부된 도면에 따른 바람직한 실시형태와 함께 본 발명을 충분하게 설명하였으며, 당업자는 본 발명의 명세서의 해석에 기초하여 자명한 범위 이내에서 많은 변형 및 변화가 쉽게 가해질 수 있다는 것을 알 수 있다. 따라서, 여기에 첨부되는 특허청구범위로 정의되는 본 발명의 범위에서 벗어나지 않는다면, 여기에 가해지는 이러한 변형 및 변화는 이에 포함되는 것으로 간주할 수 있다.

본 발명에 따르면, 제조 공정이 간단한 다층회로기판의 제조 방법이 제공된다. 본 발명의 제조 방법에 따르면, 수지 플로우로 인한 회로 패턴의 위치 이탈이 억제되고, 회로 패턴 사이에 양호한 도전성이 확보된다.

Claims

다층회로기판의 제조 방법으로서,

상기 다층회로기판은 각각이 광학적 이방성 용융상을 형성할 수 있는 열가소성 중합체로 이루어지는 제 1 막, 및 2 개 이상의 제 2 및 제 3 막을 포함하고, 상기 제 1 막은 저융점을 가지며, 상기 제 2 및 제 3 막 각각은 상기 제 1 막의 융점보다 고융점을 가지고, 상기 제 2 및 제 3 막 중 적어도 하나는 그 상부에 회로 패턴을 가지며, 상기 제 1 내지 제 3 막은 상기 제 2 막과 상기 제 3 막 사이에 상기 제 1 막이 개재되어 상호 열압축되고,

상기 제 1 내지 제 3 막의 열압착 동안, 상기 제 2 및 제 3 막 중 하나 상의 적어도 하나의 회로 패턴이 상기 제 1 막을 관통하여 상기 제 2 및 제 3 막 중 다른 하나의 대향하는 표면과 접착되도록 하는 것을 특징으로 하는 다층회로기판의 제조 방법.
제 1 항에 있어서, 상기 열압착 이전에, 상기 제 1 막은 상기 제 1 막을 관통할 상기 회로 패턴 높이의 1/5 내지 1.5 배 범위 이내의 두께를 갖는 것을 특징으로 하는 다층회로기판의 제조 방법.
제 1 항에 있어서, 상기 각각의 제 2 및 제 3 막의 각 융점은 상기 제 1 막의 융점보다 15 ℃ 이상 더 높은 것을 특징으로 하는 다층회로기판의 제조 방법.
제 1 항에 있어서, 상기 제 2 및 제 3 막 중 하나 또는 둘 모두는 하나 이상의 마이크로-비어를 갖는 것을 특징으로 하는 다층회로기판의 제조 방법.
제 1 항에 있어서, 상기 제 2 및 제 3 막 각각은 상기 제 1 막의 열변형 온도보다 20 ℃ 이상 더 높은 열변형 온도를 갖는 것을 특징으로 하는 다층회로기판의 제조 방법.
제 1 항에 있어서, 상기 제 1 내지 제 3 막 각각은 실질적으로 등방성인 것을 특징으로 하는 다층회로기판의 제조 방법.
각각이 광학적 이방성 용융상을 형성할 수 있는 열가소성 중합체로 이루어지는 제 1 막, 및 2 개 이상의 제 2 및 제 3 막으로서, 상기 제 1 막이 저융점을 가지며, 상기 제 2 및 제 3 막 각각이 상기 제 1 막의 융점보다 고융점을 가지며, 상기 제 1 내지 제 3 막은 상기 제 2 막과 상기 제 3 막 사이에 상기 제 1 막이 개재되어 상호 열압축되는 제 1, 2, 3 막; 및

상기 제 2 및 제 3 막 중 하나 또는 둘 모두에 형성되는 회로 패턴으로서, 상기 제 2 및 제 3 막 중 하나 상의 적어도 하나의 상기 회로 패턴은 상기 제 1 막을 관통하여 상기 제 2 및 제 3 막 중 다른 하나의 대향하는 표면과 접착되는 회로 패턴을 포함하는 것을 특징으로 하는 다층회로기판.
제 7 항에 있어서, 상기 각각의 제 2 및 제 3 막의 각 융점은 상기 제 1 막의 융점보다 15 ℃ 이상 더 높은 것을 특징으로 하는 다층회로기판.
제 7 항에 있어서, 상기 제 2 및 제 3 막 각각은 상기 제 1 막의 열변형 온도보다 20 ℃ 이상 더 높은 열변형 온도를 갖는 것을 특징으로 하는 다층회로기판.
제 7 항에 있어서, 상기 제 2 및 제 3 막의 하나 또는 둘 모두는 하나 이상의 마이크로-비어를 갖는 것을 특징으로 하는 다층회로기판.
제 7 항에 있어서, 상기 제 1 내지 제 3 막 각각은 실질적으로 등방성인 것을 특징으로 하는 다층회로기판.