KR20040018172A - 반도체 장치의 연마제 및 연마제를 이용한 반도체 장치의제조방법 - Google Patents

반도체 장치의 연마제 및 연마제를 이용한 반도체 장치의제조방법 Download PDF

Info

Publication number
KR20040018172A
KR20040018172A KR1020030057798A KR20030057798A KR20040018172A KR 20040018172 A KR20040018172 A KR 20040018172A KR 1020030057798 A KR1020030057798 A KR 1020030057798A KR 20030057798 A KR20030057798 A KR 20030057798A KR 20040018172 A KR20040018172 A KR 20040018172A
Authority
KR
South Korea
Prior art keywords
abrasive
polishing
particles
semiconductor device
cerium oxide
Prior art date
Application number
KR1020030057798A
Other languages
English (en)
Other versions
KR100560012B1 (ko
Inventor
다까야스준
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040018172A publication Critical patent/KR20040018172A/ko
Application granted granted Critical
Publication of KR100560012B1 publication Critical patent/KR100560012B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Composite Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

스크래치의 발생을 저감시킬 수 있고, 또한 연마 레이트의 저하를 억제할 수 있는 반도체 장치의 연마제 및 반도체 장치의 제조 방법을 제공한다. 반도체 장치의 연마제는 산화셀륨을 주성분으로 하는 산화셀륨 입자(11)와, 산화셀륨 입자(11)의 표면을 덮는 실리콘 산화물 입자(12)를 포함한다.

Description

반도체 장치의 연마제 및 연마제를 이용한 반도체 장치의 제조 방법{ABRASIVE FOR SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE USING ABRASIVE}
본 발명은 반도체 장치의 제조 분야에서의 반도체 장치의 평탄화 기술에 관한 것이다.
종래부터, 반도체 장치의 제조에 있어서의 절연막의 연마 공정, 특히 STI(Shallow Trench Isolation) 형성을 위한 CMP(Chemical Mechanical Polish) 공정에서, 산화셀륨(CeO2) 입자로 이루어지는 연마제가 이용되고 있다. 산화셀륨 입자로 이루어지는 연마제의 경우, 산화셀륨 입자를 분산시키기 위해서 계면 활성제를 첨가한다. 이 때, 산화셀륨의 분산도는 계면 활성제의 종류나 첨가량 등으로 조정하고 있다.
그러나, 상기 연마제에 계면 활성제를 첨가하는 경우, 그 첨가량을 지나치게 많게 하면 분산 작용이 응집 작용으로 변화한다. 평탄화 특성을 향상시키기 위해서, 고의로 계면 활성제의 첨가량을 늘리는 경우도 있지만, 이 경우에는 산화셀륨 입자의 응집이 발생하기 쉬워진다. 이러한 산화셀륨 입자의 응집은 피연마면인 절연막의 표면에 스크래치를 발생시키는 원인이 된다. 또한, 마찬가지로 계면 활성제의 첨가량을 늘린 경우, 피연마면의 연마 레이트가 저하되므로, 연마 공정에서의 처리량의 저하를 초래한다.
따라서, 본 발명은 상기 과제를 감안하여 이루어진 것으로, 스크래치의 발생을 저감시킬 수 있고, 또한 연마 레이트의 저하를 억제할 수 있는 반도체 장치의 연마제 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1 실시예의 반도체 장치의 연마제에 포함되는 연마 입자의 모식도.
도 2는 본 발명의 제1 실시예의 반도체 장치의 연마 방법에 있어서의 제1 공정을 나타내는 모식도.
도 3은 상기 제1 실시예의 반도체 장치의 연마 방법에 있어서의 제2 공정을 나타내는 모식도.
도 4는 본 발명의 제2 실시예의 반도체 장치의 연마제에 포함되는 연마 입자의 모식도.
도 5는 본 발명의 제2 실시예의 반도체 장치의 연마 방법에 있어서의 제1 공정을 나타내는 모식도.
도 6은 상기 제2 실시예의 반도체 장치의 연마 방법에 있어서의 제2 공정을 나타내는 모식도.
도 7은 상기 제1, 제2 실시예 및 종래의 연마제를 이용한 경우의 패터닝되어 있지 않은 피연마막의 연마 레이트를 나타내는 도면.
도 8은 상기 제1, 제2 실시예 및 종래의 연마제를 이용한 경우의 패터닝된 피연마막의 연마 레이트를 나타내는 도면.
도 9는 상기 패터닝된 피연마막의 평탄화 전후의 모습을 도시하는 단면도.
도 10은 상기 제1, 제2 실시예 및 종래의 연마제를 이용한 경우의 패터닝된 피연마막에 발생하는 스크래치 수를 나타내는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 산화셀륨(CeO2) 입자
12 : 실리콘 산화물(SiO2) 입자
13 : 반도체 기판
14 : 절연막
15 : 산화알루미늄(Al2O3) 입자
16 : TEOS막
상기 목적을 달성하기 위해서, 본 발명에 따른 반도체 장치의 연마제는 산화셀륨을 주성분으로 하는 산화셀륨 입자와, 상기 산화셀륨 입자의 표면을 덮는 피복물을 구비하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위해서, 본 발명에 따른 반도체 장치의 제조 방법은, 산화셀륨을 주성분으로 하는 산화셀륨 입자가 피복물로 덮힌 연마 입자를 이용하여, 반도체 기판 상에 형성된 박막의 피연마면을 연마하는 공정을 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시예에 대하여 설명한다. 설명 시에, 전체 도면에 걸쳐, 공통되는 부분에는 공통되는 참조 부호를 붙인다.
〈제1 실시예〉
우선, 본 발명의 제1 실시예의 반도체 장치의 연마제, 및 연마제를 이용한 반도체 장치의 연마 방법에 대하여 설명한다. 이 연마 방법에서는 산화셀륨(CeO2) 입자를 실리콘 산화물(SiO2)로 피복한 연마 입자가 이용된다. 실리콘 산화물은, 예를 들면 입자이어도 되고, 막이어도 된다.
도 1은 제1 실시예의 반도체 장치의 연마 방법에서 이용되는 연마제에 포함되는 연마 입자의 모식도이다. 이 연마 입자는 도 1에 도시한 바와 같이 산화셀륨(CeO2) 입자(11)를 실리콘 산화물(SiO2) 입자(12)로 피복한 것이다.
이 연마 입자를 분산시키기 위해서는 실리콘 산화물 입자(12)끼리의 반발이 있으면 된다. 이 때문에, 산화셀륨 입자(11)에 실리콘 산화물 입자(12)를 피복시킨 후에는 연마 입자를 포함하는 연마제에, 계면 활성제를 첨가할 필요는 없고, KOH나 암모니아 등을 첨가하여, 연마제의 pH 조정을 행한다. 단, 연마 특성 향상 등을 위해 첨가제를 첨가해도 된다.
도 2 및 도 3은 제1 실시예의 반도체 장치의 연마 방법을 도시하는 모식도이다.
산화셀륨 입자(11)가 실리콘 산화물 입자(12)로 피복된, 도 1에 도시한 바와 같은 연마 입자를 이용하여, 반도체 기판(13) 상의 절연막(14)을 연마하여, 절연막(14)의 표면을 평탄화하는 방법에 대하여 이하에 설명한다.
연마가 개시되면, 도 2에 도시한 바와 같이 절연막(14) 표면의 볼록부(凸부)에 상기 연마 입자가 충돌한다. 이 충돌에 의해, 산화셀륨 입자(11)를 피복하고 있는 실리콘 산화물 입자(12)가 산화셀륨 입자(11)로부터 유리된다. 그 결과, 산화셀륨 입자(11)가 주체가 되어 절연막(14)의 표면을 적극적으로 연마한다. 즉, 산화셀륨 입자(11)의 표면이 노출되어, 이 산화셀륨 입자(11)의 표면과 절연막(14) 표면의 볼록부가 마찰됨으로써, 연마가 행해진다.
이러한 연마 공정에서는 산화셀륨 입자(11)가 주체가 되어 연마를 행하기 때문에, 피연마면에서의 연마 레이트의 대폭적인 저하는 발생하지 않는다. 또한, 연마제에 계면 활성제가 포함되어 있지 않기 때문에, 피연마면의 오목부(凹부)에 고인 연마 입자가 응집을 일으키지 않는다. 따라서, 연마 입자가 응집하여 그 입경을 증대시키지 않고, 스크래치의 발생을 저감시킬 수 있다.
다음으로, 절연막(14) 표면의 볼록부의 연마가 진행됨에 따라, 산화셀륨 입자(11)로부터 유리되는 실리콘 산화물 입자(12)는 점차 감소한다. 그리고, 절연막(14)의 볼록부가 연마되어 평탄화가 종료되면, 도 3에 도시한 바와 같이 산화셀륨 입자(11)로부터의 실리콘 산화물 입자(12)의 유리는 없어진다. 이 경우의절연막(14) 표면의 연마는 산화셀륨 입자(11)의 표면을 피복하고 있는 실리콘 산화물 입자(12)에 의해서 행해지고, 실리콘 산화물 입자(12)에 의한 연마 레이트로 진행한다.
이 때, 상기 연마에 있어서, 연마제를 연속 공급하고, 필요하면 연마와 동시에 연마포 표면의 컨디셔닝을 행함으로써, 실리콘 산화물 입자(12)가 유리되어 표면이 노출된 산화셀륨 입자(11)를 연마 공정의 시스템 밖으로 적극적으로 배출한다. 이에 의해, 절연막(14) 표면의 평탄화 종료 후에는 산화셀륨 입자(11)를 실리콘 산화물 입자(12)로 피복한 연마 입자만을 절연막(14) 표면의 연마에 기여시킬 수 있다.
이와 같이 피연마면의 평탄화가 종료될 때까지는 연마 레이트가 빠른 산화셀륨 입자(11)로 연마를 행하고, 평탄화 종료 후에는 실리콘 산화물 입자(12)로 연마를 행함으로써, 평탄화 종료 후에는 극단적으로 연마 레이트가 저하되어, 요철 연마에 있어서의 셀프 스톱 기구를 작동시킬 수 있게 된다. 또, 산화셀륨 입자(11)가 실리콘 산화물 입자(12)로 피복된 연마 입자를 이용한 경우, 피연마면의 평탄화 후에도 연마는 진행되므로, 피연마막의 막 두께 조정 등이 필요할 때에도 적합하다.
이상 설명한 바와 같이, 제1 실시예에 따르면, 피연마면의 요철부를 평탄화할 때까지는 산화셀륨 입자로 연마하고, 평탄화 종료 후에는 실리콘 산화물 입자로 연마함으로써, 평탄화를 행하는 연마 공정에서는 연마 레이트를 저하시키지 않고 연마를 행할 수 있고, 평탄화 종료 후의 연마 공정에서는 연마 레이트를 저하시킨연마를 행할 수 있다. 또한, 연마제에 계면 활성제를 첨가할 필요가 없기 때문에, 피연마면에 발생하는 스크래치를 방지할 수 있다.
〈제2 실시예〉
다음으로, 본 발명의 제2 실시예의 반도체 장치의 연마제, 및 연마제를 이용한 반도체 장치의 연마 방법에 대하여 설명한다. 상기 연마제에 포함되는 연마 입자는 산화셀륨(CeO2) 입자를 산화알루미늄(Al2O3)으로 피복한 것이다. 산화알루미늄은, 예를 들면 입자이어도 되고, 막이어도 된다. 그리고, 연마 방법은 상기 연마 입자를 포함하는 연마제를 이용하여, 반도체 장치의 연마가 행해진다.
도 4는 제2 실시예의 반도체 기판의 연마 방법에서 이용되는 연마제에 포함되는 연마 입자의 모식도이다. 이 연마 입자는 도 4에 도시한 바와 같이 산화셀륨(CeO2) 입자(11)를 산화알루미늄(Al2O3) 입자(15)로 피복한 것이다.
이 연마 입자를 분산시키기 위해서는, 산화알루미늄(Al2O3) 입자(15)끼리의 반발이 있으면 된다. 이 때문에, 산화셀륨 입자(11)에 산화알루미늄(Al2O3) 입자(15)를 피복시킨 후에는 연마 입자를 포함하는 연마제에, 계면 활성제를 첨가시킬 필요는 없고, 적당한 산을 첨가하여, 연마제의 pH 조정을 행한다. 단, 연마 특성 향상 등을 위해서 첨가제를 첨가해도 된다.
도 5 및 도 6은 제2 실시예의 반도체 장치의 연마 방법을 도시하는 모식도이다.
산화셀륨 입자(11)가 산화알루미늄(Al2O3) 입자(15)로 피복된, 도 4에 도시한 바와 같은 연마 입자를 이용하여, 반도체 기판(13) 상의 절연막(14)을 연마하고, 절연막(14)의 표면을 평탄화하는 방법에 대하여 이하에 설명한다.
연마가 개시되면, 도 5에 도시한 바와 같이 절연막(14) 표면의 볼록부에 상기 연마 입자가 충돌한다. 이 충돌에 의해, 산화셀륨 입자(11)를 피복하고 있는 산화알루미늄 입자(15)가 산화셀륨 입자(11)로부터 유리된다. 그 결과, 산화셀륨 입자(11)가 주체가 되어 절연막(14)의 표면을 적극적으로 연마한다. 즉, 산화셀륨 입자(11)의 표면이 노출되고, 이 산화셀륨 입자(11)의 표면과 절연막(14) 표면의 볼록부가 마찰됨으로써, 연마가 행해진다.
이러한 연마 공정에서는 산화셀륨 입자(11)가 주체가 되어 연마를 행하기 때문에, 피연마면에서의 연마 레이트의 대폭적인 저하는 발생하지 않는다. 또한, 연마제에 계면 활성제가 포함되어 있지 않기 때문에, 피연마면의 오목부에 모인 연마 입자가 응집을 일으키지도 않는다. 따라서, 연마 입자가 응집하여 그 입경을 증대시키지 않고, 스크래치의 발생을 저감시킬 수 있다.
다음으로, 절연막(14) 표면의 볼록부의 연마가 진행됨에 따라, 산화셀륨 입자(11)로부터 유리되는 산화알루미늄 입자(15)는 점차 감소된다. 그리고, 절연막(14)의 볼록부가 연마되어 평탄화가 종료되면, 도 6에 도시한 바와 같이 산화셀륨 입자(11)로부터의 산화알루미늄 입자(15)의 유리는 없어진다. 이 경우의 절연막(14) 표면의 연마는 산화셀륨 입자(11)의 표면을 피복하고 있는 산화알루미늄 입자(15)에 의해서 행해지고, 산화알루미늄 입자(15)에 의한 연마 레이트로 진행한다.
이 때, 상기 연마에 있어서, 연마제를 연속 공급하고, 필요하면 연마와 동시에 연마포 표면의 컨디셔닝을 행함으로써, 산화알루미늄 입자(15)가 유리되어 표면이 노출된 산화셀륨 입자(11)를 연마 공정의 시스템 밖으로 적극적으로 배출한다. 이에 의해, 절연막(14) 표면의 평탄화 종료 후에는 산화셀륨 입자(11)를 산화알루미늄 입자(15)로 피복한 연마 입자만을 절연막(14) 표면의 연마에 기여시킬 수 있다.
이와 같이 피연마면의 평탄화가 종료할 때까지는 연마 레이트가 빠른 산화셀륨 입자(11)로 연마를 행하고, 평탄화 종료 후에는 산화알루미늄 입자(15)로 연마를 행함으로써, 평탄화 종료 후에는 극단적으로 연마 레이트가 저하되어, 요철 연마에 있어서의 셀프 스톱 기구를 작동시킬 수 있게 된다. 또, 산화셀륨 입자(11)가 산화알루미늄 입자(15)로 피복된 연마 입자를 이용한 경우, 이 연마 입자를 포함하는 연마제는 산성이 되어, 산화알루미늄 입자(15)로 실리콘 산화막(SiO2막)은 거의 연마되지 않는다. 따라서, 평탄화만을 행하고자 할 때에 적합하다.
이상 설명한 바와 같이, 제2 실시예에 따르면, 피연마면의 요철부를 평탄화할 때까지는 산화셀륨 입자로 연마하고, 평탄화 종료 후에는 산화알루미늄 입자로 연마함으로써, 평탄화를 행하는 연마 공정에서는 연마 레이트를 저하시키지 않고 연마를 행할 수 있고, 평탄화 종료 후의 연마 공정에서는 연마 레이트를 저하시킨연마를 행할 수 있다. 또한, 연마제에 계면 활성제를 첨가할 필요가 없기 때문에, 피연마면에 발생하는 스크래치를 방지할 수 있다.
이하에, 종래의 연마제로서 실리콘 산화물(실리카) 입자, 또는 산화알루미늄(Al2O3) 입자를 포함하는 연마제, 제1 실시예에서 설명한 산화셀륨(CeO2) 입자를 실리콘 산화물(SiO2) 입자로 피복한 연마 입자, 및 제2 실시예에서 설명한 산화셀륨(CeO2) 입자를 산화알루미늄(Al2O3) 입자로 피복한 연마 입자를 각각 함유하는 연마제로 연마를 행한 경우의 연마 결과를 나타낸다.
종래 및 실시예의 연마 입자를 함유하는 연마제의 특성과, 이들 연마제로 연마를 행한 경우의 연마 레이트 및 스크래치의 발생 수를 표 1에 나타낸다.
실리콘 산화물 입자를 포함하는 연마제를 A 연마제, 산화알루미늄(Al2O3) 입자를 포함하는 연마제를 B 연마제, 산화셀륨(CeO2) 입자를 포함하는 연마제를 C 연마제, 산화셀륨(CeO2) 입자가 실리콘 산화물(SiO2) 입자로 피복된 연마 입자를 포함하는 연마제를 D 연마제, 산화셀륨(CeO2) 입자가 산화알루미늄(Al2O3) 입자로 피복된 연마 입자를 포함하는 연마제를 E 연마제로 한다.
도 7은 A∼E 연마제를 이용하여 실리콘 산화막을 연마했을 때의 연마 레이트를 나타내는 도면이다. 여기서, 피연마막인 실리콘 산화막은 요철을 갖지 않는 막이다. 이 때의 연마 조건은 실리콘 산화막의 피연마면에 걸린 압력(DF)이 400[h㎩], 웨이퍼를 유지하는 캐리어의 회전 수가 100[r/m], 회전 정반의 회전 수가 100[r/m]이다. 이 연마 조건은 이후의 연마에 있어서도 마찬가지이다.
산화셀륨 입자를 포함하는 C 연마제에 의한 연마에서는, 연마 레이트가 610[㎚/min] 정도이다. 산화셀륨 입자가 실리콘 산화물 입자로 피복된 연마 입자를 포함하는 D 연마제에서는 연마 레이트가 198[㎚/min] 정도이고, 산화셀륨 입자가 산화알루미늄 입자로 피복된 연마 입자를 포함하는 E 연마제에서는 연마 레이트가 6[㎚/min] 정도이다. 따라서, 평탄한 피연마면을 갖는 실리콘 산화막을 연마하는 경우, D 연마제 및 E 연마제를 이용하면, C 연마제를 이용하였을 때에 비하여, 연마 레이트를 충분히 작게 할 수 있는 것을 알 수 있다.
다음으로, 요철을 갖는 실리콘 산화막을 연마하는 경우를 설명한다.
도 8은 패터닝된 실리콘 산화막을 A∼E 연마제를 이용하여 연마했을 때의 연마 레이트를 나타내는 도면이다. 상기 실리콘 산화막은 감압 CVD법으로 형성한 TEOS(Tetraethylorthosilicate)막이다. 도 9에 도시한 바와 같이 이 TEOS막(16)은 피연마면에 요철이 존재한다. 피연마면 전체에 대한 볼록부의 밀도는 40% 정도이고, 볼록부의 높이는 500㎚ 정도이다.
피연마면의 평탄화가 종료하기 전에는 산화셀륨 입자가 실리콘 산화물 입자로 피복된 연마 입자를 포함하는 D 연마제, 또는 산화셀륨 입자가 산화알루미늄 입자로 피복된 연마 입자를 포함하는 E 연마제로 연마했을 때의 연마 레이트는, 산화셀륨 입자를 포함하는 C 연마제로 연마했을 때의 연마 레이트와 동등하다. 그러나, 피연마면의 평탄화가 종료한 후에는 D 연마제를 이용하여 연마했을 때의 연마 레이트는 크게 저하되어, 실리콘 산화막 입자를 포함하는 A 연마제로 연마했을 때의 연마 레이트와 동등하게 된다. 마찬가지로, E 연마제를 이용하여 연마했을 때의 연마 레이트는 크게 저하되어, 산화알루미늄 입자를 포함하는 B 연마제로 연마했을 때의 연마 레이트와 동등하게 된다.
상기 실리콘 산화막(TEOS막)에 발생하는 스크래치는 다음과 같다.
도 10은 상기 실리콘 산화막을 A∼E 연마제를 이용하여 연마했을 때에 발생하는 스크래치 수를 나타내는 도면이다. 상기 실리콘 산화막은 상술한 바와 같이 피연마면에 요철을 갖는 TEOS막이다. 스크래치수는 실리콘 산화물 입자를 포함하는 A 연마제로 연마했을 때의 스크래치의 발생 수를 1로 한 경우의 상대값으로 나타내고 있다.
산화셀륨 입자가 실리콘 산화물 입자로 피복된 연마 입자를 포함하는 D 연마제로 연마했을 때의 스크래치 수는, 실리콘 산화물을 포함하는 A 연마제로 연마했을 때와 동등하다. 산화셀륨 입자가 산화알루미늄 입자로 피복된 연마 입자를 포함하는 E 연마제로 연마했을 때의 스크래치 수는, 산화알루미늄 입자를 포함하는 B 연마제로 연마했을 때보다 적다. 이것은 E 연마제의 기재인 산화셀륨 입자가 부드럽기 때문이다.
이상 설명한 연마 결과로부터, 피연마면의 요철부에 대하여, 평탄화를 행하는 연마 공정에서는 연마 레이트를 저하시키지 않고 연마를 행할 수 있어, 평탄화 종료 후의 연마 공정에서는 연마 레이트를 저하시킨 연마를 행할 수 있는 것을 알 수 있다. 또한, 연마제에 계면 활성제를 첨가할 필요가 없기 때문에, 피연마면에 발생하는 스크래치를 저감시킬 수 있다.
종래에서는 박막의 요철이 있는 표면을 산화셀륨 입자로 연마하는 경우에는 계면 활성제의 영향에 의해 산화셀륨 입자가 응집하고, 응집한 산화셀륨 입자가 스크래치의 발생 요인으로 되어 있었다. 또한, 계면 활성제의 첨가량에 의해서, 연마 레이트가 저하되어 처리량의 악화를 초래하고 있었다.
본 발명의 실시예에서는 박막의 연마에, 산화셀륨 입자를 기재로 하고, 이 산화셀륨 입자를 SiO2입자나 Al2O3입자 등의 피복 입자로 피복한 연마제를 이용하여 CMP를 행한다. 이에 의해, 피복 입자의 유리 작용에 의해서 계면 활성제를 첨가할 필요가 없기 때문에, 연마 공정에서의 처리량을 악화시키지 않는다. 또한, 입자의 응집이 없기 때문에, 스크래치를 발생시키지도 않는다. 또한, 피복 입자의선택에 의해, 평탄화 특성을 대폭 향상시킬 수 있다.
또한, 상술한 각 실시예는, 각각 단독으로 실시할 수 있을 뿐만 아니라, 적절하게 조합하여 실시할 수도 있다. 또한, 상술한 각 실시예에는 여러가지 단계의 발명이 포함되어 있으며, 각 실시예에서 개시한 복수의 구성 요건의 적절한 조합에 의해, 여러가지 단계의 발명을 추출할 수도 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 스크래치의 발생을 저감시킬 수 있고, 또한 연마 레이트의 저하를 억제할 수 있는 반도체 장치의 연마제 및 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (14)

  1. 산화셀륨을 주성분으로 하는 산화셀륨 입자와,
    상기 산화셀륨 입자의 표면을 덮는 피복물
    을 포함하는 것을 특징으로 하는 반도체 장치의 연마제.
  2. 제1항에 있어서,
    상기 피복물은 입자인 것을 특징으로 하는 반도체 장치의 연마제.
  3. 제1항에 있어서,
    상기 피복물은 박막인 것을 특징으로 하는 반도체 장치의 연마제.
  4. 제1항에 있어서,
    상기 피복물은 실리콘 산화물(SiO2)을 주성분으로 하는 것을 특징으로 하는 반도체 장치의 연마제.
  5. 제1항에 있어서,
    상기 피복물은 산화알루미늄(Al2O3)을 주성분으로 하는 것을 특징으로 하는 반도체 장치의 연마제.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 산화셀륨은 CeO2를 주성분으로 하는 것을 특징으로 하는 반도체 장치의 연마제.
  7. 반도체 기판 상에 형성된 박막의 피연마면을, 산화셀륨을 주성분으로 하는 산화셀륨 입자가 피복물에 의해 덮힌 연마 입자에 의해서 연마하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 피연마면을 연마하는 공정에서는, 상기 피연마면에 요철부가 존재하는 경우에는 상기 연마 입자가 갖는 상기 산화셀륨 입자에 의해서 상기 요철부의 연마를 행하고, 상기 피연마면에 요철부가 존재하지 않는 경우에는 상기 연마 입자가 갖는 상기 피복물에 의해서 상기 피연마면의 연마를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제7항에 있어서,
    상기 피연마면을 연마하는 공정에서는, 상기 피연마면에 요철부가 존재하는 경우에는 상기 피복물이 유리(遊離)된 상기 산화셀륨 입자에 의해서 상기 요철부의연마를 행하고, 상기 피연마면에 요철부가 존재하지 않는 경우에는 상기 산화셀륨 입자를 피복하는 상기 피복물에 의해서 상기 피연마면의 연마를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제7항에 있어서,
    상기 피복물은 입자인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제7항에 있어서,
    상기 피복물은 박막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 상기 피복물은 실리콘 산화물(SiO2)을 주성분으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제7항에 있어서,
    상기 피복물은 산화알루미늄(Al2O3)을 주성분으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제7항 내지 제13항 중 어느 한 항에 있어서,
    상기 산화셀륨은 CeO2를 주성분으로 하는 것을 특징으로 하는 반도체 장치의제조 방법.
KR1020030057798A 2002-08-22 2003-08-21 반도체 장치의 연마제 및 연마제를 이용한 반도체 장치의제조방법 KR100560012B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002242041A JP2004079968A (ja) 2002-08-22 2002-08-22 半導体装置の研磨剤及び研磨剤を用いた半導体装置の製造方法
JPJP-P-2002-00242041 2002-08-22

Publications (2)

Publication Number Publication Date
KR20040018172A true KR20040018172A (ko) 2004-03-02
KR100560012B1 KR100560012B1 (ko) 2006-03-15

Family

ID=31884572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030057798A KR100560012B1 (ko) 2002-08-22 2003-08-21 반도체 장치의 연마제 및 연마제를 이용한 반도체 장치의제조방법

Country Status (5)

Country Link
US (2) US6878631B2 (ko)
JP (1) JP2004079968A (ko)
KR (1) KR100560012B1 (ko)
CN (1) CN1485393A (ko)
TW (1) TW200418965A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007008232A1 (de) * 2007-02-20 2008-08-21 Evonik Degussa Gmbh Dispersion enthaltend Ceroxid und kolloidales Siliciumdioxid
DE102007062572A1 (de) * 2007-12-22 2009-06-25 Evonik Degussa Gmbh Ceroxid und kolloidales Siliciumdioxid enthaltende Dispersion
JPWO2013099142A1 (ja) * 2011-12-28 2015-04-30 コニカミノルタ株式会社 基板用研磨剤及び基板の製造方法
JP6560155B2 (ja) 2016-04-20 2019-08-14 信越化学工業株式会社 合成石英ガラス基板用研磨剤及び合成石英ガラス基板の研磨方法
JP7038022B2 (ja) * 2018-08-06 2022-03-17 日揮触媒化成株式会社 セリア系微粒子分散液、その製造方法およびセリア系微粒子分散液を含む研磨用砥粒分散液
JP7038031B2 (ja) * 2018-09-28 2022-03-17 日揮触媒化成株式会社 セリア系複合微粒子分散液、その製造方法及びセリア系複合微粒子分散液を含む研磨用砥粒分散液
US11685849B2 (en) 2019-10-11 2023-06-27 Saint-Gobain Abrasives, Inc. Abrasive particle including coating, abrasive article including the abrasive particles, and method of forming

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5684782A (en) * 1979-12-14 1981-07-10 Fuji Electric Co Ltd Cleaning abrasive material for electrophotographic photosensitive material
US4971602A (en) * 1989-09-26 1990-11-20 Crawford Robert B Method for grinding gear teeth
DE4217720C1 (de) * 1992-05-29 1993-11-04 Starck H C Gmbh Co Kg Gesinterte verbundschleifkoerper, verfahren zu ihrer herstellung sowie deren verwendung
JPH09321003A (ja) 1995-05-22 1997-12-12 Sumitomo Chem Co Ltd 研磨材およびその製造方法、ならびにそれを使用した半導体基板上の絶縁膜の平坦化方法
JPH10135163A (ja) 1996-09-03 1998-05-22 Sumitomo Chem Co Ltd 半導体基板上の金属膜研磨用組成物及びこれを使用した半導体基板上の金属膜の平坦化方法
US6602439B1 (en) * 1997-02-24 2003-08-05 Superior Micropowders, Llc Chemical-mechanical planarization slurries and powders and methods for using same

Also Published As

Publication number Publication date
JP2004079968A (ja) 2004-03-11
US20050026441A1 (en) 2005-02-03
CN1485393A (zh) 2004-03-31
US6878631B2 (en) 2005-04-12
US20040036149A1 (en) 2004-02-26
KR100560012B1 (ko) 2006-03-15
TW200418965A (en) 2004-10-01

Similar Documents

Publication Publication Date Title
US6627107B2 (en) Slurry for chemical mechanical polishing silicon dioxide
EP1106663A1 (en) Slurry for chemical mechanical polishing silicon dioxide
JP2004349426A (ja) Ｓｔｉ用化学機械研磨方法
US20090258493A1 (en) Semiconductor device manufacturing method
JP2010153782A (ja) 基板の研磨方法
US20040142640A1 (en) Polishing processes for shallow trench isolation substrates
KR102322420B1 (ko) 저결점의 화학적 기계적 폴리싱 조성물
TWI828668B (zh) 研磨用組合物及使用此的研磨方法
JP2012502501A (ja) 化学的機械研磨用組成物、その製造方法、及びその使用方法
KR20020093886A (ko) 아미노산 함유 조성물로 메모리 또는 고정 디스크를연마하는 방법
KR100560012B1 (ko) 반도체 장치의 연마제 및 연마제를 이용한 반도체 장치의제조방법
US20020170237A1 (en) Polishing slurry for the chemical-mechanical polishing of silica films
JP3725357B2 (ja) 素子分離形成方法
JPH10102040A (ja) 酸化セリウム研磨剤及び基板の研磨法
KR20080076712A (ko) 기체 연마 방법, 반도체장치 및 그 제조 방법
JPH10102038A (ja) 酸化セリウム研磨剤及び基板の研磨法
US20080314872A1 (en) Chemical-Mechanical Polishing Compositions Containing Aspartame And Methods Of Making And Using The Same
JP4407592B2 (ja) 研磨剤
JPWO2004100243A1 (ja) ナノトポグラフィ効果を補償し得る化学機械的研磨用スラリー組成物およびこれを利用した半導体素子の表面平坦化方法
JP4491857B2 (ja) Ｃｍｐ研磨剤及び基板の研磨方法
KR20050073044A (ko) 화학적기계연마 방법
JP2001308043A (ja) Ｃｍｐ研磨剤及び基板の研磨方法
JP2001057352A (ja) 基板の研磨方法
JP2003017447A (ja) Ｃｍｐ研磨剤及び基板の研磨方法
KR100351442B1 (ko) Ｓｔｉ-ｃｍｐ 연마제와 이를 이용한 연마방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee