KR20040012958A - 온도에 비례하는 전압 발전기 - Google Patents

온도에 비례하는 전압 발전기 Download PDF

Info

Publication number
KR20040012958A
KR20040012958A KR10-2003-7016693A KR20037016693A KR20040012958A KR 20040012958 A KR20040012958 A KR 20040012958A KR 20037016693 A KR20037016693 A KR 20037016693A KR 20040012958 A KR20040012958 A KR 20040012958A
Authority
KR
South Korea
Prior art keywords
circuit
bias signal
current
ptat
temperature
Prior art date
Application number
KR10-2003-7016693A
Other languages
English (en)
Inventor
티모씨 이. 피스커스
Original Assignee
사이프레스 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사이프레스 세미컨덕터 코포레이션 filed Critical 사이프레스 세미컨덕터 코포레이션
Publication of KR20040012958A publication Critical patent/KR20040012958A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

바이어싱 회로(100)는 제1 회로(102) 및 제2 회로(104)를 포함한다. 제1 회로는 제1 바이어스 신호(VBIAS) 및 제2 바이어스 신호(VREF)를 발생시키도록 형성될 수 있다. 제2 바이어스 신호는 문턱 전압(118) 및 제1 저항(R)에 의해 한정될 수 있다. 제2 회로는 제1 및 제2 바이어스 신호 및 제2 저항(R1)에 응하여 제3 바이어스 신호(PCTR)를 발생시키도록 형성될 수 있다. 제3 바이어스 신호는 절대온도(PTAT)에 선형으로 비례하는 크기를 가질 수 있으며 온도에 있어서의 변화에 응하여 메모리 셀의 리프레쉬 율을 변경하도록 형성될 수 있다.

Description

온도에 비례하는 전압 발전기{PROPORTIONAL TO TEMPERATURE VALTAGE GENERATOR}
데이터(예컨대, "1" 또는 "0")는 전압 레벨로서 1T 메모리 셀에 저장된다. "1"은 누출(leakage)로 인해 감소할 수 있는 고전압 레벨로서 저장된다. "0"은 누출로 인해 증가할 수 있는 0 볼트의 전압 레벨로서 저장된다. 1T 메모리 셀은 셀에 저장되는 전압 레벨을 유지하기 위하여 주기적인 리프레쉬(refresh)를 필요로 한다. 수많은 응용에서, 메모리 칩은 리프레쉬가 일어날 때를 제어하기 위하여 링 발진기(ring oscillator)를 사용한다. 전형적인 링 발진기에 의해 발생되는 신호의 주파수는 CMOS 장치 특성 때문에 온도가 증가함에 따라서 감소한다. 그러나, 메모리 셀 누출은 온도와 함께 증가한다. 온도가 증가함에 따라서, 종래의 발진기를 사용하는 리프레쉬는 메모리 셀에 저장되는 전압 레벨을 유지하는데 필요한 것보다 덜 빈번히 발생할 수 있다. 따라서, 발진기는 보다 많은 전류를 들여서 고온 리프레쉬 율(rate)을 지원하도록 디자인될 필요가 있다.
절대온도(PTAT)에 비례하는 전압 및 전류가 온도 모니터 회로에서 사용된다. 모니터 회로는 특정 온도를 탐지하거나 온도와 함께 증가하는 전압 및/전류를 산출한다. 온도 모니터 회로는 PTAT 및 역 PTAT를 사용할 수 있고, 여기서 교차점(crossing point)은 희망 온도이다. PTAT 전압을 발생시키는 종래의 방법은 델타 Vbe 발전기 회로를 사용하는 것이다.
도1을 참조하면, 회로(10)의 블록도가 나타나 있다. 회로(10)는 PTAT 전압 VREF를 발생시킬 수 있는 델타 Vbe 발전기 회로이다. 전압 VREF는 다음 방정식 1로 설명된다.
(방정식 1)
여기서 T는 켈빈인 절대온도이고, n은 방출계수이며, k는 볼츠만 상수이고, q는 전자의 전하이며, Is는 이론 역포화전류이고, A는 다이오드(12,14) 영역(area) 중 작은 것이며, B는 다이오드(12,14) 영역의 비율이고, R은 저항기(16)의 저항(resistance)이다. 저항(R)은 일반적으로 양의 온도계수를 갖는다. 방출계수 n은 도핑 프로파일(doping profile)과 관계가 있고 다이오드(12,14)의 지수적 거동(behavior)에 영향을 준다. n 값은 정상 상태로는 1에 가깝다.
전압 VREF은 온도 T, ln(T) 및 1/R(T)에 비례한다. 또한, 전류 I는 온도에 비례하는 Vt*ln(B)/R과 동등하게 발생되는데, R이 양의 온도계수를 가지며 Vt=k*T/q이기 때문이다. 전압 VREF는 다이오드를 통하여 흐르는 밴드갭(bandgap) 전류 I와 함께 다이오드에 걸친 전압을 사용하여 발생된다. 회로(10)는 다음의 불리한 점을 갖는다: 온도와 전압 VREF 사이의 복잡한 관계(즉, 전압 VREF는 T, ln(T) 및 ln(1/R(T))의 함수이고; 전압 VREF의 값은 밴드갭 전류 I가 PVT 보상 전압을 발생시키는데 또한 사용될 때 제한되며; 그리고 전압 VREF에 관한 보다 큰 값은 보다 높은 전류 I를 필요로 한다.
본 발명은 일반적으로 전압 발전기에 관한 방법 및/또는 구조(architecture)에 관한 것이며, 보다 상세하게는 절대온도(PTAT)에 비례하는 전압 발전기에 관한 방법 및/또는 구조에 관한 것이다.
본 발명의 이와 같은 그리고 다른 목적 특징 및 이점은 다음의 상세한 설명과 부가된 청구항 및 도면으로부터 명백할 것이다; 여기서,
도1은 델타 Vbe 발전기 회로의 블록도이다.
도2는 본 발명의 바람직한 실시예의 블록도이다.
도3은 본 발명의 실시예의 블록도이다.
도4는 본 발명의 바람직한 실시예에 따른 메모리 장치의 블록도이다.
본 발명은 제1 회로 및 제2 회로를 포함하는 바이어싱(biasing) 회로와 관계가 있다. 제1 회로는 제1 바이어스 신호 및 제2 바이어스 신호를 발생시키도록 형성될 수 있다. 제2 바이어스 신호는 문턱(threshold) 전압 및 제1 저항에 의해 한정될 수 있다. 제2 회로는 제1 및 제2 바이어스 신호 및 제2 저항에 응하여 제3 바이어스 신호를 발생시키도록 형성될 수 있다. 제3 바이어스 신호는 절대온도(PTAT)에 선형으로 비례하는 크기를 가질 수 있으며 온도에 있어서의 변화에 응하여 메모리 셀의 리프레쉬 율을 변화시키도록 형성될 수 있다.
본 발명의 목적, 특징 및 이점은 절대온도(PTAT)에 비례하는 전압 발전기에 관한 방법 및/구조를 제공하는 것을 포함하며, 그것은 (i) Vt*ln(B)/R과 동등한 전류와 함께 밴드갭 기준(reference)을 사용할 수 있고, (ii) 선형 PTAT 전압 기준을 형성하기 위해 하나의 추가 저항기를 사용할 수 있으며, 및/또는 (iii) 저항기 값의 비율에 의해 스케일될 수 있는 PTAT 전압 기준을 제공할 수 있다.
도2와 관련하여, 본 발명의 바람직한 실시예에 따른 회로(100)의 블록도가 나타나 있다. 회로(100)는 온도에 비례하는 전압 발전기 회로로서 실행될 수 있다. 회로(100)는 절대온도(PTAT)에 비례할 수 있는 제1 전압 신호(예컨대, NCTR) 및 제2 전압 신호(예컨대, PCTR)를 발생시키도록 형성될 수 있다. 회로(100)는 회로(102) 및 회로(104)를 포함할 수 있다. 회로(102)는 PTAT 전류원 회로로서 실행될 수 있다. 회로(104)는 PTAT 전압 기준 회로로서 실행될 수 있다. 회로(102)는 온도 의존 기준 신호(예컨대, VREF) 및 바이어스 신호(예컨대, VBIAS)를 발생시키도록 형성될 수 있다. 신호 VREF는 온도에 따라서 선형으로 변할 수 있다. 신호 VREF는 회로(104)의 입력(106)에 나타낼 수 있다. 신호 VBIAS는 회로(104)의 입력(108)에 나타낼 수 있다. 회로(104)는 신호 VREF 및 신호 VBIAS에 응하여 신호 NCTR 및 PCTR을 발생시키도록 형성될 수 있다. 신호 PCTR은 신호 NCTR의 거울(mirror)일 수 있다.
회로(102)는 트랜지스터(110), 트랜지스터(112), 트랜지스터(116), 트랜지스터(118), 장치(120), 장치(122), 장치낼24) 및 증폭기(126)을 포함할 수 있다. 트랜지스터(110-114)는 하나 이상의 PMOS 트랜지스터로서 실행될 수 있다. 트랜지스터(116,118)는 하나 이상의 NMOS 트랜지스터로서 실행될 수 있다. 그러나, 트랜지스터의 다른 형태 및/또는 극성은 특정 적용의 디자인 표준을 충족시키도록 적절히 실행될 수 있다. 장치(120,122)는 베이스-이미터 접합 장치(base-emitter junction devices)(예컨대, 다이오드, 다이오드-연결된 트랜지스터 등)로서 실행될 수 있다. 일실시예에서, 장치(120,122)는 정방향(forward biased) 다이오드로서 실행될 수 있다. 장치(120)는 영역 A를 가질 수 있다. 장치(122)는 일반적으로 B*A(B는 정수)인 영역을 갖는다. 장치(124)는 저항성 회로로서 실행될 수 있다. 일실시예에서, 장치(124)는 선결된 저항 R을 가진 저항기로서 실행될 수 있다. 증폭기(126)는 연산 증폭기 회로로서 실행될 수 있다.
트랜지스터(112-118) 및 장치(120-124)는 델타 Vbe 발전기 회로로서 형성될 수 있다. 트랜지스터(110)의 소스(source)는 공급 전압(예컨대, VCC)에 연결될 수 있다. 노드(128)는 트랜지스터(110)의 드레인(drain)을 트랜지스터(112) 및 트랜지스터(114)의 소스와 연결하여 형성될 수 있다. 신호 VBIAS는 노드(128)에서 표시될 수 있다. 노드(130)는 트랜지스터(112)의 게이트(gate), 트랜지스터(114)의 게이트 및 드레인, 그리고 트랜지스터(118)의 드레인을 연결하여 형성될 수 있다. 신호 VREF는 노드(130)에서 표시될 수 있다. 노드(132)는 트랜지스터(116)의 드레인, 트랜지스터(116)의 드레인 및 게이트, 그리고 트랜지스터(118)의 게이트를 연결하여 형성될 수 있다. 트랜지스터(116)의 소스는 장치(120)의 제1 터미널에 연결될 수 있다. 장치(120)의 제2 터미널은 전압 공급 대지전위(ground potential)(예컨대, VSS)에 연결될 수 있다. 트랜지스터(118)의 소스는 장치(124)의 제1 터미널에 연결될 수 있다. 장치(124)의 제2 터미널은 장치(122)의 제1 터미널에 연결될 수 있다. 장치(122)의 제2 터미널은 전압 공급 대지전위 VSS에 연결될 수 있다. 일실시예에서, 장치(120,122)의 제1 터미널은 장치(120,122)의 양극(anode)에 연결될 수 있다. 일실시예에서, 장치(120,122)의 제2 터미널은 장치(120,122)의 음극(cathode)에 연결될 수 있다.
증폭기(126)의 제1 입력(예컨대, 비-반전 입력)은 노드(130)에 연결될 수 있다. 증폭기(126)의 제2 입력(예컨대, 반전 입력)은 노드(132)에 연결될 수 있다. 증폭기(126)의 출력은 트랜지스터(110)의 게이트에 연결될 수 있다. 증폭기(126)는 일반적으로 전류(예컨대, I)가 트랜지스터(112,116)를 통하도록 하여 트랜지스터(114,118)을 통하는 전류와 같도록 한다. 전류 I는 다음 방정식 2로 설명될 수 있다:낼
(방정식 2)
회로(104)는 트랜지스터(140), 장치(142), 트랜지스터(144), 트랜지스터(146), 트랜지스터(148) 및 트랜지스터(150)을 포함할 수 있다. 트랜지스터(140,148,150)은 하나 이상의 PMOS 트랜지스터로서 실행될 수 있다. 트랜지스터(144,146)는 하나 이상의 NMOS 트랜지스터로서 실행될 수 있다. 그러나, 다른 형태 및 극성 트랜지스터가 특정 적용의 디자인 표준을 충족시키도록 적절히 실행될 수 있다. 장치(142)는 저항성 회로로서 실행될 수 있다. 일실시예에서,장치(142)는 선결된 저항 R1을 가진 저항기로서 실행될 수 있다.
신호 VBIAS는 트랜지스터(140)의 소스에 나타낼 수 있다. 신호 VREF는 트랜지스터(140)의 게이트에 나타낼 수 있다. 트랜지스터(140)의 드레인은 장치(142)의 제1 터미널에 연결될 수 있다. 신호 NCTR은 트랜지스터(140)의 드레인에서 표시될 수 있다. 장치(142)의 제2 터미널은 전압 공급 대지전위 VSS에 연결될 수 있다. 트랜지스터(140)는 일반적으로 신호 VREF 및 VBIAS에 응하여 전류 I와 동등한 전류를 통과시킬 것이다. 전류 I를 저항 R1에 통과시킴으로써(I = n*Vt*ln(B)/R, n은 방출계수, B는 장치(120,122)의 다이오드 영역의 비, R은 선결된 저항, 그리고 Vt는 열적 전압), 다음 방정식 3으로 나타난 바와 같은 전압이 발생될 수 있다:
(방정식 3)
전류 I가 장치(142)로 통과될 때, ln(B)*Vt*R1/R과 동등한 전압 레벨을 갖는 신호 NCTR이 발생될 수 있다. 신호 NCTR의 전압 레벨은 일반적으로 절대온도에 비례하며 비율 R1/R을 선택하여 스케일될 수 있다.
신호 NCTR은 트랜지스터(144)의 게이트에 나타낼 수 있다. 트랜지스터(144)의 소스 및 트랜지스터(148)의 게이트는 전압 진급 대지전위 VSS에 연결될 수 있다. 트랜지스터(144)의 드레인은 트랜지스터(146)의 소스에 연결될 수 있다. 트랜지스터(146)의 게이트는 공급 전압 VCC에 연결될 수 있다. 트랜지스터(146)의 드레인은 트랜지스터(148)의 드레인에 연결될 수 있다. 트랜지스터(150)의 소스는 공급 전압 VCC에 연결될 수 있다. 노드(152)는 트랜지스터(148)의 소스를 트랜지스터(150)의 드레인 및 게이트와 연결하여 형성될 수 있다. 신호 PCTR은 노드(152)에서 표시될 수 있다. 신호 PCTR은 신호 NCTR의 거울일 수 있다.
도3과 관련하여, 회로(200)의 블록도는 본 발명의 바람직한 실시예에 따른 전압 제어 발진기(VCO)를 나타낸다. 일실시예에서, 회로(200)는 동적 메모리 장치의 리프레쉬 발진기로서 실행될 수 있다. 회로(200)는 신호 PCTR을 수신할 수 있는 입력(202), 그리고 신호 NCTR을 수신할 수 있는 입력(204)을 가질 수 있다. 회로(200)는 다수의 반전 증폭기 (지연) 단계 206a-206n을 포함할 수 있다. 일실시예에서, 단계 206a-206n은 전류 스타브드(starved) 인버터 링 발진기를 형성할 수 있다. 신호 PCTR 및 NCTR은 지연 단계 206a-206n에 관한 부하(load) 바이어스 전압으로서 실행될 수 있다. 회로(200)은 온도에 비례하는 주파수를 가진 신호(예컨대, RFRSH)를 발생시키도록 형성될 수 있다. 신호 RFRSH는 메모리의 리프레쉬를 제어하는데 사용될 수 있다. 예컨대, 신호 RFRSH는 온도 변화에 응하여 메모리의 리프레쉬 율을 변경하는데 사용될 수 있다.
회로(200)는 동적 메모리 장치의 리프레쉬 발진기로서 실행될 수 있다. 메노리 셀의 누출이 온도 증가와 함께 증가하기 때문에, 본 발명에 따른 PTAT 전압-제어 발진기가 온도가 증가하고 있을 때 보다 빈번하게 메모리 셀을 리프레쉬하는데 사용될 수 있다. 본 발명은 온도 의존 리프레싱을 제공할 수 있고 또한 온도 모니터를 요하는 어떠한 적용에도 사용될 수 있다.
도4와 관련하여, 메모리 장치(210)의 블록도가 도시되어 있다. 본 발명에 따라서 수행되는 메모리 장치(210)가 개괄적으로 도시되어 있다. 메모리장치(210)는 회로(100), 회로(200) 및 메모리의 배열(212)을 포함할 수 있다. 회로(100)는 리프레쉬 회로(200)를 제어하도록 형성될 수 있다. 리프레쉬 회로(200)는 배열(212)의 메모리 셀 상에서 리프레쉬 작용을 제어하도록 형성될 수 있다. 예컨대, 회로(100)는 회로(200)가 온도에 의존하는 메모리 배열(212)를 리프레쉬하는 비율을 변경하도록 형성될 수 있다.
본 발명이 그것의 바람직한 실시예를 참조하여 특히 나타나고 설명되는 동안에, 형태와 세부사항에 있어서 여러가지 변화가 본 발명의 사상과 범위를 벗어나지 않고 만들어질 수 있음이 당해 기술분야의 숙련된 사람들에게 이해될 것이다. 예컨대, 상수*Vt/R과 동등한 전류를 발생시키는 어떠한 회로도 PTAT 전압 기준 NCTR을 발생시키는데 사용될 수 있다.

Claims (20)

  1. 제1 바이어스 신호, 그리고 문턱 전압 및 제1 저항에 의해 한정되는 제2 바이어스 신호를 발생시키도록 형성된 제1 회로; 및
    상기 제1 및 제2 바이어스 신호 및 제2 저항에 응하여, 절대온도(PTAT)에 선형으로 비례하는 크기를 가지며 온도에 있어서의 변화에 응하여 메모리 셀의 리프레쉬 율을 변경하도록 형성되는 제3 바이어스 신호를 발생시키도록 형성된 제2 회로;를
    포함하는 바이어싱 회로.
  2. 제1항에 있어서, 상기 바이어싱 회로는 온도에 비례하는 전압 발진기를 포함하는 바이어싱 회로.
  3. 제1항에 있어서, 상기 제1 회로는
    문턱 전압에 의해 한정되며 절대온도(PTAT)에 비례하는 제1 전류를 발생시키도록 형성된 제1 전류원;
    상기 제1 PTAT 전류에 응하여, 문턱 전압, 다이오드 영역의 비 및 상기 제1 저항에 의해 한정되는 제2 PTAT 전류를 발생시키도록 형성된 제2 전류원; 및
    상기 제1 PTAT 전류 및 상기 제2 PTAT 전류를 동등하게 하도록 형성된 제어 회로;를
    포함하는 바이어싱 회로.
  4. 제1항에 있어서, 상기 제2 회로는 온도에 따라서 선형으로 변하는 PTAT 전류를 발생시키도록 형성된 전류원을 포함하는 바이어싱 회로.
  5. 제1항에 있어서, 상기 제3 바이어스 신호의 크기는 상기 제2 저항 대 상기 제1 저항의 비에 의하여 결정되는 것을 특징으로 하는 바이어싱 회로.
  6. 제1항에 있어서, 상기 제2 바이어스 신호는 밴드갭 기준 전압을 포함하는 바이어싱 회로.
  7. 제1항에 있어서, 상기 제1 회로는
    다수의 PMOS 트랜지스터를 포함하는 제1 전류 거울;
    다수의 NMOS 트랜지스터를 포함하며 상기 제1 전류 거울에 연결되는 제2 전류 거울;
    상기 제2 전류 거울에 직접 연결되는 제1 다이오드; 및
    저항기를 통하여 상기 제2 전류 거울에 연결되는 제2 다이오드;를
    포함하는 바이어싱 회로.
  8. 제1항에 있어서, 상기 제2 회로는 상기 제3 바이어스 신호에 응하여 제4 바이어스 신호를 발생시키도록 형성된 전압 거울을 더 포함하는 바이어싱 회로.
  9. 제3항에 있어서, 상기 제어 회로는 상기 제1 전류원 및 상기 제2 전류원에 연결되며 상기 제1 PTAT 전류 및 상기 제2 PTAT 전류를 동등하게 하도록 형성된 연산 증폭기를 포함하는 바이어싱 회로.
  10. 제1 바이어스 신호, 그리고 문턱 전압 및 제1 저항에 의해 한정되는 제2 바이어스 신호를 발생시키도록 형성된 제1 회로; 및
    상기 제1 및 제2 바이어스 신호 및 제2 저항에 응하여, 절대온도(PTAT)에 선형으로 비례하는 크기를 가지며 온도에 따라서 메모리 셀의 리프레쉬 율을 변경하는 하나 이상의 제3 바이어스 신호를 발생시키도록 형성된 제2 회로;를
    포함하는 전압 제어 발진기(VCO)의 온도 민감성 바이어싱을 발생시키기 위한 회로.
  11. 제10항에 있어서, 상기 하나 이상의 제3 바이어스 신호는 상기 전압 제어 발진기의 다수의 지연 단계에 부하 바이어스 전압을 제공하는 것을 특징으로 하는 전압 제어 발진기의 온도 민감성 바이어싱을 발생시키기 위한 회로.
  12. 제10항에 있어서, 상기 전압 제어 발진기는 온도에 따라서 변하는 주파수를 가진 신호를 발생시키도록 형성되는 것을 특징으로 하는 전압 제어 발진기의 온도민감성 바이어싱을 발생시키기 위한 회로.
  13. 제12항에 있어서, 상기 주파수는 온도에 따라서 선형으로 변하는 것을 특징으로 하는 전압 제어 발진기의 온도 민감성 바이어싱을 발생시키기 위한 회로.
  14. 제12항에 있어서, 상기 주파수 변화는 절대온도에 비례하는 것을 특징으로 하는 전압 제어 발진기의 온도 민감성 바이어싱을 발생시키기 위한 회로.
  15. (A) 제1 바이어스 신호를 발생시키는 단계;
    (B) 상기 제1 바이어스 신호에 응하여, 문턱 전압 및 제1 저항에 의해 한정되는 제2 바이어스 신호를 발생시키는 단계; 및
    (C) 상기 제1 및 제2 바이어스 신호 및 제2 저항에 응하여, 절대온도(PTAT)에 선형으로 비례하는 크기를 가지며 온도에 따라서 메모리 셀의 리프레쉬 율을 변경하도록 형성되는 제3 바이어스 신호를 발생시키는 단계;
    를 포함하는 절대온도(PTAT)에 비례하는 전압 기준을 사용하는 메모리의 리프레쉬 율을 제어하기 위한 방법.
  16. 제15항에 있어서, 상기 단계 (A)는
    제1 PTAT 전류를 발생시키는 단계;
    제2 PTAT 전류를 발생시키는 단계; 및
    상기 제1 및 제2 PTAT 전류를 동등하게 하도록 상기 제1 바이어스 신호를 조정하는 단계;를
    하위 단계로 포함하는 메모리 리프레쉬 율을 제어하기 위한 방법.
  17. 제15항에 있어서, 상기 단계 (C)는
    상기 제1 바이어스 신호 및 상기 제2 바이어스 신호에 응하여 PTAT 전류를 발생시키는 단계; 및
    상기 PTAT 전류를 상기 제2 저항에 통과시키는 단계;를
    하위 단계로 포함하는 메모리 리프레쉬 율을 제어하기 위한 방법.
  18. 제15항에 있어서, 상기 방법은 리프레쉬 율을 제어하도록 상기 제3 바이어스 신호를 메모리 회로로 보내는 단계를 더 포함하는 메모리 리프레쉬 율을 제어하기 위한 방법.
  19. 제18항에 있어서, 상기 보내는 단계는 전류에 따라서 선형으로 증가하는 주파수를 가진 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 메모리 리프레쉬 율을 제어하기 위한 방법.
  20. 제19항에 있어서, 상기 증가는 절대온도에 비례하는 것을 특징으로 하는 메모리 리프레쉬 율을 제어하기 위한 방법.
KR10-2003-7016693A 2001-06-20 2002-06-20 온도에 비례하는 전압 발전기 KR20040012958A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/885,897 US6628558B2 (en) 2001-06-20 2001-06-20 Proportional to temperature voltage generator
US09/885,897 2001-06-20
PCT/US2002/019546 WO2003001531A1 (en) 2001-06-20 2002-06-20 Proportional to temperature voltage generator

Publications (1)

Publication Number Publication Date
KR20040012958A true KR20040012958A (ko) 2004-02-11

Family

ID=25387937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7016693A KR20040012958A (ko) 2001-06-20 2002-06-20 온도에 비례하는 전압 발전기

Country Status (5)

Country Link
US (2) US6628558B2 (ko)
EP (1) EP1417685A4 (ko)
JP (1) JP2005509991A (ko)
KR (1) KR20040012958A (ko)
WO (1) WO2003001531A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685640B1 (ko) * 2004-03-17 2007-02-22 주식회사 하이닉스반도체 리프레쉬 오실레이터
US7233214B2 (en) 2004-08-13 2007-06-19 Samsung Electronics Co., Ltd. Voltage-controlled oscillators with controlled operating range and related bias circuits and methods

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036914A1 (de) * 2000-07-28 2002-02-14 Infineon Technologies Ag Integrierte Schaltung mit Temperatursensor
DE10038383C1 (de) * 2000-08-07 2002-03-14 Infineon Technologies Ag Hochgeschwindigkeits-Lese-Stromverstärker
FR2834343B1 (fr) * 2001-12-28 2004-04-09 St Microelectronics Sa Detecteur thermique
US6781907B2 (en) * 2002-06-06 2004-08-24 Micron Technology, Inc. Temperature compensated T-RAM memory device and method
JP2004146576A (ja) * 2002-10-24 2004-05-20 Renesas Technology Corp 半導体温度測定回路
US6774666B1 (en) * 2002-11-26 2004-08-10 Xilinx, Inc. Method and circuit for generating a constant current source insensitive to process, voltage and temperature variations
KR100502971B1 (ko) * 2002-12-04 2005-07-22 주식회사 코아매직 온도 센서를 구비한 리프레쉬 동작용 클럭발생기
US7118273B1 (en) 2003-04-10 2006-10-10 Transmeta Corporation System for on-chip temperature measurement in integrated circuits
JP4211922B2 (ja) * 2003-06-13 2009-01-21 パナソニック株式会社 半導体装置
EP1530217A2 (en) * 2003-11-05 2005-05-11 Fujitsu Limited Semiconductor integrated circuit having temperature detector
US7272065B2 (en) * 2003-12-03 2007-09-18 Simon Lovett Compensated refresh oscillator
US7733076B1 (en) * 2004-01-08 2010-06-08 Marvell International Ltd. Dual reference current generation using a single external reference resistor
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US7116588B2 (en) * 2004-09-01 2006-10-03 Micron Technology, Inc. Low supply voltage temperature compensated reference voltage generator and method
US7154324B1 (en) * 2004-09-07 2006-12-26 Altera Corporation Integrated circuit delay chains
KR100673102B1 (ko) * 2004-09-24 2007-01-22 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 회로
US20060203883A1 (en) * 2005-03-08 2006-09-14 Intel Corporation Temperature sensing
JP4807074B2 (ja) * 2005-12-28 2011-11-02 Ｔｄｋ株式会社 温度検出回路及び温度検出方法
KR100933797B1 (ko) * 2005-12-29 2009-12-24 주식회사 하이닉스반도체 반도체 메모리 소자의 승압전압 레벨 감지기
US20080074173A1 (en) * 2006-09-25 2008-03-27 Avid Electronics Corp. Current source circuit having a dual loop that is insensitive to supply voltage
US7403052B1 (en) * 2006-10-02 2008-07-22 National Semiconductor Corporation Power-on detect by measuring thermal voltage
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7372748B2 (en) * 2006-10-16 2008-05-13 Sandisk Corporation Voltage regulator in a non-volatile memory device
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
US7798707B2 (en) 2006-12-15 2010-09-21 Schnaitter William N Systems and methods for determining device temperature
KR20110046808A (ko) * 2009-10-29 2011-05-06 삼성전자주식회사 상 변화 메모리 장치의 데이터 리드 회로 및 이를 포함하는 장치들
JP5367620B2 (ja) * 2010-03-05 2013-12-11 ルネサスエレクトロニクス株式会社 電流源回路および半導体装置
US8248880B2 (en) * 2010-03-29 2012-08-21 Micron Technology, Inc. Voltage regulators, amplifiers, memory devices and methods
US8638084B1 (en) 2010-10-22 2014-01-28 Xilinx, Inc. Bandgap bias circuit compenastion using a current density range and resistive loads
US8665029B2 (en) * 2012-04-12 2014-03-04 Himax Technologies Limited Oscillator module and reference circuit thereof
US9300276B2 (en) * 2013-01-08 2016-03-29 Elite Semiconductor Memory Technology Inc. Oscillation control circuit for biasing ring oscillator by bandgap reference signal and related method
US9325323B2 (en) * 2014-08-30 2016-04-26 Stmicroelectronics International N.V. CMOS oscillator having stable frequency with process, temperature, and voltage variation
US10296026B2 (en) * 2015-10-21 2019-05-21 Silicon Laboratories Inc. Low noise reference voltage generator and load regulator
US10243550B2 (en) * 2017-06-16 2019-03-26 Stmicroelectronics, Inc. High voltage comparator
IT201800001115A1 (it) 2018-01-16 2019-07-16 St Microelectronics Srl Un circuito oscillatore, e relativo circuito integrato
US12020740B2 (en) * 2018-06-26 2024-06-25 Rambus Inc. Memory device having non-uniform refresh
FR3116604B1 (fr) * 2020-11-24 2022-10-14 St Microelectronics Rousset Procédé de calibrage d'un capteur de température à oscillateur en anneau
KR20230167575A (ko) 2022-06-02 2023-12-11 삼성전자주식회사 반도체 장치
CN117767923A (zh) * 2022-09-16 2024-03-26 长鑫存储技术有限公司 延时电路与半导体器件

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165642A (en) 1978-03-22 1979-08-28 Lipp Robert J Monolithic CMOS digital temperature measurement circuit
JPS5683888A (en) 1979-12-11 1981-07-08 Nec Corp Memory circuit
US4450367A (en) 1981-12-14 1984-05-22 Motorola, Inc. Delta VBE bias current reference circuit
JPS6061992A (ja) 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
US4603291A (en) 1984-06-26 1986-07-29 Linear Technology Corporation Nonlinearity correction circuit for bandgap reference
JPS6150287A (ja) 1984-08-20 1986-03-12 Toshiba Corp ダイナミツクメモリの自動リフレツシユ制御回路
FR2641626B1 (fr) 1989-01-11 1991-06-14 Sgs Thomson Microelectronics Generateur de tension de reference stable
US4978930A (en) 1989-07-18 1990-12-18 At&E Corporation Low voltage VCO temperature compensation
US5444219A (en) 1990-09-24 1995-08-22 U.S. Philips Corporation Temperature sensing device and a temperature sensing circuit using such a device
US5072197A (en) 1991-01-03 1991-12-10 Hewlett-Packard Company Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations
US5278796A (en) 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
US5168178A (en) 1991-08-30 1992-12-01 Intel Corporation High speed NOR'ing inverting, MUX'ing and latching circuit with temperature compensated output noise control
JPH06169237A (ja) 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路
US5375093A (en) 1992-01-21 1994-12-20 Matsushita Electric Industrial Co., Ltd. Temperature detecting circuit and dynamic random access memory device
US5175512A (en) 1992-02-28 1992-12-29 Avasem Corporation High speed, power supply independent CMOS voltage controlled ring oscillator with level shifting circuit
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
US5392251A (en) 1993-07-13 1995-02-21 Micron Semiconductor, Inc. Controlling dynamic memory refresh cycle time
KR950010624B1 (ko) 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
US5434534A (en) 1993-11-29 1995-07-18 Intel Corporation CMOS voltage reference circuit
US5428319A (en) 1993-11-29 1995-06-27 Motorola, Inc. Method and apparatus for providing a modified temperature compensation signal in a TCXO circuit
US5455801A (en) 1994-07-15 1995-10-03 Micron Semiconductor, Inc. Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal
US5440277A (en) 1994-09-02 1995-08-08 International Business Machines Corporation VCO bias circuit with low supply and temperature sensitivity
US5646518A (en) 1994-11-18 1997-07-08 Lucent Technologies Inc. PTAT current source
US5774013A (en) 1995-11-30 1998-06-30 Rockwell Semiconductor Systems, Inc. Dual source for constant and PTAT current
US5694090A (en) 1996-04-18 1997-12-02 Micron Technology, Inc. Voltage and temperature compensated oscillator frequency stabilizer
US6359809B1 (en) * 1997-12-10 2002-03-19 Intel Corporation Oscillator for simultaneously generating multiple clock signals of different frequencies
US6134167A (en) 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
US6281760B1 (en) * 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
US6016051A (en) 1998-09-30 2000-01-18 National Semiconductor Corporation Bandgap reference voltage circuit with PTAT current source
US6181121B1 (en) 1999-03-04 2001-01-30 Cypress Semiconductor Corp. Low supply voltage BICMOS self-biased bandgap reference using a current summing architecture
US6191660B1 (en) 1999-03-24 2001-02-20 Cypress Semiconductor Corp. Programmable oscillator scheme
US6198356B1 (en) 1999-07-12 2001-03-06 Nortel Networks Limited Voltage controlled oscillator power supply and temperature compensation circuit
US6181191B1 (en) 1999-09-01 2001-01-30 International Business Machines Corporation Dual current source circuit with temperature coefficients of equal and opposite magnitude
US6222399B1 (en) 1999-11-30 2001-04-24 International Business Machines Corporation Bandgap start-up circuit
DE10021085C1 (de) * 2000-04-28 2002-02-07 Infineon Technologies Ag Refresh-Ansteuerschaltung für einen DRAM

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685640B1 (ko) * 2004-03-17 2007-02-22 주식회사 하이닉스반도체 리프레쉬 오실레이터
US7233214B2 (en) 2004-08-13 2007-06-19 Samsung Electronics Co., Ltd. Voltage-controlled oscillators with controlled operating range and related bias circuits and methods

Also Published As

Publication number Publication date
EP1417685A1 (en) 2004-05-12
EP1417685A4 (en) 2009-03-11
US20020196692A1 (en) 2002-12-26
US6901022B2 (en) 2005-05-31
JP2005509991A (ja) 2005-04-14
US20030198114A1 (en) 2003-10-23
WO2003001531A1 (en) 2003-01-03
US6628558B2 (en) 2003-09-30

Similar Documents

Publication Publication Date Title
US6901022B2 (en) Proportional to temperature voltage generator
US5532578A (en) Reference voltage generator utilizing CMOS transistor
KR100957228B1 (ko) 반도체 소자의 밴드갭 기준전압 발생회로
US7078958B2 (en) CMOS bandgap reference with low voltage operation
KR940003406B1 (ko) 내부 전원전압 발생회로
KR960003372B1 (ko) 기준전류 발생회로
US5039878A (en) Temperature sensing circuit
KR100393226B1 (ko) 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
US6204724B1 (en) Reference voltage generation circuit providing a stable output voltage
JP3097899B2 (ja) Ｃｍｏｓ電流源回路
US7589513B2 (en) Reference voltage generator circuit
JPH0951266A (ja) 基板電圧を所望の値に維持するための回路及び方法
US20070046363A1 (en) Method and apparatus for generating a variable output voltage from a bandgap reference
US20040207380A1 (en) Reference voltage generating circuit capable of controlling temperature dependency of reference voltage
US6201436B1 (en) Bias current generating circuits and methods for integrated circuits including bias current generators that increase and decrease with temperature
US20230087732A1 (en) Voltage generating circuit and semiconductor device
CN110601658B (zh) 低电压vco的控制电压范围的自动补偿
JP2000163970A (ja) バックバイアス回路
KR100380978B1 (ko) 기준전압 발생기
US11193962B2 (en) Electronic circuit for generating reference voltage
KR100256118B1 (ko) 온도 보상 특성을 갖는 내부전압 강하회로
KR100543909B1 (ko) 반도체 메모리 장치의 위들러형 기준전압 발생 장치
CN117850532A (zh) 偏置电流生成电路及芯片
KR100496792B1 (ko) 기준전압발생회로
US20070069806A1 (en) Operational amplifier and band gap reference voltage generation circuit including the same

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20031219

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070618

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080529

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090331

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20091125

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090331

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20080529

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I