KR20040008058A - 환형 마그네틱 터널링 정션을 갖는 반도체 장치와 그제조방법 - Google Patents

Abstract

본 발명은 MRAM(MAGNETIC RANDOM ACCESS MEMORY)이 갖는 마그네틱 터널링 정션(MAGNETIC TUNNEL JUNCTION; MTJ)의 형태를 환형(RING TYPE)으로 형성해서 셀 간의 자기 간섭(MAGNETIC INTERACTION)을 배제시킨 환형 마그네틱 터널링 정션을 갖는 반도체 장치와 그 제조방법이다.

상기 MRAM 이 환형의 마그네틱 터널링 정션를 갖으면, 마그네틱 터널링 정션 자체에 마그네틱 폐회로(MAGNETIC CLOSED LOOP)가 형성되어 셀간의 자기 간섭을 매우 작게할 수 있고, 이로 인해서 셀간의 스페이스 간격을 더욱 더 작게할 수 있다.

Description

환형 마그네틱 터널링 정션을 갖는 반도체 장치와 그 제조방법 { A SEMICONDUCTOR DEVICE HAVING A MAGNETIC TUNNELING JUNCTION OF A RING TYPE AND A FABRICATION THEREOF }

본 발명은 MRAM(MAGNETIC RANDOM ACCESS MEMORY)이 갖는 마그네틱 터널링 정션(MAGNETIC TUNNEL JUNCTION; MTJ)의 형태를 환형(RING TYPE)으로 형성해서 셀 간의 자기 간섭(MAGNETIC INTERACTION)을 배제시킨 환형 마그네틱 터널링 정션을 갖는 반도체 장치와 그 제조방법에 관한 것이다.

최근에 반도체 공정 기술과 자성 박막 기술을 결합한 MRAM 이라는 반도체 장치가 비휘발성인 플레쉬(FLASH) 메모리보다 칩(CHIP) 면적을 작게할 수 있다는 점과 휘발성인 디램(DRAM)과 에스램(SRAM)보다 데이타의 읽기(READ)/ 쓰기(WRITE)에서 스피드가 빠르다는 점 때문에 두각을 나타내고 있다.

그러나, 디램의 커패시터 역할을 하는 상기 마그네틱 터널링 정션은 그 형태가 각(ANGLE)을 갖거나 공정상으로 구현되는 모양이 매끄럽지 못하면 외부 자기장에 의해서 컨트롤되지 않는 자구(MAGNETIC DOMAIN)를 갖는다.

상기 자구는 반도체 장치의 동작시에 노이즈를 유발시켜 특성을 저하시킨다.

이하, 첨부된 도면을 참조하여 종래 기술을 설명한다.

도 1a 내지 도 1b 는 종래 기술의 마그네틱 터널링 정션을 형성하는 반도체 장치의 공정 단면도이다.

도 1a 와 같이, 하부 층(10)에 순차적으로 반강자성(ANTIFERROMAGNET) 막/ 제 1 강자성(FERROMAGNET) 막/ 터널링 베리어(TUNNELING BARRIER) 막/ 제 2 강자성 (FERROMAGNET) 막(20, 30, 40, 50)을 증착한다.

상기 하부층(10)은 전도전자가 통과할 수 있는 도전체이다.

상기 제 1 내지 제 2 강자성 막(30, 50)은 Fe 와 Co 및 Ni 의 합금으로 형성된다.

상기 반강자성 막(20)은 제 1 강자성 막(30)의 자화에 대한 안정성을 주어서 마그네틱 터널링 정션(도면에 미 도시, MAGNETIC TUNNELING JUNCTION)의 자기적 안정화를 마련해준다.

상기 제 1 강자성 막(30)은 외부에서 인가된 일정한 자기장의 세기에서만 전도전자의 스핀이 변화되는 물질이다.

상기 터널링 베리어(TUNNELING BARRIER) 막은 산화 알루미늄(Al₂O₃) 막으로서 마그네틱 터널링 정션의 저항 역할을 한다.

상기 제 2 강자성 막(50)은 외부의 미세한 자기장에도 전도전자의 스핀이 변화하는 물질이다.

도 1b 와 같이, 도 1a 에 증착된 반강자성 막/ 제 1 강자성 막/ 터널링 베리어 막/ 제 2 강자성(20, 30, 40, 50) 막을 포토및 식각하여 마그네틱 터널링 정션(60)을 형성한다.

상기 마그네틱 터널링 정션(60)은 식각된 제 1 강자성 막(30-1)과 제 2 강자성 막(50-1)에 외부 자기장에 대응하는 마그네틱 모먼트(도면에 미 도시, MAGNETIC MOMENT)를 형성하여 수직으로 통과하는 전도전자의 스핀과 이루는 전기 저항 차이를 이용하여 데이타를 저장한다 .

도 1c 는 종래 기술의 마그네틱 터널링 정션이 갖는 형태에 대한 사시도이 다.

도 1c 와 같이, 종래 기술에 의한 마그네틱 터널링 정션이 갖는 일반적인 형태는 각(ANGLE)을 갖는 패턴(60-1)과 원으로 된 패턴(60-2)을 갖는다.

상기 각각의 패턴(60-1, 60-2)은 그 모양과 자기장의 성질 때문에 인접된 마네틱 터널링 정션(도면에 미 도시)에 자기장의 영향을 주어 데이타의 반전을 일으킬 수 있다.

특히, 각이 있는 패턴(60-1)은 패턴 에지(EDGE)에서 외부에서 인가해준 자기장 방향과 대응되지 않는 자구(도면에 미 도시, MAGNETIC DOMAIN)가 생긴다.

상기 자구의 형성은 반도체 장치 동작시에 노이즈(NOISE)를 발생시켜서 안정된 수율과 신뢰성을 얻지 못한다.

상기 기술적인 과제를 해결하기 위해서, 본 발명은 마그네틱 터널링 정션의 모양을 환형으로 하여 외부에서 인가된 자기장으로 원하지 않는 자구의 생성을 방지하고, 마그네틱 터널링 정션에 자기 폐회로(MAGNETIC CLOSED LOOP)를 형성하여 마그네틱 터널링 정션간의 자기적 간섭(MAGNETIC INTERACTION)을 없애는데 있다.

도 1a 내지 도 1b 는 종래 기술의 마그네틱 터널링 정션을 형성하는 반도체 장치의 공정 단면도.

도 1c 는 종래 기술의 마그네틱 터널링 정션이 갖는 형태에 대한 사시도.

도 2a 내지 도 2e 는 본 발명의 바람직한 일 실시예에 따른 마그네틱 터널링 정션을 형성하는 반도체 장치의 공정 단면도.

도 2f 는 본 발명의 일 실시예에 따른 마그네틱 터널링 정션의 사시도.

도 3a 내지 도 3d 는 본 발명의 바람직한 다른 실시예에 따른 마그네틱 터널링 정션을 형성하는 반도체 장치의 공정 단면도.

도 3e 는 본 발명의 다른 실시예에 따른 마그네틱 터널링 정션의 사시도.

( 도면의 주요 부분에 대한 부호의 설명 )

200, 600: 하부 층

300, 300-1, 700: 반(ANTI) 강자성 막

320, 320-1, 720: 제 1 강자성(FERROMAGNET) 막

340, 340-1, 740: 터널링 베리어(TUNNELING BARRIER) 막

360, 360-1, 760: 제 2 강자성 막

400, 400-1, 800, 800-1: 마그네틱 터널링 정션(MAGNETIC TUNNELING JUNCTION; MTJ)

430, 430-1, 830, 830-1, 830-2: 제 1 절연막

460: 스페이서(SPACER)

480, 870: 개구부

490, 880: 홀

500, 500-1, 900, 900-1: 제 2 절연막

800, 860-1: 포토레지스트(PHOTORESIST)

1L, 3L: 길이

상기 기술적인 과제를 해결하기 위해서, 본 발명의 반도체 장치는 하부층에 반강자성 막/ 제 1 강자성 막/ 터널링 베리어 막/ 제 2 강자성 막으로 형성된 원형의 마그네틱 터널링 정션을 포함하며, 상기 마그네틱 터널링 정션의 중심에서 소정 크기의 반지름을 갖는 홀을 형성하여 상기 하부층이 노출되도록 한 것이 특징이다.

또한, 본 발명의 바람직한 일 실시예에 따른 반도체 장치 제조방법은 하부 층과 접촉되고 순차적으로 반강자성 막/ 제 1 강자성 막/ 터널링 베리어 막/ 제 2 강자성 막을 증착하여 원형의 마그네틱 터널링 정션을 형성하는 단계와, 상기 마그네틱 터널링 정션의 소정 부분이 노출되도록 개구부를 갖는 제 1 절연막을 하부층과 마그네틱 정션에 증착하는 단계와, 상기 개구부의 측벽에 스페이서를 형성하여 마그네틱 터널링 정션을 식각해서 하부층이 노출되도록 마그네틱 터널링 정션에 홀을 형성하는 단계와, 상기 홀이 매립되도록 하고 스페이서와 제 1 절연막 상면에 제 2 절연막을 증착하는 단계와, 상기 결과물에 화학 기계적 연마를 하여 제 2 강자성 막의 상면이 노출되도록 하는 단계를 포함하는 것이 특징이다.

본 발명의 바람직한 다른 실시예에 따른 반도체 장치 제조방법은 하부 층과 접촉되고 순차적으로 반강자성 막/ 제 1 강자성 막/ 터널링 베리어 막/ 제 2 강자성 막을 증착하여 원형의 마그네틱 터널링 정션을 형성하는 단계와, 상기 하부층과 마그네틱 터널링 정션에 제 1 절연막을 증착하는 단계와, 상기 제 1 절연막에 마그네틱 터널링 정션과 정렬이 되어있고 패턴이 정의된 포토레지스트를 도포하는 단계와, 상기 포토레지스트가 체적 플로우되도록 열을 가하는 단계와, 상기 체적 플로우를 갖는 패턴에 식각을 하여 마그네틱 정션의 소정 부분이 노출되도록 제 1 절연막에 개구부를 형성하는 단계와, 상기 개구부에 연속적으로 식각을 수행하여 하부층이 노출되도록 하는 단계와, 상기 포토레지스트를 제거하는 단계와, 상기 홀과 개구부가 매립되도록 제 1 절연막 상면에 제 2 절연막을 증착하는 단계와, 상기 결과물에 화학 기계적 연마를 수행하여 제 2 강자성 막이 노출되도록 하는 단계를 포함하는 것이 특징이다.

상기 화학 기계적 연마는 에치 백(ETCH-BACK)으로도 대체할 수 있는 것이 특징이다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2e 는 본 발명의 바람직한 일 실시예에 따른 마그네틱 터널링 정션을 형성하는 반도체 장치의 공정 단면도이다.

도 2a 와 같이, 하부층(200)에 순서적으로 반강자성 막/ 제 1 강자성 (FERROMAGNET) 막/ 터널링 베리어(TUNNELING BARRIER) 막/ 제 2 강자성 막(300, 320, 340, 360)를 증착한다.

상기 제 1 내지 제 2 강자성 막(320, 360)은 Fe 와 Co 및 Ni 의 합금으로 형성한다.

상기 하부층(200)은 전도전자가 통과할 수 있는 도전체이다.

터널링 베리어 막(300)은 상기 제 1 내지 제 2 강자성 막(320, 360)의 마그네틱 모우먼트가 용이하게 생성되도록 산화 알루미늄(Al₂O₃) 막으로 한다.

도 2b 와 같이, 하부층(200)에 식각된 반강자성 막/ 제 1 강자성 막/ 터널링 베리어 막/ 제 2 강자성 막(300-1, 320-1, 340-1, 360-1)으로 형성되고 소정 크기의 반지름을 갖는 원판 모양(도면에 미 도시)의 마그네틱 터널링 정션(400, MAGNETIC TUNNELING JUNCTION)을 형성한다.

상기 마그네틱 터널링 정션(400)이 갖는 원판 모양은 포토및 식각(도면에 미 도시)을 통해서 형성한다.

도 2c 와 같이, 하부층(200)과 마그네틱 터널링 정션(400)에 증착되어 마그네틱 터널링 정션 상면의 일부분이 노출되게 개구부(480)를 갖는 제 1 절연막(430)을 증착하고, 제 1 절연막의 개구부 측면에 스페이서(460)를 형성한다.

상기 스페이서 길이(1L)는 마그네틱 터널링 정션(400)을 환형으로 형성하기 위해서 내부 원의 지름의 길이(3L)를 결정하는 크기이다.

도 2d 와 같이, 소정 지름(3L)의 홀(490, HOLE)을 형성하여 하부 층(200)이 노출되는 마그네틱 터널링 정션(400-1)을 형성하고, 노출된 일부분의 하부층(200)과 마그네틱 터널링 정션(400)의 홀(490)및 스페이서(460), 제 1 절연막(430)의 상면에 제 2 절연막(500)을 증착한다.

도시된 도 2c 의 마그네틱 터널링 정션(400)에 홀(490)을 형성하므로서, 도 2c 의 원판형 마그네틱 터널링 정션(400)은 비로소 환(도면에 미 도시, RING) 형태가 된다.

도 2e 와 같이, 마그네틱 터널링 정션(400-1)의 제 2 강자성 막을 스터퍼(STOPPER) 막으로 하여 도 2d 에 도시된 제 1 내지 제 2 절연막(430, 500)의 일부분과 스페이서(460)를 화학 기계적 연마를 수행하여 제거한다.

상기 제 1 내지 제 2 절연막(430, 500)의 일부분과 스페이서(460)를 제거하는 다른 수단으로는 에치 백(ETCH-BACK)도 있다.

상기 마그네틱 터널링 정션(400-1)은 내부에 제 2 절연막(500-1)과 외부에 제 1 절연막(430-1)으로 둘러싸서 인접된 다른 마그네틱 터널링 정션(도면에 미 도시)과 고립되어 진다.

도 2f 는 본 발명의 일 실시예에 따른 마그네틱 터널링 정션의 사시도이다.

도 2f 와 같이, 도 2e 에서 홀(490)을 갖는 환형 마그네틱 터널링 정션(400-1)만을 개략적으로 나타낸다.

상기 마그네틱 터널링 정션(400-1)은 외부에 자기장의 영향을 주지 않는다.

왜냐하면, 반도체 장치 구동시에 수직으로 흐르는 전류(도면에 미 도시)에 대응된 유도된 자기장이 마그네틱 터널링 정션(400-1) 내부에서만 폐회로(CLOSED LOOP)를 형성하기 때문이다.

즉, 토로이드 형태의 띠(도면에 미 도시)에 전선(ELECTRIC WIRE)을 감아서 전류를 흘려주었을 때에 유도 자기장은 토로이드 내부에서만 생기고 외부에는 안생기는 현상과 동일하다.

따라서, 환형의 마그네틱 터널링 정션(400-1)을 갖는 반도체 장치는 마그네틱 터널링 정션(400-1)간의 마그네틱 간섭이 없어서 셀(도면에 미 도시, CELL)과 셀의 스페이스 간격을 줄일 수 있는 공정 마진을 준다.

또한, 마그네틱 터널링 정션(400-1) 내부에 형성된 자기 폐회로의 영향으로 원하지 않는 자구(MAGNETIC DOMAIN)의 생성 비율도 낮아진다.

도 3a 내지 도 3d 는 본 발명의 바람직한 다른 실시예에 따른 마그네틱 터널링 정션을 형성하는 반도체 장치의 공정 단면도이다.

도 3a 와 같이, 하부층(600)과 순서적으로 반강자성 막/ 제 1 강자성 막/ 터널링 베리어 막/ 제 2 강자성 막(700, 720, 740, 760)를 증착한 원형(도면에 미 도시)의 마그네틱 터널링 정션(800)에 제 1 절연막(830)을 형성하고, 제 1 절연막(830)에 정의된 패턴을 갖는 포토레지스트(860)를 도포한다.

상기 하부층(600)은 전도전자가 통과할 수 있는 도전체이다.

상기 패턴은 마그네틱 터널링 정션(800)의 소정 영역에 얼라인(ALIGN)이 되도록 포토 작업(도면에 미 도시)을 수행하여 형성한다.

도 3b 와 같이, 도 3a 에 도시된 반도체 장치에 일정한 온도를 가하여 포토레지스트(860)의 체적 플로우(VOLUME FLOW)로 다른 패턴을 형성하고, 플로우로 형성된 패턴을 마스크로 하여 건식 식각(도면에 미 도시)으로 개구부(870)를 갖는 제 1 절연막(830-1)을 형성해서 마그네틱 터널링 정션(800)의 일부가 노출되게 한다.

도 3c 와 같이, 도 3b 에 도시된 포토레지스트(860-1)와 개구부(870)에 건식식각을 수행하여 마그네틱 터널링 정션(800)에 홀(880, HOLE)을 형성해서 하부층(600)을 노출시킨 후에 포토레지스트(860-1)를 제거하고, 개구부(870)와 홀(880)이 매립되도록 제 1 절연막(830-1)의 상면에 제 2 절연막(900)을 증착한다.

도시된 도 3b 의 원판형의 마그네틱 터널링 정션(800)에 홀(880)을 형성하므로서, 상기 마그네틱 터널링 정션(800)은 비로소 환(도면에 미 도시, RING) 형태가 된다.

도 3d 와 같이, 마그네틱 터널링 정션(800-1)의 제 2 강자성 막을 스터퍼(STOPPER) 막으로 하여 도 3c 에 도시된 제 1 내지 제 2 절연막(830-1, 900)의 일부분을 화학 기계적 연마(도면에 미 도시)를 수행하여 제거한다.

상기 제 1 내지 제 2 절연막(830-1, 900)의 일부분을 제거하는 다른 수단으로는 에치 백(ETCH-BACK)도 있다.

상기 마그네틱 터널링 정션(800-1)은 내부에 제 2 절연막(900-1)과 외부에 제 1 절연막(830-2)으로 둘러싸서 인접된 다른 마그네틱 터널링 정션(도면에 미 도시)과 고립시킨다.

도 3e 는 본 발명의 다른 실시예에 따른 마그네틱 터널링 정션의 사시도이다.

도 3e 와 같이, 도 3d 에 형성된 홀(880)을 갖는 환형 마그네틱 터널링 정션(800-1)만을 개략적으로 나타낸다.

상기 마그네틱 터널링 정션(800-1)은 외부에 자기장의 영향을 주지 않는다.

왜냐하면, 반도체 장치 구동시에 수직으로 흐르는 전류(도면에 미 도시)에대응된 유도된 자기장이 마그네틱 터널링 정션(800-1) 내부에서만 폐회로(CLOSED LOOP)를 형성하기 때문이다.

따라서, 환형의 마그네틱 터널링 정션(800-1)을 갖는 반도체 장치는 마그네틱 터널링 정션간의 마그네틱 간섭이 없어서 셀(도면에 미 도시, CELL)과 셀의 간격을 줄일 수 있는 공정 마진을 준다.

또한, 마그네틱 터널링 정션(800-1) 내부에 형성된 자기 폐회로의 영향으로 원하지 않는 자구(MAGNETIC DOMAIN)의 생성 비율도 낮아진다.

상술한 바와 같이, 본 발명은 마그네틱 터널링 정션의 형태를 환형(RING TYPE)으로 하여 마그네틱 터널링 정션간의 마그네틱 간섭을 제거해서 셀과 셀간의 스페이스 간격을 줄일 수 있는 공정 마진을 줄 수 있다.

Claims (4)

1. 하부층에 반강자성 막/ 제 1 강자성 막/ 터널링 베리어 막/ 제 2 강자성 막으로 형성된 원형의 마그네틱 터널링 정션을 포함하며,

   상기 마그네틱 터널링 정션의 중심에서 소정 크기의 반지름을 갖는 홀을 형성하여 상기 하부층이 노출되도록 한 것이 특징인 환형 마그네틱 터널링 정션을 갖는 반도체 장치.
2. 하부 층과 접촉되고 순차적으로 반강자성 막/ 제 1 강자성 막/ 터널링 베리어 막/ 제 2 강자성 막을 증착하여 원형의 마그네틱 터널링 정션을 형성하는 단계;

   상기 마그네틱 터널링 정션의 소정 부분이 노출되도록 개구부를 갖는 제 1 절연막을 하부층과 마그네틱 정션에 증착하는 단계;

   상기 개구부의 측벽에 스페이서를 형성하여 마그네틱 터널링 정션을 식각해서 하부층이 노출되도록 마그네틱 터널링 정션에 홀을 형성하는 단계;

   상기 홀이 매립되도록 하고 스페이서와 제 1 절연막 상면에 제 2 절연막을 증착하는 단계;

   상기 결과물에 화학 기계적 연마를 하여 제 2 강자성 막의 상면이 노출되도록 하는 단계;를 포함하는 것이 특징인 환형 마그네틱 터널링 정션을 갖는 반도체 장치 제조방법.
3. 하부 층과 접촉되고 순차적으로 반강자성 막/ 제 1 강자성 막/ 터널링 베리어 막/ 제 2 강자성 막을 증착하여 원형의 마그네틱 터널링 정션을 형성하는 단계;

   상기 하부층과 마그네틱 터널링 정션에 제 1 절연막을 증착하는 단계;

   상기 제 1 절연막에 마그네틱 터널링 정션과 정렬이 되어있고 패턴이 정의된 포토레지스트를 도포하는 단계;

   상기 포토레지스트가 체적 플로우되도록 열을 가하는 단계;

   상기 체적 플로우를 갖는 패턴에 식각을 하여 마그네틱 정션의 소정 부분이 노출되도록 제 1 절연막에 개구부를 형성하는 단계;

   상기 개구부에 연속적으로 식각을 수행하여 하부층이 노출되도록 하는 단계;

   상기 포토레지스트를 제거하는 단계;

   상기 홀과 개구부가 매립되도록 제 1 절연막 상면에 제 2 절연막을 증착하는 단계;

   상기 결과물에 화학 기계적 연마를 수행하여 제 2 강자성 막이 노출되도록 하는 단계;를 포함하는 것이 특징인 환형 마그네틱 터널링 정션을 갖는 반도체 장치 제조방법.
4. 제 2 및 제 3 항중의 한 항에 있어서, 상기 화학 기계적 연마는 에치 백(ETCH-BACK)으로도 대체할 수 있는 것이 특징인 환형 마그네틱 터널링 정션을 갖는 반도체 장치 제조방법.