KR20040004713A - 탄성 표면파 장치의 제조방법 - Google Patents
탄성 표면파 장치의 제조방법 Download PDFInfo
- Publication number
- KR20040004713A KR20040004713A KR10-2003-7016390A KR20037016390A KR20040004713A KR 20040004713 A KR20040004713 A KR 20040004713A KR 20037016390 A KR20037016390 A KR 20037016390A KR 20040004713 A KR20040004713 A KR 20040004713A
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- conductor pattern
- acoustic wave
- surface acoustic
- wave device
- Prior art date
Links
- 238000010897 surface acoustic wave method Methods 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 190
- 239000002184 metal Substances 0.000 claims abstract description 190
- 239000004020 conductor Substances 0.000 claims abstract description 115
- 238000005530 etching Methods 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 239000007769 metal material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 170
- 239000000758 substrate Substances 0.000 description 18
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910018575 Al—Ti Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/125—Driving means, e.g. electrodes, coils
- H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
- H03H9/14538—Formation
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
동일 압전기판상에 서로다른 두께를 가지는 제 1 도체 패턴과 제 2 도체 패턴을 구비한 탄성표면파 장치를 제조하는 방법을 제공한다. 금속막을 형성하는 다수의 공정과 에칭 공정의 조합에 의해 동일 압전기판상에 다수의 전극막 두께를 가지는 탄성표면 장치를 고정밀도로 제조한다.
Description
종래, 동일 기판상에 독립된 다수의 주파수에 대응한 탄성 표면파 장치를 형성하는 데에는 동일한 막 두께로 서로다른 간격의 전극패턴을 다수 구성하는 방법이 이용되고 있다. 이 방법에서는 주파수가 크게 다른 다수의 탄성 표면파 장치를 형성하는 경우 전극간격이 서로다른 다수개의 패턴을 각각 최적의 조건으로 설계, 제조하는 것은 매우 어렵다.
이 문제를 해결하는 수단으로서 특개평 10-93369호 공보에는 에칭속도가 크게 다른 금속종을 다수 적층하고, 에칭속도의 차를 이용하여 다수의 막 두께의 탄성 표면파 장치를 형성하는 방법이 개시되어 있다.
그러나, 이러한 에칭속도의 차를 이용하는 방법에서는 에칭속도가 크게 다른 금속의 조합은 한정되어 전극 패턴설계가 제약된다. 또한, 금속막의 에칭을 드라이 에칭으로 행한 경우에는 레지스트가 없는 부분의 금속막이 데미지를 받기 쉽다. 한편, 웨트 에칭으로 행한 경우에는 금속막의 측면방향에서 에칭의 영향을 받는다.따라서, 어느 에칭 방법을 사용하여도 전극 패턴을 정밀도가 양호하게 형성하는 것은 어려우며, 그 때문에 주파수 편차가 커지게 된다.
본 발명은 탄성 표면파 장치의 제조방법과 탄성 표면파 장치 등의 전자부품에서의 막 두께 측정방법에 관한 것이다.
도 1a ~ 도 1f는 본 발명의 실시예 1의 제조공정에서의 탄성표면파 필터의 단면도.
도 2a ~ 도 2e는 본 발명의 실시예 2의 제조공정에서의 탄성표면파 필터의 단면도.
도 3a ~ 도 3h는 본 발명의 실시예 3의 제조공정에서의 탄성표면파 필터의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1: 압전기판 2: 제 1 금속막
3: 레지스트 4: 제 1 도체패턴의 하부
5: 제 2 금속막 6: 제 3 금속막
7: 레지스트 8: 제 2 도체패턴
9: 레지스트 10: 제 1 도체패턴
11: 고주파용 탄성표면파 필터 12: 저주파용 탄성표면파 필터
13: 제 1 도체패턴 14: 제 2 도체패턴
15: 인출 전극
16: 제 2 도체패턴의 일부에서 제 1 도체패턴과 접속된 패턴
17: 제 4 금속막 18: 제 5 금속막
19: 패드 전극 20: 인출 전극
21: 패드 전극 22: 레지스트
23: 제 1 탄성표면파 장치 24: 제 2 탄성표면파 장치
압전기판상에 제 1 금속막을 형성하고, 이것을 에칭함으로써 제 1 도체 패턴의 하부를 형성한다. 압전기판상의, 이 제 1 도체패턴의 하부가 존재하는 면상에 제 2 금속막을 형성하고, 또한 제 2 금속막 위에 제 3 금속막을 형성한다. 이들 제 1 금속막, 제 2 금속막, 제 3 금속막을 에칭함으로써 상기 제 1 도체패턴과 제 2 도체패턴을 형성한다. 이 방법에 의해 동일 압전기판상에 서로다른 금속막 두께를 가지고, 서로다른 주파수에 대응하는 다수의 탄성 표면파 장치의 목표 주파수와의 차이 및 주파수 편차를 작게한다.
(실시예 1)
도 1a ~ 도 1f를 참조하여 실시예 1의 제조방법을 설명한다.
도 1a에 나타낸 것과 같이, LiTaO3등으로 이루어진 압전기판(1) 위에, Cu를 함유하는 Al 등으로 이루어진 금속을 스퍼터링법으로 예를들어 막 두께가 250㎚의 제 1 금속막(2)을 형성한다.
다음으로 제 1 금속막(2) 위에 레지스트(3)를 도포하고, 포토리소그라피법으로 소망하는 패턴을 노광, 현상한 후, 도 1b에 나타낸 것과 같이, 웨트 에칭법으로제 1 도체패턴의 하부(4)를 형성한다. 여기서, 제 1 도체패턴의 하부(4)는 제 1 도체패턴을 형성하는 영역에서 최종 형상의 제 1 도체패턴을 형성하기 전의 상태로 존재하는 제 1 금속막 영역의 것을 의미한다.
다음으로 레지스트(3)를 박리한 후 도 1c에 나타낸 것과 같이 제 1 도체패턴의 하부(4)가 형성된 압전기판(1) 위에, Ti 등으로 이루어진 금속을 스퍼터링법으로 예를들어 막 두께가 10㎚의 제 2 금속막(5)을 형성한다. 그 위에 Al 등으로 이루어진 금속을 스퍼터링법으로 예를들어 막 두께가 80㎚의 제 3 금속막(6)을 형성한다.
다음으로 제 3 금속막(6)의 위에 레지스트(7)를 도포하고, 포토리소그라피법으로 소망하는 패턴을 노광, 현상한 후, 도 1d에 나타낸 것과 같이, 드라이 에칭법으로 제 2 도체 패턴(8)을 형성한다. 다음으로 레지스트를 박리하고, 이것에 의해 제 2 도체패턴(8)으로 이루어진 고주파용 탄성 표면파 필터(11)를 먼저 형성한다.
다음으로, 전면에 레지스트(9)를 도포하고, 포토리소그라피법으로 제 2 도체패턴을 보호하면서 소망하는 패턴을 노광, 현상한 후, 도 1e에 나타낸 것과 같이, 드라이 에칭법으로 제 1 도체패턴(10)을 형성한다.
다음으로, 레지스트(9)를 박리하고, 도 1f에 나타낸 것과 같이, 제 1 도체패턴(10)으로 이루어진 저주파용 탄성 표면파 필터(12)를 후에 형성한다.
이렇게 하여 동일한 압전기판(1)상에 금속막의 막 두께가 서로다른 2 종류의 탄성 표면파 장치를, 막 두께가 얇은 제 2 도체패턴(8)으로 먼저 형성하고, 막 두께가 두꺼운 제 1 도체패턴(10)을 후에 형성한다. 이와 같이 다수의 금속막의 형성과 에칭의 조합에 의해 동일 압전 기판상에 서로다른 금속막 두께를 가지므로 서로다른 주파수에 대응하는 다수의 탄성 표면파 장치의 목표 주파수와의 차이나 주파수 편차가 저감된다. 그 후, 소정의 치수로 절단함으로써 개개의 탄성 표면파 장치로 분할한다.
본 실시예에서의 제 1 도체 패턴(10)과 제 2 도체패턴(8)의 막 두께의 비는 제 2 도체패턴(8)을 기준으로 한 경우 약 3.8 이다. 동일 압전기판(1)상에 서로다른 막 두께의 다수의 도체패턴을 형성하는 경우, 막 두께의 차가 큰 도체패턴을 동시에 형성하면 도체 패턴의 정밀도가 나빠지는 경향이 있다. 특히 도체 패턴의 막 두께의 비가 2.0을 넘으면 도체패턴의 정밀도가 저하되지만, 도체패턴을 따로따로 형성함으로써 도체패턴 정밀도가 향상된다.
또한, 본 실시예에서, 저주파용 탄성 표면파 필터(12)의 중심 주파수는 900㎒, 고주파용 탄성 표면파 필터(11)의 중심 주파수는 1.4㎓ 이다. 여기서, 제 1 도체패턴(10)과 제 2 도체 패턴(8)은 고주파용 탄성 표면파 필터(11) 및 저주파용 탄성 표면파 필터(12)를 형성하기 위한 즐형 전극, 반사기 전극, 인출전극 및 패드 전극 등으로 구성되어 있다.
본 발명은 탄성 표면파 장치를 목표 주파수와의 차이가 작아서 주파수 편차를 작게하기 위해서는 도체 패턴의 막 두께 편차나 손상을 작게 하는 것, 그들의 영향은 목표 주파수가 고주파일수록 영향이 큰 것에 착안한 것에 의해 발안되었다.
금속막의 에칭 조건은 막 두께에 따라 최적조건은 다르다. 그 때문에 두꺼운 금속막과 얇은 금속막을 동시에 에칭하면 어느 금속막의 에칭조건이 최적조건에서벗어나기 때문에 막 두께 정밀도가 저하된다. 이것을 피하기 위하여 금속막 두께가 얇은 고주파용 제 2 도체패턴(8)을 먼저 형성함으로써 얇은 막 두께에 적합한 조건으로 에칭을 행하여 압전기판(1)의 손상이 작아진다. 또한, 제 2 도체패턴(8)을 레지스트(9)로 보호한 후 제 1 도체패턴(10)을 형성함으로써 제 2 도체패턴(8)의 막 두께 손상이나 압전기판(1)의 손상 등이 작아진다. 이들에 의해 탄성 표면파 장치의 목표 주파수와의 차이나 주파수 편차가 작아진다.
여기서 제 2 도체패턴(8)을 레지스트로 보호하여 다음 공정의 에칭을 행함으로써, 막 두께가 얇은 제 2 도체패턴(8)의 목표 주파수와의 차이나 주파수 편차가 현저하게 커지는 것을 막는다.
또한, 금속막의 형성공정에서 스퍼터링법을 사용함으로써 배향성이 우수하고, 막 두께 변화가 적은 균질한 금속막이 형성되어 목표 주파수와의 차이나 주파수 편차가 작아진다.
더욱이, 제 1 금속막(2)을 에칭하는 공정에서 웨트 에칭법을 사용함으로써 두꺼운 금속막을 단시간에 효율적으로 에칭한다. 이것에 의해, 압전기판(1)의 손상은 거의 없고, 제 1 금속막(2) 이외에는 아직 금속막이 형성되어 있지 않기 때문에 제 2 금속막(5)이나 제 3 금속막(6)의 손상은 전혀 없다.
또한, 제 2 금속막(5)과 제 3 금속막(6)을 에칭하는 공정에서 드라이 에칭법을 사용함으로써 제 2 도체패턴(8)이 고정밀도로 형성되어 고주파용 탄성 표면파 필터(11)의 목표 주파수와의 차이나 주파수 편차가 작아진다.
또한, 제 2 금속막(5)의 재질을 제 1 금속막(2)의 재질 및 제 3 금속막(6)의재질과 다른 것을 사용함으로써 각 금속막 간의 금속막의 배향성을 양호하게 하여 각 금속막 간의 밀착성을 높인다. 이것에 의해 제 1 도체패턴(10)과 제 2 도체패턴 (8)의 밀착성이나 내전력이 높아진다.
또한, 압전기판(1)으로서는 LiTaO3를 사용하였지만, 압전성을 나타내는 것이면 어느 것을 사용하여도 상관없다.
또한, 제 1 도체패턴(10)의 하부(4)를 형성하기 위한 에칭 방법으로서는 웨트 에칭을 사용하였지만, 탄성표면파 장치의 손실을 개선하기 위해서는 웨트 에칭이 유효하고 목표 주파수와의 차이를 작게 하여 주파수 편차를 제어하기 위해서는 드라이 에칭이 유효하기 때문에 목적에 따라 어느 것인가의 방법을 선택하는 것이 바람직하다.
또한, 제 1 도체패턴(10)과 제 2 도체패턴(8) 위에 Al2O3등으로 이루어진 예를들어 막 두께가 30㎚의 보호막을 양극산화법으로 형성하는 것이 바람직하다. 이것에 의해, 제 1 도체패턴(10)이나 제 2 도체패턴(8) 위에 도전성 이물이 부착되어도 특성이 열화되어 쇼트되는 일이 없다. 또한, 수분이나 가스 등이 내부로 침입하여도 금속막의 부식이나 변질을 억제한다. 따라서 초기불량의 저감이나 내후성능 등의 신뢰성이 향상된다.
보호막은 Al2O3이외에 SiO2, Si, 질화실리콘 등으로 형성하여도 무방하다. 보호막은, 제 1 도체패턴(10), 제 2 도체패턴(8)의 전면 또는 외부 접속용의 패드 전극을 제외한 면의 전면 또는 일부나, 압전기판(1)상의 전면 또는 일부에 만들어도 관계없다. 그러나, 탄성 표면파 장치의 손실을 저감하기 위해서는 압전기판(1)상에는 보호막을 만들지 않는 편이 바람직하다.
또한, 제 1 금속막(2)의 재질로서는 Cu를 함유하는 Al을 사용하였지만, 그것 이외에 Al 또는 Cu 이외의 그 외의 금속을 함유하는 Al 합금을 사용하여도 무방하고, 예를 들어 Al-Ti, Al-W, Al-Ta 등이어도 무방하다. 또한, 제 2 금속막(5)의 재질로서는 Ti를 사용하였지만, 다수 종류의 적층된 금속층의 밀착성을 개선한다. Ti 합금 및 Cr, Cr의 합금, Ta, Ta의 합금, W, W의 합금, Ni, Ni의 합금, Mo, Mo의 합금, Mg, Mg의 합금을 사용하여도 관계없다. 또한, 제 3 금속막(6)의 재질로서는 Al을 사용하였지만, 그것 이외에 Al 합금을 사용하여도 무방하고 예를 들어 Al-Ti, Al-W, Al-Ta 등이어도 무방하다.
또한, 제 1 금속막(2)의 재질과 제 3 금속막(6)의 재질은 같은 것이어도 다른 것이어도 관계없다.
또한, 제 1 금속막(2)을 형성한 압전기판(1)을 예를 들어 형광 X선 분석장치 등을 사용하여 제 1 금속막(2)의 두께를 측정하고, 목표값과 차이가 있는 경우에는 스퍼터링 조건에 피드백하여 보정하는 것이 바람직하다.
더욱이, 제 1 도체패턴의 하부(4)와 제 2 금속막(5), 제 3 금속막(6)을 형성한 압전기판(1)의, 제 2 금속막(5)과 제 3 금속막(6)이 형성된 부분의 막 두께를 예를 들어 형광 X선 분석장치 등을 사용하여 측정하고, 제 2 금속막(5)과 제 3 금속막(6)의 합계의 측정 데이터를 형광 X선의 파장에서 제 2 금속막(5)의 막 두께와 제 3 금속막(6)으로 분리하고, 각각의 막 두께에 대응하는 막 두께를 구하여 목표값과 차이가 있는 경우에는 스퍼터링 조건에 피드백하여 보정한다.
압전기판(1)상에서 막 두께를 측정하는 장소로서는 압전기판(1)의 중앙부로 함으로써 압전기판(1)상에서 탄성 표면파 장치를 형성하는 수량을 그다지 줄이는 일 없이 양산성을 확보하면서 금속막의 막 두께 제어를 행할 수 있다. 또한, 압전기판(1)상에서 막 두께를 측정하는 영역의 크기로서는 주위의 단차 등의 영향이 적고 균일한 막 두께가 확보될 수 있는 영역을 확보하는 것이 바람직하다. 또한, 측정점을 다수 만드는 것이 바람직하다. 이것에 의해 압전기판(1)상에서의 금속막의 막 두께 분포가 측정되어 금속막의 막 두께는 압전기판(1)의 면방향에서 정밀도가 좋게 제어된다.
또한, 제 1 도체패턴의 하부(4) 위에 제 2 금속막(5)만을 형성한 경우에도 압전기판(1)상에서 제 2 금속막(5)만이 형성된 부분을 형광 X선 분석함으로써 제 2 금속막(5)의 막 두께를 구할 수 있다.
또한, 압전기판(1)상에서 제 2 금속막(5) 및 제 3 금속막(6)을 형성한 영역이 작은 경우에는 형광 X선 분석시에 다른 금속 예를들어 제 1 도체패턴의 하부 (4)의 영향을 받어 측정 정밀도가 나빠지는 경우가 있다. 그러한 경우에는 다른 압전기판에 제 2 금속막 및 제 3 금속막을 동일한 조건으로 스퍼터링으로 형성하고, 다른 압전기판상에 형성한 제 2 금속막 및 제 3 금속막의 막 두께를 형광 X선 분석장치로 측정함으로써 압전기판(1)상의 제 2 금속막(5) 및 제 3 금속막(6)의 막 두께로 간주할 수 있다.
이 막 두께 측정방법에 따르면, 다수 종류의 금속막의 막 두께를 제조공정도중의 단계에서 측정하기 때문에 금속막의 막 두께가 정밀도가 좋게 제어된다. 이것에 의해 고주파에 대한 전자부품의 목표특성, 예를 들어 목표 주파수에서의 차이나 주파수 편차가 작아진다.
(실시예 2)
도 2a ~ 도 2e를 참조하여 실시예 2의 제조방법을 설명한다. 또한, 실시예 1에서 설명한 것과 동일한 구성을 이루는 것은 동일한 부호를 부여하여 상세한 설명은 생략한다.
도 2a ~ 도 2c의 공정은 실시예 1에서의 도 1a ~ 도 1c의 공정과 동일하다. 도 2c 까지의 공정에서는, 압전기판(1)상에 제 1 도전패턴의 하부(4)를 형성하고, 그 위에 제 2 금속막(5)과 제 3 금속막(6)을 형성한다.
다음으로 제 3 금속막(6)의 위에 레지스트(7)를 도포하고, 포토리소그라피법으로 소망하는 패턴을 노광, 현상한 후, 도 2d에 나타낸 것과 같이, 드라이 에칭법으로 제 3 금속막(6), 제 2 금속막(5), 제 1 도체패턴의 하부(4)를 에칭하여 제 1 도체패턴(10)과 제 2 도체패턴(8)을 동시에 형성한다.
다음으로 도 2e에 나타낸 것과 같이, 레지스트(7)를 박리하여 제 1 도체패턴 (10)으로 이루어진 저주파용 탄성표면파 필터(12)와 제 2 도체패턴(8)으로 이루어진 고주파용 탄성표면파 필터(11)를 동시에 형성한다.
이렇게 하여 동일한 압전기판(1)상에 금속막의 막 두께가 서로다른 2종류의 탄성표면파 장치를 동시에 형성한다. 이와같이 다수의 금속막의 형성과 에칭의 조합에 의해 동일 압전기판상에 서로다른 금속막 두께를 가지고, 서로다른 주파수에 대응하는 다수의 탄성표면파 장치의 목표 주파수와의 차이나 주파수 편차가 저감된다. 그 후, 소정의 치수로 절단함으로써 개개의 탄성표면파 장치로 분할한다.
두꺼운 금속막과 얇은 금속막을 따로따로 에칭하여 형성하면 적어도 에칭을 2회 행하지 않으면 안된다. 그러나, 금속막의 에칭조건은 막 두께에 따라 최적조건은 다르기 때문에 금속막이나 전기판이 많이 에칭의 영향을 받아 목표 주파수와의 차이가 커지게 되어 주파수 편차가 커지게 된다.
본 발명은 이것을 피하기 위하여 막 두께가 두꺼운 금속막과 막 두께가 얇은 금속막을 동시에 에칭하여 에칭 회수를 줄임으로써 에칭의 영향을 저감하여 목표 주파수와의 차이를 작게 하고 또한 주파수 편차를 작게 한다.
이하에 에칭의 영향을 구체적으로 나타낸다. 에칭시, 에칭조건을 설정치 그대로 실시하여도 특성이 벗어나는 일이 있다. 이것은 에칭 때마다 주변조건의 영향을 받아 에칭이 실제는 설정보다 과잉되거나 부족하게 되기 때문이며, 에칭 때마다 그 영향은 미묘하게 변화된다. 그 때문에 에칭을 다수회 행하면, 예를 들어 1회목은 에칭 과잉이었지만, 2회목은 에칭 부족인 경우, 금속막이나 압전기판이 받는 에칭의 영향은 복잡해져 단순하게는 보정할 수 없다.
그러나, 에칭이 1회인 경우에는 그 영향을 용이하게 보정할 수 있다.
이와 같이 에칭 회수를 줄임으로써 다수의 막 두께의 금속막을 정밀도가 좋게 제어하여 목표 주파수와의 차이가 작아지고 또한 주파수 편차도 작아진다. 이러한 효과는 형성하는 다수의 금속막의 막 두께가 가까울수록 에칭에 의한 영향이 크기 때문에 효과가 명백하다.
또한, 에칭 회수를 줄임으로써 레지스트 도포 후의 열처리 회수가 감소되어 열처리에 따른 정전기의 발생, 정전파괴 등이 감소한다. 이것에 의해, 보류(步留) 및 신뢰성을 향상시킬 수 있다.
또한, 에칭 회수를 줄임으로써 공수가 저감되어 설비투자가 적어도 되므로 비용절감이 가능해진다.
(실시예 3)
도 3a ~ 도 3h를 참조하여 실시예 3의 제조방법을 설명한다. 또한, 실시예 1에서 설명한 것과 동일한 구성을 이루는 것은 동일한 부호를 부여하여 상세한 설명은 생략한다.
도 3에서, 도 3a ~ 도 3f는 도 1a ~ 도 1f와 동일한 공정이며, 압전기판(1)상에 제 2 도체패턴(14)과 제 1 도체패턴(13)을 형성한다. 그러나, 제 2 도체패턴의 일부에 제 1 도체패턴의 일부가 접속되는 구성으로 한다.
다음으로, 전면에 레지스트(22)를 도포하고, 포토리소그라피법으로 제 2 도체패턴(14), 제 1 도체패턴(13)의 가운데의 패드전극(19와 21) 이외의 부분을 보호하면서 소망하는 패턴을 노광, 현상한다. 더욱이 증착법으로 Ti 등의 금속으로 이루어진 예를들어 막 두께가 100㎚의 제 4 금속막(17)을 형성하고, 도 3g에 나타낸 것과 같이, 그 위에 Al 등의 금속으로 이루어진 예를들어 막 두께가 300㎚의 제 5 금속막(18)을 형성한다. 그 후, 도 3h에 나타낸 것과 같이, 레지스트(22)와 레지스트(22) 위에 형성된 제 4 금속막 및 제 5 금속막을 리프트 오프함으로써 제거하고, 제 1 도체패턴(13) 위에 제 4 금속막(17) 및 제 5 금속막(18)을 형성한다. 다음으로, 소정의 치수로 절단하여 개개의 탄성표면파 장치로 분할한다. 그 후, 이렇게 얻어진 개개의 탄성 표면파 장치를 패키지 등의 저부에 배설하고, 패드전극과 패키지의 단자전극 접속부를 와이어 본딩이나 범프 등으로 접속하고, 패키지를 봉지하여 전자부품을 제작한다.
실시예 1에서는 제 1 도체패턴(10)은 제 1, 제 2 및 제 3 금속막이 적층되어 있고, 제 2 도체패턴(8)은 제 2 및 제 3 금속막이 적층되는 구성으로 되어 있고, 양자는 각각 분리하여 형성된다. 한편, 본 실시예 3에서는,
1)제 1 도체패턴(13)의 일부에 제 2 도체패턴(14)과 접속된 인출전극(15)과,
2)제 2 도체패턴(14)의 일부에 제 1 도체패턴(13)과 접속된 패턴(16)과,
3)인출전극(15)에 접속되어 제 1 도체패턴(13)의 일부로 이루어진 패드전극 (19)
을 구비하고, 패드 전극(19)에는 제 3 금속막(6)의 위에 제 4 금속막(17)이 형성되고, 더욱의 그 위에 제 5 금속막(18)이 형성된다.
더욱이,
4)제 1 도체패턴(13)의 일부로 이루어진 인출전극(20)과,
5)인출전극(20)과 접속된 제 1 도체패턴(13)의 일부로 이루어진 패드전극(2 1)
을 설치하고, 패드전극(21)에는 제 3 금속막(6)의 위에 제 4 금속막(17)이형성되고, 더욱이 그 위에 제 5 금속막(18)이 형성되어 있다.
또한, 전자부품의 제작에 있어서는 개개의 탄성 표면파 장치와 동일형상, 도일 치수의 실장기판 등에 범프나 도전성 페이스트를 통하여 실장하여 CSP(칩 서비스 패키지)로 하여도 무방하다.
또한, 실시예 3에서는 제 1 도체패턴(13) 위에 제 4 금속막(17)과 제 5 금속막(18)을 형성하여 인출전극(20), 패드전극(21)을 설치한 구성을 나타내었다. 이 구성 이외에, 제 2 도체 패턴(14) 위에 제 4 금속막, 제 5 금속막을 설치하고, 제 2 도체패턴(14) 위에 인출전극 또는 패드전극을 설치하여도 무방하다.
이상 실시예 3에서는 제 1 탄성 표면파 장치(23)에 접속하여 인출전극(20)과 패드전극(21)을 설치하고, 제 2 탄성표면파 장치(24)에 접속하여 인출전극(15)과 패드전극(19)을 설치한다. 이것에 의해, 제 1 탄성 표면파 장치(23)뿐만 아니라 막 두께가 얇은 제 2 탄성 표면파 장치(24)도 그 인출전극(15)의 막 두께가 두꺼워진다. 이 때문에 외부접속 단자와의 접속 임피던스가 낮아져 탄성 표면파 장치의 손실이 저감된다. 또한, 도 3h에서 명백하듯이, 인출전극(15)에는 제 4 금속막(17)이나 제 5 금속막(18)을 포함하지 않기 때문에, 인출전극(15)의 막 두께는 제 4 금속막(17)이나 제 5 금속막(18)을 설치한 공정을 포함하지 않아도 두꺼워진다.
또한, 패드전극(19)과 패드전극(21)에 제 4 금속막(17)을 통하여 제 5 금속막(18)을 만듬으로써 전극의 접합강도가 높아지고 또한 내전력이 높아진다.
여기서, 제 4 금속막(17)은 다수층 적층된 금속막의 밀착성을 개선할 뿐만 아니라, 제 5 금속막(18)상에서 외부접속 단자를 접속하였을 때의 전극의 접착강도저하를 막는다. 예를 들어 Au 범프 등을 설치하여 외부단자와 접속한 경우 Au 범프 중의 Au가 제 5 금속막(18)중을 확산하여 전극의 접착강도를 열화시키는 성질이 있다. 제 4 금속막(17)은 Au의 확산을 방지하여 전극의 접합강도를 높여 본딩시의 전극박리를 방지한다.
이와 같이, 제 2 금속막(5)과 제 4 금속막(17)은 재질로서는 유사하지만 설치한 목적은 명확히 달라서 각각 독자 작용효과를 가진다.
또한, 제 5 금속막(18)을 증착으로 만듬으로써, 최상층이 부드러운 금속막으로 할 수 있다. 이 때문에, 외부접속 단자 예를 들어 와이어 본딩이나 범프 등과의 접합강도를 높여 접촉저항을 저감한다. 이것에 의해 탄성표면파 장치의 손실을 저감하여 접합신뢰성을 높이고, 수명을 개선할 수 있다.
또한, 상기 설명에서는 실시예 1에 의해 제 1, 제 2 도전패턴을 작성한 후, 제 4, 제 5 금속막을 형성하는 방법에 대하여 설명하였지만, 실시예 1 대신에 실시예 2에서 설명한 방법을 사용하여도 동일한 효과가 얻어진다.
이상과 같이 본 발명에 따르면 동일 압전기판상에 막 두께가 서로다른 탄성 표면파 장치를 막 두께가 얇은 탄성 표면파 장치쪽에서 먼저 형성하든지, 막 두께가 서로다른 탄성 표면파 장치를 동시에 형성한다. 또한, 금속막의 형성방법을 스퍼터링으로 행하고, 먼저 제 1 도전패턴의 하부를 에칭으로 형성하고, 다음으로 그것 이외의 도체패턴을 에칭으로 형성한다는 방법을 가지고 있으며, 이것에 의해 도체패턴을 고정밀도로 형성한다. 이것에 의해 목표 주파수와의 차이나 주파수 편차를 작게할 수 있고, 특히 고주파용 탄성 표면파 필터의 고성능화를 실현할 수 있다. 또한, 막 두께가 두꺼운 인출전극, 패드전극을 설치한 구성으로 함으로써 외부접속 단자와의 접합강도를 높이고, 접촉저항을 저감함으로써 탄성표면파 장치의 손실을 개선하여 접합신뢰성을 높이고 수명을 개선할 수 있다.
Claims (28)
- 압전기판상에 제 1 금속막을 형성하는 공정;상기 제 1 금속막을 에칭함으로써 제 1 도체패턴의 하부를 형성하는 공정;상기 압전기판의, 상기 제 1 도체패턴의 하부를 형성한 면에 제 2 금속막을 형성하는 공정;상기 제 2 금속막 위에 제 3 금속막을 형성하는 공정; 및상기 제 1 금속막, 상기 제 2 금속막, 상기 제 3 금속막을 에칭함으로써 상기 제 1 도체패턴과 제 2 도체패턴을 형성하는 공정을 포함하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 도체패턴과 제 2 도체패턴을 형성하는 공정이,상기 제 1 도체패턴의 하부가 형성된 이외의 영역에 존재하는 상기 제 2 금속막과 제 3 금속막을 에칭함으로써 제 2 도체패턴을 형성하는 공정과,상기 제 1 도체패턴의 하부가 형성된 영역의 상기 제 3 금속막, 상기 제 2 금속막, 상기 제 1 금속막을 에칭함으로써 상기 제 1 도체패턴을 형성하는 공정을 포함하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 2 도체패턴을 상기 제 1 도체패턴보다 먼저 형성하는 탄성표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 도체패턴과 제 2 도체패턴을 형성하는 공정에서, 상기 제 1 도체패턴과 상기 제 2 도체패턴을 동시에 형성하는 탄성표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 도체패턴의 두께를 상기 제 2 도체패턴의 두께보다 두껍게 하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 금속막, 상기 제 2 금속막, 상기 제 3 금속막을 형성하는 방법중 적어도 하나는 스퍼터링인 탄성표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 도체패턴의 하부를 형성하는 방법은 웨트 에칭인 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 도체패턴, 상기 제 2 도체패턴을 형성하는 방법중 적어도 하나는 드라이 에칭인 탄성표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 금속막의 성분은 적어도 Al을 포함하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 2 금속막은 상기 제 1 금속막과의 밀착성이 높은 성질의 금속재료로 이루어진 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 2 금속막의 성분은 Ti, Cr, Ta, W, Ni, Mo, Mg 중 적어도 어느 한 종을 포함하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 3 금속막의 성분은 적어도 Al을 포함하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 도체패턴과 상기 제 2 도체패턴중 적어도 한 편의, 적어도 일부에 보호막을 설치한 공정을 더 포함하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 도체패턴의 막 두께와 상기 제 2 도체패턴의 막 두께의 비가, 막 두께가 얇은 쪽을 기준으로 하여 2배 이상으로 하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 도체패턴과 상기 제 2 도체패턴중 적어도 한 편의 도체패턴으로 형성되는 탄성 표면파 장치의 중심 주파수를 1㎓ 이상으로 하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 도체패턴과 제 2 도체패턴중 적어도 어느 한 편의 위에 제 4 금속막을 형성하는 공정과,상기 제 4 금속막의 위에 제 5 금속막을 형성하는 공정과,상기 제 5 금속막과 상기 제 4 금속막에 패턴을 형성하는 공정을 더 포함하는 탄성 표면파 장치의 제조방법.
- 제 16항에 있어서, 상기 제 4 금속막을 형성하는 공정, 상기 제 5 금속막을 형성하는 공정중 적어도 하나는 증착인 탄성표면파 장치의 제조방법.
- 제 16항에 있어서, 상기 제 5 금속막과 상기 제 4 금속막에 패턴을 형성하는 공정이, 레지스트 및 레지스트 위에 형성된 상기 제 4 금속막과 상기 제 5 금속막을 리프트 오프하는 공정을 포함하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 2 도체패턴의 일부에 상기 제 1 도체패턴의 일부를 접속하여 설치한 탄성 표면파 장치의 제조방법.
- 제 19항에 있어서, 상기 제 2 도체패턴의 일부에 접속하여 설치한 상기 제 1 도체패턴은 인출전극과 외부단자 접속용의 패드전극의 어느 한 편인 탄성 표면파 장치의 제조방법.
- 제 16항에 있어서, 상기 제 1 도체패턴과 상기 제 2 도체패턴중 어느 한 편에 상기 제 4 금속막과 상기 제 5 금속막을 형성한 부분은 인출전극과 외부단자 접속용의 패드전극의 어느 한 편인 탄성 표면파 장치의 제조방법.
- 제 16항에 있어서, 상기 제 4 금속막은 상기 제 5 금속막에 접속되는 외부단자를 형성하는 금속의 확산을 억제하는 재질인 탄성 표면파 장치의 제조방법.
- 제 16항에 있어서, 상기 제 4 금속막의 성분은 Ti, Cr, Ta, W, Ni, Mo, Mg 중 적어도 어느 한 종을 포함하는 탄성 표면파 장치의 제조방법.
- 제 16항에 있어서, 상기 제 5 금속막의 성분은 적어도 Al을 포함하는 탄성 표면파 장치의 제조방법.
- 제 1항에 있어서, 상기 제 1 도체패턴의 하부를 형성하는 공정에서 제 1 금속막이 없는 영역을 형성하고,상기 제 1 금속막을 형성하는 공정 후에 상기 제 1 금속막의 막 두께를 측정하는 공정과,적어도 상기 제 2 금속막을 형성하는 공정 후 상기 제 1 금속막이 없는 영역의 금속막의 막 두께를 측정하는 공정을 더 포함하는 탄성 표면파 장치의 제조방법.
- 제 25항에 있어서, 상기 제 1 금속막이 없는 영역의 금속막의 막 두께를 측정하는 공정을, 상기 제 2 금속막을 형성하는 공정과 상기 제 3 금속막을 형성하는 공정의 적어도 한 편의 직후에 행하는 탄성 표면파 장치의 제조방법.
- 제 25항에 있어서, 상기 제 1 금속막이 없는 영역을 상기 압전기판의 중앙부에 설치한 탄성 표면파 장치의 제조방법.
- 제 25항에 있어서, 상기 제 1 금속막이 없는 영역을 상기 압전기판상에 다수 설치한 탄성 표면파 장치의 제조방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2001-00200572 | 2001-07-02 | ||
| JP2001200572 | 2001-07-02 | ||
| JPJP-P-2001-00221101 | 2001-07-23 | ||
| JP2001221101 | 2001-07-23 | ||
| PCT/JP2002/006550 WO2003005577A1 (fr) | 2001-07-02 | 2002-07-01 | Procede de production de dispositifs de traitement des ondes acoustiques de surface |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040004713A true KR20040004713A (ko) | 2004-01-13 |
| KR100572565B1 KR100572565B1 (ko) | 2006-04-24 |
Family
ID=26617972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020037016390A KR100572565B1 (ko) | 2001-07-02 | 2002-07-01 | 탄성 표면파 장치의 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6855637B2 (ko) |
| EP (1) | EP1414149B1 (ko) |
| JP (1) | JP3870947B2 (ko) |
| KR (1) | KR100572565B1 (ko) |
| CN (1) | CN100555849C (ko) |
| WO (1) | WO2003005577A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8508100B2 (en) | 2008-11-04 | 2013-08-13 | Samsung Electronics Co., Ltd. | Surface acoustic wave element, surface acoustic wave device and methods for manufacturing the same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040256949A1 (en) * | 2003-06-17 | 2004-12-23 | Takuo Hada | Surface acoustic wave device |
| US7919864B2 (en) * | 2003-10-13 | 2011-04-05 | Stmicroelectronics S.A. | Forming of the last metallization level of an integrated circuit |
| US7198725B2 (en) * | 2004-11-05 | 2007-04-03 | Chi-Yen Shen | Method for making a surface acoustic wave device package |
| JP2008135999A (ja) * | 2006-11-28 | 2008-06-12 | Fujitsu Media Device Kk | 弾性波デバイスおよびその製造方法 |
| DE102008020783A1 (de) * | 2008-04-25 | 2009-10-29 | Epcos Ag | Filterchip mit unterschiedlichen Leitschichten und Verfahren zur Herstellung |
| JP2010056984A (ja) * | 2008-08-29 | 2010-03-11 | Kyocera Corp | 弾性表面波装置 |
| JP5483851B2 (ja) * | 2008-09-25 | 2014-05-07 | 京セラ株式会社 | 弾性表面波装置の製造方法 |
| JP5275153B2 (ja) * | 2009-06-23 | 2013-08-28 | 太陽誘電株式会社 | 弾性波デバイスの製造方法 |
| JP2012151698A (ja) * | 2011-01-19 | 2012-08-09 | Taiyo Yuden Co Ltd | 弾性波デバイス |
| JP5891049B2 (ja) * | 2012-01-31 | 2016-03-22 | スカイワークス・パナソニック フィルターソリューションズ ジャパン株式会社 | アンテナ共用器とその製造方法 |
| JP6417849B2 (ja) * | 2014-10-27 | 2018-11-07 | 株式会社村田製作所 | 圧電共振器、及び圧電共振器の製造方法 |
| KR102344359B1 (ko) | 2018-06-14 | 2021-12-29 | 삼성전자주식회사 | 인쇄회로기판과 그 제조 방법 |
| CN113810014A (zh) * | 2021-09-23 | 2021-12-17 | 武汉敏声新技术有限公司 | 叉指型体声波谐振器及滤波器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283037A (en) * | 1988-09-29 | 1994-02-01 | Hewlett-Packard Company | Chemical sensor utilizing a surface transverse wave device |
| JPH0421205A (ja) | 1990-05-16 | 1992-01-24 | Hitachi Denshi Ltd | 弾性表面波デバイスの製造方法 |
| JPH04288718A (ja) | 1991-02-22 | 1992-10-13 | Seiko Epson Corp | 弾性表面波素子の電極構造 |
| US5668057A (en) * | 1991-03-13 | 1997-09-16 | Matsushita Electric Industrial Co., Ltd. | Methods of manufacture for electronic components having high-frequency elements |
| FR2713397B1 (fr) * | 1993-12-03 | 1996-02-16 | Sgs Thomson Microelectronics | Procédé de formation de couches métalliques minces et épaisses. |
| JP3382038B2 (ja) | 1994-12-02 | 2003-03-04 | 株式会社東芝 | 弾性表面波素子の製造方法 |
| US5835990A (en) * | 1995-06-16 | 1998-11-10 | Northern Telecom Limited | Longitudinally coupled double mode surface wave resonators |
| JPH09214280A (ja) * | 1996-02-08 | 1997-08-15 | Japan Radio Co Ltd | 弾性表面波素子 |
| JP3172124B2 (ja) | 1996-06-24 | 2001-06-04 | ティーディーケイ株式会社 | 弾性表面波装置およびその製造方法 |
| JPH10107572A (ja) | 1996-09-30 | 1998-04-24 | Kyocera Corp | 弾性表面波装置 |
| KR100713966B1 (ko) | 1997-07-28 | 2007-05-02 | 가부시끼가이샤 도시바 | 탄성표면파 장치 및 그의 제조방법 |
| JP3568025B2 (ja) | 1999-05-14 | 2004-09-22 | 株式会社村田製作所 | 表面波装置及び通信機装置 |
-
2002
- 2002-07-01 WO PCT/JP2002/006550 patent/WO2003005577A1/ja active Application Filing
- 2002-07-01 EP EP02736202A patent/EP1414149B1/en not_active Expired - Lifetime
- 2002-07-01 JP JP2003511420A patent/JP3870947B2/ja not_active Expired - Lifetime
- 2002-07-01 CN CNB028120094A patent/CN100555849C/zh not_active Expired - Lifetime
- 2002-07-01 KR KR1020037016390A patent/KR100572565B1/ko active IP Right Grant
- 2002-07-01 US US10/478,479 patent/US6855637B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8508100B2 (en) | 2008-11-04 | 2013-08-13 | Samsung Electronics Co., Ltd. | Surface acoustic wave element, surface acoustic wave device and methods for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100555849C (zh) | 2009-10-28 |
| EP1414149B1 (en) | 2011-10-19 |
| EP1414149A4 (en) | 2010-02-17 |
| JP3870947B2 (ja) | 2007-01-24 |
| JPWO2003005577A1 (ja) | 2004-10-28 |
| WO2003005577A1 (fr) | 2003-01-16 |
| KR100572565B1 (ko) | 2006-04-24 |
| EP1414149A1 (en) | 2004-04-28 |
| US20040157438A1 (en) | 2004-08-12 |
| US6855637B2 (en) | 2005-02-15 |
| CN1516922A (zh) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100572565B1 (ko) | 탄성 표면파 장치의 제조방법 | |
| KR100623034B1 (ko) | 탄성 표면파 장치 및 이것을 이용한 전자 부품 및 복합모듈 | |
| KR20030007227A (ko) | 외부 전극을 구비하는 반도체 소자 | |
| US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
| US6211468B1 (en) | Flexible circuit with conductive vias having off-set axes | |
| JP4916715B2 (ja) | 電子部品 | |
| US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
| TW200303625A (en) | Surface acoustic wave device having improved performance and method of making the device | |
| US10262897B2 (en) | Bond pad protection for harsh media applications | |
| WO2019111966A1 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
| US20090020325A1 (en) | Weldable contact and method for the production thereof | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| JP2006519475A (ja) | ケーシングのないモジュール上に直接に形成された自立コンタクト構造体 | |
| CN100525097C (zh) | 电子零件和电子零件的制造方法 | |
| US6548386B1 (en) | Method for forming and patterning film | |
| US6972509B2 (en) | Surface acoustic wave device method of manufacturing the same, and electronic component using the same | |
| JPH11260863A (ja) | 半導体装置用接続端子とその製造方法 | |
| US20040115942A1 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JPS63224241A (ja) | 半導体装置の製造方法 | |
| US20240234282A1 (en) | Semiconductor chip packages having bond over active circuit (boac) structures | |
| JP3225592B2 (ja) | 表面波素子の製造方法および表面波素子の電極パターン | |
| JP2017126865A (ja) | 電子部品の製造方法及び電子部品 | |
| JP3351878B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08124925A (ja) | 半導体装置 | |
| JPH10199886A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130318 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140320 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160328 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180330 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 14 |