KR20040001934A - Pofr 회로 - Google Patents
Pofr 회로 Download PDFInfo
- Publication number
- KR20040001934A KR20040001934A KR1020020037268A KR20020037268A KR20040001934A KR 20040001934 A KR20040001934 A KR 20040001934A KR 1020020037268 A KR1020020037268 A KR 1020020037268A KR 20020037268 A KR20020037268 A KR 20020037268A KR 20040001934 A KR20040001934 A KR 20040001934A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- circuit
- power supply
- inverter
- pofr
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract 7
- 238000007599 discharging Methods 0.000 claims abstract 2
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B17/00—Fire alarms; Alarms responsive to explosion
- G08B17/12—Actuation by presence of radiation or particles, e.g. of infrared radiation or of ions
- G08B17/125—Actuation by presence of radiation or particles, e.g. of infrared radiation or of ions by using a video camera to detect fire or smoke
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B25/00—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems
- G08B25/01—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems characterised by the transmission medium
- G08B25/10—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems characterised by the transmission medium using wireless transmission systems
Landscapes
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Electronic Switches (AREA)
Abstract
Description
Claims (7)
- 전원 전압을 인가받아 전원을 공급하는 전원 공급 수단;상기 전원 공급 수단으로부터 전원을 공급받아 충전하는 충전 수단;상기 충전 수단의 방전 시 방출되는 전류를 입력받아 전류의 흐름을 지연시키는 전류 지연 수단;상기 전원 전압의 소거를 감지하고, 소거를 감지한 경우에는 상기 전류 지연 수단을 통하여 전류를 흐르도록 함으로써, 상기 충전 수단의 방전을 제어하는 방전 수단;상기 충전 수단에서 입력된 전압 레벨을 반전하는 반전 수단; 및상기 반전 수단에서 입력받은 신호를 순차적으로 반전하여 리셋 신호를 생성하는 반전 사슬을 포함하는 것을 특징으로 하는 POFR 회로.
- 제1항에 있어서,상기 전원 공급 수단은, 소스 단자는 전원 전압에 연결되고, 게이트 단자와 드레인 단자는 묶인 제1 PMOS 트랜지스터인것을 특징으로 하는 POFR 회로.
- 제2항에 있어서,상기 충전 수단은, 제1 단자는 상기 제1 PMOS 트랜지스터의 드레인 단자에 연결되고, 제2 단자는 접지된 커패시터인것을 특징으로 하는 POFR 회로.
- 제3항에 있어서,상기 전류 지연 수단은, 소스 단자는 상기 커패시터의 제1 단자에 연결되고, 게이트 단자는 상기 소스 단자에 묶인 NMOS 트랜지스터인것을 특징으로 하는 POFR 회로.
- 제4항에 있어서,상기 방전 수단은, 소스 단자는 상기 전원 전압에 연결되고, 드레인 단자는 상기 NMOS 트랜지스터의 드레인 단자에 연결된 제2 PMOS 트랜지스터인것을 특징으로 하는 POFR 회로.
- 제5항에 있어서,상기 반전 수단은, 입력 단자가 상기 충전 수단의 제1 단자에 연결된 제1 인버터인것을 특징으로 하는 POFR 회로.
- 제8항에 있어서, 상기 반전 사슬은,입력 단자는 상기 제1 인버터의 출력 단자에 연결된 제2 인버터;입력 단자는 상기 제2 인버터의 출력 단자에 연결된 제3 인버터; 및입력 단자는 상기 제3 인버터의 출력 단자에 연결된 제4 인버터를 포함하는 것을 특징으로 하는 POFR 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020037268A KR100901972B1 (ko) | 2002-06-29 | 2002-06-29 | Pofr 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020037268A KR100901972B1 (ko) | 2002-06-29 | 2002-06-29 | Pofr 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040001934A true KR20040001934A (ko) | 2004-01-07 |
KR100901972B1 KR100901972B1 (ko) | 2009-06-08 |
Family
ID=37313665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020037268A KR100901972B1 (ko) | 2002-06-29 | 2002-06-29 | Pofr 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100901972B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102237580B1 (ko) | 2017-05-19 | 2021-04-07 | 삼성전자주식회사 | 파워 온/오프 리셋 회로 및 이를 포함하는 리셋 신호 발생 회로 |
KR20220043302A (ko) | 2020-09-29 | 2022-04-05 | 삼성전자주식회사 | 스토리지 장치의 리셋 방법 및 이를 수행하는 스토리지 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100231139B1 (ko) * | 1996-08-28 | 1999-11-15 | 문정환 | 리세트 신호 발생 회로 |
JP3110360B2 (ja) * | 1997-11-17 | 2000-11-20 | 日本電気アイシーマイコンシステム株式会社 | パワーオンリセット回路 |
KR100349356B1 (ko) * | 1999-11-01 | 2002-08-21 | 주식회사 하이닉스반도체 | 파워 온 리셋 회로 |
KR100630977B1 (ko) * | 2000-02-18 | 2006-10-04 | 매그나칩 반도체 유한회사 | 파워온 리셋 회로 |
-
2002
- 2002-06-29 KR KR1020020037268A patent/KR100901972B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100901972B1 (ko) | 2009-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7274227B2 (en) | Power-on reset circuit | |
JP2010028424A (ja) | リセット信号生成回路 | |
JP6335069B2 (ja) | パワーオンリセット回路 | |
US9819332B2 (en) | Circuit for reducing negative glitches in voltage regulator | |
JP2008011022A (ja) | レベル変換回路 | |
US7053689B2 (en) | High voltage switch circuit | |
KR20040001934A (ko) | Pofr 회로 | |
JP2020047193A (ja) | 定電流回路 | |
KR20000022571A (ko) | 알씨 지연시간 안정화 회로 | |
US9473016B2 (en) | Semiconductor device and power source control method | |
US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
US6828830B2 (en) | Low power, area-efficient circuit to provide clock synchronization | |
KR100842673B1 (ko) | 클럭듀티사이클 검출기능을 구비한 입력데이타 처리회로 | |
CN113922352B (zh) | 电源控制电路 | |
KR100331263B1 (ko) | 반도체장치의 오실레이터 | |
KR20070003038A (ko) | 반도체 장치의 초기화신호 발생회로 | |
KR100673697B1 (ko) | 출력 드라이버 | |
KR101188981B1 (ko) | 반도체 소자의 고전압 제어 회로 | |
KR100714013B1 (ko) | 가변적인 입력 레벨을 갖는 입력버퍼 | |
JPH03116772A (ja) | 半導体集積回路 | |
KR0158477B1 (ko) | 반도체 메모리장치의 전원 공급시 오동작방지회로 | |
KR20050108149A (ko) | 반도체 소자의 파워업 신호 생성 회로 | |
KR19990076162A (ko) | 입력 버퍼 회로 | |
KR20030052365A (ko) | 시스템 온 칩의 파워 온 리셋회로 | |
KR20050002309A (ko) | 파워 업 리셋회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 11 |