KR20030090512A - 가역적 저항 변화 특성을 갖는 ｌｃｐｍｏ 박막의 준비 - Google Patents

가역적 저항 변화 특성을 갖는 ｌｃｐｍｏ 박막의 준비 Download PDF

Info

Publication number
KR20030090512A
KR20030090512A KR10-2003-0031130A KR20030031130A KR20030090512A KR 20030090512 A KR20030090512 A KR 20030090512A KR 20030031130 A KR20030031130 A KR 20030031130A KR 20030090512 A KR20030090512 A KR 20030090512A
Authority
KR
South Korea
Prior art keywords
forming
metal
layer
perovskite
substrate
Prior art date
Application number
KR10-2003-0031130A
Other languages
English (en)
Other versions
KR100523429B1 (ko
Inventor
좡웨이웨이
수성텅
판웨이
다지리마사유끼
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030090512A publication Critical patent/KR20030090512A/ko
Application granted granted Critical
Publication of KR100523429B1 publication Critical patent/KR100523429B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1225—Deposition of multilayers of inorganic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1283—Control of temperature, e.g. gradual temperature increase, modulation of temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Abstract

페로브스카이트 박막을 형성하는 방법은, 페로브스카이트 선구체 용액을 준비하는 단계; 페로브스카이트 박막의 증착을 위한 실리콘 기판을 준비하는 단계로서, 실리콘 기판 상에 하부 전극을 형성하는 단계를 포함하는, 실리콘 기판의 준비 단계; 기판을 스핀 코팅 장치에 고정하고 기판을 소정의 스핀 속도로 스핀시키는 단계; 스핀 코팅 장치에 페로브스카이트 선구체 용액을 주입함으로써 기판을 페로브스카이트 선구체 용액으로 코팅하여, 코팅된 기판을 형성하는 단계; 약 90 ℃ 에서 300 ℃ 로 점차 승온하여 코팅된 기판을 베이킹하는 단계; 및 코팅된 기판을 약 500 ℃ 내지 800 ℃ 사이의 온도에서 약 5 분 내지 15 분 동안 어닐링하는 단계를 포함한다.

Description

가역적 저항 변화 특성을 갖는 ＬＣＰＭＯ 박막의 준비{PREPARATION OF LCPMO THIN FILMS WHICH HAVE REVERSIBLE RESISTANCE CHANGE PROPERTIES}
본 발명은 페로브스카이트 (perovskite) 재료, 특히, La1-x(Cax-yPby)xMnO3(x=0-0.5 및 y=0-x인, LCPMO) 용 스핀 코팅 (spin coating) 선구체 용액 (precursor solution) 의 준비를 위한 방법, 및 스핀 코팅 기술을 통한 LCPMO 박막 증착 방법에 관한 것이다. 또한, LCPMO 박막 저항을 가역적으로 변화시키는 방법이 본 발명의 방법에 포함된다.
CMR (colossal magnetoresistance) 재료 및 HTSC (high temperature superconductivity) 재료 등의 페로브스카이트 구조를 갖는 재료는 IC 분야에서 다양하게 이용된다. CMR 및 HTSC 재료의 주요 특성은 전기 저항이 자기장 또는 전기장과 같은 외부 인자 및 온도 변화에 의해 변화되어 다양한 IC 애플리케이션에 바람직하게 이용될 수 있다는데 있다. 이들은 자기장을 감지하여 데이터 밀도 및 자기 기록 시스템의 판독 속도의 향상을 제공할 수 있고, 열 및 몇몇 광 파장을 감지할 수 있으므로 광 및 X-ray 검출기용 재료 뿐 아니라 열 및 적외선 검출기용 재료로 제공될 수 있다. 정전기적 전기장은 CMR 재료의 절연 챠지-오더드 상태 (insulating charge-orderd state) 를 금속 강자성 상태로 붕괴 (collapse) 를 유발하기 때문에, ㎛ 또는 nm 스케일의 전자석에 이용될 수도 있다.
HTSC 재료는 초전도체로서 우선적으로 이용될 수 있고, 이들의 전도성은 전류 또는 자기장에 의해 변형될 수 있다. 또한, 이들은 실온에서 에피택셜(epitaxial) 다층 구조내의 전도층으로서 이용될 수 있다. 전술한 바와 같이, 온도, 자기장 및 정전기적 전기장은 CMR 및 HTSC 재료의 전기적 특성을 변화시킬 수 있지만, 이러한 요인들 (stimuli) 은 상태를 영구적으로 변화시킬 수 없거나 이러한 재료의 특성을 영구적으로 변형시킬 수 없다. 즉, 요인이 소멸되면 변화된 재료의 상태 또는 특성은 원래의 값으로 되돌아가게 될 것이다. 큰 자기장이 인가되는 경우, CMR 재료의 저항은 변화할 것이다. 자기장 강도가 증가됨에 따라, CMR 재료의 저항은 감소된다. 자기장의 강도가 감소되어 0으로 되돌아가면, CMR 재료의 저항도 원래의 값으로 되돌아가게 될 것이다. 그러나, 자기장 지체 (magnetic lag) 를 나타내는 강자성의 경우와 같이, CMR 재료에서 매우 낮은 온도는 비교적 큰 저항 지체 (resistive lag) 를 유발한다. 종래 기술에 따르면, CMR 재료는 자기장의 큰 변화에 대해서만 응답하거나, 또는 매우 낮은 온도에서만 정전기적 전기장이 변화되기 때문에, CMR 재료는 IC 애플리케이션으로의 이용 시에 부적합한 것으로 고려되어 왔다.
가역적 저항 변화는 비휘발성 메모리 장치에 기초한 전위 저항에 대한 기본적인 요건이다. 이 분야의 종래 기술은 페로브스카이트 박막, 특히, 전기적 펄스의 인가를 통해 가역적 저항 변화 능력을 설명하였던 Pr0.3Ca0.7MnO3(PCMO) 금속 산화물 박막의 개시와 관련된다. PCMO 박막은 PLA (pulsed laser ablation) 기술에 의해 에피택셜 YBa2Cu3O7(YBCO) 및 부분 애피택셜 백금 기판 상에 성장된다. 가역적 저항 변화 특성을 갖는 PCMO 박막은, 2000년 Applied Physics Letters,2749, 76, Liu 등 저,Electric-pulse-induced reversible resistance change effect in magnetoresistive films; 2001년 3월 20일에 등록된, Liu 등 저, 미국 특허 제 6,204,139 호,Method of switching the properties of perovskite materials used in thin film resistors에 개시되어 있다. Pr0.3Ca0.7MnO3(PCMO) 박막은 실온에서 전기 펄스를 인가함에 따라 가역적 저항 변화 특성을 갖는 것으로 나타난다. Liu 등은 저항 변화가 전기 펄스의 극성을 제어함으로써 제어될 수 있고; 양의 펄스에 따라 저항이 증가되며 음의 펄스에 따라 저항이 감소될 수 있음을 입증하였다. Liu 등의 XRD 극성 도면 (polar figure) 을 참조하여, PCMO 박막의 에피택셜 특성을 나타내었다. Liu 등에 의해 개시되었던 PCMO 박막의 집적 구조는 PCMO/YBCO/LAO, PCMO/Pt/LAO, 및 PCMO/Pt 도금을 포함하였다. 이와 같은 참조 및 특허는 CMR 재료가 실온에서도 가역적 저항 변화 특성을 가질 수 있는 가능성을 나타낸다. 비휘발성 메모리 장치에 이용되는 저항 기반 (resistance based), 또는, PCMO 또는 CMR 재료의 제조 방법은 참조로서 설명되지 않는다.
페로브스카이트 박막 형성 방법은, 페로브스카이트 선구체 용액을 준비하는 단계; 페로브스카이트 박막의 증착을 위한 실리콘 기판을 준비하는 단계로서, 실리콘 기판 상에 하부 전극을 형성하는 단계를 포함하는, 실리콘 기판의 준비 단계; 기판을 스핀 코팅 장치에 고정하고 소정의 스핀 속도로 기판을 스핀시키는 단계;스핀 코팅 장치에 페로브스카이트 선구체 용액을 주입함으로써 기판을 페로브스카이트 선구체 용액으로 코팅하여, 코팅된 기판을 형성하는 단계; 코팅된 기판을 약 90 ℃ 에서 300 ℃ 로 점차 승온하여 베이킹 (baking) 하는 단계; 및 코팅된 기판을 약 500 ℃ 내지 800 ℃ 사이의 온도에서 약 5 분 내지 15 분 간의 시간 동안 어닐링 (annealing) 하는 단계를 포함한다.
본 발명의 목적은 저항 기반 비휘발성 메모리 장치의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 페로브스카이트 박막의 제조를 위한 선구체를 합성하는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 스핀 코팅 증착에 적합한 페로브스카이트 선구체를 합성하는 방법을 제공하는데 있다.
본 발명의 특징을 빠르게 이해하기 본 발명의 요약 및 목적이 제공된다. 이하, 도면과 함께 본 발명의 상세한 설명을 참조함으로써 본 발명을 보다 총체적으로 이해할 수 있다.
도 1은 산성 합성에 의해 LCPMO 스핀 코팅 선구체를 합성하는 방법을 나타내는 도면.
도 2는 금속 알콕사이드 합성에 의해 LCPMO 스핀 코팅 선구체를 합성하는 방법을 나타내는 도면.
도 3은 본 발명의 LCPMO 스핀 코팅 방법의 블록도.
도 4는 저항 측정 구조를 나타내는 도면.
도 5는 LCPMO 박막의 가역적 저항 변화를 나타내는 도면.
＊도면의 주요부분에 대한 부호의 설명＊
30 : LCPMO 스핀 코팅 용액
80 : 구조
84 : 제 1 층
86 : 제 2 층
88 : 제 3 층
90 : LCPMO 박막
선구체 준비, 스핀 코팅 기술, 및 가역적 저항 변화를 포함하는, 저항 기반 비휘발성 메모리 페로브스카이트 박막 준비에 관한 방법이 개시된다.
본 발명의 방법에서, 스핀 코팅 기술은 페로브스카이트 재료, 특히, La1-x(Cax-yPby)xMnO3(x=0-0.5 및 y=0-x인, LCPMO) 박막에 이용된다. 백금 및 이리듐재료가 박막 증착을 위한 기판으로서 이용될 수 있다. 증착되는 LCPMO 박막은 다결정층으로 형성된다. 이러한 박막은 전기 펄스를 그 존속 시간 및 강도를 변화시켜 인가하는 경우 높은 가역적 저항 변화를 나타낸다. 본 발명의 방법에 따르면, 저항 변화는 종래 기술에서의 전기적 극성 대신 전기 저항의 폭과 전압에 따라 제어된다.
본 발명의 방법에 따른 전기 펄스의 전압은, 여기서 설명하고 전술한 관련 출원에서와 같이, 1.0 V 내지 10.0 V 범위이다. 저항을 증가시키거나 저항을 판독 단계로 스위치하기 위해, 짧은 폭의 파장을 이용한다. 짧은 펄스 존속 시간은 박막 저항 특성에 따라 수 ns 내지 수 ㎲ 의 범위가 된다. 저항을 증가시키거나 저항을 리셋 단계로 스위치하기 위해서는, 더욱 긴 존속 시간 동안의 펄스를 인가한다. 펄스의 긴 존속 시간은 박막 특성에 따라 수 ns 내지 수 s 의 범위가 된다. 스핀 코팅은 비휘발성 메모리 장치의 LCPMO 박막의 상업상 애플리케이션에 적합한 박막 증착 방법 중 하나이다.
페로브스카이트 박막을 형성하기 위한 본 발명의 방법은 페로브스카이트 선구체 용액을 준비하는 단계; 페로브스카이트 박막의 증착을 위한 실리콘 기판을 준비하는 단계로서, 실리콘 기판 상에 하부 전극을 형성하는 단계를 포함하는, 실리콘 기판의 준비 단계; 기판을 스핀 코팅 장치에 고정하고 소정의 스핀 속도로 기판을 스핀시키는 단계; 스핀 코팅 장치에 페로브스카이트 선구체 용액을 주입함으로써 기판을 페로브스카이트 선구체 용액으로 코팅하여, 코팅된 기판을 형성하는 단계; 약 90 ℃ 에서 300 ℃ 로 점차 승온하여 코팅된 기판을 베이킹하는 단계; 및코팅된 기판을 약 500 ℃ 내지 800 ℃ 사이의 온도에서 약 5 분 내지 15 분 간의 시간 동안 어닐링하는 단계를 포함한다.
LCPMO 스핀 코팅 선구체 용액의 합성을 위한 2가지 단계가 여기에 개시된다: 통상적으로 도 1의 10에 나타낸 바와 같이, 제 1 단계는, 초기 화합물로서 각각 블록 (12, 14, 16, 18) 에 나타낸 바와 같이 La(OAc)3·H2O, Ca(OAc)2·H2O, Pb(OAc)2·3H2O, 및 Mn(OAc)3·2H2O 와 같은 수화 금속 아세트산을 포함한다. 블록 (20, 22) 의 각각에서와 같이, Ca(OAc)3·H2O, 및 Pb(OAc)2·3H2O의 경우, 약 150 ℃ 내지 220 ℃ 사이에서 약 15 분 내지 1시간 동안 화학물을 가열함으로써 금속 아세트산에 부착된 수분 (water) 이 제거된다. 블록 (12, 20, 22, 18) 의 화합물 (2개 이상의 금속 아세트산의 화합물, 즉, 금속 아세트산들) 을 혼합하여, 블록 (24) 에서 아세트산 용액을 획득한다. 블록 (26) 에서 혼합물을 아르곤 분위기에서 약 9 시간 내지 15 시간 동안 리플럭스 (reflux) 하고, 다음으로, 블록 (28) 에서 0.2 ㎛ 필터를 통해 필터링함으로써, 맑고 연한 황록색 LCPMO 스핀 코팅 용액 (30) 을 생성한다.
도 2의 40에 나타낸 제 2 단계는, 먼저, 블록 (42, 44, 46, 48) 에 나타낸 절차에 따라, 금속 알콕사이드 (alkoxide) 를 혼합하여 La(OR)3, Pb(OR)2, Ca(OR)2, 및 Mn(OR)2를 각각 생성하는 단계를 포함한다. 블록 (50) 에서, 선택된 금속 알콕사이드를 약 0.05 N 내지 1.0 N 사이의 농도가 설정되도록 R=CH2CH3,CH2CH3OCH3, CH(CH3)2및 CH2CH2CH3와 같은 대응되는 알코올과 혼합하고, 블록 (52) 에서, 이 혼합물을 아르곤 분위기에서 약 30 분 내지 5시간 동안 리플럭스시킨다. 블록 (54) 에서, 혼합물을 0.2 ㎛ 필터를 통해 필터링하여 정화시킴으로써, 블록 (56) 에서, LCPMO 스핀 코팅 용액 (30) 을 생성한다.
도 3의 60에 나타낸 바와 같이, 스핀 코팅 프로세스를 통해 LCPMO 박막을 기판 상에 형성할 수도 있다. LCPMO 박막이 증착되는 기판 재료에는, 백금 및 이리듐 금속이 포함되며, 다음과 같은 두께 절차에 따라 실리콘 웨이퍼 상에 증착된다: 약 500 Å 내지 8000 Å 사이의 두께를 가지며 SiO2등과 같은 산화물로 이루어지는 제 1 층, 약 50 Å 내지 500 Å 사이의 두께를 가지며 티타늄, TiN, 및 TaN 으로 이루어지는 금속 그룹으로부터 선택되는 금속으로 이루어진 제 2 층, 및 약 500 Å 내지 2000 Å 사이의 두께를 가지며 백금으로 이루어진 제 3 층이다. 이리듐이 이용되는 경우, SiO2등과 같은 산화물로 이루어진 제 1 층은 약 500 Å 내지 8000 Å 사이의 두께를 갖고, 티타늄, TiN, 및 TaN 으로 구성되는 금속 그룹으로부터 선택되는 금속으로 이루어진 제 2 층은 100 Å 내지 1000 Å 사이의 두께를 가지며, 이리듐으로 이루어진 제 3 층은 약 500 Å 내지 2000 Å 사이의 두께를 갖는다. 블록 (62) 에서, 스핀 코팅 절차 동안, 약 0.05 N 내지 1.0 N 사이의 농도 범위를 갖는 스핀 코팅 용액을 기판 표면 상에 균일하게 주입한다. 블록 (64) 에서, 스핀 속도는 약 1500 RPM 내지 3500 RPM 사이의 소정의 스핀 속도이다. 각각의 온도에서 약 1 분 동안 점차 승온시키면서 박막을 베이크하며, 온도는 블록(66) 에서 약 150 ℃ 이고, 블록 (68) 에서 약 180 ℃ 이며, 블록 (70) 에서 약 240 ℃ 이고, 전체 베이킹 프로세스는 약 3 분 내지 6 분 정도가 소요된다. 다음으로, 블록 (72) 에서, 약 500 ℃ 내지 800 ℃ 의 고온에서 약 5 분 내지 15 분 동안 박막을 어닐링한다. 블록 (74) 에서, LCPMO 박막의 소정의 특성에 따라 소망하는 LCPMO 박막 (76) 두께를 획득할 때까지 스핀 코팅 절차를 반복한다. 예를 들면, 기판을 0.25 N LCPMO 선구체 용액을 이용하여 코팅 절차에 3회 투입함으로써 1500 Å의 LCPMO 두께를 획득할 수 있다. 또한, 베이킹 온도를 약 90 ℃ 내지 300 ℃ 사이의 범위로 변화시킬 수 있다. 어닐링 후, 백금 또는 이리듐으로 이루어진 상부 전극을 증착한다.
본 발명의 방법의 테스트 동안에는, 박막 전기 특성을 측정하였다. 이용되는 측정 구조를 도 4의 80으로 나타낸다. 구조 (80) 에는 그 상부에 증착되는 제 1 층 (84) 인 SiO2층을 갖는 실리콘 웨이퍼 (82) 가 포함된다. SiO2층 상에 제 2 층 (86) 인 티타늄층을 위치시킨다. 본 실시예에서는, 하부 전극인 백금으로 이루어진 제 3 층 (88) 을 티타늄층 상에 위치시킨다. 백금 하부 전극 (88) 상에, 본 실시예에서 La0.7Ca0.15Pb0.15MnO3로부터 기인된 LCPMO 선구체로부터 형성되었고 1500 Å 두께로 증착되었던 LCPMO 박막층 (90) 을 위치시킨다. 복수개의 상부 전극 (92, 94, 96, 98) 을 백금으로 약 1500 Å 두께로 증착하여 형성한다. HP-4145B 반도체 분석기 (100) 상에서 저항을 측정한다. 전압은 약 0.1 V 내지 0.5 V 사이의 범위였다. 펄스 생성기로부터 짧은 펄스를 생성하고,이를 오실로스코프 (oscilloscope) 상에 나타냈다. 가역적 저항 변화를 나타내는 박막을 도 5와 같이 나타낸다.
박막 저항을 증가시키기 위해, 짧은 폭 펄스를 인가하였다. 짧은 펄스 폭은 5 ns 내지 1 ㎲ 사이의 범위이고, 펄스 전압은 약 1 V 내지 5 V 사이의 범위이였다. 저항을 감소시키기 위해, 긴 폭 펄스를 인가하였다. 긴 펄스 폭은 수 ns 내지 수 s 사이의 범위이며, 펄스 전압은 1 V 내지 5 V 정도의 범위였다. 인가되는 펄스 조건은 상이한 LCPMO 샘플에 따라 변화되었다. 도 5는 400 사이클 이상으로 가역적으로 변화되는 샘플을 나타낸다. 2개의 가역적 저항 단계가 비휘발성 메모리 장치와 같은 전위 LCPMO 박막 애플리케이션을 나타내는 LCPMO 샘플에 나타났다. 높은 저항 단계가 메모리 "판독" 상태와 대응되는 반면, 낮은 저항 단계는 메모리 "리셋 (reset)" 상태에 대응된다. 상이한 펄스 폭에 의해 2 가지 단계 사이의 가역적 스위치가 실현될 수 있다.
따라서, 가역적 저항 변화 특성을 갖는 LCPMO 박막의 준비 방법을 개시하였다. 이는 첨부된 청구 범위로 한정되는 본 발명의 범위 내에서 더욱 변형 및 변경될 수 있다.
본 발명에 따르면, 페로브스카이트 선구체 용액을 준비하는 단계; 페로브스카이트 박막의 증착을 위한 실리콘 기판을 준비하는 단계로서, 실리콘 기판 상에 하부 전극을 형성하는 단계를 포함하는, 실리콘 기판의 준비 단계; 기판을 스핀 코팅 장치에 고정하고 소정의 스핀 속도로 기판을 스핀시키는 단계; 스핀 코팅 장치에 페로브스카이트 선구체 용액을 주입함으로써 기판을 페로브스카이트 선구체 용액으로 코팅하여, 코팅된 기판을 형성하는 단계; 코팅된 기판을 약 90 ℃ 에서 300 ℃ 로 점차 승온하여 베이킹하는 단계; 및 코팅된 기판을 약 500 ℃ 내지 800 ℃ 사이의 온도에서 약 5 분 내지 15 분 간의 시간 동안 어닐링하는 단계를 포함하는 페로브스카이트 박막의 형성 방법을 제공함으로써, 가역적 저항 변화 특성을 가질 수 있는 재료 및 이를 이용한 다양한 IC 애플리케이션을 제공할 수 있다.

Claims (18)

  1. 페로브스카이트 선구체 용액을 준비하는 단계;
    페로브스카이트 박막의 증착을 위한 실리콘 기판을 준비하는 단계로서, 상기 실리콘 기판 상에 하부 전극을 형성하는 단계를 포함하는, 실리콘 기판의 준비 단계;
    상기 기판을 스핀 코팅 장치에 고정하고 상기 기판을 소정의 스핀 속도로 스핀시키는 단계;
    상기 스핀 코팅 장치에 상기 페로브스카이트 선구체 용액을 주입함으로써 상기 기판을 상기 페로브스카이트 선구체 용액으로 코팅하여, 코팅된 기판을 형성하는 단계;
    상기 코팅된 기판을 약 90 ℃ 에서 300 ℃ 로 점차 승온하여 베이킹하는 단계; 및
    상기 코팅된 기판을 약 500 ℃ 내지 800 ℃ 사이의 온도에서 약 5 분 내지 15 분 간의 시간 동안 어닐링하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  2. 제 1 항에 있어서, 상기 페로브스카이트 선구체 용액을 준비하는 단계는,
    La(OAc)3·H2O, Ca(OAc)2·H2O, Pb(OAc)2·3H2O, 및 Mn(OAc)3·2H2O로 이루어지는 수화 금속 아세트산의 그룹으로부터 일 수화 금속 아세트산을 선택하는 단계;
    상기 선택된 수화 금속 아세트산이 Ca(OAc)2·H2O 또는 Pb(OAc)2·3H2O 인 경우, 약 150 ℃ 내지 220 ℃ 사이의 온도에서 약 15 분 내지 1 시간 동안 상기 수화 아세트산을 가열함으로써, 상기 선택된 수화 아세트산으로부터 수분을 제거하는 단계;
    상기 비수화 아세트산 (unhydrated acetic acid) 을 아르곤 분위기에서 약 9 시간 내지 15 시간 동안 리플럭스하는 단계; 및
    상기 리플럭스된 비수화 아세트산을 약 0.2 ㎛의 메쉬를 갖는 필터를 통해 필터링함으로써, 페로브스카이트 스핀 코팅 용액을 생성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  3. 제 1 항에 있어서, 상기 페로브스카이트 선구체 용액을 준비하는 단계는
    La(OR)3, Pb(OR)2, Ca(OR)2, 및 Mn(OR)2로 이루어진 금속 알콕사이드의 그룹으로부터 일 금속 알콕사이드를 선택하는 단계;
    상기 선택된 금속 알콕사이드를 일 선택된 알코올에 약 0.05 N 내지 1.0 N 사이의 농도로 혼합하여 알코올 용액을 형성하는 단계;
    상기 알코올 용액을 아르곤 분위기에서 약 30 분 내지 5 시간 동안 리플럭스하는 단계; 및
    상기 리플럭스된 비수화 아세트산을 약 0.2 ㎛의 메쉬를 갖는 필터를 통해필터링함으로써, 페로브스카이트 스핀 코팅 용액을 생성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  4. 제 1 항에 있어서, 상기 실리콘 기판의 준비 단계는, 상기 실리콘 기판 상에 산화물로 이루어진 제 1 층을 형성하는 단계, 상기 산화물층 상에 금속으로 이루어진 제 2 층을 형성하는 단계, 및 상기 금속으로 이루어진 제 2 층 상에 금속으로 이루어진 제 3 층을 형성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  5. 제 4 항에 있어서, 상기 금속으로 이루어진 제 3 층을 형성하는 단계는, 백금 및 이리듐으로 이루어진 금속 그룹으로부터 일 금속을 선택하는 단계, 및 약 500 Å 내지 2000 Å 사이의 두께를 갖는 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  6. 제 4 항에 있어서, 상기 금속으로 이루어진 제 2 층을 형성하는 단계는, 티타늄, TiN, 및 TaN 으로 이루어진 금속 그룹으로부터 일 금속을 선택하는 단계, 및 약 50 Å 내지 1000 Å 사이의 두께를 갖는 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  7. 제 4 항에 있어서, 상기 산화물로 이루어진 제 1 층을 형성하는 단계는 약500 Å 내지 8000 Å 사이의 두께로 SiO2층을 형성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  8. 제 1 항에 있어서, 상기 페로브스카이트층 상에 상부 금속 전극을 형성하는 단계를 더 포함하고, 상기 상부 금속 전극을 형성하는 단계는 백금 및 이리듐으로 이루어진 금속의 그룹으로부터 선택된 일 금속으로 이루어진 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  9. 제 1 항에 있어서, 상기 기판을 소정의 스핀 속도로 스핀시키는 단계는 상기 기판을 약 1500 RPM 내지 3500 RPM 사이의 속도 범위로 스핀시키는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  10. 준비 방법 (a) 및 (b) 로 이루어진 그룹으로부터 선택되는 방법에 의해 페로브스카이트 선구체 용액을 준비하는 단계;
    페로브스카이트 박막의 증착을 위한 실리콘 기판을 준비하는 단계로서, 상기 실리콘 기판 상에 하부 전극을 형성하는 단계를 포함하는, 실리콘 기판의 준비 단계;
    상기 기판을 스핀 코팅 장치에 고정하고, 상기 기판을 소정의 스핀 속도로 스핀시키는 단계;
    상기 스핀 코팅 장치에 상기 페로브스카이트 선구체 용액을 주입함으로써 상기 기판을 상기 페로브스카이트 선구체 용액으로 코팅하여 코팅된 기판을 형성하는 단계;
    상기 코팅된 기판을 베이킹하는 단계; 및
    상기 코팅된 기판을 어닐링하는 단계를 포함하고,
    상기 방법 (a) 는,
    La(OAc)3·H2O, Ca(OAc)2·H2O, Pb(OAc)2·3H2O, 및 Mn(OAc)3·2H2O로 이루어지는 수화 금속 아세트산의 그룹으로부터 일 수화 금속 아세트산을 선택하는 단계;
    상기 선택된 수화 금속 아세트산이 Ca(OAc)2·H2O 또는 Pb(OAc)2·3H2O 인 경우, 약 150 ℃ 내지 220 ℃ 사이의 온도에서 약 15 분 내지 1 시간 동안 상기 수화 아세트산을 가열함으로써, 상기 선택된 수화 아세트산으로부터 수분을 제거하는 단계;
    상기 수화 아세트산을 아르곤 분위기에서 약 9 시간 내지 15 시간 동안 리플럭스하는 단계; 및
    상기 리플럭스된 비수화 아세트산을 약 0.2 ㎛의 메쉬를 갖는 필터를 통해 필터링함으로써, 페로브스카이트 스핀 코팅 용액을 생성하는 단계를 포함하고,
    상기 방법 (b) 는,
    La(OR)3, Pb(OR)2, Ca(OR)2, 및 Mn(OR)2로 이루어진 금속 알콕사이드의 그룹으로부터 일 금속 알콕사이드를 선택하는 단계;
    상기 선택된 금속 알콕사이드를 일 선택된 알코올에 약 0.05 N 내지 1.0 N 사이의 농도로 혼합하여 알코올 용액을 형성하는 단계;
    상기 알코올 용액을 아르곤 분위기에서 약 30 분 내지 5 시간 동안 리플럭스하는 단계; 및
    상기 리플럭스된 비수화 아세트산을 약 0.2 ㎛의 메쉬를 갖는 필터를 통해 필터링함으로써, 페로브스카이트 스핀 코팅 용액을 생성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  11. 제 10 항에 있어서, 상기 코팅된 기판을 베이킹하는 단계는 상기 코팅된 기판을 약 90 ℃ 에서 300 ℃ 으로 점차 승온하여 베이킹하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  12. 제 10 항에 있어서, 상기 코팅된 기판을 어닐링하는 단계는 약 500 ℃ 내지 800 ℃ 사이의 온도에서 약 5 분 내지 15 분 동안 어닐링하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  13. 제 10 항에 있어서, 상기 기판의 준비 단계는 상기 실리콘 기판 상에 산화물로 이루어진 제 1 층을 형성하는 단계, 상기 산화물층 상에 금속으로 이루어진 제 2 층을 형성하는 단계, 및 상기 금속으로 이루어진 제 2 층 상에 금속으로 이루어진 제 3 층을 형성하는 단계를 포함하고,
    상기 산화물로 이루어진 제 1 층을 형성하는 단계는 약 500 Å 내지 8000 Å 사이의 두께로 SiO2층을 형성하는 단계를 포함하고,
    상기 금속으로 이루어진 제 2 층을 형성하는 단계는, 티타늄, TiN, 및 TaN 으로 이루어진 그룹으로부터 일 금속을 선택하는 단계, 및 약 50 Å 내지 1000 Å 사이의 두께를 갖는 금속층을 형성하는 단계를 포함하며,
    상기 금속으로 이루어진 제 3 층을 형성하는 단계는, 백금 및 이리듐으로 이루어진 금속 그룹으로부터 일 금속을 선택하는 단계, 및 약 500 Å 내지 2000 Å 사이의 두께를 갖는 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  14. 제 10 항에 있어서, 상기 페로브스카이트층 상에 상부 금속 전극을 형성하는 단계를 더 포함하고, 상기 상부 금속 전극을 형성하는 단계는 백금 및 이리듐으로 이루어진 금속의 그룹으로부터 선택된 일 금속으로 이루어진 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  15. 페로브스카이트 선구체 용액을 준비하는 단계;
    실리콘 기판 상에 산화물로 이루어진 제 1 층을 형성하는 단계, 상기 산화물층 상에 금속으로 이루어진 제 2 층을 형성하는 단계, 및 상기 금속으로 이루어진 제 2 층 상에 제 3 층을 형성하는 단계를 포함하는 기판을 준비하는 단계;
    상기 기판을 스핀 코팅 장치에 투입하고, 상기 기판을 소정의 스핀 속도로 스핀시키는 단계;
    상기 스핀코팅 장치에 상기 페로브스카이트 선구체 용액을 주입함으로써 상기 기판을 상기 페로브스카이트 선구체 용액으로 코팅하여 코팅된 기판을 형성하는 단계;
    상기 코팅된 기판을 약 90 ℃ 에서 300 ℃ 으로 점차 승온하여 베이킹하는 단계; 및
    상기 코팅된 기판을 약 500 ℃ 내지 800 ℃ 사이의 온도에서 약 5 분 내지 15 분 동안 어닐링하는 단계를 포함하고,
    상기 산화물로 이루어진 제 1 층을 형성하는 단계는 약 500 Å 내지 8000 Å 사이의 두께로 SiO2층을 형성하는 단계를 포함하고,
    상기 금속으로 이루어진 제 2 층을 형성하는 단계는, 티타늄, TiN, 및 TaN 으로 이루어진 그룹으로부터 일 금속을 선택하는 단계, 및 약 50 Å 내지 1000 Å 사이의 두께를 갖는 금속층을 형성하는 단계를 포함하며,
    상기 금속으로 이루어진 제 3 층을 형성하는 단계는, 백금 및 이리듐으로 이루어진 금속 그룹으로부터 일 금속을 선택하는 단계, 및 약 500 Å 내지 2000 Å 사이의 두께를 갖는 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  16. 제 15 항에 있어서, 상기 페로브스카이트 선구체 용액을 준비하는 단계는,
    La(OAc)3·H2O, Ca(OAc)2·H2O, Pb(OAc)2·3H2O, 및 Mn(OAc)3·2H2O로 이루어지는 수화 금속 아세트산의 그룹으로부터 일 수화 금속 아세트산을 선택하는 단계;
    상기 선택된 수화 금속 아세트산이 Ca(OAc)2·H2O 또는 Pb(OAc)2·3H2O 인 경우, 약 150 ℃ 내지 220 ℃ 사이의 온도에서 약 15 분 내지 1 시간 동안 상기 수화 아세트산을 가열함으로써, 상기 선택된 수화 아세트산으로부터 수분을 제거하는 단계;
    상기 수화 아세트산을 아르곤 분위기에서 약 9 시간 내지 15 시간 동안 리플럭스하는 단계; 및
    상기 리플럭스된 비수화 아세트산을 약 0.2 ㎛의 메쉬를 갖는 필터를 통해 필터링함으로써, 페로브스카이트 스핀 코팅 용액을 생성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  17. 제 15 항에 있어서, 상기 페로브스카이트 선구체 용액을 준비하는 단계는,
    La(OR)3, Pb(OR)2, Ca(OR)2, 및 Mn(OR)2로 이루어진 금속 알콕사이드의 그룹으로부터 일 금속 알콕사이드를 선택하는 단계;
    상기 선택된 금속 알콕사이드를 일 선택된 알코올에 약 0.05 N 내지 1.0 N 사이의 농도로 혼합하여 알코올 용액을 형성하는 단계;
    상기 알코올 용액을 아르곤 분위기에서 약 30 분 내지 5 시간 동안 리플럭스하는 단계; 및`
    상기 리플럭스된 비수화 아세트산을 약 0.2 ㎛의 메쉬를 갖는 필터를 통해 필터링함으로써, 페로브스카이트 스핀 코팅 용액을 생성하는 단계를 포함하는 것는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
  18. 제 15 항에 있어서, 상기 페로브스카이트층 상에 상부 금속 전극을 형성하는 단계를 더 포함하고, 상기 상부 금속 전극을 형성하는 단계는 백금 및 이리듐으로 이루어진 금속의 그룹으로부터 선택된 일 금속으로 이루어진 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 박막의 형성 방법.
KR10-2003-0031130A 2002-05-21 2003-05-16 가역적 저항 변화 특성을 갖는 ｌｃｐｍｏ 박막의 준비 KR100523429B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/153,841 US6824814B2 (en) 2002-05-21 2002-05-21 Preparation of LCPMO thin films which have reversible resistance change properties
US10/153,841 2002-05-21

Publications (2)

Publication Number Publication Date
KR20030090512A true KR20030090512A (ko) 2003-11-28
KR100523429B1 KR100523429B1 (ko) 2005-10-25

Family

ID=29548728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0031130A KR100523429B1 (ko) 2002-05-21 2003-05-16 가역적 저항 변화 특성을 갖는 ｌｃｐｍｏ 박막의 준비

Country Status (6)

Country Link
US (1) US6824814B2 (ko)
EP (1) EP1369501A3 (ko)
JP (1) JP2003338607A (ko)
KR (1) KR100523429B1 (ko)
CN (1) CN1461043A (ko)
TW (1) TWI274083B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US6911361B2 (en) * 2003-03-10 2005-06-28 Sharp Laboratories Of America, Inc. Low temperature processing of PCMO thin film on Ir substrate for RRAM application
JP2004298669A (ja) * 2003-03-28 2004-10-28 Seiko Epson Corp セラミックス材料の塗布方法およびセラミックス膜
US6849891B1 (en) * 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
JP5013035B2 (ja) 2003-12-11 2012-08-29 セイコーエプソン株式会社 誘電体膜の製造方法及び液体噴射ヘッドの製造方法
US7098043B2 (en) * 2004-01-15 2006-08-29 Sharp Laboratories Of America, Inc. PCMO spin-coat deposition
US7157287B2 (en) * 2004-05-27 2007-01-02 Sharp Laboratories Of America, Inc. Method of substrate surface treatment for RRAM thin film deposition
US20060068099A1 (en) * 2004-09-30 2006-03-30 Sharp Laboratories Of America, Inc. Grading PrxCa1-xMnO3 thin films by metalorganic chemical vapor deposition
JP4822287B2 (ja) * 2005-03-23 2011-11-24 独立行政法人産業技術総合研究所 不揮発性メモリ素子
JP2006269688A (ja) * 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 不揮発性メモリ素子
JP4469319B2 (ja) 2005-06-17 2010-05-26 シャープ株式会社 半導体記憶装置
US8974855B2 (en) * 2005-08-05 2015-03-10 The United States Department Of Energy Manganite perovskite ceramics, their precursors and methods for forming
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174564B1 (en) * 1991-12-13 2001-01-16 Symetrix Corporation Method of making metal polyoxyalkylated precursor solutions
US5271955A (en) * 1992-04-06 1993-12-21 Motorola, Inc. Method for making a semiconductor device having an anhydrous ferroelectric thin film
JP3033067B2 (ja) * 1992-10-05 2000-04-17 富士ゼロックス株式会社 多層強誘電体導膜の製造方法
US6310373B1 (en) * 1992-10-23 2001-10-30 Symetrix Corporation Metal insulator semiconductor structure with polarization-compatible buffer layer
US6404003B1 (en) * 1999-07-28 2002-06-11 Symetrix Corporation Thin film capacitors on silicon germanium substrate
DE4421007A1 (de) * 1994-06-18 1995-12-21 Philips Patentverwaltung Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
GB9909375D0 (en) * 1999-04-24 1999-06-23 Secr Defence Improvements in or relating to sol gel processing of lead zirconate titanate thin films
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory

Also Published As

Publication number Publication date
CN1461043A (zh) 2003-12-10
KR100523429B1 (ko) 2005-10-25
TW200407457A (en) 2004-05-16
TWI274083B (en) 2007-02-21
EP1369501A3 (en) 2005-10-12
US6824814B2 (en) 2004-11-30
JP2003338607A (ja) 2003-11-28
US20030219534A1 (en) 2003-11-27
EP1369501A2 (en) 2003-12-10

Similar Documents

Publication Publication Date Title
KR100523429B1 (ko) 가역적 저항 변화 특성을 갖는 ｌｃｐｍｏ 박막의 준비
TW575927B (en) Method for fabricating variable resistance device, method for fabricating non-volatile variable resistance memory device, and non-volatile variable resistance memory device
Dat et al. Pulsed laser ablation synthesis and characterization of layered Pt/SrBi2Ta2O9/Pt ferroelectric capacitors with practically no polarization fatigue
Spierings et al. Preparation and ferroelectric properties of PbZr0. 53Ti0. 47O3 thin films by spin coating and metalorganic decomposition
Udayakumar et al. Thickness‐dependent electrical characteristics of lead zirconate titanate thin films
Zhang et al. Sol-gel PZT and Mn-doped PZT thin films for pyroelectric applications
EP1555693B1 (en) Method to produce a nonvolatile semiconductor memory device
Joshi et al. Rapid thermally processed ferroelectric Bi4Ti3O12 thin films
JP4067563B2 (ja) 低リーク電流および低分極疲労を有する電子デバイスを製造するためのｕｖ照射プロセス
JP4772188B2 (ja) 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法
US20070238246A1 (en) Resistance random access memory devices and method of fabrication
KR100587751B1 (ko) 고순도 결정 시드 층과 결합된 때에 피씨엠오 박막 상에가역적 저항 스위치를 얻기 위한 방법
KR100587752B1 (ko) Ｒｒａｍ 애플리케이션을 위한 스핀코팅된　ｐｃｍｏ　박막의 고온 어닐링
KR20010071697A (ko) 조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법
JP2006121050A (ja) Ｐｃｍｏ薄膜へのドーピングによりｒｒａｍ特性を生じさせる方法
JP2004241396A (ja) 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス
Shi et al. Development of ferroelectric Pb (ZrxTi1− x) O3 thin films by metallo-organic decomposition process and rapid thermal annealing
KR20020071340A (ko) 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법
McNally et al. Fatigue properties of lanthanum strontium manganate–lead zirconate titanate epitaxial thin film heterostructures produced by a chemical solution deposition method
Lee et al. Preparation and electrical properties of high quality PZT thin films on RuOx electrode
Dimos et al. Thin-film decoupling capacitors for multi-chip modules
Wang et al. Highly reliable bipolar resistive switching in sol-gel derived lanthanum-doped PbTiO3 thin film: Coupling with ferroelectricity?
JPH10270646A (ja) 強誘電体薄膜素子の製造方法及び半導体装置
Kumar et al. Synthesis and characterization of ferroelectric thin films by KrF excimer laser ablation for memory applications
Micheli et al. Characteristics of some (MOD) thin film layer type compounds in the bismuth titanate-lead titanate system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee