KR20030069840A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20030069840A
KR20030069840A KR10-2003-0010139A KR20030010139A KR20030069840A KR 20030069840 A KR20030069840 A KR 20030069840A KR 20030010139 A KR20030010139 A KR 20030010139A KR 20030069840 A KR20030069840 A KR 20030069840A
Authority
KR
South Korea
Prior art keywords
liquid crystal
circuit
crystal display
signal
voltage
Prior art date
Application number
KR10-2003-0010139A
Other languages
English (en)
Other versions
KR100525142B1 (ko
Inventor
마에다도시오
와따나베아끼히로
마루오까요시오
미소노우도시끼
나까가와히데끼
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
히다치디바이스 엔지니어링가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 히다치디바이스 엔지니어링가부시키가이샤 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030069840A publication Critical patent/KR20030069840A/ko
Application granted granted Critical
Publication of KR100525142B1 publication Critical patent/KR100525142B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H04N9/3105—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators for displaying all colours simultaneously, e.g. by using two or more electronic spatial light modulators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0606—Manual adjustment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Abstract

액정 표시 장치는 액정 표시 패널 및 상기 액정 표시 패널에 결합된 표시 제어 장치를 갖는다. 표시 제어 장치는 외부에서 공급된 영상 신호를 수신하기 위한 제1 섹션 및 상기 제1 섹션에 후속하며 상기 액정 표시 패널에 결합된 제2 섹션을 포함한다. 제2 섹션은 상기 제1 섹션으로부터 공급된 상기 영상 신호를 증폭하여 ac 신호로 변환하기 위한 회로와, 상기 액정 표시 패널을 구동하기 위한 구동 펄스를 출력하기 위한 구동 펄스 회로를 포함한다. 제1 섹션 및 상기 제2 섹션은 서로 분리된 제1 및 제2 기판 상에 각각 제작된다. 제2 섹션은 상기 액정 표시 패널 근방에 배치되며, 제1 섹션 및 제2 섹션은 플렉시블 케이블을 통하여 결합된다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE HAVING AN IMPROVED LIQUID-CRYSTAL PANEL DRIVE CIRCUIT CONFIGURATION}
본 발명은, 표시 장치에 관한 것으로, 특히 고속화된 영상 신호를 복수의 표시 소자에 입력하는 액정 표시 장치에서의 액정 패널 구동 회로 구성에 적용하기에 유효한 기술에 관한 것이다.
최근, 액정 표시 장치는, 소형 표시 장치로부터 OA(Office Automation) 기기 등의 표시 단말기용으로 널리 보급되어 있다. 이 액정 표시 장치는, 기본적으로는 적어도 한쪽이 투명한 유리판이나 플라스틱 기판 등으로 이루어지는 한쌍의 절연 기판 사이에 액정 조성물의 층(액정층)을 협지하여 액정 패널(액정 표시 소자 또는 액정 셀이라고도 함)을 구성한다.
이 액정 패널은, 화소 형성용의 각종 전극에 선택적으로 전압을 인가하여 소정 화소 부분의 액정 조성물을 구성하는 액정 분자의 배향 방향을 변화시켜 화상 형성을 행한다. 또한, 액정 패널 내에서 화소가 매트릭스 형상으로 배치되어, 표시부를 형성한 것이 알려져 있다. 화소가 매트릭스 형상으로 배치된 액정 패널은, 단순 매트릭스 방식과 액티브 매트릭스 방식의 2개의 방식으로 크게 분류된다. 단순 매트릭스 방식은, 한쌍의 절연 기판 각각에 형성된 교차하는 2개의 스트라이프 형상 전극의 교차점에서 화소를 형성한다. 또한, 액티브 매트릭스 방식은 화소 전극과 화소 선택용의 능동 소자(예를 들면, 박막 트랜지스터)를 갖고, 이 능동 소자를 선택함으로써, 「해당 능동 소자에 접속한 화소 전극」과 「이 화소 전극에 대향하는 기준 전극」으로 화소를 형성한다.
화소마다 능동 소자(예를 들면, 박막 트랜지스터)를 갖고, 이 능동 소자를 스위칭 구동하는 액티브 매트릭스형 액정 표시 장치는, 노트북 컴퓨터 등의 표시 장치에서 널리 사용되고 있다. 일반적으로, 액티브 매트릭스형 액정 표시 장치는, 한쪽 기판에 형성한 전극과 다른쪽 기판에 형성한 전극 사이에 액정층의 액정 분자의 배향 방향을 바꾸기 위한 전계를 인가하는, 소위 세로 전계 방식을 채용하고 있다. 또한, 액정층에 인가하는 전계 방향을 기판면과 거의 평행한 방향으로 하는, 소위 횡전계 방식(IPS(In-Plane Switching) 방식이라고도 함)의 액정 표시 장치가 실용화되어 있다.
한편, 액정 표시 장치를 이용하는 표시 장치로서, 액정 프로젝터가 실용화되어 있다. 액정 프로젝터는 광원으로부터의 조명광을 액정 패널에 조사하여, 액정 패널의 화상을 스크린에 투사하는 것이다. 액정 프로젝터에 이용되는 액정 패널에는 반사형과 투과형이 있지만, 액정 패널을 반사형으로 한 경우에는, 화소의 거의 전역을 유효한 반사면으로 할 수 있어, 액정 패널의 소형화, 고정밀화, 고휘도화에서, 투과형에 비해 유리하다. 또한, 액티브 매트릭스형 액정 표시 장치 중에서, 「화소 전극을 형성한 기판 상에, 화소 전극을 구동하는 구동 회로도 형성하는 구동 회로 일체형 액정 표시 장치」가 알려져 있다.
게다가, 구동 회로 일체형 액정 표시 장치에서, 화소 전극 및 구동 회로를, 절연 기판이 아니라, 반도체 기판 상에 형성한 반사형 액정 표시 장치(이하 LCOS(Liquid Crystal on Silicon)라고도 함)가 알려져 있다.
또한, 구동 회로 일체형 액정 표시 장치의 구동 방법에서, 외부로부터 영상 신호를 액정 표시 장치에 아날로그 신호로 입력하고, 구동 회로에 의해 영상 신호를 샘플링하여 액정 패널로 출력하는 구동 방법이 알려져 있다. 이 경우, 「3원색을 구성하는 red(R), green(G), blue(B}」의 각 영상 신호는, 공통의 LSI에 의해 처리되기 때문에 동일 회로 기판 상에 형성되어, 각 액정 표시 장치로 분배되는 방법이 일반적으로 취해진다.
반사형 액정 표시 장치에서는 플리커 저감을 위해, 액정 패널에 입력하는 영상 신호의 프레임 주파수를 고속화하는 방법을 이용하고 있다. 즉, 원래의 영상 신호의 프레임 주파수가 60Hz인 경우, 원래의 영상 신호를 일단 프레임 메모리에 보존하고, 액정층으로의 DC 전압 인가를 피하기 위해, 대향 전극 전압에 대하여 정극, 부극의 영상 신호를 생성하여, 액정 패널에 60Hz의 2배인 120Hz의 주파수로 하여 입력한다. 이에 의해, 액정층에는 항상 대향 전극 전압에 대하여 대칭인 영상 신호를 인가할 수 있다. 그런데, 프레임 주파수를 고속화함으로써, 고주파에 의한 전자파 방해(EMI), 전자 환경 적합성(EMC)의 문제가 발생하여, 회로 기판 설계에 제약이 발생하는 것을 발견하였다. 즉, 복수의 액정 패널로 이루어지는 프로젝터의 광학계의 형상에 맞춘 액정 패널의 배치를 행하기 위해, 프레임 주파수를 고속화하는 회로로부터 액정 패널로의 신호 배선 경로가 길어져, 노이즈나 EMI, EMC의 문제가 발생한다. 또한, 다소의 광학계 형상의 변경이나, 조립의 용이성을 고려하여, 액정 패널에 접속하기 위한 플렉시블 케이블(FPC)을 길게 취할 필요가 있어,고속화된 신호가 배선의 부하에 의해, 영상 신호를 열화시키는 문제가 발견되었다. 또한, 3원색에 대응하는 각 액정 패널까지의 신호선 배선 경로 길이를 동일하게 하는 것이 곤란하다고 하는 문제도 발생한다.
복수의 액정 패널에의 신호 배선 경로를 동일하게 하기 위해, 프레임 주파수를 고속화하는 회로부 및 액정 패널을 제어하는 액정 패널 구동 제어 회로를, 그 밖의 회로부로부터 별도의 회로 기판으로 분리 독립시켜, 각 액정 패널마다 배치하고, 플렉시블한 케이블에 의해 접속, 전압의 소진폭 차동 신호에 의해 영상 신호를 공급한다. 이에 의해, 그 밖의 회로부로부터 프레임 주파수 고속화 회로까지는, 저속의 신호선에 의해 결선되기 때문에, 노이즈나 EMI, EMC의 문제를 억제하는 것이 가능해진다.
도 1은 본 발명의 실시 형태인 액정 표시 장치의 개략적인 구성을 도시하는 블록도.
도 2a는 본 발명의 실시 형태인 액정 표시 장치의 아날로그 신호를 출력하는 액정 패널 구동 제어 회로를 도시하는 블록도, 도 2b는 영상 신호의 상(相) 전개를 설명하는 타이밍차트, 도 2c는 본 발명의 실시 형태인 액정 표시 장치의 디지털 신호를 출력하는 액정 패널 구동 제어 회로를 도시하는 개략 블록도.
도 3은 본 발명의 실시 형태인 액정 표시 장치를 이용한 프로젝터의 회로 블록도.
도 4는 본 발명의 실시 형태인 액정 표시 장치를 이용한 프로젝터에 이용되는 광학계의 일례를 도시하는 도면.
도 5는 본 발명의 실시 형태인 액정 표시 장치를 이용한 프로젝터의 회로 블록도.
도 6은 본 발명의 실시 형태인 액정 표시 장치를 이용한 프로젝터의 구성도.
도 7은 본 발명의 실시 형태인 액정 표시 장치의 액정 패널 구동 제어 회로를 도시하는 블록도.
도 8a와 도 8b는 각각 증폭 회로의 증폭율의 변동의 영향을 설명하는 개략적인 회로도 및 그래프.
도 9는 본 발명의 실시 형태인 액정 표시 장치의 인가 전압-반사율 특성도.
도 10은 교류화 회로의 특성 변동을 설명하기 위한 개략적인 회로도.
도 11a, 도 11b 및 도 11c는 교류화 회로의 특성 변동을 설명하는 파형도.
도 12는 본 발명의 실시 형태인 액정 표시 장치의 액정 패널 구동 제어 회로를 도시하는 블록도.
도 13은 본 발명의 실시 형태인 액정 표시 장치의 액정 패널 구동 제어 회로를 도시하는 블록도.
도 14는 본 발명의 실시 형태인 액정 표시 장치의 액정 패널 구동 제어 회로를 도시하는 블록도.
도 15는 본 발명의 실시 형태인 액정 표시 장치의 참조표를 도시하는 데이터 구성도.
도 16은 본 발명의 실시 형태인 액정 표시 장치의 참조표에 데이터를 전송하는 경로를 도시하는 개략적인 회로도.
도 17은 본 발명의 실시 형태인 액정 표시 장치의 참조표에 데이터를 전송하는 경로를 도시하는 개략적인 회로도.
도 18a, 도 18b 및 도 18c는 본 발명의 실시 형태인 액정 표시 장치의 참조표에 의한 보정 방법을 나타내는 입력-출력 특성을 도시하는 그래프.
도 19는 본 발명의 실시 형태인 액정 표시 장치의 참조표에 의한 교류화 변동을 보정하는 개략 회로도.
도 20a와 도 20b는 본 발명의 실시 형태인 액정 표시 장치의 참조표에 의한 복수의 영상 신호 소스간의 차이를 보정하는 개략적인 블록도.
도 21의 (a) 및 (b)는 본 발명의 실시 형태인 액정 표시 장치의 참조표에 의한 의사적으로 계조 수를 증가시키는 방법을 설명하는 도면.
도 22a, 도 22b, 도 22c 및 도 22d는 본 발명의 실시 형태인 액정 표시 장치의 참조표에 의한 의사적으로 계조를 증가시키는 방법을 설명하는 도면.
도 23a, 도 23b 및 도 23c는 본 발명의 실시 형태인 액정 표시 장치의 참조표에 의한 콘트라스트를 조정하는 방법을 설명하는 도면.
도 24a, 도 24b 및 도 24c는 본 발명의 실시 형태인 액정 표시 장치의 참조표에 의한 휘도를 조정하는 방법을 설명하는 도면.
도 25는 본 발명의 실시 형태인 액정 표시 장치의 참조표의 핀 수를 감소시키는 방법을 설명하는 개략적인 회로도.
도 26은 본 발명의 실시 형태인 액정 표시 장치의 배선 수를 감소시키는 방법을 설명하는 개략적인 회로도.
도 27은 본 발명의 실시 형태인 액정 표시 장치의 배선 수를 감소시키는 방법을 설명하는 개략적인 회로도.
도 28은 본 발명의 실시 형태인 액정 표시 장치의 참조표의 데이터 작성 방법을 설명하는 개략적인 회로도.
도 29는 본 발명의 실시 형태인 액정 표시 장치를 도시하는 개략적인 평면도.
도 30은 본 발명의 실시 형태인 액정 표시 장치를 도시하는 개략적인 평면도.
도 31은 본 발명의 실시 형태인 액정 표시 장치를 도시하는 개략적인 평면도.
도 32는 본 발명의 실시 형태인 액정 표시 장치를 이용한 프로젝터의 회로 구성도.
도 33은 본 발명의 실시 형태인 액정 표시 장치의 개략적인 분해도.
도 34a와 도 34b는 각각 본 발명의 실시 형태인 액정 표시 장치를 도시하는 개략적인 평면 및 단면도.
도 35a와 도 35b는 각각 본 발명의 실시 형태인 액정 표시 장치를 도시하는 개략적인 평면 및 단면도.
도 36a와 도 36b는 각각 본 발명의 실시 형태인 액정 표시 장치를 도시하는 개략적인 평면 및 단면도.
도 37은 본 발명의 실시 형태인 액정 표시 장치를 도시하는 개략적인 사시도.
도 38은 본 발명의 실시 형태인 액정 표시 장치를 도시하는 개략적인 사시도.
도 39a, 도 39b 및 도 39c는 본 발명의 실시 형태인 액정 표시 장치의 신호 전송 방법을 도시하는 개략도.
도 40은 본 발명의 실시 형태인 액정 표시 장치의 화소부에 대하여 설명하는 블록도.
도 41a와 도 41b는 본 발명의 실시 형태인 액정 표시 장치의 화소 전위를 제어하는 방법을 설명하는 개략적인 회로도.
도 42는 본 발명의 실시 형태인 액정 표시 장치의 화소 전위를 제어하는 방법을 설명하는 타이밍도.
도 43은 본 발명의 실시 형태인 액정 표시 장치의 화소 전위 제어 회로의 구성을 도시하는 개략적인 회로도.
도 44a, 도 44b, 도 44c 및 도 44d는 본 발명의 실시 형태인 액정 표시 장치의 클럭드 인버터의 구성을 도시하는 개략적인 회로도.
도 45는 본 발명의 실시 형태인 액정 표시 장치의 화소부를 도시하는 개략적인 단면도.
도 46은 본 발명의 실시 형태인 액정 표시 장치의 차광막을 이용하여 화소 전위 제어선을 형성하는 구성을 도시하는 개략적인 평면도.
도 47a와 도 47b는 본 발명의 실시 형태인 액정 표시 장치의 구동 방법을 도시하는 타이밍도.
도 48a와 도 48b는 각각 본 발명의 실시 형태인 액정 표시 장치에서의 인버터 회로의 동작을 설명하기 위한 개략적인 단면도 및 타이밍차트.
도 49의 (a) 및 (b)는 본 발명의 실시 형태인 액정 표시 장치의 정극성, 부극성 파형을 설명하는 파형도.
도 50은 본 발명의 실시 형태인 액정 표시 장치의 정극성 신호, 부극성 신호를 참조표를 이용하여 작성하는 개략적인 회로도.
도 51a와 도 51b는 본 발명의 실시 형태인 액정 표시 장치의 동작을 설명하는 개략도.
도 52는 본 발명의 실시 형태인 액정 표시 장치의 액정 패널을 도시하는 개략적인 평면도.
도 53은 본 발명의 실시 형태인 액정 표시 장치의 더미 화소의 구동 방법을 도시하는 개략적인 회로도.
도 54는 본 발명의 실시 형태인 액정 표시 장치의 능동 소자 주변의 개략적인 단면도.
도 55는 본 발명의 실시 형태인 액정 표시 장치의 능동 소자 주변의 개략적인 평면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 액정 패널
120 : 수평 구동 회로
121 : 수평 시프트 레지스터
123 : 영상 신호 선택 회로
130 : 수직 구동 회로
135 : 화소 전위 제어 회로
400 : 액정 패널 구동 제어 회로
본 발명의 일 실시예에 따르면, 액정 표시 패널 및 상기 액정 표시 패널에 결합된 표시 제어 장치를 가지며, 상기 표시 제어 장치가 외부에서 공급된 영상 신호를 수신하기 위한 제1 섹션 및 상기 제1 섹션에 후속하며 상기 액정 표시 패널에 결합된 제2 섹션을 포함하는 액정 표시 장치로서, 상기 제2 섹션은 상기 제1 섹션으로부터 공급된 상기 영상 신호를 증폭하여 교류화 신호로 변환하기 위한 회로와, 상기 액정 표시 패널을 구동하기 위한 구동 펄스를 출력하기 위한 구동 펄스 회로를 포함하고, 상기 제1 섹션 및 상기 제2 섹션은 서로 분리된 제1 및 제2 기판 상에 각각 형성되고, 상기 제2 섹션은 상기 액정 표시 패널 근방에 배치되며, 상기 제1 섹션 및 제2 섹션은 플렉시블 케이블을 통하여 결합되는 액정 표시 장치가 제공된다.
본 발명의 또 다른 실시예에 따르면, 3원색 이미지를 생성하기 위한 복수의 액정 표시 패널 - 상기 복수의 액정 표시 패널 각각은 제1 및 제2 기판과; 상기 제1 기판과 상기 제2 기판 사이에 있는 액정층과; 상기 제1 기판 상에 형성된 복수의 픽셀을 가짐 - 과; 각각이 상기 복수의 액정 표시 패널 중 대응하는 것에 제공되고, 상기 복수의 픽셀 각각에 영상 신호를 공급하기 위한 복수의 구동 회로와; 상기 복수의 액정 표시 패널의 대응하는 것에 제공된 복수의 액정 표시 패널 구동 제어 회로를 포함하며, 상기 복수의 액정 표시 패널 구동 회로 각각이 상기 복수의 구동 회로의 대응하는 것에 제어 신호 및 상기 영상 신호를 공급하도록 구성된 액정 표시 장치로서, 상기 복수의 액정 표시 패널의 하나에 대응하는 상기 복수의 액정 표시 패널 구동 제어 회로 각각은 상기 복수의 액정 표시 패널의 다른 것에 대응하는 상기 복수의 액정 표시 패널 구동 회로의 다른 것과 독립적으로 제어되는 액정 표시 장치가 제공된다.
<실시예>
이하, 도면을 참조하여 본 발명의 실시 형태를 상세히 설명한다. 또한, 발명의 실시 형태를 설명하기 위한 모든 도면에서, 동일한 기능을 갖는 것은 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
도 1은 본 발명의 실시 형태인 액정 표시 장치의 개략적인 구성을 도시하는 블록도이다.
본 실시 형태의 액정 표시 장치는, 액정 패널(액정 표시 소자)(100)과, 표시제어 장치(111)로 구성된다. 표시 제어 장치(111)는 액정 패널 구동 제어 회로(400)와, 전 처리 회로(470)로 분리되어 있다.
액정 패널(100)은, 매트릭스 형상으로 화소부(101)가 형성된 표시부(110)와, 수평 구동 회로(영상 신호선 구동 회로)(120)와, 수직 구동 회로(주사 신호선 구동 회로)(130)와, 화소 전위 제어 회로(135)로 구성된다. 또한, 표시부(110)와 수평 구동 회로(120)와 수직 구동 회로(130)와 화소 전위 제어 회로(135)는 동일 기판 상에 설치되어 있다. 화소부(101)에는 화소 전극과 대향 전극과 양 전극 사이에 끼워져 액정층이 형성된다(도시 생략). 화소 전극과 대향 전극 사이에 전압을 인가함으로써, 액정 분자의 배향 방향 등이 변화되고, 그에 따라 액정층의 광에 대한 성질이 변화되는 것을 이용하여 표시가 행해진다. 또한, 본 발명은 화소 전위 제어 회로(135)를 갖는 액정 표시 장치에 적용하기에 유효하지만, 화소 전위 제어 회로(135)를 갖는 액정 표시 장치에 한정되는 것은 아니다.
표시 제어 장치(111)에는 외부 장치(예를 들면 퍼스널 컴퓨터 등)로부터 외부 제어 신호선(401)이 접속되어 있다. 표시 제어 장치(111)는 외부로부터 외부 제어 신호선(401)을 거쳐 송신되어 오는 제어 신호를 이용하여, 수평 구동 회로(120) 및 수직 구동 회로(130), 화소 전위 제어 회로(135)를 제어하는 신호를 출력한다.
또한, 표시 제어 장치(111)에는 표시 신호선(402)이 접속되어 있으며, 외부 장치로부터 표시 신호가 입력된다. 표시 신호는 액정 패널(100)에 표시하는 영상을 구성하도록 일정한 순서로 보내어져 온다. 예를 들면, 액정 패널(100)의 좌측위에 위치하는 화소를 선두로, 1행분의 화소 데이터가 순서대로 보내어지고, 또한 위로부터 아래로 각 행의 데이터가 외부 장치로부터 순차적으로 보내어져 온다. 표시 제어 장치(111)는 표시 신호를 기초로 영상 신호를 형성하고, 액정 패널(100)이 영상을 표시하는 타이밍에 맞춰, 영상 신호를 수평 구동 회로(120)에 공급한다.
참조 부호 131은 액정 패널 구동 제어 회로(400)로부터 출력하는 제어 신호선이고, 참조 부호 132는 영상 신호 전송선이다. 또한, 도 1에서는 영상 신호 전송선(132)을 1개로 도시하고 있지만, 후에 도 2a와 도 2b를 이용하여 설명하는 바와 같이, 영상 신호를 복수 상으로 상 전개하고 있으며 이 상 수와 동일한 복수개의 영상 신호 전송선(132)이 설치된다. 또한, 영상 신호가 디지털 데이터인 경우에는, 또한 각 상마다 데이터 전송에 필요한 수의 영상 신호 전송선(132)이 설치된다.
영상 신호 전송선(132)은 액정 패널 구동 제어 회로(400)로부터 출력하여, 표시부(110)의 주변에 설치된 수평 구동 회로(120)에 접속한다. 수평 구동 회로(120)로부터는 수직 방향(도면에서 Y 방향)으로, 복수개의 영상 신호선(드레인 신호선 또는 수직 신호선이라고도 함)(103)이 연장되어 있다. 또한 복수개의 영상 신호선(103)은, 수평 방향(X 방향)으로 배열되어 설치되어 있다. 영상 신호선(103)에 의해 영상 신호가 화소부(101)로 전달된다.
또한, 표시부(110)의 주변에는 수직 구동 회로(130)도 설치되어 있다. 수직 구동 회로(130)로부터는 수평 방향(X 방향)으로 복수개의 주사 신호선(게이트 신호선 또는 수평 신호선이라고도 함)(102)이 연장되어 있다. 또한 복수개의 주사 신호선(102)은, 수직 방향(Y 방향)으로 배열되어 설치되어 있다. 주사 신호선(102)에 의해 화소부(101)에 설치된 스위칭 소자를 온/오프하는 주사 신호가 전달된다.
또한, 표시부(110)의 주변에는 화소 전위 제어 회로(135)가 설치되어 있다. 화소 전위 제어 회로(135)로부터는 수평 방향(X 방향)으로 복수개의 화소 전위 제어선(136)이 연장되어 있다. 또한 복수개의 화소 전위 제어선(136)은, 수직 방향(Y 방향)으로 배열되어 설치되어 있다. 화소 전위 제어선(136)에 의해 화소 전극의 전위를 제어하는 신호가 전달된다.
또한, 각 회로의 전원 전압선에 대해서는 표시를 생략하였지만, 필요한 전압이 표시 제어 장치(111)로부터 액정 패널(100) 등의 각 회로에 공급되어 있는 것으로 한다.
수평 구동 회로(120)는, 수평 시프트 레지스터(121)와, 영상 신호 선택 회로(123)로 구성된다. 표시 제어 장치(111)로부터의 제어 신호선(131)이 수평 시프트 레지스터(121)에 접속되며, 제어 신호가 공급되어 있다. 또한, 표시 제어 장치(111)로부터의 제어 신호선(131)과 영상 신호 전송선(132)이 영상 신호 선택 회로(123)에 접속되며, 제어 신호와 영상 신호가 공급되어 있다.
표시 제어 장치(111)로부터 공급되는 영상 신호가 아날로그 신호인 경우에는, 수평 구동 회로(120)는 제어 신호에 따라, 출력해야 할 전압을 영상 신호로부터 임의의 타이밍에서 샘플링하여 영상 신호선(103)으로 출력한다. 또한, 영상 신호가 디지털 신호인 경우에는, 디지털 신호가 나타내는 전압을 선택하여 영상 신호선(103)으로 출력한다.
표시 제어 장치(111)는, 외부로부터 외부 제어 신호선(401)을 통해 보내어지는 표시 개시를 나타내는 제어 신호(예를 들면 수직 동기 신호)의 입력 후에, 제1 디스플레이 타이밍 신호가 입력되면, 제어 신호선(131)을 통해 수직 구동 회로(130)로 스타트 펄스를 출력한다. 다음으로, 표시 제어 장치(111)는 수평 동기 신호에 기초하여, 1수평 주사 시간(이하 1h로 나타냄)마다, 주사 신호선(102)을 순차적으로 선택하도록 시프트 클럭을 수직 구동 회로(130)로 출력한다. 수직 구동 회로(130)는, 시프트 클럭에 따라 주사 신호선(102)을 선택하고, 주사 신호선(102)으로 주사 신호를 출력한다. 즉, 수직 구동 회로(130)는 도 1의 위로부터 순서대로 1수평 주사 시간 1h 동안, 주사 신호선(102)을 선택하는 신호를 출력한다.
또한, 표시 제어 장치(111)는, 디스플레이 타이밍 신호가 입력되면, 이것을 수평 방향의 표시 개시로 판단하고, 영상 신호를 수평 구동 회로(120)로 출력한다. 표시 제어 장치(111)로부터 영상 신호는 순차적으로 출력되지만, 수평 시프트 레지스터(121)는 표시 제어 장치(111)로부터 보내어져 오는 시프트 클럭에 따라 타이밍 신호를 출력한다. 타이밍 신호는, 영상 신호 선택 회로(123)가 각 영상 신호선(103)으로 출력해야 할 영상 신호를 수신하는 타이밍을 나타내고 있다.
영상 신호가 아날로그 신호인 경우에는, 영상 신호 선택 회로(123)는 샘플 홀드 회로를 갖고 있어 각 영상 신호선(103)마다 영상 신호를 수신하여 출력한다. 표시 제어 장치(111)는 영상 신호 선택 회로(123)가 원하는 영상 신호를 수신하기 위해, 샘플 홀드 회로에 타이밍 신호가 입력되는 타이밍에 맞춰, 해당하는 샘플 홀드 회로가 수신해야 하는 영상 신호를 출력한다. 영상 신호 선택 회로(123)는 타이밍 신호에 따라 영상 신호(아날로그 신호) 중에서 일정한 전압(계조 전압)을 수신하고, 이 수신한 계조 전압을 영상 신호로서 영상 신호선(103)으로 출력한다. 영상 신호선(103)으로 출력된 계조 전압은 수직 구동 회로(130)로부터의 주사 신호가 출력되는 타이밍에 따라 화소부(101)의 화소 전극에 기입된다.
영상 신호가 디지털 신호인 경우에는, 영상 신호 선택 회로(123)는 각 영상 신호선(103)마다 영상 신호(디지털 데이터)를 수신하여, 저장하는 회로(래치 회로)를 갖고 있으며, 이 래치 회로는 타이밍 신호가 입력되면 영상 신호를 기록한다. 영상 신호 선택 회로(123)에는, 표시하는 계조에 따른 전압(계조 전압)이 공급되어 있으며, 영상 신호 선택 회로(123)는 기록되어 있는 영상 신호(디지털 데이터)에 따라 계조 전압을 선택하고, 이 선택한 계조 전압을 영상 신호로서 영상 신호선(103)으로 출력한다.
화소 전위 제어 회로(135)는, 표시 제어 장치(111)로부터의 제어 신호에 기초하여, 화소 전극에 기입된 영상 신호의 전압을 제어한다. 영상 신호선(103)으로부터 화소 전극에 기입된 계조 전압은, 대향 전극의 기준 전압에 대하여 임의의 전위차를 갖고 있다. 화소 전위 제어 회로(135)는 화소부(101)에 제어 신호를 공급하여 화소 전극과 대향 전극 사이의 전위차를 변화시킨다. 또한, 화소 전위 제어 회로(135)에 대해서는 후에 상술한다.
다음으로 도 2a, 도 2b 및 도 2c를 이용하여 액정 패널 구동 제어 회로(400)에 대하여 설명한다. 도 2a는 영상 신호로서 아날로그 신호를 출력하는 액정 패널구동 제어 회로(400)를 도시하는 개략적인 블록도이고, 도 2c는 영상 신호로서 디지털 신호를 출력하는 액정 패널 구동 제어 회로(400)를 도시하는 개략적인 블록도이다.
상술한 바와 같이, 외부로부터 표시 신호선(402)을 통해 표시 신호와, 외부 제어 신호선(401)을 통해 제어 신호가 표시 제어 장치(111)에 입력되어 있다. 참조 부호 470은 전 처리 회로이고, 참조 부호 400은 액정 패널 구동 제어 회로이다. 액정 패널 구동 제어 회로(400)는 액정 패널 구동용의 펄스 신호를 공급하는 등, 직접적으로 액정 패널(100)을 구동하는 회로계이고, 전 처리 회로(470)는 외부로부터의 신호를 변환하여, 액정 패널 구동 제어 회로(400)에 필요한 신호를 생성하는 등, 직접적으로 액정 패널(100)을 구동하지 않는 회로계이다.
참조 부호 403은 외부 신호 입력 회로로서, 외부 장치로부터의 신호가 입력된다. 외부 신호 입력 회로(403)에서는 다양한 형식으로 보내어져 오는 외부 데이터를 변환하고 있다. 도 2a, 도 2c에서는, 외부 데이터를 변환하는 회로로서 AD 변환 회로(408)를 도시하고 있다. 예를 들면, 외부 장치로부터 보내어져 오는 표시 신호가 아날로그 신호인 경우에, AD 변환 회로(408)에서 표시 신호를 디지털 신호로 변환한다. 또한, 외부 데이터는 각종 포맷이 정해져 있으며, 외부 신호 입력 회로(403)에서는 각종 포맷에 적응한 변환 회로가 준비된다.
전 처리 회로(470) 및 액정 패널 구동 제어 회로(400)에서는 보정 등의 신호 처리가 행해져, 액정 패널 구동 제어 회로(400)로부터 액정 패널(100)의 사양에 적합한 신호가 출력된다. 참조 부호 404는 신호 처리 회로로서, 영상 신호의 데이터레이트의 변환, λ 보정 등의 신호 처리가 행해진다. 또한, 신호 처리 회로(404)는 액정 패널의 포맷에 맞춰, 액정 패널의 구동에 필요한 각종 구동 펄스(상술한 제어 신호선(131)으로 출력되는 펄스)를 생성, 출력하는 구동용 펄스 회로(drive pulse circuit)(409)를 갖고 있다.
영상 신호의 데이터 레이트의 변환에 대하여 이하 간단하게 설명한다. 외부로부터 표시에 필요한 신호는 액정 패널 구동 제어 회로(400)에 1화면마다 보내어져 온다. 이 1화면분의 표시에 필요한 신호가 보내어져 오는 기간을 1프레임 주기로 하고, 프레임 주기의 역수를 프레임 주파수로 한다. 특히 외부로부터 액정 표시 장치로 신호가 보내어지는 경우를 외부 프레임 주기, 표시 제어 장치(111)가 액정 패널(100)로 신호를 보내는 경우를 액정 구동 프레임 주기로 부른다. 신호 처리 회로(404)에서는 외부 프레임 주파수에 대하여 액정 구동 프레임 주파수를 수배로 올리고 있다(데이터 레이트 변환). 프레임 주파수의 체배화는 플리커의 방지 목적으로 행해진다.
도 2a에 도시한 액정 패널 구동 제어 회로(400)에는, 아날로그 신호용의 회로가 구비되어 있다. 참조 부호 464는 디지털 신호를 아날로그 변환한 후, 필요한 아날로그 회로에서의 처리를 행하는 아날로그 드라이버 회로이고, 참조 부호 405는 DA 변환 회로(D/A converter)로서, 신호 처리 회로(404)에서 신호 처리를 실시한 디지털 신호를 아날로그 신호로 변환하고 있으며, 참조 부호 406은 증폭 교류화 회로로서, DA 변환 회로(405)로부터 출력한 아날로그 신호를 증폭하여 교류화한다.
일반적으로 액정 표시 장치에서는, 액정층에 인가하는 전압의 극성을 주기적으로 반전시키는 교류화 구동이 행해지고 있다. 교류화 구동을 행하는 목적은 직류 전압이 액정에 인가되는 것에 의한 열화를 방지하기 위해서이다. 화소부(101)에는 상술한 바와 같이 화소 전극과 대향 전극이 설치되어 있지만, 교류화 구동을 행하는 하나의 방법으로서, 대향 전극에 정전압을 인가하고, 화소 전극에 대향 전극에 대하여 정극성 계조 전압, 부극성의 계조 전압을 인가한다.
또한, 본 명세서에서는 정극성의 전압과 부극성의 전압은 대향 전극의 전위를 기준으로 한 화소 전극의 전압의 극성을 나타내고 있다.
화소 전극 및 구동 회로를 반도체 기판 상에 형성한 반사형 액정 표시 장치 LCOS에서는, 이 교류화 구동을 프레임 주기로 행하고 있다(프레임 반전). 라인 반전, 도트 반전이 이용되지 않는 이유는, 반사형 액정 표시 장치 LCOS에서는 블랙 매트릭스를 설치하지 않기 때문에, 라인 반전, 도트 반전에서 발생하는 불필요한 횡전계에 의한 광 누설을 막을 수 없기 때문이다. 단, 프레임 반전을 행하면, 프레임 주기로 표시면에 플리커가 발생한다(면 플리커). 따라서, 반사형 액정 표시 장치 LCOS에서는, 상술한 바와 같이 데이터 레이트 변환을 행함으로써, 프레임 주기를 인간의 눈의 응답 시간보다 짧게 하여, 면 플리커를 저감하고 있다.
증폭 교류화 회로(406)의 다음 단에는, 샘플 홀드 회로(407)가 설치되어 있다. 샘플 홀드 회로(407)에서는, 증폭 교류화 회로(406)로부터 출력된 영상 신호를 일정 기간마다 수신하여, 영상 신호 전송선(132)으로 출력하고 있다.
지금부터, 소위, 영상 신호의 상 전개(phase expansion)에 대해 간단히 설명하기로 한다. 간략화하기 위해서, 1 수평 주사선에는 12개의 픽셀이 배치되어 있다고 가정한다. 예를 들어, 1 수평 주사선에 대응하는 영상 신호가 3개의 그룹(상)의 신호로 분할되며, 3개의 그룹(상)으로 분할된 영상 신호 각각은 1 수평 주사 기간 동안 시간 축을 따라서 전개되는 경우를 고려한다. 샘플 홀드 회로(407)는 도 2b에 도시된 영상 신호를 수신하고, 도 2b에 도시된 3개의 상 성분 V(1), V(2), V(3)을 각각 3개의 개별 영상 신호 전송선(132)으로 출력한다. 상 성분 V(1)은 신호부 (a1), (d1), (g1), (j1)으로 이루어지며, 이들은 각각 시간격 (A), (D), (G), (J)에 대응하는 영상 신호의 신호부 (a), (d), (g), (j)로부터 발생되고, 시간 축을 따라 전개된다. 상 성분 V(2)는 신호부 (b1), (e1), (h1), (k1)으로 이루어지며, 이들은 각각 시간격 (B), (E), (H), (K)에 대응하는 영상 신호의 신호부 (b), (e), (h), (k)로부터 발생되고, 시간 축을 따라 전개된다. 상 성분 V(3)는 신호부 (c1), (f1), (i1), (l1)으로 이루어지며, 이들은 각각 시간격 (C), (F), (I), (L)에 대응하는 영상 신호의 신호부 (c), (f), (i), (l)로부터 발생되고, 시간 축을 따라 전개된다. 신호부 (a1), (b1), (c1), (d1), (e1), (f1), (g1), (h1), (i1), (j1), (k1), (l1)은 영상 신호의 초기 신호부 (a), (b), (c), (d), (e), (f), (g), (h), (i), (j), (k), (l)에 비해 3 배율로 시간 축을 따라 전개되며, 그 결과, 액정 패널(100)에 설치되어 있는 영상 신호 선택 회로(123)에는 영상 신호의 수신 시간이 필요로 된다.
본 명세서에서는, 상술된 신호 처리는 이하에서 영상 신호의 3상 전개라고 한다. 동일하게, 1 수평 주사선에 대응하는 영상 신호가 n개의 그룹(상)의 신호들로 분할되고, n개의 그룹(상)으로 분할된 영상 신호 각각이 1 수평 주사 기간 동안시간 축을 따라 전개되면, 이러한 신호 처리를 영상 신호의 n상 전개라고 한다. 회로 구성 및 동작에 대해, 1995년 4월 11일자로 시라야마(Shirayama)에게 허여된 미국특허 제5,406,304호 및 1999년 10월 26일자로 고바야시(Kobayashi) 등에게 허여된 미국특허 제 5,973,661호가 본 명세서에 참조 문헌으로서 포함된다.
상술한 바와 같이 영상 신호 전송선(132)은 복수개 형성되어 있으며, 샘플 홀드 회로(407)는 수신한 전압을 영상 신호 전송선(132)으로 순서대로 출력한다. 그 때문에, 영상 신호는 복수 상으로 상 전개되어 영상 신호 전송선(132)으로 출력된다.
다음으로, 도 3을 이용하여 프로젝터의 회로 구성을 설명한다. 또한, 도 3에서는 각 회로의 배치는 고려하지 않고 각 회로간의 관련에 대하여 도시하고 있다.
도 3은 프로젝터의 패널 3판 방식의 구성이다. 프로젝터의 외부로부터 입력되는 영상 신호는, 몇 개의 포맷이 있으며, 그 각각에 따라, 외부 신호 입력 회로(403)에는 각종 회로가 준비된다. 참조 부호 450은 영상 신호 디코더이다. TV 신호 포맷인 NTSC나 PAL, SECM의 아날로그 합성 신호, 또는 색차 신호를, 색 신호, 휘도 신호로 분리하여 디지털 신호로 변환한다. 참조 부호 451은 디지털 입력의 인터페이스로서, DVI(Digital Visual Interface), TMDS(Transition Minimized Differential Signaling), LVDS(Low Voltage Differential Signaling), IEEE1394 등의 디지털 신호의 수신기이다. 참조 부호 455는 RGB 아날로그 신호 입력 회로이다. 퍼스널 컴퓨터 등으로부터 RGB마다의 아날로그 신호가 입력되어, 디지털 신호로 변환된다.
참조 부호 452는 해상도 변환 회로이다. 상이한 입력 포맷에 대응하기 위해, 액정 표시 소자로의 신호는, 표시하는 소자에 맞춘 포맷에 맞춰 변환할 필요가 있다. 일반적으로는, 디지털의 연산 처리에 의해 입력 포맷(수평 수직 화소 수)에 대하여, 원하는 출력 포맷(수평 수직 화소 수)을 산출하여 생성하는 해상도 변환 회로가 이용된다.
참조 부호 453은 색 얼룩 보정 회로이다. 일반적으로는 액정을 이용한 표시 소자에는, 액정층 두께의 얼룩이나, 광학계에 대한 응력이 걸리는 방식에 의해 표시 영역 내에 휘도의 얼룩짐이 발생하는 경우가 있다. 이 얼룩을 회로의 연산에 의해 보정하는 것이 가능하며, 사전에 얻어진 얼룩의 정보를 기초로 표시의 각 평면 좌표에 대응하는 보정값을 계산하여, 표시에 얼룩이 없어지도록 화상 처리한다.
참조 부호 454는 OSD(On Screen Display) 컨트롤러로서, 표시 화상에, 임의의 문자 표시를 가산하기 위해 사용된다. 참조 부호 430은 마이크로 프로세서로서, 회로 전체의 제어를 행한다. 참조 부호 457은 타이밍 신호 발생기로서, 액정 표시 소자 및 DA 변환 회로(405), 증폭 교류화 회로(406), 샘플 홀드 회로(407)의 구동 타이밍 신호를 생성하는 회로이다. 참조 부호 458은 전원 회로로서, 각 회로로의 전원을 공급함과 함께, 참조 부호 430의 마이크로 프로세서에 의해 액정 표시 소자 및 각 회로의 전원 ON/OFF 관리가 이루어진다.
전원(459)은 특히, 액정 표시 소자 및 DA 변환 회로(405), 증폭 교류화 회로(406)에서 사용되는 영상 신호 진폭을 결정하는 전압을 생성한다. 참조 부호460은 불휘발성의 전기적으로 재기입 가능한 메모리(EPROM)로서, 각 회로의 동작 조건을 보유하고, 전원 투입과 함께, 마이크로 프로세서(430)에 의해 동작 조건이 판독되어 각 회로에 설정된다. 참조 부호 461은 적외선 통신 인터페이스로서, 일반적으로는 제자리에서 제어하는 리모트컨트롤러와의 통신에 이용된다. 참조 부호 462는 광학계 램프이고, 참조 부호 463은 램프 및 회로를 공냉(空冷)하기 위한 팬이다.
다음으로, 도 4에 광학 엔진(500)을 포함한 개략적인 블록도를 도시한다. 도 4는 크로스 다이크로익 프리즘(Cross-Dichroic Prism)과 3원색에 대응하는 편광 빔 분할기(PBS)를 이용하고 있다. 참조 부호 462는 광원 램프이다. 참조 부호 501, 502, 503은 각 3원색에 대응한 편광 빔 분할기(PBS)이다. 참조 부호 504는 크로스 다이크로익(Cross-Dichroic) 미러로서, 광원으로부터의 광을 3원색으로 분해한다. 참조 부호 505는 크로스 다이크로익 프리즘으로서, 3원색에 대응하는 각각의 경로로부터의 3개의 상을 합성시키는 프리즘이다. 참조 부호 506은 광학계 렌즈로서, 크로스 다이크로익 프리즘(505)에 의해 합성된 화상을 스크린에 확대 투사하기 위한 것이다.
도 4에 도시한 광학 엔진(500)의 구성으로부터 알 수 있는 바와 같이, 3원색(R, G, B)에 따른 3개의 액정 패널(100)은 비교적 떨어진 위치와 다른 방향으로 배치되어 있다. 또한, 광학 엔진(500)의 방식 등에 의해, 이 위치나 방향은 다르다. 즉, 광학계의 설계에 의해 액정 패널(100)의 배치가 제한되어 있다. 그 때문에, 광학계의 설계 자유도가 높은 액정 표시 장치가 요망되고 있다. 또한, 앞서설명한 바와 같이, 반사형 액정 표시 장치 LCOS는 플리커 저감을 위해 프레임 주파수를 고속화할 필요가 있으며, 액정 패널이 고해상도로 됨에 따라 데이터의 전송 레이트가 더욱 고속화된다. 예를 들면, UXGA(Ultra Extended Graphics Array), 입력 화상의 리프레시 레이트가 60㎐인 경우 데이터 레이트는 162㎒이지만, 프레임 주파수를 2배화한 경우 데이터 레이트는 324㎒로 된다.
해상도 변환 회로(452)는 입력 신호가 휘도/색차 신호이기 때문에, 3원색(RGB)용의 회로가 하나의 패키지에 수납되어 있다. 또한, 마찬가지로 색 얼룩 보정 회로(453)도 일반적으로는 RGB가 하나의 패키지에 수납되어 있다. 따라서, 3원색으로 이루어지는 액정 패널(100)이 광학계에 의존하여 분리된 위치에 배치되는 것에 대하여, 색 얼룩 보정 회로(453)까지의 회로는 1개소에 통합되어 배치되게 된다. 그 때문에, 색 얼룩 보정 회로(453)로부터 액정 패널(100)까지의 경로를 배선에 의해 어쩔 수 없이 연장시키게 된다.
아날로그 신호가 우회 배선에 실리는 경우와, 디지털 신호가 우회 배선에 실리는 경우, 2개의 케이스가 있다. 아날로그 신호용 배선을 우회시키는 경우에는, 배선을 설치하는 개소로서, 도 2a에 도시한 DA 변환 회로(405) 뒤의 배선 경로를 생각할 수 있다. 그러나, DA 변환 회로(405) 뒤의 배선 경로에서는, 배선의 부하의 영향을 받기 쉬워, 영상이 뚜렷하게 열화된다. 즉, 광학계의 설계 변경 등에 용이하게 대응하는 것이 곤란하다.
DA 변환 회로(405) 앞으로 디지털 신호용의 배선을 우회시킨 경우에는, 예를 들면 10비트로 신호를 전달하는 경우에는, RGB 각 10개가 필요이다. 또한, 2상 전개에 의해 동작 주파수의 저감을 도모한 경우에는, 각 20개의 디지털 신호선을 배선할 필요가 있어, EMI, EMC의 문제가 발생하기 쉬워진다. 또한, 일반적으로는 타이밍 신호 발생기(457)도 3원색을 구성하는 3개의 액정 패널을 동기하여 동작시키기 위해 하나의 구동 회로로 구성되기 때문에, 광학계에 의존하여 분리된 위치에 배치된 액정 패널까지의 배선 경로가 액정 패널마다 다르게 된다.
따라서, 액정 패널 구동 제어 회로(400)를 액정 패널(100) 근방에 설치하고, 해상도 변환 회로(452)나 색 얼룩 보정 회로(453) 등의 회로를 전 처리 회로(470)로 하여, 액정 패널(100)로부터 분리된 위치에 형성하였다. 그리고, 전 처리 회로(470)로부터 액정 패널 구동 제어 회로(400)까지의 배선을 저진폭 신호선(472)으로 형성하였다.
이하, 배선 경로에 대하여 고려한 회로 구성에 대하여 설명한다. 도 5는 도 3의 프로젝터의 블록도에서 각 회로의 배치를 고려한 경우의 구성을 도시한 것이다. 액정 패널(100)을 직접 구동하는 액정 패널 구동 제어 회로(400)는 별도의 기판으로 분리하여 액정 패널 소자에 근접시켜 독립적으로 배치하고, 액정 패널을 직접 구동하지 않는 회로계로 형성한 전 처리 회로(470)와의 사이를 케이블(471)에 의해 접속 가능하게 한 것이다. 또한, 케이블(471)은 광학계의 구조에 맞춰 유연하게 구부러지는 선이면 되고, 필요에 따라 플렉시블 케이블 등이 이용된다.
전 처리 회로(470)는 외부로부터 영상 신호를 수신하는 위한 수신 회로(450, 451, 455) 및 해상도 변환 회로(452), 색 얼룩 보정 회로(453), 마이크로 컴퓨터(430), 전원 회로(458, 459) 등으로 구성되어 있다. 전 처리 회로(470)로부터 패널을 직접 구동하는 액정 패널 구동 제어 회로(400)로 출력하는 신호는 저진폭 신호선(472)에 의해 전달되고 있다.
참조 부호 466은 송신기이고, 참조 부호 467은 수신기이다. 송신기(466)는 신호를 저진폭 신호로 변환하여 저진폭 신호선(472)으로 출력한다. 수신기(467)는 저진폭 신호를 받아 액정 패널 구동 제어 회로(400)에서 사용하는 신호로 변환한다. 예를 들면, 저진폭 신호선(472)은 LVDS(Low Voltage Differential Signaling)를 이용하는 것이 가능하다. LVDS 케이블 내에서는 수백㎷의 전위차를 갖는 차동 진폭 신호에 의해, 영상 신호, 클럭, 동기 신호가 전달된다. 또한, 저진폭 신호선(472)으로 차동 진폭 신호를 전달하는 경우에는, 저진폭 신호선(472)은 2개의 선이 1조인 배선이 이용된다.
액정 패널 구동 제어 회로(400) 상에는, 신호 처리 회로(404)가 형성되어 있다. 그 때문에, 액정 패널에 근접한 위치에서 영상 신호의 데이터 레이트의 변환, λ 보정 등의 신호 처리를 행하는 것이 가능하여 고속화된 신호 배선을 기판 상으로 우회시킬 필요가 없다. 또한, 신호 처리 회로(404)는 영상 신호에 맞춰, 액정 패널의 구동에 필요한 각종 구동 펄스를 생성하는 구동용 펄스 회로(409)를 구비하고 있다. 구동용 펄스 회로(409)를 각 액정 패널(100)마다 분리한 구성으로 함으로써, 광학계의 배치에 상관없이 3원색에 대응하는 3개의 액정 패널(100)로의 영상 신호선을 동일 조건으로 우회시킬 수 있으며, 또한, EMI, EMC 등의 문제를 피할 수 있을 뿐만 아니라, 광학 엔진(500)의 시작 단계나, 광학 엔진(500)의 형상 변경에 대해서도 특히 비용, 특성 평가 등을 다시 행하지 않아도 대응할 수 있다.
또한, 액정 패널 구동 제어 회로(400) 상에는, DA 변환 회로(405), 증폭 교류화 회로(406), 샘플 홀드 회로(407)를 IC화한 아날로그 드라이버(464)가 설치되어 있다.
또한, 케이블(471)에는, 저진폭 신호선(472) 외에 전원 전압선(474)이나, 신호 처리 회로(404)를 제어하는 신호가 전달되는 신호 처리 제어선(473)이 설치되어 있다.
도 6에, 전 처리 회로(470)를 메인 보드로 하고, 전 처리 회로(470)와 액정 패널 구동 제어 회로(400)를 접속하는 케이블(471)에 플렉시블 케이블을 이용한 구성을 도시한다. 전 처리 회로(470)는 전원 회로(458, 459) 등을 포함하여 전기 계통의 메인 보드를 구성하고 있다. 각 액정 패널(100)마다 액정 패널 구동 제어 회로(400)가 분리되어 설치되고 있으며, 전 처리 회로(470)와 액정 패널 구동 제어 회로(400)는 플렉시블 케이블(471)로 접속되어 있다. 이 플렉시블 케이블(471)은 비교적 유연하게 변형되어, 액정 패널(100)의 배치의 변화에 대응할 수 있다. 또한, 플렉시블 케이블(471)에는 저진폭 신호선(472) 외에 전원 전압선, 신호 처리 회로(404)를 제어하는 신호 처리 제어선(473) 등의 필요한 신호선이 설치되어 있다.
다음으로, 신호 처리 회로(404)에 대하여 설명한다. 상술한 바와 같이, 신호 처리 회로(404)에서는, λ 보정, 해상도 변환 등의 신호 처리나 프레임 주파수의 체배화가 행해진다.
도 7은 액정 패널 구동 제어 회로(400)의 개략적인 블록도로, 디지털 신호를샘플 홀드하는 방식이다. 신호 처리 회로(404)에서 λ 보정, 해상도 변환, 프레임 레이트 변환 등의 신호 처리를 한 디지털 신호를 아날로그 드라이버(464)에 입력한다. 아날로그 드라이버(464) 내에서는 샘플 홀드 회로(407)에서 디지털 신호를 디지털 상태 그대로 상 전개하고, 각각의 상 성분의 디지털 신호를 DA 변환 회로(405)에서 DA 변환하여, 증폭 교류화 회로(406)에서 증폭, 교류화한다.
도 7에 도시한 회로 구성에서는, 샘플 홀드를 디지털 신호로 행하기 때문에, 타이밍 시기의 변동이 발생하지 않는다. 그 때문에, 신호가 고속화된 경우에 특히 유효하다. 디지털 신호를 샘플 홀드하여 상 전개하는 방법에서는, 영상 신호는 "1"이나 "0"의 디지털 신호이며, 신호선 상에 출력된 전압이 변동되었다고 해도, 신호로서는 "1"이나 "0"의 값으로서 수신되기 때문에, 아날로그 신호에서 문제가 되는 변동은 발생하지 않는다.
또한, 복수의 신호선에 영상 신호를 할당하는 것에 있어서도, 디지털 신호이기 때문에 아날로그 신호에 비해 데이터의 보존이 용이하다. 영상 신호는 표시하는 화상의 해상도에 따른 주기의 신호가 화면을 구성하는 순서대로 외부로부터 입력되고 있으며, 액정 패널 구동 제어 회로(400)에 입력하는 디지털 신호도 외부 장치로부터 입력되는 영상 신호의 주기와 순서에 따르고 있다. 그 때문에, 수신한 디지털 신호를 순서대로 복수의 신호선으로 출력함으로써, 디지털 신호로 상 전개(phase-expand signals in digital form)가 가능하다.
그러나, 상 전개한 경우에는 상 개수와 동일한 수로 신호선이 증가하는 문제가 있다. 즉, 6상으로 상 전개한 경우에는, 신호선의 수는 약 6배가 된다. 특히샘플 홀드 회로(407)와 DA 변환 회로(405) 사이는 디지털 신호이고, 신호선은 표시 계조 수에 따른 비트 수가 필요하여 케이블 수가 증가된다. 그 때문에, 상 전개를 전 처리 회로(470)에서 행하여 상 전개한 후의 디지털 신호를 전송하는 것보다 액정 패널 구동 제어 회로(400)에서 상 전개한 쪽이 유리하다. 또한, 본 발명자는 상 전개한 후의 각 상 성분 신호를 위한 회로간의 특성 변동에 의해 각 상 성분 신호간에서 변동이 발생하는 문제를 발견하였다. 다음으로, 이 상 전개 후의 회로에 의해 발생하는 변동에 대하여 설명한다.
회로를 구성하는 부품에는, 본디부터 특성 변동이 있다. 도 8a, 도 8b에 연산 증폭기(413)로 증폭 회로를 구성한 경우의 예를 도시한다. 이하 도 8a에 도시한 예를 이용하여 부품의 특성 변동에 의한 신호의 변동을 계산한다. 도 8a의 회로에서, 저항 R1의 저항값을 270Ω로 하고, 저항 R2의 저항값을 750Ω로 하고, 이들 저항의 변동을 ±0.5%로 하고, 연산 증폭기(413)의 게인 변동을 ±0.025%로 하고, 영상 신호의 진폭을 1.2V로 하면, 연산 증폭기(413)의 증폭율은 R2/R1의 비로 결정되기 때문에, 특성 변동에 의해 증폭율이 최대가 되는 경우와 최소가 되는 경우의 출력 전압의 진폭을 구하면,
최대인 경우에는, 1.2V×((750×1.005)÷(270×0.995)+1)×1.00025=4.568V로 되고,
최소인 경우에는, 1.2V×((750×0.995)÷(270×1.005)+1)×0.99975=4.499V로 된다.
따라서, 최대인 경우와 최소인 경우의 차는, 4.568V-4.499V=0.069V부터 최대69㎷의 변동이 발생한다. 이 증폭율의 변동은 도 8b에 도시한 바와 같은 파형으로 나타난다. 또한, 클램프 전압 Vcrp는 일정 전압이 공급되어 있으며, 도 8a, 도 8b에서는 1.0V로 하였다.
또한, 도 9에 반사형 액정 표시 장치 LCOS의 인가 전압-반사율 특성을 도시한다. 상대 반사율 90%에서 인가 전압은 1.1V, 상대 반사율 10%에서 인가 전압은 2.4V로 되기 때문에, 1.3V의 전압차로 256계조를 표시하게 되며, 도 9의 직선의 기울기는 1.3V÷256계조=5.1mV/계조로 된다. 따라서 1계조당 전압은 약 5㎷로 된다. 따라서 변동이 69㎷인 경우, 69㎷÷5㎷/계조=13.8계조로 된다. 따라서 이 경우, 69㎷의 변동은 약 14계조의 휘도차를 발생시킨다.
이 증폭 회로의 변동은 영상 신호 전송선(132)간에서의 변동으로 된다. 영상 신호 전송선(132)간에서의 변동은 액정 패널 상의 표시 화상으로서는 주기성의 종선의 휘도차로 되어 나타나기 때문에, 현저하게 표시 품질을 저하시켜 문제가 된다.
도 10에 도시한 바와 같이 증폭 교류화 회로는, 증폭 회로가 갖는 연산 증폭기 외에, 교류화 회로도 연산 증폭기를 갖고 있어, 교류화 회로에서의 반전 변동도 생각할 수 있다. 또한, 액정 패널(100) 내에서의 트랜지스터의 특성 변동 등도 종선의 발생 요인으로 들 수 있다.
도 11a, 도 11b, 도 11c에 도 10에 도시한 회로간의 변동을 도시한다. 도 11a는 도 8b에 도시한 입력 파형이 연산 증폭기(413)에 입력되는 경우의 도 10의 노드 A로 출력하는 신호 파형을 도시하고 있다. 도 11b는 정극성 전압용 연산 증폭기(415)의 출력을 도시하고 있다. 정극성 전압용 연산 증폭기(415)는 증폭율이 1인 반전 증폭 회로에서, 출력은 도 11b에 도시한 바와 같이 정전압으로 공급되는 반전 레벨 전압으로부터 입력 전압을 뺀 값이 된다. 부극성 전압용 연산 증폭기(414)는 증폭율 1인 버퍼 증폭기에서 입력 파형이 그 상태 그대로 출력된다.
도 11c는 아날로그 스위치(416)를 이용하여 부극성 전압용 연산 증폭기(414)와 정극성 전압용 연산 증폭기(415)의 출력이 교대로 출력되는 모습을 도시하고 있다. 또한, 도 11c에 도시한 영상 신호는 노멀 화이트인 경우를 나타내고 있다. 그 때문에, 대향 전극의 기준 전극 Vcom에 대하여, 전위차가 적은 쪽이 고휘도(백 표시)로 된다. 도 11c에 도시한 바와 같이, 각 회로의 변동은 영상 신호 전송선(132)간에서의 변동으로 된다. 예를 들면 영상 신호 전송선(132)이 n개인 경우에서, 첫번째가 최소이고 n번째가 최대가 되도록 변동된 경우에, n개마다 액정 패널 상의 표시 화상에 종선이 표시되기 때문에, 현저하게 표시 품질을 저하시키게 된다.
각 아날로그 회로를 조정함으로써, 변동을 보정하는 것은 가능하지만, 조정하는 부품 수가 많아, 양산성을 현저하게 손상시키게 된다. 따라서, 아날로그 회로의 변동을 각 아날로그 회로에 입력하기 전의 디지털 신호로 보정함으로써 저감하는 것으로 하였다.
이하, 상 전개하여 얻어진 각 상 성분에 대한 각 신호선마다 참조표(LUT: Look Up Table, 이하 LUT라고도 부름)(420)를 갖고, 각 상 성분마다 독립적으로 보정을 행하는 구성에 대하여 설명한다.
도 12에서, 신호 처리 회로(404)에 의해 λ 보정, 해상도 변환, 프레임 레이트 변환 등의 신호 처리가 행해지고, 또한, 샘플 홀드되어 상 전개된 디지털 신호가 출력된다. 상 전개된 디지털 신호는 참조표(420)에 입력되어 보정된다. 참조표(420)에서는 디지털 신호가 입력되면, 입력 데이터에 대응하는 디지털 데이터를 보정 데이터로서 DA 변환 회로(405)로 출력한다. DA 변환 회로(405)에서는 디지털 데이터를 아날로그 신호로 변환하여 증폭 교류화 회로(406)로 출력한다.
참조표(420)에는 각 상 성분마다 변동을 보정하는 데이터가 저장되어 있다. 참조표(420)에 저장되는 보정 데이터의 설정은 표시 화면을 관찰, 평가하면서 행한다. 우선, 표준 데이터를 참조표(420)에 저장하여 표시를 행하고, 각 상 성분마다의 변동을 관찰한다. 이 관찰 결과에 기초하여, 휘도가 저하되어 있는 상 성분에 대해서는 그 휘도를 증가시키는 계수를 상기 표준 데이터에 곱한 것을 그 상 성분용 보정데이터로 하고, 반대로 휘도가 증가되어 있는 상 성분에 대해서는 그 휘도를 감소시키는 계수를 상기 표준 데이터에 곱한 것을 그 상 성분용 보정 데이터로 한다. 이와 같이 하여 각 상 성분마다의 휘도가 균일화된 경우의 계수가 최적의 계수로서 액정 패널 구동 제어 회로(400), 또는 전 처리 회로(470)의 메모리(460)에 기록된다.
도 13에 도 12의 회로의 참조표(420)를 1패키지화하고, 후단 처리 회로를 IC화한 구성을 도시한다. 참조 부호 464는 IC화된 아날로그 드라이버이고, 참조 부호 421은 복수의 참조표(420)를 게이트 어레이 등으로 1패키지화한 참조표이다. 신호 처리 회로(404)에서 λ 보정, 해상도 변환, 프레임 레이트 변환, 상 전개 등의 신호 처리를 한 디지털 신호가, 각 상 성분과 함께 1패키지화한 참조표(421)에 입력된다. 1패키지화한 참조표(421)에서는 데이터를 보정하여 아날로그 드라이버(464)로 출력한다. 아날로그 드라이버(464)에서는 DA 변환, 증폭, 교류화가 행해진다. 본 구성에서는, 각 단을 1패키지화할 수 있어 회로를 심플하게 하는 것이 가능해진다.
또한, 신호 처리 회로와 샘플 홀드 회로를 분리하여, 샘플 홀드 회로와 참조표를 1패키지화하는 것도 가능하다. 또한, 1패키지는 1칩의 게이트 어레이로 구성하는 것도, 복수의 칩으로 분할하여 구성하는 것도 가능하다.
도 14에 신호 처리 회로(404)와 복수의 참조표(420)를 1패키지로 구성하는 실시예를 도시한다. 참조 부호 412는 플랫 패키지로서, 내부에 신호 처리 회로(404)와 복수의 참조표(420)를 갖는다. 신호 처리 회로(404)와 복수의 참조표(420)는 1칩의 게이트 어레이로 구성하는 것도, 복수의 칩으로 구성하는 것도 가능하다.
도 15에 1원색당 256계조 데이터를 보정하는 참조표(420)의 데이터 구성의 실시예를 도시한다. 입력 데이터는 8비트이고 보정 데이터는 10비트로 하였다. 보정 데이터는 충분 계조 표현이 가능한 계조 수분의 비트 수를 사용한다. 참조표(420)는 기입 및 판독 가능한 메모리(예를 들면 Random Access Memory)로 구성되며, 입력된 256계조의 영상 신호를 어드레스로 하여, 해당하는 어드레스에 저장된 10비트의 데이터를 보정 데이터로서 출력한다.
또한, 보정 데이터를 출력하는 구성으로서는, 입력 데이터에 대해, 그에 대응하는 보정 데이터를 출력하는 기능을 갖는 것이면 이용 가능하다. 예를 들면, 입력 데이터에 대하여 보정 계수를 연산하여 보정 데이터를 출력하는 신호 처리 회로를 이용하는 것도 가능하다. 또한, 참조표는 어드레스와 이 각 어드레스에 데이터를 저장할 수 있는 것을 이용할 수 있지만, RAM(Random Access Memory) 또는 ROM(Read Only Memory) 등의 메모리로 구성하는 것도, 논리 회로로 구성하는 것도 가능하다.
도 15에 도시한 참조표(420)에의 보정 데이터의 설정 방법의 예를 도 16, 도 17에 도시한다. 액정 패널 구동 제어 회로(400) 내부의 신호선의 구성은 데이터 버스(435)는 10비트, 어드레스 버스(436)는 8비트로 구성된다. 또한, 전 처리 회로(470)에는 프로젝터 장치의 초기 설정, 제어용으로 마이크로 프로세서(430)와 메모리(460)가 설치되어 있다. 도 16에서는 메모리(460)에 보정 데이터를 설정하기 위한 계수가 기록되어 있다.
우선, 내부 버스선(475)을 통해 마이크로 프로세서(430)는 메모리(460)에 기록되어 있는 계수를 판독한다. 다음으로, 마이크로 프로세서(430)는 계수를 기초로 보정 데이터를 산출한다. 신호 처리 제어선(473)을 통해 마이크로 프로세서(430)는 보정 데이터를 신호 처리 회로(404)로 전달한다. 신호 처리 회로(404)는 데이터 버스(435)에 10비트×256의 보정용 데이터를 송신하여 참조표(420)용의 RAM에 설정한다(경로 A).
참조표(420)로부터 보정 데이터를 판독하는 경우에는, 상 전개된 디지털 신호를 어드레스 버스(436)에 설정하고, 참조표(RAM)(420)는 어드레스 버스(436)가지시하는 어드레스의 보정 데이터를 데이터 버스(435) 상으로 출력한다(도 16에서의 경로 B). DA 변환 회로(405)는 데이터 버스(435)에 의해 입력되는 디지털 데이터를 아날로그 신호로 변환하여 증폭 교류화 회로(406)로 출력한다.
도 17에 도시한 회로에서는, 액정 패널 구동 제어 회로(400)측에 메모리(476)를 갖고 있으며, 초기 설정 시에 신호 처리 제어선(473)을 통해 액정 패널 구동 제어 회로(400)로부터 마이크로 프로세서(430)로 계수를 출력한다. 마이크로 프로세서(430)는 계수를 기초로 보정 데이터를 산출하고, 신호 처리 제어선(473)을 통해 보정 데이터를 신호 처리 회로(404)로 전달한다. 또한, 액정 패널 구동 제어 회로(400)측에 메모리(476)를 갖는 경우에는, 신호 처리 회로(404)를 이용하여 메모리(476)에 기록된 계수로부터 보정 데이터를 산출하는 구성으로 하는 것도 가능하다. 계수는 액정 패널(100)마다의 특유한 값이기 때문에, 액정 패널(100)마다 설치되는 액정 패널 구동 제어 회로(400)에 기록되어 있으면, 잘못된 계수가 이용되는 등의 문제를 방지할 수 있다.
다음으로, 참조표(420)에 의한 데이터 보정 방법을 도 18a∼도 18c에 도시한다. 보정 방법은 아날로그 회로에서 발생하는 특성 변동을 참조표(420)에 의해 보상하고, 보정 후의 출력으로 변동을 최소로 하고 있다.
도 18a는 아날로그 회로 특성이 이상적인 경우에, 입력에 대하여 정상적인 출력이 얻어지고 있다. 선(481)은 입력에 대한 정상적인 출력 특성을 나타내고 있다. 선(481)으로 나타내는 특성은 정상적이기 때문에, 참조표(420)의 값은 보정을 행하지 않은 값이 선택된다. 선(482)은 보정을 행하지 않은 경우의 참조표(420)의입력과 출력 특성을 나타내며, 선(483)은 보정 후의 출력을 나타낸다.
다음으로, 도 18b는 아날로그 회로 특성이 정상값보다 높은 값을 출력하는 경우를 도시한다. 선(484)은 입력에 대한 출력이 높은 값으로 되는 특성을 나타내는 선이다. 선(484)으로 나타내는 입력과 출력 특성은 출력이 높은 값을 나타내기 때문에, 참조표(420)에서는 출력이 낮아지게 되는 보정 데이터가 선택된다. 참조표(420)의 특성은 선(485)으로 나타낸 바와 같이, 보정을 행하지 않은 경우의 선(482)에 대하여 출력이 낮아지는 값으로 되어 있다.
도 18b에서 도시하는 경우의 변동을 보정하는 방법으로서는, 액정 패널의 화상을 관찰하여 고휘도를 표시하고 있는 상 성분 회로에 설치된 참조표의 특성이 도 18b의 선(485)으로 되는 계수를 외부로부터 도 16에 도시한 마이크로 프로세서(430)로 입력한다. 마이크로 프로세서(430)는 입력된 계수와 기준 데이터로부터 보정 데이터를 작성하여 참조표(420)의 데이터를 작성한다. 상기 방법으로 보정 데이터가 작성되고, 참조표(420)에 의해 보정되어 액정 패널에는 보정된 화상이 출력된다. 또한, 계수가 적절하지 않아 재보정할 필요가 있는 경우에는 마찬가지의 조작을 반복하여, 화면에 휘도 얼룩이 관찰되지 않도록 조정한다.
다음으로 도 18c에 아날로그 회로 특성이 정상값에 대하여, 낮은 값을 출력하는 경우를 도시한다. 참조 부호 486은 입력에 대한 출력이 낮은 값으로 되는 특성을 나타내는 선이다. 선(486)으로 나타내는 입력과 출력 특성은 출력이 낮은 값을 나타내기 때문에, 참조표(420)에서는 출력이 높아지는 보정 데이터가 선택된다. 참조표(420)의 특성은 선(487)으로 나타낸 바와 같이, 선(482)에 대하여 출력이 높아지는 값으로 되어 있다.
또한, 계수를 결정하기 위해 조정을 행하는 경우에는, 마이크로 프로세서(430)는 계수 조정 모드로 동작한다. 또한, 외부로부터 계수를 입력하기 위한 인터페이스부가 설치되어 있어, 마이크로 프로세서(430)에 계수를 입력하는 것이 가능하다.
한번 설정된 계수는, 전 처리 회로(470)의 메모리(460)나, 액정 패널 구동 제어 회로(400)에 설치된 메모리(476)에 기록된다. 액정 표시 장치의 기동 동작 시에 마이크로 프로세서(430) 또는, 신호 처리 회로(404)에 의해, 표준 데이터와 계수로 보정 데이터가 작성되어, 참조표(420)에 저장된다.
또한, 보정 방법으로서는, 액정 패널의 화상을 촬상 장치에 입력하고, 입력한 화상 데이터로부터 휘도 얼룩을 나타내고 있는 상 성분을 검출하여 자동적으로 계수를 산출하고, 산출한 계수를 기초로 참조표(420)에 보정 데이터를 작성하는 것도 가능하다.
도 18a, 도 18b, 도 18c에 도시한 바와 같이, 아날로그 회로의 특성 변동이 증폭율의 변동과 같은 경우에는, 입력에 대하여 출력 변동이 선형으로 변화되고 있기 때문에, 변동을 보정하는 데이터도 입력에 대하여 선형으로 변화되는 값으로 된다. 그 때문에, 표준 데이터에 계수를 곱해 보정 데이터를 구하는 것이 가능하다.
도 19에 교류화 회로에 의해 발생한 변동을 보정하는 경우의 구성을 도시한다. 하나의 상 성분에 대하여, 정극성 전압용 참조표(423)와 부극성 전압용 참조표(422) 2개의 참조표를 갖고, 교류화 신호에 동기하여 아날로그 스위치(417)로 그한쪽을 선택한다. 부극성 전압용 연산 증폭기(414)로부터 영상 신호가 출력되는 경우에는, 부극성 전압용 참조표(422)를 이용하여 보정하고, 정극성 전압용 연산 증폭기(415)로부터 영상 신호가 출력되는 경우에는, 정극성 전압용 참조표(423)를 이용하여 보정한다. 정극성 전압용 참조표, 부극성 전압용 참조표 각각에 보정 데이터를 설정해 둠으로써, 정극성 전압 사이, 및 부극성 전압 사이에서의 변동을 보정할 수 있다.
도 20a에 영상 신호 소스에 대응시켜, 복수의 참조표 중에서 하나의 참조표를 선택하는 방법을 도시한다. 통상, 신호의 소스로서는 퍼스널 컴퓨터의 윈도우와 같은 그래픽 화상, 또는 영화, 자연 화상 등이 있다. 사전에, 이들 복수의 영상 신호 소스에 적합한 λ 보정 데이터 등의 참조표를 복수개 작성해 놓고, 영상 신호 소스에 대응시켜 스위치를 전환하여 선택하여 사용한다. 도 20a에서는 3종류의 영상 신호 소스용에 대응시켜 3개의 참조표를 설치하는 경우를 도시한다. 또한, 당연히 영상 신호 소스의 수에 대응하여 복수의 참조표를 설치하는 것이 가능하다. 참조 부호 424는 제1 영상 신호 소스용 참조표이고, 참조 부호 425는 제2 영상 신호 소스용 참조표이며, 참조 부호 426은 제3 영상 신호 소스용 참조표이다. 스위치(418)에 의해 어떤 참조표를 이용하는지를 선택한다.
또한, 스위치(418)는 디지털 신호의 전달 경로를 전환하는 스위치이면 이용 가능하다. 도 20b에, 스위치(418)를 논리 회로로 구성하는 경우를 도시한다.
도 21의 (a)와 (b), 도 22a∼도 22d를 이용하여, 참조표를 복수 사용함으로써 의사적으로 계조 수를 증가시키는 방법을 설명한다. λ 보정용의 참조표 등의경우, 도 21a와 같이, 입력의 변화에 대한 출력의 변화가 적기 때문에, 액정 패널이 표시할 수 있는 계조 스텝의 수가 감소되어 화질이 열화된다. 도 21b에 출력의 변화가 적은 부분 B의 확대도를 도시한다. 도 21b의 예에서는 부호 C로 나타내는 점과 같이, V(n+1)의 입력에 대하여, m번째와 (m+1)번째 사이의 계조를 출력하고자 하지만, 비트 수의 관계로, m번째 또는 (m+1)번째의 어느 한쪽의 계조밖에 표현할 수 없는 경우가 있다. 따라서, m번째의 계조와 (m+1)번째의 계조를 각각 출력하는 2개의 참조표를 프레임마다 전환하여 m번째의 계조와 (m+1)번째의 계조 사이의 중간 계조를 생성한다.
도 22a에서, 참조 부호 427은 제1 참조표이고, 참조 부호428은 제2 참조표이며, 참조 부호 419는 전환용 아날로그 스위치이다. 도 22b에 도시한 바와 같이, 제1 참조표(427)는 V(n+1)이 입력되었을 때에, m번째의 계조를 출력한다. 도 22c에 도시한 바와 같이, 제2 참조표(428)는 V(n+1)이 되었을 때에, (m+1)번째의 계조를 출력한다. 제1 참조표(427)의 출력과 제2 참조표(428)의 출력을 아날로그 스위치(419)를 이용하여, 프레임 주기로 교대로 전환하여 출력한다. 그에 따라 도 22d에 도시한 바와 같이, 의사적으로 m번째의 계조와 (m+1)번째의 계조의 중간 계조 D를 시각적으로 표시하는 것이 가능해진다.
다음으로 도 23a∼도 23c, 도 24a∼도 24c를 이용하여 참조표를 사용하여 콘트라스트 및 휘도를 조정하는 방법을 설명한다. 또한, 도 23a∼도 23c, 도 24a∼도 24c에서는 설명을 간단하게 하기 위해, 노멀 블랙 모드 표시인 경우로 설명한다. 즉, 액정층에 인가되는 전압이 클 때 고휘도 표시(백 표시)로 된다. 도 23a∼도 23c는 콘트라스트를 조정하는 방법을 설명하는 도면이다. 도 23a의 입력에 대한 출력 특성을 나타내는 선(491)으로 표시되는 데이터의 콘트라스트를 내리는 경우에는, 도 23b에 도시한 바와 같이, 참조표를 이용하여 보정을 행하여 출력-입력 특성 커브를 선(492)과 같이 그 기울기를 작게 한다. 콘트라스트를 올리는 경우에는 도 23c에 도시한 바와 같이, 참조표를 이용하여 보정을 행하여 출력-입력 특성 커브를 선(493)과 같이 그 기울기를 크게 한다.
도 24a∼도 24c는 휘도를 조정하는 방법을 설명하는 도면이다. 도 24a의 입력에 대한 출력 특성을 나타내는 선(491)으로 표시하는 데이터의 휘도를 내리는 경우에는, 참조표를 이용하여 보정을 행하여 출력-입력 특성 커브를 도 24b의 선(494)과 같이 흑 방향으로 평행 이동하고, 휘도를 올리는 경우에는 출력-입력 특성 커브를 도 24c의 선(495)과 같이 백색 방향으로 평행 이동한다.
도 25에 아날로그 스위치를 설치하고, 1패키지화된 참조표(421)의 핀 수를 줄이는 회로 구성을 도시한다. 또한, 마찬가지의 구성으로 내외의 인터페이스의 배선 및 핀 수를 줄이는 것이 가능하다. 복수의 참조표(420)를 1패키지에 수납한 경우, 회로 구성은 심플하게 되지만, 패키지의 핀 수가 증가되는 문제가 발생한다. 참조표(420)와 DA 변환 회로(405) 사이의 데이터 버스(435)는 10비트이기 때문에, 각 상 성분마다 데이터 버스를 설치하면, 데이터 버스에 접속하기 위한 1패키지화된 참조표(421)의 핀 수는 현저하게 증가된다. 예를 들면 12상, 각 상당 10비트인 경우, 120핀이 된다. 그 때문에, 각 참조표의 출력을 내부 스위치(437)에 의해 선택하고, 동일한 타이밍에서 외부 부착 스위치(438)에 의해 출력처를 선택한다. 본회로 구성에 의해 예를 들면 12상, 각 상당 10비트인 경우, 120핀으로부터 10핀으로 감소되기 때문에, 사용하는 패키지의 최소화가 가능해진다.
도 26에, 도 25에 도시한 핀 수를 줄이는 구성을 이용하여 전 처리 회로(470)측에 참조표(420) 등의 신호 처리 회로를 설치하고, 전 처리 회로(470)와 액정 패널 구동 제어 회로(400) 사이의 배선 수의 증가를 억제하는 구성을 도시한다. 도 26에서는, 송신기(466)에 참조표(420)의 출력을 선택하는 스위치(437)의 기능을 갖게 하고, 수신기(467)에 출력처를 선택하는 스위치(438)의 기능을 갖게 하고 있다. 전 처리 회로(470)측에 상 전개하는 회로를 설치하고, 참조표(420)를 사용하여 보정을 행하면, 전 처리 회로(470)로부터 액정 패널 구동 제어 회로(400)까지의 배선 수가 증가되는 문제가 있지만, 도 25에 도시한 회로를 이용하면 배선 수의 증가를 억제할 수 있는 것이 가능하다.
다음으로 도 27을 이용하여, 배선 수를 생략할 수 있는 구성에 대하여 설명한다. 도 27에서는, 참조표(420)의 위치가 상 전개용의 샘플 홀드 회로(404) 앞에 설치되어 있다. 도 27에 도시한 구성에서는, 참조표(420)와 샘플 홀드 회로(404) 사이의 배선 수를 대폭 생략할 수 있다. 상술한 바와 같이, 상 전개한 후에는 배선 수가 증가된다. 예를 들면 도 12에 도시한 구성에서는, 샘플 홀드 회로(404)와 참조표(420) 사이에는, 데이터를 전달하는 신호선이 상 전개한 수만큼 필요하다. 12상, 각 상당 10비트인 경우에는, 배선 수는 120개가 된다. 이에 대하여 도 27에 도시한경우에는, 10비트분인 10개로 해결된다.
도 27에 도시한 참조표(420)에서는, 표시 신호선(402)에 의해 외부 장치로부터 표시 신호가 일정한 순서로 영상 신호 제어 회로로 보내어져 온다. 그 때문에, 표시 신호의 순서에 맞춰, 상 전개되는 순서를 정하면, 상 전개하는 회로 구성과 보정하는 회로 구성의 위치를 재배열해도 문제없다. 즉, n번째의 상 성분의 데이터인 것을 알 수 있으면, n번째의 상 성분의 변동에 필요한 보정을 상 전개 전에 행하는 것이 가능하다.
AD 변환 회로(403)로부터는, 예를 들면 10비트의 데이터 버스(435)가 출력하고 있다. 참조표(420)는 상 전개하는 수만큼 설치되어 있으며, 각 참조표(420)에는 데이터 버스(435)가 접속되어 있다. 액정 패널 구동 제어 회로(400)는 AD 변환 회로(403)로부터 출력하는 데이터의 순서에 의해, 어떤 상 성분의 데이터인지를 알고, 보정하는 참조표(420)를 선택한다.
또한, 도 27에 도시한 회로에서는, 참조표(420)를 전 처리 회로(470)측에 설치하는 것이 가능하다. 그 경우에는 참조표(420)를 사용하여 보정을 행한 후, 송신기(466)에서 저진폭 신호로 변환하고, 케이블(472)을 통해 액정 패널 구동 제어 회로(400)에 설치된 수신기(467)에 입력한다. 도 27에 도시한 회로에서는, 참조표(420)를 이용하는 신호 처리를 전 처리 회로(470)에서 행하는 것이 가능하여, 마이크로 프로세서(430)에 의한 제어가 용이해진다.
다음으로 도 28을 이용하여 참조표 데이터의 통신에 대하여 설명한다. 참조표에 설정하는 데이터량으로서는 1원색당 12상, 각 상당 10비트(2바이트) 데이터, 256계조로 한 경우,
12상/색×2바이트/상×256계조=6,144바이트
로 되며, 3색에서는
6,144바이트×3색=18,432바이트
로 된다. 예를 들면 외부의 퍼스널 컴퓨터(448)에 참조표 데이터를 기록해 놓고, 전 처리 회로(470) 내의 마이크로 프로세서(430)와 데이터 통신을 행하여, 참조표(420)에서 데이터를 수신하는 방법을 이용하면, 퍼스널 컴퓨터-마이크로 프로세서간 통신을 RS-232C로 9600bps의 속도로 통신한 경우, 최단 15초가 걸린다. 또한, 참조 부호 447은 데이터 통신용의 인터페이스부이다. 또한, 퍼스널 컴퓨터-마이크로 프로세서간의 데이터 통신은 RS-232C(Recommended Standard by the Electronics Industries Association)에 한정되지 않고, 다른 방법(예를 들면 USB(Universal Serial Bus), IEEE1394, SCSI(Small Computer System Interface), Bluetooth 등)을 이용하는 것이 가능하다.
다음으로, 표시 제어 장치(111) 내에 설치한 내장 RAM이나 ROM 등의 메모리에 기억해 두는 경우를 고찰하면, 18,432바이트의 영역을 소비하는 문제가 발생한다.
따라서, 통신 시간의 단축 및 내장 메모리를 절약하기 위해, 데이터를, λ 보정용의 표준 데이터(429)와, 이 표준 데이터로부터의 차분으로 나누는 방법을 이용하였다. 상술한 바와 같이, 차분은 외부 장치(퍼스널 컴퓨터)로부터의 표시 화상을 관찰하면서 최적의 값이 계수로서 설정된다. 상술한 바와 같이 참조표 데이터를 작성하는 경우에는, 표시 제어 장치(111) 내에서 표준 데이터(429)에 계수를 곱하여 연산함으로써 참조표 데이터를 작성한다. 이에 의해 퍼스널 컴퓨터-마이크로 프로세서간에서의 통신 데이터량의 증대도, 내장 메모리 영역을 크게 사용하지도 않고 참조표에서 데이터를 수신하는 것이 가능해진다.
다음으로 도 29에 액정 패널 구동 제어 회로(400)와 액정 패널(100)을 플렉시블 기판(80)으로 접속한 구성을 도시한다. 기판 상에, 수신기(467)와, 신호 처리 회로(404), 아날로그 드라이버(464)가 각각 설치되어, 액정 패널 구동 제어 회로(400)를 구성하고 있다. 참조 부호 548은 커넥터로서, 케이블(471)(도시 생략)에 접속된다. 또한, 참조 부호 449도 커넥터로서, 플렉시블 기판(80)에 접속되며, 액정 패널 구동 제어 회로(400)로부터의 출력이 액정 패널(100)로 전달된다. 플렉시블 기판(80)은 이방성 도전막 등을 이용하여, 액정 패널(100)의 기판(1)측에 설치된 단자(13)에 접속된다. 또한, 플렉시블 기판(80)에는 단자(81)가 형성되어 있으며, 기판(2)에 설치된 투명 도전막(82)에도 동일하게 이방성 도전막 등을 이용하여 접속되어 있다.
도 30은 액정 패널 구동 제어 회로(400)를 플렉시블 기판(80)에 형성한 구성을 도시한다. 액정 패널(100)에 접속하는 플렉시블 기판(80)은 전 처리 회로(470)에 접속하는 케이블(471)을 겸하고 있으며, 플렉시블 기판(80)에 액정 패널 구동 제어 회로(400)를 구성하는 기판이 접속되어 있다. 또한, 수신기(467), 신호 처리 회로(404), 아날로그 드라이버(464)를, 플렉시블 기판(80)에 직접 탑재하는 구성으로 하는 것도 가능하다. 또한, 수신기(467), 신호 처리 회로(404), 아날로그 드라이버(464)를 1칩화하여 탑재하는 것도 가능하다.
도 31은 액정 패널(100) 내에 디지털·아날로그 변환 회로가 구비되어 있으며, 액정 패널 구동 제어 회로(400)로부터는 디지털 신호가 출력하는 경우의 구성을 도시하고 있다. 액정 패널 구동 제어 회로(400)에 아날로그 드라이버(464)는 구비되어 있지 않다. 또한, 참조 부호 474는 전원 전압선이고, 참조 부호 478은 커넥터이다. 액정 패널(100)에서는 디지털·아날로그 변환을 위해, 계조 전압을 생성하고 있지만, 전원 전압선(474)을 케이블(471)과는 별도로 설치하여 공급함으로써, 안정된 전압을 액정 패널(100)에 공급 가능하게 하고 있다.
도 32에, 액정 패널(100)로의 신호 입력을 디지털 신호로 한 경우의 프로젝터 블록도를 도시한다. 액정 패널 구동 제어 회로(400)에는 수신기(467)와 신호 처리 회로(404)가 설치되고, 케이블(471)과는 별도로 전원 전압선(474)이 설치되며, 전원 회로(459)로부터 전원 전압이 공급되어 있다.
도 33은 액정 표시 장치(200)를 구성하는 각 구성물의 분해 조립도이다. 참조 부호 85는 패키지로서, Sn 도금을 실시한 42얼로이(ASTM F30)로 형성되어 있다. 패키지(85)에는 오목부(86)가 형성되어 있으며, 오목부(86) 내에 액정 패널(100)이 수납된다. 참조 부호 71은 히트 싱크 컴파운드로서, 액정 패널(100)로부터의 열을 패키지(85)로 전달하여 방열하는 역할이 있다. 참조 부호 87은 장착 구멍으로 액정 표시 장치(200)를 외부 장치에 고정한다. 차광 프레임(76)에는 표시부(110)에 대응하도록 개구가 형성되어 있다. 참조 부호 89는 외형 기준 홈으로 액정 표시 장치(200)의 외형 치수의 기준을 나타낸다. 액정 패널 구동 제어 회로(400)는 플렉시블 기판(80)에 탑재되어 있다.
도 34a는 액정 표시 장치(200)에 액정 패널 구동 제어 회로(400)를 접속한상태를 도시하는 평면 개략도이고, 도 34b는 단면 개략도이다. 도 34a, 도 34b에서는, 액정 패널 구동 제어 회로(400)는 기판 상에 형성되며, 액정 패널 구동 제어 회로(400)와 액정 패널(100)은 플렉시블 기판(80)에 접속되어 있다. 또한, 도 34b에서는 플렉시블 기판(80)을 구부려, 액정 패널 구동 제어 회로(400)를 액정 표시 장치(200)의 이면측에 배치한 경우를 도시하고 있다. 상술한 바와 같이 차광 프레임(76)에는 표시부(110)를 표시하도록 개구가 형성되어 있다.
도 34b에 도시한 바와 같이, 플렉시블 기판(80)을 구부림으로써, 액정 표시 장치(200)의 이면을 액정 패널 구동 제어 회로(400)의 배치에 이용할 수 있다. 액정 표시 장치(200)는 반사형이기 때문에, 광은 액정 패널(100)의 전면으로부터 입사한다. 그 때문에, 액정 표시 장치(200)의 이면은 광학계에서는 이용되지 않을 가능성이 높다. 액정 패널(100)의 근방은 광학계의 구성이 복잡하게 배치되어 있지만, 액정 표시 장치(200)의 이면에 액정 패널 구동 제어 회로(400)를 배치함으로써, 광학 엔진부에서 액정 패널 구동 제어 회로(400)를 설치하는 스페이스를 얻는 것이 가능하다.
도 35a, 도 35b에 플렉시블 기판(80)에 액정 패널 구동 제어 회로(400)를 설치한 경우의 액정 표시 장치(200)의 평면 및 단면도를 도시한다. 액정 패널 구동 제어 회로(400)를 차광 프레임(76)의 하측에 설치함으로써, 강한 광이 액정 패널 구동 제어 회로(400)에 조사되는 것을 방지하고 있다. 또한, 도 35a, 도 35b에서는 액정 패널 구동 제어 회로(400)를 액정 표시 장치(200) 내에 설치할 수 있어 광학계의 설계 자유도도 향상된다. 또한, 도 34a, 도 34b에서는, 액정 패널 구동 제어 회로(400)의 위치를 알기 쉽게 되도록 차광 프레임(76)의 일부를 생략하고 있다.
도 36a, 도 36b에서는, 패키지(85)의 일부를 액정 패널(100)의 이면측으로 구부려, 액정 패널 구동 제어 회로(400)의 보유를 가능하게 한 구성의 평면 및 단면을 도시한다. 이면측으로 구부러진 부분에는 장착 구멍(87)이 형성되어 있다. 도 36a, 도 36b의 구성으로 함으로써, 액정 표시 장치(200)가 점유하는 면적이 보다 좁아져, 표시부(110)의 면적에 가까워져, 콤팩트한 액정 표시 장치를 실현할 수 있다.
도 37은 멀티 칩 구성으로서, 액정 패널(100)과 동일 면에 액정 패널 구동 제어 회로(400)를 배치한 개략 사시도이다. 액정 패널(100)을 구성하는 기판(1)은 반도체 기판이기 때문에, 수신기(467), 신호 처리 회로(404), 아날로그 드라이버(464)와 마찬가지의 실장 방법을 이용하는 것이 가능하다. 도 37에서는 각 IC(Integrated Circuit) 칩을 와이어 본딩으로 접속하고 있다.
도 38은 액정 패널 구동 제어 회로(400)를 액정 패널(100)의 이면에 배치한 예이다. 액정 패널 구동 제어 회로(400)는 1칩화되어 실장되어 있다.
도 39a에, LVDS(Low Voltage Differential Signaling) 방식에서의 액정 패널 구동 제어 회로(400)에의 입력 신호예를 도시한다. 도 39a의 상기 입력 신호예는 본 발명을 실시할 수 있는 일례로, 본 발명의 주지를 일탈하지 않는 범위에서, 다종 다양하게 응용 가능한 것은 물론이다.
도 39b는 송신기(466)와 수신기(467)의 구성을 도시하고, 도 39c는 LVDS 전송 방식의 신호 형식과, 그 신호 레벨을 설명하기 위한 도면이다. LVDS 전송 방식에서는, "1" 또는 "0"의 신호를, 저진폭으로 차동 형식의 신호, 즉, 2개의 신호의 조합으로 이루어지는 신호로 변환하여 전송한다. 도 39c의 경우에는, 2개의 신호의 한쪽을 정극성 신호, 다른쪽을 부극성 신호로 정의하고, "1"의 신호는 이 정극성 신호가 부극성 신호에 대하여 전압 레벨이 대이고, "0"의 신호는 이 정극성 신호가 부극성 신호에 대하여 전압 레벨이 소로 변환된다.
도 39b에 도시한 바와 같이, 송신기(466)와 수신기(467) 사이는, 트위스트쌍의 배선(471)으로 접속되어 있다. 도 39b에서는 데이터를 전송하는 데 4조의 데이터용 배선과 1조의 클럭용 배선이 이용되고 있다. 도 39a에서는, 부호 A를 붙인 홀수번째의 10비트의 데이터와, 부호 B를 붙인 짝수번째의 10비트의 데이터와, 나머지 8개의 제어 신호를 4조의 데이터선으로 전송하는 예를 도시하고 있다.
다음으로 도 40을 이용하여, 화소부(101)에 대하여 설명하고, 또한, 화소 전위 제어 회로를 이용하여, 화소 전극의 전위를 변화시키는 구동 방법에 대하여 설명한다. 도 40은 화소부(101)의 등가 회로를 도시하는 회로도이다. 화소부(101)는, 표시부(110)의 인접하는 2개의 주사 신호선(102)과, 인접하는 2개의 영상 신호선(103)으로 둘러싸인 영역에 매트릭스 형상으로 배치된다. 단, 도 40에서는 도면을 간략화하기 위해 하나의 화소부만을 도시하고 있다. 각 화소부(101)는, 능동 소자(30)와 화소 전극(109)을 갖고 있다. 또한, 화소 전극(109)에는 화소 용량(115)이 접속되어 있다. 화소 용량(115)의 한쪽 전극은 화소 전극(109)에 접속되고, 다른쪽 전극은 화소 전위 제어선(136)에 접속되어 있다. 또한 화소 전위제어선(136)은 화소 전위 제어 회로(135)에 접속되어 있다. 또한, 도 40에서는, 능동 소자(30)는 p형 트랜지스터로 표시되어 있다.
상술한 바와 같이, 주사 신호선(102)에는 수직 구동 회로(130)로부터 주사 신호가 출력되고 있다. 이 주사 신호에 의해 능동 소자(30)의 온·오프가 제어된다. 영상 신호선(103)에는 영상 신호로서 계조 전압이 공급되어 있으며, 능동 소자(30)가 온으로 되면, 영상 신호선(103)으로부터 화소 전극(109)에 계조 전압이 공급된다. 화소 전극(109)에 대향하도록 대향 전극(107)(공통 전극)이 배치되어 있으며, 화소 전극(109)과 대향 전극(107) 사이에는 액정층(도시 생략)이 설치되어 있다. 또한, 도 40에 도시한 회로도 상에서는 화소 전극(109)과 대향 전극(107) 사이에는 등가적으로 액정 용량(108)이 접속되어 있도록 표시하였다. 화소 전극(109)과 대향 전극(107) 사이에 전압을 인가함으로써, 액정 분자의 배향 방향 등이 변화되고, 그에 의해 액정층의 광에 대한 성질이 변화되는 것을 이용하여 표시가 행해진다.
액정 표시 장치의 구동 방법으로서는, 상술한 바와 같이 액정층에 직류 전류가 인가되지 않도록 교류화 구동이 행해진다. 교류화 구동을 행하기 위해서는, 대향 전극(107)의 전위를 기준 전위로 한 경우에, 영상 신호 선택 회로(123)로부터는 기준 전위에 대하여 정극성의 전압과 부극성 전압이 계조 전압으로서 출력된다. 그러나, 영상 신호 선택 회로(123)를 정극성 전압과 부극성 전압 전위차에 견디는 고 내압 회로로 하면, 능동 소자(30)를 비롯하여 회로 규모가 커진다고 하는 문제나, 동작 속도가 느려진다고 하는 문제가 발생하게 된다. 또한, 도 19에 도시한바와 같이, 액정 패널 구동 제어 회로(400)에서는 정극성 전압용과 부극성 전압용 연산 증폭기가 필요하다.
따라서, 영상 신호 선택 회로(123)로부터 화소 전극(109)에 공급하는 영상 신호는, 기준 전위에 대하여 동일한 극성의 신호를 이용하면서도 교류화 구동을 행하는 것을 검토하였다. 예를 들면, 영상 신호 선택 회로(123)로부터 출력하는 계조 전압은, 기준 전위에 대하여 정극성의 전압을 이용하고, 기준 전위에 대하여 정극성의 전압을 화소 전극에 기입한 후에, 화소 전위 제어 회로(135)로부터 화소 용량(115)의 전극에 인가하고 있는 화소 전위 제어 신호의 전압을 인하함으로써, 화소 전극(109)의 전압도 강하시켜, 기준 전위에 대하여 부극성의 전압을 발생시킬 수 있다. 이 경우에는, 부극성 전압에 대응하는 데이터의 극성이 정극성 전압에 대응하는 데이터의 극성의 역이 되도록 하여, 부극성 전압이 기준 전압에 대하여 정극성 전압의 미러 상이 되게 할 필요가 있다. 이러한 구동 방법을 이용하면, 영상 신호 선택 회로(123)가 출력하는 최대값과 최소값의 차가 작기 때문에, 영상 신호 선택 회로(123)는 저내압의 회로로 하는 것이 가능해진다. 또한 일례로서, 화소 전극(109)에 정극성의 전압을 기입하여 화소 전위 제어 회로(135)에 의해 부극성의 전압을 발생시키는 경우에 대해 설명하였지만, 부극성의 전압을 기입하여 정극성의 전압을 발생시키기 위해서는, 화소 전위 제어 신호의 전압을 인상하는 것에 의해 가능하다.
다음으로 도 41a, 도 41b를 이용하여, 화소 전극(109)의 전압을 변동시키는 방법에 대하여 설명한다. 도 41a, 도 41b는 설명을 위해 액정 용량(108)을 제1 컨덴서(53)로 나타내고, 화소 용량(115)을 제2 컨덴서(54)로 나타내며, 능동 소자(30)를 스위치(104)로 나타낸 것이다. 화소 용량(115)의 화소 전극(109)에 접속되는 전극을 전극(56)으로 하고, 화소 용량(115)의 화소 전위 제어선(136)에 접속되는 전극을 전극(57)으로 한다. 또한, 화소 전극(109)과 전극(56)이 접속된 점을 노드(58)로 나타낸다. 여기서는 설명을 위해, 다른 기생 용량은 무시할 수 있는 것으로 하여, 제1 컨덴서(53)의 용량은 CL이며, 제2 컨덴서(54)의 용량은 CC로 한다.
우선 도 41a에 도시한 바와 같이, 제2 컨덴서(54)의 전극(57)에는 외부로부터 전압 V1을 인가한다. 다음으로, 주사 신호에 의해 스위치(104)가 온으로 되면, 영상 신호선(103)으로부터 전압이 화소 전극(109) 및 전극(56)에 공급된다. 여기서, 노드(58)에 공급된 전압을 V2로 한다.
다음으로, 도 41b에 도시한 바와 같이, 스위치(104)가 오프로 된 시점에서, 전극(57)에 공급되는 전압(화소 전위 제어 신호)을 V1로부터 V3으로 강하시킨다. 이 때, 제1 컨덴서(53)와 제2 컨덴서(54)에 충전된 전하의 총량은 변화되지 않기 때문에, 노드(58)의 전압이 변화되어, 노드(58)의 전압은 V2-{CC/(CL+CC)}×(V1-V3)으로 된다.
여기서, 제1 컨덴서(53)의 용량 CL이 제2 컨덴서(54)의 용량 CC에 비해 충분히 작은 경우(CL<<CC)에는, CC/(CL+CC)≒1로 되어 노드(58)의 전압은 V2-V1+V3으로 된다. 여기서 V2=0, V3=0으로 하면, 노드(58)의 전압은 -V1로 된다.
상술한 방법에 따르면, 화소 전극(109)에 영상 신호선(103)으로부터 공급하는 전압을, 대향 전극(107)의 기준 전위에 대하여 정극성으로 하고, 부극성의 신호는 전극(57)에 인가하는 전압(화소 전위 제어 신호)을 제어함으로써 만들어낼 수 있다. 이러한 방법으로 부극성의 신호를 만들어내면, 영상 신호 선택 회로(123)로부터는 부극성의 신호를 공급할 필요가 없어져, 주변 회로를 저내압의 소자로 형성하는 것이 가능해진다.
다음으로 도 42를 이용하여, 도 40에 도시한 회로의 동작 타이밍에 대해 설명한다. Φ1은 영상 신호선(103)에 공급되는 계조 전압을 나타낸다. Φ2는 주사 신호선(102)에 공급되는 주사 신호이다. Φ3은 화소 전위 제어 신호선(136)에 공급되는 화소 전위 제어 신호(강압 신호)이다. Φ4는 화소 전극(109)의 전위를 나타내고 있다. 또한, 화소 전위 제어 신호 Φ3은 도 41에 도시한 전압 V3과 V1에서 진폭하는 신호이다.
도 42에서, Φ1은 정극성용 입력 신호 Φ1A와, 부극성용 입력 신호 Φ1B를 나타내고 있다. 여기서, 부극성 전압이란, 화소 전극에 인가된 전압이 화소 전위 제어 신호에 의해 변동되어, 기준 전위 Vcom에 대하여 부극성으로 되는 경우의 신호이다. 본 실시예에서는 영상 신호 Φ1로서의 정극성용 입력 신호 Φ1A와 부극성용 입력 신호 Φ1B 모두, 대향 전극(107)에 인가된 기준 전위 Vcom에 대하여 전위가 정극성으로 된 전압이 공급되는 경우를 설명한다.
도 42에서 기간 t0으로부터 t2 사이에서는, 계조 전압 Φ1이 정극성용 입력 신호 Φ1A인 경우를 도시하고 있다. 우선, t0에서 화소 제어 신호 Φ3으로서 전압 V1을 출력한다. 다음으로 시각 t1에서 주사 신호 Φ2가 선택되어 로우 레벨로 되면, 도 40에 도시한 p형 트랜지스터(30)가 온 상태로 되어, 영상 신호선(103)에 공급되어 있는 정극성용 입력 신호 Φ1A가 화소 전극(109)에 기입된다. 화소 전극(109)에 기입되는 신호는 도 42에서는 Φ4로 나타내고 있다. 또한, 도 42에서 t2에서 화소 전극(109)에 기입된 전압은 V2A로 나타내고 있다. 다음으로, 주사 신호 Φ2가 비선택 상태로 되어, 하이 레벨로 되면, 트랜지스터(30)는 오프 상태로 되고, 화소 전극(109)은 전압을 공급하는 영상 신호선(103)으로부터 분리된 상태로 된다. 액정 표시 장치는 화소 전극(109)에 기입된 전압 V2A에 따른 계조를 표시한다.
다음으로, 기간 t2로부터 t4 사이에서 계조 전압 Φ1이 부극성용 입력 신호 Φ1B인 경우를 설명한다. 부극성용 입력 신호 Φ1B인 경우, 시각 t2에서 주사 신호 Φ2가 선택되며, 화소 전극(109)에는 Φ4로 나타낸 바와 같은 전압 V2B가 기입된다. 그 후, 트랜지스터(30)를 오프 상태로 하고, 시각 t2로부터 2h(2 수평 주사 시간) 후의 시각 t3에서 화소 용량(115)에 공급하고 있는 전압을 화소 전위 제어 신호 Φ3으로 나타낸 바와 같이 V1로부터 V3으로 강압한다. 화소 전위 제어 신호 Φ3을 V1로부터 V3으로 변동시키면 화소 용량(115)이 결합 용량의 역할을 행하여, 화소 전위 제어 신호 Φ3의 진폭에 따라, 화소 전극의 전위를 내릴 수 있다. 이에 의해 기준 전위 Vcom에 대하여 부극성의 전압 V2C를 화소 내에 만들어낼 수 있다.
상술한 방법으로, 부극성의 신호를 만들어내면, 주변 회로를 저내압의 소자로 형성하는 것이 가능해진다. 즉, 영상 신호 선택 회로(123)로부터 출력하는 신호는 정극성의 작은 진폭의 신호이기 때문에, 영상 신호 선택 회로(123)는 저내압의 회로로 하는 것이 가능해진다. 또한, 부극성 전압용의 연산 증폭기를 이용할 필요가 없으며, 또한 영상 신호 선택 회로(123)가 저전압으로 구동 가능하면, 다른 주변 회로인, 수평 시프트 레지스터(120), 표시 제어 장치(111) 등은 저내압의 회로이기 때문에, 액정 표시 장치 전체적으로 저내압의 회로에 의한 구성이 가능해진다.
다음으로 도 43을 이용하여, 화소 전위 제어 회로(135)의 회로 구성을 도시한다. 심볼 SR은 양 방향 시프트 레지스터이고, 상하 양 방향으로 신호를 시프트하는 것이 가능하다. 양 방향 시프트 레지스터 SR은 클럭드 인버터(61, 62, 65, 66)로 구성되어 있다. 참조 부호 67은 레벨 시프터이고, 참조 부호 69는 출력 회로이다. 양방향 시프트 레지스터 SR 등은 전원 전압 VDD로 동작하고 있다. 레벨 시프터(67)는 양방향 시프트 레지스터 SR로부터 출력되는 신호의 전압 레벨을 변환한다. 레벨 시프터(67)로부터는 전원 전압 VDD보다 고전위인 전원 전압 VBB와 전원 전압 VSS(GND 전위) 사이의 진폭을 갖는 신호가 출력된다. 출력 회로(69)에는 전원 전압 VPP와 VSS가 공급되어 있으며, 레벨 시프터(67)로부터의 신호에 따라, 전압 VPP와 VSS를 화소 전위 제어선(136)으로 출력한다. 도 42에서 설명한 화소 전위 제어 신호 Φ3의 전압 V1이 전원 전압 VPP로 되고, 전압 V3이 전원 전압 VSS로 된다. 또한, 도 43에서는 출력 회로(69)를 p형 트랜지스터와 n형 트랜지스터로 이루어지는 인버터로 나타내고 있다. p형 트랜지스터에 공급하는 전원 전압 VPP와 n형 트랜지스터에 공급하는 전원 전압 VSS의 값을 선택함으로써, 전압 VPP와 VSS를 화소 전위 제어 신호 Φ3으로서 출력하는 것이 가능하다.
단, 후술하는 바와 같이 p형 트랜지스터를 형성하는 실리콘 기판에는 기판 전압이 공급되어 있기 때문에, 전원 전압 VPP의 값은 기준 전압에 대하여 적절한 값이 설정된다.
참조 부호 26은 스타트 신호 입력 단자로서, 제어 신호의 하나인 스타트 신호를 화소 전위 제어 회로(135)에 공급한다. 도 43에 도시한 양 방향 시프트 레지스터 SR1 내지 SRn은 스타트 신호가 입력되면 외부로부터 공급되는 클럭 신호의 타이밍에 따라, 순서대로 타이밍 신호를 출력한다. 레벨 시프터(67)는 타이밍 신호에 따라 전압 VSS와 전압 VBB를 출력한다. 출력 회로(69)는 레벨 시프터(67)의 출력에 따라 전압 VPP와 전압 VSS를 화소 전위 제어선(136)으로 출력한다. 도 42의 화소 전위 제어 신호 Φ3으로 나타내는 타이밍이 되도록 스타트 신호 및 클럭 신호를 양 방향 시프터 레지스터 SR에 공급함으로써, 화소 전위 제어 회로(135)로부터 원하는 타이밍에서 화소 전위 제어 신호 Φ3을 출력하는 것이 가능하다. 또한, 참조 부호 25는 리세트 신호 입력 단자이다.
다음으로, 도 44a, 도 44b를 이용하여, 양 방향 시프트 레지스터 SR에 이용되는 클럭드 인버터(61, 62)를 설명한다. UD1은 제1 방향 설정 신호선, UD2는 제2 방향 설정 신호선이다.
제1 방향 설정 신호선 UD1은 도 44a, 도 44b에서는 액정 표시 패널을 아래로부터 위로 주사하는 경우 H 레벨이고, 제2 방향 설정 신호선 UD2는 도 43에서는 액정 표시 패널을 위로부터 아래로 주사하는 경우 H 레벨이다. 도 44a, 도 44b에서는 도면을 보기 쉽게 하기 위해 결선을 생략하고 있지만, 제1 방향 설정 신호선UD1, 제2 방향 설정 신호선 UD2는 모두 양 방향 시프트 레지스터 SR을 구성하는 클럭드 인버터(61, 62)에 접속되어 있다.
클럭드 인버터(61)는 도 44a에 도시한 바와 같이, p형 트랜지스터(71, 72)와 N형 트랜지스터(73, 74)로 이루어진다. p형 트랜지스터(71)는 제2 방향 설정 신호선 UD2에 접속되어 있고, n형 트랜지스터(74)는 제1 방향 설정 신호선 UD1에 접속되어 있다. 그 때문에 제1 방향 설정 신호선 UD1이 H 레벨이고 제2 방향 설정 신호선 UD2가 L 레벨인 경우 클럭드 인버터(61)는 인버터로서 기능하고, 제2 방향 설정 신호선 UD2가 H 레벨이고 제1 방향 설정 신호선 UD1이 L 레벨인 경우 하이 임피던스로 된다.
반대로 클럭드 인버터(62)는 도 44b에 도시한 바와 같이, p형 트랜지스터(71)는 제1 방향 설정 신호선 UD1에 접속되어 있고, n형 트랜지스터(74)는 제2 방향 설정 신호선 UD2에 접속되어 있다. 그 때문에 제2 방향 설정 신호선 UD2가 H 레벨인 경우 인버터로서 기능하고, 제1 방향 설정 신호선 UD1이 H 레벨인 경우 하이 임피던스로 된다.
다음으로 클럭드 인버터(65)는 도 44c에 도시한 회로 구성으로서, 클럭 CLK1이 H 레벨이고 클럭 CLK2가 L 레벨인 경우에 입력을 반전 출력하고, 클럭 CLK1이 L 레벨이고 클럭 CLK2가 H 레벨인 경우에 하이 임피던스로 된다.
또한, 클럭드 인버터(66)는 도 44d에 도시한 회로 구성으로서, 클럭 CLK2가 H 레벨이고 클럭 CLK1이 L 레벨인 경우에 입력을 반전 출력하고, 클럭 CLK2가 L 레벨이고 클럭 CLK1이 H 레벨인 경우에 하이 임피던스로 된다. 도 43에서는, 클럭신호선의 결선을 생략하고 있지만 도 44c, 도 44d의 클럭드 인버터(65, 66)에는 클럭 신호선 CLK1, CLK2가 접속되어 있다.
이상 설명한 바와 같이, 양 방향 시프트 레지스터 SR을 클럭드 인버터(61, 62, 65, 66)로 구성함으로써, 타이밍 신호를 순서대로 출력하는 것이 가능하다. 또한 화소 전위 제어 회로(135)를 양 방향 시프트 레지스터 SR로 구성함으로써, 화소 전위 제어 신호 Φ3을 양 방향으로 주사하는 것이 가능하다. 즉, 수직 구동 회로(130)도 마찬가지의 양 방향 시프트 레지스터로 구성되어 있으며, 본 발명에 따른 액정 표시 장치는 상하 양 방향의 주사가 가능하다. 그 때문에, 표시하는 이미지를 상하 역전하는 경우에는, 주사 방향을 반전하여 도면 아래로부터 위로 주사한다. 따라서 수직 구동 회로(130)가 아래로부터 위로 주사되는 경우에는, 화소 전위 제어 회로(135)도 제1 방향 설정 신호선 UD1과 제2 방향 설정 신호선 UD2의 설정을 변경함으로써, 아래로부터 위로 주사되도록 대응한다. 또한, 수평 시프트 레지스터(121)도 마찬가지의 양 방향 시프트 레지스터로 구성되어 있다.
다음으로 도 45를 이용하여, 본 발명에 따른 반사형 액정 표시 장치 LCOS의 화소부를 설명한다. 도 45는 본 발명의 반사형 액정 표시 장치에 이용되는 액정 패널의 모식 단면도이다. 도 45에서, 참조 부호 100은 액정 패널, 참조 부호 1은 제1 기판인 구동 회로 기판, 참조 부호 2는 제2 기판인 투명 기판, 참조 부호 3은 액정 조성물, 참조 부호 4는 스페이서이며, 스페이서(4)는 구동 회로 기판(1)과 투명 기판(2) 사이에 일정한 간격인 셀 갭(cell gap) d를 형성하고 있다. 이 셀 갭 d에 액정 조성물(3)이 협지되어 있다. 참조 부호 5는 반사 전극(화소 전극)으로구동 회로 기판(1)에 형성되어 있다. 참조 부호 6은 대향 전극으로 반사 전극(5)과의 사이에서 액정 조성물(3)에 전압을 인가한다. 참조 부호 7, 8은 배향막으로 액정 분자를 일정 방향으로 배향시킨다. 참조 부호 30은 능동 소자로 반사 전극(5)에 계조 전압을 공급한다.
참조 부호 34는 능동 소자(30)의 소스 영역, 참조 부호 35는 드레인 영역, 참조 부호 36은 게이트 전극이다. 참조 부호 38은 절연막, 참조 부호 31은 화소 용량을 형성하는 제1 전극이며, 참조 부호 40은 화소 용량을 형성하는 제2 전극이다. 절연막(38)을 개재한 제1 전극(31)과 제2 전극(40)은 용량을 형성한다. 도 45에서는, 제1 전극(31)과 제2 전극(40)을 화소 용량을 형성하는 대표적인 전극으로서 도시하고 있으며, 그 외에도 화소 전극과 전기적으로 접속한 도체층과 화소 전위 제어 신호선과 전기적으로 접속한 도체층이, 유전체층을 사이에 두고 대향하고 있으면 화소 용량을 형성하는 것이 가능하다.
참조 부호 41은 제1 층간막, 참조 부호 42는 제1 도전막이다. 제1 도전막(42)은 드레인 영역(35)으로부터 제2 전극(40)을 전기적으로 접속하고 있다. 참조 부호 43은 제2 층간막, 참조 부호 44는 제1 차광막, 참조 부호 45는 제3 층간막, 참조 부호 46은 제2 차광막이다. 제2 층간막(43)과 제3 층간막(45)에는 관통 홀(42CH)이 형성되어, 제1 도전막(42)과 제2 차광막(46)이 전기적으로 접속되어 있다. 참조 부호 47은 제4 층간막, 참조 부호 48은 반사 전극(5)을 형성하는 제2 도전막이다. 능동 소자(30)의 드레인 영역(35)으로부터 제1 도전막(42), 관통 홀(42CH), 제2 차광막(46)을 통해 계조 전압은 반사 전극(5)에 전달된다.
본 액정 표시 장치는 반사형으로, 대량의 광이 액정 패널(100)에 조사된다. 차광막은 구동 회로 기판의 반도체층에 광이 입사되지 않도록 차광하고 있다. 반사형 액정 표시 장치에서 액정 패널(100)에 조사된 광은, 투명 기판(2)측(도 45에서 상측)으로부터 입사되어, 액정 조성물(3)을 투과하여 반사 전극(5)에서 반사되고 재차 액정 조성물(3), 투명 기판(2)을 투과하여 액정 패널(100)로부터 출사한다. 그러나, 액정 패널(100)에 조사되는 광의 일부는, 인접하는 반사 전극(5)끼리 사이의 간극으로부터 구동 회로 기판(1)측으로 누설된다. 제1 차광막(44)과 제2 차광막(46)은 능동 소자(30)에 광이 입사되지 않도록 설치되어 있다. 본 실시예에서는, 이 차광막을 도전층으로 형성하고, 제2 차광막(46)을 반사 전극(5)에 전기적으로 접속하며, 제1 차광막(44)에 화소 전위 제어 신호를 공급함으로써, 차광막을 화소 용량의 일부로서도 기능하도록 하고 있다.
또한, 제1 차광층(44)에 화소 전위 제어 신호를 공급하면, 계조 전압이 공급되는 제2 차광막(46)과 영상 신호선(103)을 형성하는 제1 도전층(42)이나 주사 신호선(102)을 형성하는 도전층(게이트 전극(36)과 동일 층의 도전층) 사이에 전기적 실드층으로서 제1 차광막(44)을 형성할 수 있다. 이 때문에, 제1 도전층(42)이나 게이트 전극(36) 등과 제2 차광막(46)이나 반사 전극(5) 사이의 기생 용량 성분이 감소된다. 상술한 바와 같이 액정 용량 CL에 대하여 화소 용량 CC는 충분히 크게 할 필요가 있지만, 제1 차광막(44)을 전기적 실드층으로서 형성하면, 액정 용량 LC와 병렬로 접속되는 기생 용량도 작아져 보다 효율적이다. 또한 신호선으로부터의 잡음의 삽입을 감소하는 것도 가능해진다.
또한, 액정 표시 소자를 반사형으로 하고, 구동 회로 기판(1)의 액정 조성물(3)측의 면에 반사 전극(5)을 형성한 경우, 구동 회로 기판(1)으로서 불투명한 실리콘 기판 등을 이용하는 것이 가능하다. 또한, 능동 소자(30)나 배선을 반사 전극(5) 아래에 설치할 수 있어, 화소가 되는 반사 전극(5)을 넓게 하여, 소위 고개구율을 실현할 수 있는 이점이 있다. 또한, 액정 패널(100)에 조사되는 광에 의한 열을 구동 회로 기판(1)의 이면으로부터 방열할 수 있는 이점도 있다.
다음으로 차광막을 화소 용량의 일부로서 이용하는 것에 대하여 설명한다. 제1 차광막(44)과 제2 차광막(46)은 제3 층간막(45)을 개재하여 대향하고 있으며, 화소 용량의 일부를 형성하고 있다. 참조 부호 49는 화소 전위 제어선(136)의 일부를 형성하는 도전층이다. 도전층(49)에 의해 제1 전극(31)과 제1 차광막(44)은 전기적으로 접속되어 있다. 또한, 도전층(49)을 이용하여 화소 전위 제어 회로(135)로부터 화소 용량까지의 배선을 형성하는 것이 가능하다. 단, 본 실시예에서는 제1 차광막(44)을 배선으로서 이용하였다. 도 46에 제1 차광막(44)을 화소 전위 제어선(136)으로서 이용하는 구성에 대하여 도시한다.
도 46은 제1 차광막(44)의 배치를 도시하는 평면도이다. 참조 부호 46은 제2 차광막이지만, 위치를 나타내기 위해 점선으로 도시하고 있다. 참조 부호 42CH는 관통 홀로, 제1 도전막(42)과 제2 차광막(46)을 접속하고 있다. 또한, 도 46은 제1 차광막(44)을 알기 쉽게 도시하기 위해, 다른 구성은 생략하고 있다. 제1 차광막(44)은, 화소 전위 제어선(136)의 기능을 갖고 있으며 도면에서 X 방향으로 연속하여 형성되어 있다. 제1 차광막(44)은 차광막으로서 기능하기 때문에표시 영역 전면을 피복하도록 형성되어 있지만, 화소 전위 제어선(136)의 기능도 갖게 하기 위해, X 방향으로 연장되며(주사 신호선(102)과 병렬 방향), Y 방향으로 배열되어 라인 형상으로 형성되어, 화소 전위 제어 회로(135)에 접속된다. 또한, 화소 용량의 전극으로서도 기능하기 위해, 제2 차광막(46)이 되도록 넓은 면적에서 중첩되도록 형성되어 있다. 또한, 차광막으로서 누설되는 광이 적어지도록, 인접하는 제1 차광막(44)의 간격은 되도록이면 좁아지도록 형성되어 있다.
단, 도 46에 도시한 바와 같이 인접하는 제1 차광막(44)의 간격을 좁게 형성하면, 차광막(44)의 일부가 인접하는 제2 차광막(46)과 중첩하게 된다. 상술한 바와 같이, 본 액정 표시 장치는 양 방향으로 주사 가능하다. 따라서, 양 방향으로 화소 전위 제어 신호를 주사한 경우에, 다음 단의 제2 차광막(46)과 중첩되는 경우와 중첩되지 않는 경우가 발생한다. 도 46의 경우에는, 도면 위로부터 아래로 주사하는 경우에 제1 차광막(44)과 다음 단의 제2 차광막(46)이 중첩되어 있다.
도 47a, 도 47b를 이용하여 차광막(44)의 일부가 다음 단의 제2 차광막(46)과 중첩되는 것에 의한 문제점과 해결 방법을 설명한다. 도 47a는 문제점을 설명하는 타이밍도이다. Φ2A는 임의의 행의 주사 신호로 A행째의 주사 신호로 한다. Φ2B는 다음 단의 행의 주사 신호로 B행째의 주사 신호로 한다. 또한, 문제가 발생하는 기간 t2로부터 t3 사이에 대하여 설명하고, 그 밖의 기간에 대해서는 생략한다.
도 47a에서, A행째에서 시각 t2로부터 2h(2수평 주사 시간) 후의 시각 t3에서 화소 전위 제어 신호 Φ3A를 변화시키고 있다. 시각 t2로부터 1h 후에는 주사신호 Φ2A의 출력은 종료되어 있으며, 주사 신호 Φ2A에서 구동되는 A행째의 능동 소자(30)는 오프 상태로 되고, A행째의 화소 전극(109)은 영상 신호선(103)으로부터 분리되어 있다. 시각 t2로부터 2h 후의 시각 t3이면, 신호의 전환에 의한 지연 등을 고려해도, A행째의 능동 소자(30)는 충분히 오프 상태로 되어 있다. 그러나, 시각 t3은 B행째의 주사 신호 Φ2B가 전환될 때이다.
A행째의 제1 차광막(44)과 B행째의 제2 차광막(46)이 중첩되어 있기 때문에, B행째의 화소 전극과 A행째의 화소 전위 제어 신호선 사이에서 용량이 발생하게 된다. 시각 t3은 B행째의 능동 소자(30)가 오프 상태로 전환될 때이기 때문에, B행째의 화소 전극(109)은 영상 신호선(103)으로부터 충분히 분리되어 있지 않다. 이 때에 B행째의 화소 전극(109)과의 사이에서 용량 성분을 갖는 A행째의 화소 전자 제어 신호 Φ3A가 전환되면, 화소 전극(109)과 영상 신호선(103) 사이가 충분히 분리되어 있지 않기 때문에, 영상 신호선(103)과 화소 전극(109) 사이에서 전하가 이동한다. 즉, A행째의 화소 전자 제어 신호 Φ3A의 절환이, B행째의 화소 전극(109)에 기입되는 전압 Φ4B에 영향을 미치게 된다.
이 화소 전자 제어 신호 Φ3A에 의한 영향은, 액정 표시 장치의 주사 방향이 일정하면 균일한 영향을 미쳐, 그다지 두드러지지 않는다. 그러나, 적, 녹, 청 등의 색마다 액정 표시 장치를 구비하고, 각 액정 표시 장치의 출력을 거듭 컬러 표시하는 경우에, 액정 표시 장치의 광학적 배치에 의한 이유로, 예를 들면 하나의 액정 표시 장치만 아래로부터 위로 주사하고, 다른 액정 표시 장치는 위로부터 아래로 주사하는 경우가 있다. 이와 같이 복수의 액정 표시 장치 중에서 주사 방향이 다른 것이 있는 경우에는, 표시 품질이 불균일해져 미관을 손상시키게 된다.
다음으로, 도 47b를 이용하여 해결 방법을 설명한다. A행째의 화소 전위 제어 신호 Φ3A를 A행째의 주사 신호 Φ2A의 개시보다 3h 지연시켜 출력하도록 한다. 이 경우, B행째의 주사 신호 Φ2B도 전환된 후이며, B행째의 능동 소자(30)는 충분히 오프 상태이기 때문에 A행째의 화소 전위 제어 신호 Φ3A에 의한 B행째의 화소 전극(109)에 기입되는 전압 Φ4B에 미치는 영향이 감소된다.
또한, 이 경우, 부극성용 입력 신호가 기입되는 시간이, 정극성용 입력 신호에 대하여 3h 동안 짧아지지만, 예를 들면 주사 신호선(102)의 수가 100을 초과하는 경우에는 3% 이하의 값으로 된다. 그 때문에, 부극성용 입력 신호와 정극성용 입력 신호의 실효값의 차이는 기준 전위 Vcom의 값 등에 의해 조정하는 것이 가능하다.
다음으로 도 48a, 도 48b를 이용하여 화소 용량에 공급되는 전압 VPP와 기판 전위 VBB와의 관계에 대하여 설명한다. 도 48a는 화소 전위 제어 회로(135)의 출력 회로(69)를 구성하는 인버터 회로를 도시하고 있다.
도 48a에서 참조 부호 32는 p형 트랜지스터의 채널 영역으로 실리콘 기판(1)에 이온 주입 등의 방법에 의해 n형 웰이 형성되어 있다. 실리콘 기판(1)에는 기판 전압 VBB가 공급되어 있으며, n형 웰(32)의 전위는 VBB로 되어 있다. 소스 영역(34)과 드레인 영역(35)은 p형 반도체층으로, 실리콘 기판(1)에 이온 주입 등의 방법에 의해 형성된다. p형 트랜지스터(30)의 게이트 전극(36)에 기판 전압 VBB보다 저전위의 전압이 인가되면 소스 영역(34)과 드레인 영역(35) 사이가 도통 상태로 된다.
일반적으로 절연부를 형성하는 등의 불필요한 구조가 간단해지기 때문에, 동일한 실리콘 기판의 트랜지스터에는 공통의 기판 전위 VBB가 인가되어 있다. 본 발명의 액정 표시 장치는 동일한 실리콘 기판(1) 상에 구동 회로부의 트랜지스터와, 화소부의 트랜지스터가 형성되어 있다. 화소부의 트랜지스터도 마찬가지의 이유로, 동일한 전위의 기판 전위 VBB가 인가되어 있다.
도 48a에 도시한 인버터 회로에서는, 소스 영역(34)에는 화소 용량에 공급되는 전압 VPP가 인가되어 있다. 소스 영역(34)은 p형 반도체층으로 n형 웰(32)과의 사이는 pn 접합으로 되어 있다. n형 웰(32)의 전위보다 소스 영역(34)의 전위가 높아지면, 소스 영역(34)으로부터 n형 웰(32)로 전류가 흐르게 되는 문제점이 발생한다. 그 때문에, 기판 전압 VBB에 대하여 전압 VPP는 저전위가 되도록 설정된다.
상술한 바와 같이 화소 전극의 전압은, 화소 전극에 기입된 전압을 V2, 액정 용량을 CL, 화소 용량을 CC, 화소 전극 제어 신호의 진폭을 VPP와 VSS로 하면, 전압 강하 후의 화소 전극의 전압은 V2-{CC/(CL+CC)}×(VPP-VSS)로 표현된다. 여기서, VSS로 GND 전위를 선택하면, 화소 전극의 전압 변동의 크기는 전압 VPP와 액정 용량 CL과 화소 용량 CC로 결정되게 된다.
도 48b를 이용하여 CC/(CL+CC)와 전압 VPP과의 관계를 도시한다. 또한 설명을 간단하게 하기 위해 기준 전압 Vcom을 GND 전위로 하고 있다. 또한, 전압을 인가하지 않으면 백 표시(노멀 화이트)로 되는 방식의 경우에, 흑 표시(계조 최소)가 되도록 계조 전압이 화소 전극에 인가되는 경우를 설명한다. 도 48b의 Φ1은 영상신호 선택 회로(123)로부터 화소 전극에 기입되는 계조 전압을 도시하고 있다. Φ1A는 정극성인 경우이고, Φ2A는 부극성인 경우의 계조 전압이다. 흑 표시이기 때문에 기준 전압 Vcom과 화소 전극에 기입되는 계조 전압의 전위차가 최대로 되도록 Φ1A, Φ1B 모두 설정된다. 도 48b에서 Φ1A는 정극성용 신호이기 때문에, 종래와 같이 기준 전압 Vcom과의 전위차가 최대로 되도록 +Vmax로 하고, Φ1B는 Vcom(GND)으로 하여, 화소 전극에 기입한 후에 화소 용량을 이용하여 인하한다.
Φ4A, Φ4B 모두 화소 전극의 전압을 나타내고 있으며, Φ4A는 CC/(CL+CC)가 1인 이상적인 경우를 나타내고, Φ4B는 CC/(CL+CC)가 1 이하로 되는 경우를 나타낸다. Φ4A의 부극성의 경우, Φ1B는 Vcom(GND)이 기입되어 있기 때문에, 화소 전극 제어 신호의 진폭 VPP에 따라 인하된 -Vmax는 CC/(CL+CC)=1보다 -Vmax=-VPP로 된다.
이에 대하여 Φ4B는 CC/(CL+CC)가 1 이하이기 때문에, +Vmax<VPP2로 되는 화소 전극 제어 신호를 공급할 필요가 있다. 상술한 바와 같이 VPP<VBB일 필요가 있기 때문에, +Vmax<VPP<VBB의 관계로 된다. 여기서, 저내압 회로로 하기 위해, 화소 전압을 인하하는 방법을 이용하고 있지만, 화소 전극 제어 신호의 전압 VPP가 고전압으로 되게 되면, 기판 전압 VBB가 고전압으로 되게 되어 결국 고내압 회로가 되는 문제점이 발생한다. 그 때문에, CC/(CL+CC)가 가능한 한 1이 되도록, 즉 CL<<CC가 되도록, CL과 CC의 값을 정할 필요가 있다.
또한, 종래의 유리 기판에 박막 트랜지스터를 형성하는 액정 표시 장치에서는, 화소 전극을 가능한 한 넓게(고개구율화)할 필요가 있기 때문에, 기껏해야CL=CC로 하는 것이 실현 가능한 정도이다. 또한, 본 발명의 액정 표시 장치는 구동 회로부와 화소부가 동일 실리콘 기판 상에 형성되기 때문에, 기판 전위 VBB를 고전압으로서는 저내압화할 수 없다고 하는 문제점을 갖고 있다.
다음으로 도 49의 (a) 및 (b)를 이용하여 부극성용 계조 전압에 대하여 설명하고, 또한 도 50에 의해, 참조표를 이용하여 부극성용 계조 전압을 형성하는 방법에 대하여 설명한다. 또한 도 49의 (a) 및 (b)에서는, 계속해서 설명을 간단하게 하기 위해 기준 전압 Vcom을 GND 전위로 하고 있다. 또한, 액정층에 전압을 인가하지 않은 경우에 백 표시(노멀 화이트)로 되는 방식의 경우로 설명한다.
도 49의 (a)의 Φ1은 영상 신호 선택 회로(123)로부터 화소 전극에 기입되는 계조 전압을 나타내고, 도 49의 (b)의 Φ4는 화소 전극의 전압을 나타내고 있다. 우선, 흑 표시(계조 최소)가 되도록 계조 전압이 화소 전극에 인가되는 경우에 대해 설명한다. Φ1A1은 정극성의 경우이고, Φ1B1은 부극성인 경우를 나타내고 있다. 흑 표시이기 때문에 기준 전압 Vcom과 화소 전극에 기입되는 전압의 전위차가 최대가 되도록 Φ1A1, Φ1B1 모두 설정된다.
Φ1A1은 정극성용 신호이기 때문에, 도 49의 (b)에서, 화소 전극의 전압은, 종래와 같이 기준 전압 Vcom과의 전위차가 최대가 되도록 +Vmax로 된다. 이에 대하여 부극성용 신호인 Φ1B1은 화소 전극에 기입한 후에 화소 용량을 이용하여 인하되어 -Vmax로 된다.
다음으로, 백 표시(계조 최대)가 되도록 계조 전압이 화소 전극에 인가되는 경우에 대해 설명한다. Φ1A2는 정극성인 경우이고, Φ1B2는 부극성인 경우를 나타내고 있다. 백 표시이기 때문에 기준 전압 Vcom과 화소 전극에 기입되는 전압의 전위차가 최소가 되도록 Φ1A2, Φ1B2 모두 설정된다.
Φ1A2는 정극성용 신호이기 때문에, 도 49의 (b)에서, 종래와 같이 기준 전압 Vcom과의 전위차가 최소가 되도록 +Vmin으로 된다. 부극성용 신호 Φ1B2는 화소 전극에 기입한 후에 화소 용량을 이용하여 인하된다. 인하되는 전압은 VPP이기 때문에, 인하된 후에 -Vmin이 되는 전압이 Φ1B2로서 선택된다.
도 49의 (a) 및 (b)에 도시한 바와 같이, 부극성용 신호 Φ1B1, Φ1B2는 종래 이용된 방법과 같이, 단순하게 정극성용 신호 Φ1A1, Φ1A2를 반전한 전압이 아니다. 그 때문에, 참조표를 이용하여 부극성용 신호를 작성하는 것으로 하였다. 도 50에 참조표를 이용하여 부극성용 신호를 작성하는 액정 패널 구동 제어 회로(400)의 블록도를 도시한다. 참조 부호 422는 부극성 전압용 참조표이고, 참조 부호 423은 정극성 전압용 참조표이다. 부극성용 신호는 화소 용량을 이용하여 작성되기 때문에, 부극성 전압용, 정극성 전압용 연산 증폭기는 사용되지 않는다.
정극성 전압용 참조표(422)에는, 변동 보정을 행하는 보정 데이터가 이용된다. 이에 대하여 부극성 전압용 참조표(423)에는, 변동 보정을 행하는 보정 데이터 외에 화소 용량에 의해 인하되어 부극성용 신호가 되도록 보정도 가해진다. 교류화 신호에 의해 아날로그 스위치(417)를 전환함으로써, 정극성용 신호와 부극성용 신호가 DA 변환 회로(405)에 전달된다.
다음으로 반사형 액정 표시 장치의 동작에 대하여 설명한다. 반사형 액정 표시 소자의 하나로서 전계 제어 복굴절 모드(ELECTRICALLY CONTROLLEDBIREFRINGENCE MODE)가 알려져 있다. 전계 제어 복굴절 모드에서는, 반사 전극과 대향 전극 사이에 전압을 인가하여 액정 조성물의 분자 배열을 변화시키고, 그 결과로서 액정 패널 내의 복굴절율을 변화시킨다. 전계 제어 복굴절 모드는, 이 복굴절율의 변화를 광 투과율의 변화로서 이용하여 상을 형성하는 것이다.
또한 도 51a, 도 51b를 이용하여, 전계 제어 복굴절 모드의 하나인 단편광판 트위스티드 네마틱 모드(SPTN)에 대하여 설명한다. 참조 부호 9는 편광 빔 분할기에서 광원(도시 생략)으로부터의 입사광 L1을 2개의 편광으로 분할하고, 직선 편광으로 된 광 L2를 출사한다. 도 51a, 도 51b에서는, 액정 패널(100)에 입사되는 광에, 편광 빔 분할기(9)를 투과한 광(p-polarized light)을 이용하는 경우를 도시하고 있지만, 편광 빔 분할기(9)에서 반사된 광(s-polarized light)을 이용하는 것도 가능하다. 액정 조성물(3)은 액정 분자 길이 축이 구동 회로 기판(1)과 투명 기판(2)에 대하여 평행하게 배열되고, 유전 이방성이 플러스의 네마틱 액정을 이용한다. 또한, 액정 분자는 배향막(7, 8)에 의해, 구동 회로 기판(1)과 투명 기판(2) 사이에서 약 90° 비틀어진 상태로 배향되어 있다.
우선 도 51a에, 액정층에 전압이 인가되어 있지 않은 경우를 도시한다. 액정 패널(100)에 입사된 광은 액정 조성물(3)의 복굴절성에 의해 타원 편광으로 되며, 계속해서 반사 전극(5) 면에서는 원편광으로 된다. 반사 전극(5)에서 반사된 광은 재차 액정 조성물(3) 내를 통과하여 다시 타원 편광으로 되어 출사 시에는 직선 편광으로 되돌아가며, 입사광 L2에 대하여 90° 위상이 회전된 광 L3(s-polarized light)으로서 출사된다. 출사광 L3은 다시 편광 빔 분할기(9)에 입사하지만, 편광면에서 반사되어 출사광 L4로 된다. 이 출사광 L4를 스크린 등에 조사하여 표시를 행한다. 이것은, 액정층에 전압을 인가하지 않은 경우에, 액정층으로부터 광이 출사되는 소위 노멀 화이트(노멀 오픈)로 불리는 표시 방식이다.
다음으로, 도 51b에 액정 조성물(3)의 층에 전압이 인가되어 있는 경우를 도시한다. 액정 조성물(3)의 층에 전압이 인가되면, 액정 분자가 전계 방향으로 배열하기 때문에, 액정층 내에서 복굴절이 발생하는 비율이 감소한다. 그 때문에, 직선 편광으로 액정 패널(100)에 입사한 광 L2는 그 상태 그대로 반사 전극(5)으로 반사되어 입사광 L2와 동일한 방향으로 편광된 광 L5로서 출사된다. 출사광 L5는 편광 빔 분할기(9)를 투과하여 광원으로 되돌아간다. 그 때문에, 스크린 등에 광이 조사되지 않기 때문에, 흑 표시가 된다.
단편광판 트위스티드 네마틱 모드에서는, 액정 분자의 배향 방향이 기판과 평행이기 때문에, 일반적인 배향 방법을 이용할 수 있어, 프로세스 안정성이 양호하다. 또한 노멀 화이트로 사용하기 때문에, 저전압측에서 발생하는 표시 불량에 대하여 여유도를 가질 수 있다. 즉, 노멀 화이트 방식에서는, 암 레벨(흑 표시)이 고전압을 인가한 상태에서 얻어진다. 이 고전압의 경우에는 액정 분자의 대부분이 기판면에 수직인 전계 방향으로 정렬되어 있기 때문에, 암 레벨의 표시는, 저전압 시의 초기 배향 상태에 그다지 의존하지 않는다. 또한, 인간의 눈은, 휘도 얼룩을 휘도의 상대적인 비율로서 인식하고, 또한, 휘도에 대하여 대수 스케일에 가까운 반응을 갖는다. 그 때문에, 인간의 눈은 암 레벨의 변동에는 민감하다. 이러한 이유로, 노멀 화이트 방식은, 초기 배향 상태에 의한 휘도 얼룩에 대하여 유리한표시 방식이다.
그러나, 상술한 전계 제어 복굴절 모드에서는 높은 셀 갭의 정밀도가 요구된다. 즉, 전계 제어 복굴절 모드에서는, 광이 액정층 내를 통과하는 동안에 발생하는 이상광과 정상광 사이의 위상 차를 이용하고 있기 때문에, 투과광 강도는 이상광과 정상광 사이의 리터데이션 Δn·d에 의존한다. 여기서, Δn은 굴절율 이방성이고, d는 스페이서(4)에 의해 형성되는 투명 기판(2)과 구동 회로 기판(1) 사이의 셀 갭이다(도 45 참조).
이 때문에, 본 실시예의 경우, 표시 얼룩을 고려하여 셀 갭 정밀도는, ±0.05㎛ 이하로 하였다. 또한, 반사형 액정 표시 소자에서는 액정에 입사된 광은 반사 전극에서 반사되어 재차 액정층을 통과하기 때문에, 동일한 굴절율 이방성 Δn의 액정을 이용하는 경우, 투과형 액정 표시 소자에 대하여 셀 갭 d는 절반으로 된다. 일반 투과형 액정 표시 소자인 경우 셀 갭 d는 5∼6㎛ 정도인 데 반하여, 본 실시예에서는 약 2㎛이다.
본 실시예에서는 높은 셀 갭 정밀도와, 보다 좁은 셀 갭에 대응하기 위해, 비즈(beads)를 기판간에 분산하는 종래 방법 대신에 기둥형의 스페이서를 구동 회로 기판(1) 상에 형성하는 방법을 이용하였다.
도 52에 구동 회로 기판(1) 상에 설치된 반사 전극(5)과 스페이서(4)의 배치를 설명하는 모식 평면도를 도시한다. 일정한 간격을 유지하도록 다수의 스페이서(4)가 구동 회로 기판(1) 전면에 매트릭스 형상으로 형성되어 있다. 반사 전극(5)은 액정 표시 소자가 형성하는 상의 최소의 화소이다. 도 52에서는 간략화를 위해, 참조 부호 5A, 5B로 나타내는 세로 4화소, 가로 5화소로 도시하였다. 또한, 최외측의 화소군을 참조 부호 5B로 나타내고, 이들보다 내측의 화소군을 참조 부호 5A로 나타낸다.
도 52에서는 세로 4화소, 가로 5화소의 화소가 표시 영역을 형성하고 있다. 액정 표시 소자로 표시하는 이미지는 이 표시 영역에 형성된다. 표시 영역의 외측에는 더미 화소(113)가 형성되어 있다. 이 더미 화소(113)의 주변에 스페이서(4)와 동일한 재료로 주변 프레임(11)이 형성되어 있다. 또한, 주변 프레임(11)의 외측에는 시일재(12)가 도포된다. 참조 부호 13은 외부 접속 단자로 액정 패널(100)에 외부로부터의 신호를 공급하는 데 이용된다.
스페이서(4)와 주변 프레임(11)의 재료에는 수지 재료를 이용하였다. 수지 재료로서 예를 들면, 주식회사 JSR제의 화학 증폭형 네가티브 타입 포토레지스트 BPR-113(상품명)을 이용할 수 있다. 반사 전극(5)이 형성된 구동 회로 기판(1) 상에 스핀 코팅법 등으로 포토레지스트재를 도포하고, 마스크를 이용하여 포토레지스트막을 스페이서(4)와 주변 프레임(11)의 패턴으로 노광한다. 그 후 제거제를 이용하여 포토레지스트를 현상하여 스페이서(4)와 주변 프레임(11)을 형성한다.
스페이서(4)와 주변 프레임(11)을 포토레지스트재 등을 원료로 하여 형성하면, 도포하는 재료의 막 두께로 스페이서(4)와 주변 프레임(11)의 높이를 제어할 수 있어, 높은 정밀도로 스페이서(4)와 주변 프레임(11)을 형성하는 것이 가능하다. 또한, 스페이서(4)의 위치는 마스크 패턴으로 결정할 수 있어, 원하는 위치에 정확하게 스페이서(4)를 설치하는 것이 가능하다. 액정 프로젝터에서는 화소 상에스페이서(4)가 존재하면, 확대 투영된 상에 스페이서에 의한 그림자가 보이게 되어 문제가 있다. 스페이서(4)를 마스크 패턴에 의한 노광, 현상으로 형성함으로써, 영상 표시했을 때에, 문제가 되지 않는 위치에 스페이서(4)를 설치할 수 있다.
또한, 스페이서(4)와 동시에 주변 프레임(11)을 형성하고 있기 때문에, 액정 조성물(3)을 구동 회로 기판(1)과 투명 기판(2) 사이에 봉입하는 방법으로서, 액정 조성물(3)을 구동 회로 기판(1)에 적하하고 그 후 투명 기판(2)을 구동 회로 기판(1)에 접합하는 방법을 이용할 수 있다.
액정 조성물(3)을 구동 회로 기판(1)과 투명 기판(2) 사이에 배치하고, 액정 패널(100)을 조립한 후에는, 주변 프레임(11)에 의해 둘러싸인 영역 내에 액정 조성물(3)이 유지된다. 또한, 주변 프레임(11)의 외측에는 시일재(12)가 도포되어, 액정조성물(3)을 액정 패널(100) 내에 봉입한다. 상술한 바와 같이, 주변 프레임(11)은 마스크 패턴을 이용하여 형성되기 때문에, 높은 위치 정밀도로 구동 회로 기판(1) 상에 형성할 수 있다. 그 때문에, 액정 조성물(3)의 경계를 높은 정밀도로 정하는 것이 가능하다. 또한, 주변 프레임(11)은 시일재(12)의 형성 영역의 경계도 높은 정밀도로 정하는 것이 가능하다.
시일재(12)는 구동 회로 기판(1)과 투명 기판(2)을 고정하는 역할과, 액정 조성물(3)에 의해 유해한 물질이 진입하는 것을 저지하는 역할이 있다. 유동성이 있는 시일재(12)를 도포한 경우에, 주변 프레임(11)은 시일재(12)의 스토퍼가 된다. 시일재(12)의 스토퍼로서, 주변 프레임(11)을 설치함으로써, 액정 조성물(3)의 경계나 시일재(12)의 경계에서의 설계 여유도를 넓게 할 수 있어, 액정패널(100)의 단변으로부터 표시 영역까지의 사이를 좁게(협프레임화) 하는 것이 가능하다.
표시 영역을 둘러싸도록 주변 프레임(11)이 형성되어 있기 때문에, 구동 회로 기판(1)을 러빙 처리할 때에, 주변 프레임(11)에 의해 주변 프레임(11) 근방을 잘 러빙할 수 없는 문제가 있다. 액정 조성물(3)을 일정한 방향으로 배향하기 위해, 배향막을 형성하여 러빙 처리가 행해진다. 본 실시예의 경우, 구동 회로 기판(1)에 스페이서(4), 주변 프레임(11)이 형성된 후에, 배향막(7)이 도포된다. 그 후, 액정 조성물(3)이 일정 방향으로 배향되도록, 배향막(7)을 천 등을 이용하여 문지르는 처리가 실시된다.
러빙 처리에서, 주변 프레임(11)이 구동 회로 기판(1)으로부터 돌출되어 있기 때문에, 주변 프레임(11) 근방의 배향막(7)은, 주변 프레임(11)에 의한 단차에 의해 충분히 문질러지지 않는다. 그 때문에, 주변 프레임(11) 근방에는 액정 조성물(3)의 배향이 불균일한 부분이 생기기 쉽다. 액정 조성물(3)의 배향 불량에 의한 표시 얼룩을 두드러지지 않게 하기 위해, 주변 프레임(11)의 내측의 수개 화소를 더미 화소(113)로 함으로써, 표시에 기여하지 않는 화소로 하고 있다.
그런데, 더미 화소(113)를 형성하여, 화소(5A, 5B)와 동일하게 신호를 공급하면, 더미 화소(113)와 투명 기판(2) 사이에는 액정 조성물(3)이 존재하기 때문에, 더미 화소(113)에 의한 표시도 관찰되는 문제가 발생한다. 노멀 화이트로 사용하는 경우, 액정 조성물(3)에 전압을 인가하지 않으면, 더미 화소(113)가 희게 표시된다. 그 때문에, 표시 영역의 경계가 명확하지 않아, 표시 품질을 손상시킨다. 더미 화소(113)를 차광하는 것도 생각할 수 있지만, 화소와 화소의 간격은 수㎛이기 때문에, 표시 영역의 경계에 정밀도 양호하게 차광 프레임을 형성하는 것은 곤란하다. 따라서, 더미 화소(113)에는 흑 표시가 되는 전압을 공급하여, 표시 영역을 둘러싸는 흑 프레임으로서 관찰되도록 하였다.
도 53에 더미 화소(113)의 구동 방법에 대하여 설명한다. 더미 화소(113)에는 흑 표시가 되는 전압을 공급하기 때문에, 더미 화소가 형성된 영역은 일면 흑 표시로 된다. 일면 흑 표시로 되면, 표시 영역에 형성한 화소와 동일하게 개별로 형성할 필요가 없어, 복수의 더미 화소를 전기적으로 접속하여 형성할 수 있다. 또한, 구동에 필요한 시간을 고려하면, 더미 화소를 위한 기입 시간을 설치하는 것은 불필요하다. 따라서, 복수의 더미 화소의 전극을 연속하여 설치하여 하나의 더미 화소 전극으로 하는 것이 가능하다. 그러나, 복수의 더미 화소를 접속하여 하나의 더미 화소로 하면 화소 전극의 면적이 증가되기 때문에, 액정 용량이 커지게 된다. 상술한 바와 같이 액정 용량이 커지면 화소 용량을 이용하여 화소 전압을 인하하는 효율이 저하된다.
따라서, 더미 화소도 표시 영역의 화소와 마찬가지로 개별로 형성하는 것으로 하였다. 그러나, 유효 화소의 경우와 마찬가지로, 더미 화소에 대해서도 1라인마다의 기입을 행한 경우, 새롭게 형성한 복수 행의 더미 행을 구동하는 시간이 길어진다. 그리고, 그 만큼 유효 화소에 기입을 행하는 시간이 짧아진다는 문제가 발생한다. 이에 대하여 고정밀 표시를 행하는 경우에는, 고속의 영상 신호(도트 클럭 주파수가 높은 신호)가 입력되기 때문에, 점점 더 화소의 기입 시간에 대한제한이 생기게 된다. 따라서, 1 화면의 기입 기간 중에 수 라인분의 기입 시간을 절약하기 위해, 도 53에 도시한 바와 같이 더미 화소에 대해서는 수직 구동 회로(130)의 수직 양 방향 시프트 레지스터 VSR로부터 복수 행분의 타이밍 신호를 출력시키고, 복수의 레벨 시프터(67)와 출력 회로(69)에 입력시켜 주사 신호를 출력하도록 하였다. 또한, 동일하게 화소 전극 제어 회로(135)에 대해서도 양 방향 시프트 레지스터 SR로부터 복수 행분의 타이밍 신호를 출력시키고, 복수의 레벨 시프터(67)와 출력 회로(69)에 입력시켜 화소 전극 제어 신호를 출력하도록 하였다.
다음으로, 도 54, 도 55를 이용하여 구동 회로 기판(1) 상에 형성되는 능동 소자(30)와 그 주변의 구성을 상세히 설명한다. 도 54, 도 55에서 도 45와 동일한 부호는 동일한 구성을 나타낸다. 도 55는 능동 소자(30) 주변을 도시하는 개략적인 평면도이다. 도 54는 도 55의 I-I선에서의 단면도이지만, 도 54와 도 55의 각 구성간의 거리는 일치하지 않는다. 또한 도 55는 주사 신호선(102)과 게이트 전극(36), 영상 신호선(103)과 소스 영역(35), 드레인 영역(34), 화소 용량을 형성하는 제2 전극(40)과 제1 도전층(42)과, 컨택트홀(35CH, 34CH, 40CH, 42CH)의 위치 관계를 도시하는 것으로, 그 밖의 구성은 생략하였다.
도 54에서, 참조 부호 1은 구동 회로 기판인 실리콘 기판, 참조 부호 32는 실리콘 기판(1)에 이온 주입으로 형성한 반도체 영역(p형 웰), 참조 부호 33은 채널 스토퍼, 참조 부호 34는 p형 웰(32)에 이온 주입으로 도전화하여 형성한 드레인 영역, 참조 부호 35는 p형 웰(32)에 이온 주입으로 형성한 소스 영역, 참조 부호 31은 p형 웰(32)에 이온 주입으로 도전화하여 형성한 화소 용량의 제1 전극이다.또한, 본 실시예에서는 능동 소자(30)를 p형 트랜지스터로 나타냈지만, n형 트랜지스터로 하는 것도 가능하다.
참조 부호 36은 게이트 전극, 참조 부호 37은 게이트 전극 단부의 전계 강도를 완화하는 오프셋 영역, 참조 부호 38은 절연막, 참조 부호 39는 트랜지스터간을 전기적으로 분리하는 필드 산화막, 참조 부호 40은 화소 용량을 형성하는 제2 전극으로 절연막(38)을 개재하여 실리콘 기판(1)에 설치한 제1 전극(31)과의 사이에서 용량을 형성한다. 게이트 전극(36)과 제2 전극(40)은, 절연막(38) 상에 능동 소자(30)의 임계값을 낮게 하기 위한 도전층과 저저항의 도전층을 적층한 2층막으로 이루어져 있다. 2층막으로서는 예를 들면 폴리실리콘과 텅스텐 실리사이드의 막을 이용할 수 있다. 참조 부호 41은 제1 층간막, 참조 부호 42는 제1 도전막이다. 제1 도전막(42)은 접촉 불량을 방지하는 배리어 메탈과 저저항의 도전막의 다층막으로 이루어져 있다. 제1 도전막으로서, 예를 들면 티탄 텅스텐과 알루미늄의 다층 금속막을 스퍼터로 형성하여 이용할 수 있다.
도 55에서 참조 부호 102는 주사 신호선이다. 주사 신호선(102)은 도 55에서, X 방향으로 연장되며 Y 방향으로 병설되어 있어 능동 소자(30)를 온·오프하는 주사 신호가 공급된다. 주사 신호선(102)은 게이트 전극과 동일한 2층막으로 이루어져 있으며, 예를 들면 폴리실리콘과 텅스텐 실리사이드를 적층한 2층막을 이용할 수 있다. 영상 신호선(103)은 Y 방향으로 연장되며 X 방향으로 병설되어 있어 반사 전극(5)에 기입되는 영상 신호가 공급된다. 영상 신호선(103)은 제1 도전막(42)과 동일한 다층 금속막으로 이루어져 있으며, 예를 들면 티탄 텅스텐과알루미늄의 다층 금속막을 이용할 수 있다.
영상 신호는 절연막(38)과 제1 층간막(41)에 비워진 컨택트홀(35CH)을 통과하여 제1 도전막(42)에 의해 드레인 영역(35)으로 전달된다. 주사 신호선(102)에 주사 신호가 공급되면, 능동 소자(30)는 온으로 되어 영상 신호는 반도체 영역(p형 웰)(32)로부터 소스 영역(34)으로 전달되고, 컨택트홀(34CH)을 통과하여 제1 도전막(42)으로 전달된다. 제1 도전막(42)으로 전달되는 영상 신호는 컨택트홀(40CH)을 통과하여 화소 용량의 제2 전극(40)으로 전달된다.
또한, 도 54에 도시한 바와 같이 영상 신호는 컨택트홀(42CH)을 통과하여 반사 전극(5)으로 전달되어 간다. 컨택트홀(42CH)은 필드 산화막(39) 위에 형성되어 있다. 필드 산화막(39)은 막 두께가 두껍기 때문에, 필드 산화막 위에는 다른 구성에 비해 높은 위치로 되어 있다. 컨택트홀(42CH)은 필드 산화막(39) 상에 형성됨으로써, 상층의 도전막에 의해 가까운 위치로 할 수 있어 컨택트홀의 접속부의 길이를 짧게 하고 있다.
또한 도 54에 도시한 바와 같이, 제2 층간막(43)은 제1 도전막(42)과 제2 도전막(44)을 절연하고 있다. 제2 층간막(43)은 각 구성물에 의해 발생하는 요철을 매립하는 평탄화막(43A)과 그 위를 피복하는 절연막(43B)의 2층으로 형성되어 있다. 평탄화막(43A)은 SOG(spin on glass)를 도포하여 형성되어 있다. 절연막(43B)은 TEOS막으로, 반응 가스로서 TEOS(Tetraethylorthosilicate)를 이용하여 SiO2막을 CVD(Chemical Vapor Deposition)에 의해 형성한 것이다.
제2 층간막(43) 형성 후, CMP(화학적 기계적 연마)에 의해 제2 층간막(43)은 연마된다. 제2 층간막(43)은 CMP에 의해 연마됨으로써 평탄화된다. 평탄화된 제2 층간막 위에 제1 차광막(44)이 형성된다. 제1 차광막(44)은 제1 도전막(42)과 동일한 텅스텐과 알루미늄의 다층 금속막으로 형성하고 있다.
제1 차광막(44)은 구동 회로 기판(1)의 대략 전면을 피복하고 있으며, 개구는 도 54에 도시한 컨택트홀(42CH)의 부분에만 있다. 제1 차광막(44) 위에 제3 층간막(45)이 TEOS막으로 형성되어 있다. 또한 제3 층간막(45) 위에 제2 차광막(46)이 형성되어 있다. 제2 차광막(46)은 제1 도전막(42)과 동일한 텅스텐과 알루미늄의 다층 금속막으로 형성되어 있다. 제2 차광막(46)은 컨택트홀(42CH)에서 제1 도전막(42)과 접속되어 있다. 컨택트홀(42CH)에서는, 접속을 취하기 위해 제1 차광막(44)을 형성하는 금속막과 제2 차광막(46)을 형성하는 금속막이 적층되어 있다.
제1 차광막(44)과 제2 차광막(46)을 도전막으로 형성하고, 그 사이에 제3 층간막(45)을 절연막(유전막)으로 형성하며, 제1 차광막(44)에 화소 전위 제어 신호를 공급하고, 제2 차광막(46)에 계조 전압을 공급하면, 제1 차광막(44)과 제2 차광막(46)으로 화소 용량을 형성할 수 있다. 또한, 계조 전압에 대한 제3 층간막(45)의 내전압과, 막 두께를 얇게 하여 용량을 크게 하는 것을 고려하면, 제3 층간막(45)은 150㎚ 내지 450㎚가 바람직하고, 보다 바람직하게는 약 300㎚이다.
이상, 본 발명자에 의해 이루어진 발명을 상기 발명의 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 발명의 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.
본원에서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 다음과 같다.
본 발명에 따르면, 반사형 액정 표시 소자의 구동에서, 영상 신호 및 제어 신호를 고속화하는 회로를 액정 패널에 근접시켜 배치함으로써, 노이즈, EMI, EMC의 특성 향상을 도모할 수 있다.
본 발명에 따르면, 개발 단계에서의 광학계의 형상 변경에 상관없이 회로 기판의 개발을 행할 수 있기 때문에, 개발 기간의 단축, 개발, 모델 변경에 수반되는 비용의 저감을 도모할 수 있다.

Claims (11)

  1. 액정 표시 장치에 있어서,
    액정 표시 패널 및 상기 액정 표시 패널에 결합된 표시 제어 장치를 갖고,
    상기 표시 제어 장치가 외부에서 공급된 영상 신호를 수신하기 위한 제1 섹션 및 상기 제1 섹션에 후속하며 상기 액정 표시 패널에 결합된 제2 섹션을 포함하며,
    상기 제2 섹션은 상기 제1 섹션으로부터 공급된 상기 영상 신호를 증폭하여 교류화 신호로 변환하기 위한 회로와, 상기 액정 표시 패널을 구동하기 위한 구동 펄스를 출력하기 위한 구동 펄스 회로를 포함하고,
    상기 제1 섹션 및 상기 제2 섹션은 서로 분리된 제1 및 제2 기판 상에 각각 형성되며,
    상기 제2 섹션은 상기 액정 표시 패널 근방에 배치되고,
    상기 제1 섹션 및 제2 섹션은 플렉시블 케이블을 통하여 결합되는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 제2 섹션은
    상기 영상 신호의 데이터 레이트 변환을 행하기 위한 회로와,
    상기 영상 신호의 감마 보정을 행하기 위한 회로와,
    상기 영상 신호의 표시 해상도 변환을 행하기 위한 회로와,
    디지털 형태의 상기 영상 신호를 아날로그 신호로 변환하기 위한 디지털/아날로그 변환기와,
    상기 영상 신호를 샘플 및 홀드하기 위한 샘플 홀드 회로와,
    상기 영상 신호를 상(相) 전개하기 위한 회로
    중 적어도 하나를 더 포함하는 액정 표시 장치.
  3. 제1항에 있어서,
    상기 영상 신호는 차동 증폭 모드에서 상기 제1 섹션으로부터 상기 제2 섹션으로 공급되는 액정 표시 장치.
  4. 제1항에 있어서,
    상기 제2 섹션은 상기 영상 신호의 데이터 레이트를 2 배율 이상 증가시키기 위한 회로
    를 더 포함하는 액정 표시 장치.
  5. 제1항에 있어서,
    상기 제2 기판은 상기 액정 표시 패널의 액정층을 사이에 두는 한쌍의 기판중 하나와 동일 평면에 배치되는 액정 표시 장치.
  6. 제1항에 있어서,
    상기 제2 기판은 상기 액정 표시 패널의 액정층을 사이에 두는 한쌍의 기판 중 하나인 액정 표시 장치.
  7. 제1항에 있어서,
    상기 제2 기판은 상기 액정 표시 패널의 액정층을 사이에 두는 한쌍의 기판 중 하나의 외측면 상에 부착되는 액정 표시 장치.
  8. 제1항에 있어서,
    상기 제2 섹션은 상기 액정 표시 패널의 액정층을 사이에 두는 한쌍의 기판 중 하나의 외측면 상에서 제작되는 액정 표시 장치.
  9. 액정 표시 장치에 있어서,
    3원색 이미지를 생성하기 위한 복수의 액정 표시 패널 - 상기 복수의 액정 표시 패널 각각은 제1 및 제2 기판과, 상기 제1 기판과 상기 제2 기판 사이에 있는 액정층과, 상기 제1 기판 상에 형성된 복수의 픽셀을 가짐 - 과,
    각각이 상기 복수의 액정 표시 패널 중 대응하는 패널용으로 제공되고, 상기 복수의 픽셀 각각에 영상 신호를 공급하기 위한 복수의 구동 회로와,
    상기 복수의 액정 표시 패널 중 대응하는 패널용으로 제공된 복수의 액정 표시 패널 구동 제어 회로
    를 포함하고,
    상기 복수의 액정 표시 패널 구동 제어 회로 각각은 상기 복수의 구동 회로 중 대응하는 회로에 제어 신호 및 상기 영상 신호를 공급하며,
    상기 복수의 액정 표시 패널 중 하나에 대응하는 상기 복수의 액정 표시 패널 구동 제어 회로 각각은 상기 복수의 액정 표시 패널 중 다른 것에 대응하는 상기 복수의 액정 표시 패널 구동 회로의 다른 것과 독립적으로 제어되는 액정 표시 장치.
  10. 제9항에 있어서,
    상기 복수의 액정 표시 패널 중 하나에 각각 대응하는 복수의 전원 회로
    를 더 포함하며,
    상기 복수의 전원 회로는 서로 분리되어 배치되며, 상기 복수의 전원 회로 각각은 상기 복수의 전원 회로의 다른 것과 독립적으로 제어되는 액정 표시 장치.
  11. 제9항에 있어서,
    상기 제1 기판은 실리콘으로 이루어진 액정 표시 장치.
KR10-2003-0010139A 2002-02-19 2003-02-18 프로젝터 KR100525142B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00040912 2002-02-19
JP2002040912A JP4221183B2 (ja) 2002-02-19 2002-02-19 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20030069840A true KR20030069840A (ko) 2003-08-27
KR100525142B1 KR100525142B1 (ko) 2005-11-01

Family

ID=27678326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0010139A KR100525142B1 (ko) 2002-02-19 2003-02-18 프로젝터

Country Status (5)

Country Link
US (1) US7209103B2 (ko)
JP (1) JP4221183B2 (ko)
KR (1) KR100525142B1 (ko)
CN (1) CN100361186C (ko)
TW (1) TWI275063B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230067861A (ko) 2021-11-10 2023-05-17 박찬호 버너 방열구조를 구비한 요리기기

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914644B2 (en) * 1999-12-24 2005-07-05 Matsushita Electric Industrial Co., Ltd. Liquid crystal device
JP3750734B2 (ja) * 2001-07-27 2006-03-01 セイコーエプソン株式会社 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置
TWI223230B (en) * 2003-05-07 2004-11-01 Au Optronics Corp Line inversion driving device for thin film transistor liquid crystal display
TW591595B (en) * 2003-05-23 2004-06-11 Toppoly Optoelectronics Corp LCD driving circuit
JP3722812B2 (ja) * 2003-07-08 2005-11-30 シャープ株式会社 容量性負荷の駆動回路および駆動方法
KR100570976B1 (ko) * 2003-10-06 2006-04-13 삼성에스디아이 주식회사 필드순차구동방식의 액정표시장치
TWI230337B (en) * 2003-10-14 2005-04-01 Toppoly Optoelectronics Corp Data transmission method of reversing data by differential data signal
TWI273542B (en) * 2003-10-21 2007-02-11 Au Optronics Corp Cascade driver circuit for liquid crystal display
JP4103886B2 (ja) 2003-12-10 2008-06-18 セイコーエプソン株式会社 画像信号の補正方法、補正回路、電気光学装置および電子機器
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
KR100767583B1 (ko) * 2003-12-29 2007-10-17 엘지.필립스 엘시디 주식회사 액정표시장치 구동회로
JP4037370B2 (ja) * 2004-02-25 2008-01-23 シャープ株式会社 表示装置
TWI287770B (en) * 2004-03-09 2007-10-01 Novatek Microelectronics Corp Color managing structure and method for panel display apparauts
TWI292138B (en) * 2004-03-11 2008-01-01 Mstar Semiconductor Inc Device for adaptively adjusting video's luminance and related method
JP4810795B2 (ja) * 2004-04-07 2011-11-09 ソニー株式会社 表示装置および表示装置の駆動方法
JP2005321745A (ja) * 2004-04-07 2005-11-17 Sony Corp 表示装置および表示装置の駆動方法
KR101046586B1 (ko) * 2004-05-28 2011-07-06 삼성전자주식회사 디스플레이장치와 이를 이용한 디스플레이 시스템
JP3874357B2 (ja) * 2004-07-05 2007-01-31 シャープ株式会社 データ送信装置、データ受信装置、データ送受信装置およびデータ送受信方法
US8836621B2 (en) 2004-12-15 2014-09-16 Nlt Technologies, Ltd. Liquid crystal display apparatus, driving method for same, and driving circuit for same
US20060145973A1 (en) * 2004-12-30 2006-07-06 Haiming Jin LCOS micro-display device
KR101108391B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 액정 표시장치
JP4497067B2 (ja) * 2005-03-23 2010-07-07 セイコーエプソン株式会社 電気光学装置、電気光学装置用駆動回路および電気光学装置用駆動方法
JP2006330338A (ja) * 2005-05-26 2006-12-07 Nec Corp 表示装置及び携帯機器
KR20070056779A (ko) * 2005-11-30 2007-06-04 삼성전자주식회사 데이터 구동 집적회로장치와 이를 포함하는 액정표시장치
US7167120B1 (en) * 2006-02-09 2007-01-23 Chunghwa Picture Tubes, Ltd. Apparatus for digital-to-analog conversion and the method thereof
JP2007322501A (ja) * 2006-05-30 2007-12-13 Canon Inc アクティブマトリクス基板、反射型液晶表示装置、及び投影型表示装置
TWI327304B (en) * 2006-06-02 2010-07-11 Chimei Innolux Corp Liquid crystal display device and driving method of the same
CN101221306B (zh) * 2007-01-12 2012-11-21 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
US7973750B2 (en) * 2007-04-18 2011-07-05 Seiko Epson Corporation Projector with dual image formation units and greyscale
JP2009031420A (ja) * 2007-07-25 2009-02-12 Nec Lcd Technologies Ltd 液晶表示装置及び電子表示装置
JP4492694B2 (ja) * 2007-12-20 2010-06-30 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
CN101615382B (zh) * 2008-06-27 2012-07-04 群康科技(深圳)有限公司 液晶显示装置
JP4952704B2 (ja) * 2008-11-20 2012-06-13 セイコーエプソン株式会社 情報表示装置
CN101916553B (zh) * 2010-07-13 2012-03-07 深圳市长江力伟股份有限公司 一种彩色lcos显示芯片及其驱动控制方法
TWI433620B (zh) * 2010-12-10 2014-04-01 Askey Computer Corp 多埠式千兆位元組被動光纖網路之印刷電路板及其佈局方法
TWI416499B (zh) * 2010-12-30 2013-11-21 Au Optronics Corp 平面顯示裝置的影像顯示方法
JP5956891B2 (ja) * 2012-09-26 2016-07-27 株式会社ジャパンディスプレイ 液晶表示装置及び液晶表示装置の駆動方法
JP6031954B2 (ja) * 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
TW201445542A (zh) * 2013-05-20 2014-12-01 Sony Corp 影像信號處理電路、影像信號處理方法及顯示裝置
JP6206104B2 (ja) * 2013-11-11 2017-10-04 セイコーエプソン株式会社 信号処理回路、回路基板、及び、プロジェクター
KR102214942B1 (ko) 2013-12-20 2021-02-09 엘지디스플레이 주식회사 투명 표시 장치 및 투명 유기 발광 표시 장치
JP2015219473A (ja) * 2014-05-21 2015-12-07 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
CN109754748B (zh) * 2017-11-03 2021-05-14 上海和辉光电股份有限公司 一种显示面板的驱动电路、显示面板及显示装置
US10622082B2 (en) * 2017-12-15 2020-04-14 Boe Technology Group Co., Ltd. Display apparatus and gate-driver-on-array circuit
CN111271264B (zh) * 2018-12-05 2022-06-21 研能科技股份有限公司 微机电泵模块
KR102609852B1 (ko) * 2019-01-16 2023-12-06 삼성디스플레이 주식회사 표시 장치 및 표시 시스템
TWI742394B (zh) * 2019-07-03 2021-10-11 神雲科技股份有限公司 伺服器
CN112349233B (zh) * 2019-08-08 2023-11-07 佛山市顺德区顺达电脑厂有限公司 服务器
KR102655655B1 (ko) * 2020-03-18 2024-04-09 주식회사 엘엑스세미콘 레벨 시프트 회로 및 이를 포함하는 소스 드라이버

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406304A (en) * 1991-08-28 1995-04-11 Nec Corporation Full color liquid crystal driver
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
JP2994169B2 (ja) * 1993-04-09 1999-12-27 日本電気株式会社 アクティブマトリックス型液晶表示装置
JPH0869265A (ja) * 1994-08-26 1996-03-12 Casio Comput Co Ltd 液晶表示装置
DE69531441T2 (de) * 1994-12-20 2004-06-24 Seiko Epson Corp. Bildanzeigegerät
JPH09114443A (ja) * 1995-10-20 1997-05-02 Seiko Epson Corp 映像スケーリング装置
JP3557480B2 (ja) * 1996-06-21 2004-08-25 カシオ計算機株式会社 液晶表示装置
TW559679B (en) * 1997-11-17 2003-11-01 Semiconductor Energy Lab Picture display device and method of driving the same
KR100572218B1 (ko) * 1998-11-07 2006-09-06 삼성전자주식회사 평판디스플레이시스템의화상신호인터페이스장치및그방법
US20020003507A1 (en) * 1999-02-26 2002-01-10 Robert D. Dodge Dual mode digital video interface and remote lcd monitor
US6337235B1 (en) * 1999-03-26 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6448962B1 (en) * 1999-05-14 2002-09-10 Three-Five Systems, Inc. Safety timer to protect a display from fault conditions
JP2000347630A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 液晶表示装置の駆動方法
GB2357644B (en) * 1999-12-20 2004-05-05 Ericsson Telefon Ab L M Low-voltage differential signal (LVDS) input circuit
KR100706742B1 (ko) 2000-07-18 2007-04-11 삼성전자주식회사 평판 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230067861A (ko) 2021-11-10 2023-05-17 박찬호 버너 방열구조를 구비한 요리기기

Also Published As

Publication number Publication date
US7209103B2 (en) 2007-04-24
US20030156086A1 (en) 2003-08-21
CN1440016A (zh) 2003-09-03
JP4221183B2 (ja) 2009-02-12
TW200305842A (en) 2003-11-01
TWI275063B (en) 2007-03-01
KR100525142B1 (ko) 2005-11-01
JP2003241220A (ja) 2003-08-27
CN100361186C (zh) 2008-01-09

Similar Documents

Publication Publication Date Title
KR100525142B1 (ko) 프로젝터
KR100506434B1 (ko) 액정 표시 장치
KR100496844B1 (ko) 저내압 구동 회로를 구비한 액정 표시 장치
KR100291158B1 (ko) 액티브매트릭스형액정표시장치
US7492340B2 (en) Liquid crystal display device having stabilized drive circuit
US6680721B2 (en) Driving circuit for electro-optical apparatus, driving method for electro-optical apparatus, electro-optical apparatus, and electronic apparatus
US20030222838A1 (en) Liquid crystal display device
US20110073868A1 (en) Electro-optical device and electronic apparatus
CN102207643B (zh) 液晶装置、液晶装置的驱动方法及电子设备
US7277091B2 (en) Driving circuit for electro-optical panel, electro-optical device having the driving circuit, and electronic apparatus having the electro-optical device
US7710412B2 (en) Liquid crystal display device
KR100574130B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 장치, 전기 광학장치의 구동 방법 및 전자 기기
US7427739B2 (en) Electro-optical device and electronic apparatus
JP4012922B2 (ja) 液晶表示装置の駆動方法
JP3598740B2 (ja) 液晶表示装置の駆動回路、液晶表示装置および電子機器
JP2008122747A (ja) 電気光学装置用駆動回路、電気光学装置の駆動方法、電気光学装置、及び電子機器
JP2005326750A (ja) 電気光学パネルの駆動回路及び方法、電気光学装置並びに電子機器
JP2011209525A (ja) 液晶装置、液晶装置の駆動方法及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee