JPH0869265A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は小型で高精細、高画質の液晶表示装
置を提供する。 【構成】 データ処理回路３０は、入力されるＲ、Ｇ、
Ｂのアナログ映像信号をそのＡ／Ｄ変換器３１〜３３で
コントローラ４３からのＡ／Ｄクロックに同期してそれ
ぞれディジタル変換し、ラインメモリ３４〜３６に一時
記憶する。ラインメモリ３４〜３６から読み出したディ
ジタル映像信号をＤ／Ａ変換器３７〜３９によりコント
ローラ４３から入力されるＡ／Ｄクロックの３倍周期の
Ａ／Ｄクロックに同期してアナログ変換し、このアナロ
グ映像信号を正・反転アンプ４０〜４２でコントローラ
４３からの正・反転切換信号に基づいて正・反転して信
号側駆動回路２０に出力する。信号側駆動回路２０はデ
ータ処理回路３０から３倍周期の速度で入力されるアナ
ログ映像信号を入力される走査ラインを１水平走査期間
に２回ラッチして２本ずつ走査される各信号ラインに供
給し、ペアライン駆動する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係り、
詳細には、小型で高精細の表示を行えるアクティブマト
リックス型の液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示パネル、特に、ＴＦＴ（thin f
ilm transistor）方式の液晶表示パネル１は、一般に、
図２に示すように、一対のガラス基板２ａ、２ｂの間に
液晶３が封入され、一方のガラス基板２ａの外面に偏光
板４が取り付けられている。

【０００３】また、一方のガラス基板２ａの内面には、
Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）のカ
ラーフィルタ５が形成されており、このカラーフィルタ
５の内面に共通電極６が形成されている。

【０００４】他方のガラス基板２ｂの内面には、複数の
走査ラインＹ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍ（図
２には、簡単のため、Ｙ１〜Ｙ３のみ表示する。）と複
数の信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎ
（図２には、簡単のため、Ｘ１〜Ｘ３のみ表示する。）
がマトリックス状に形成され、これら複数の走査ライン
Ｙ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍと信号ラインＸ
１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎとの各交点にＴＦ
Ｔで形成されたスイッチング素子ＴＲｍｎと画素電極Ｔ
Ｃｍｎが形成されている。

【０００５】そして、他方のガラス基板２ｂの外面に
は、偏光板７が取り付けられており、この液晶表示パネ
ル１では、この偏光板７の外方からバックライト等から
白色光等の光が照射される。

【０００６】したがって、図２に示した液晶表示パネル
１は、図３に模式的に示すように、複数の走査ラインＹ
１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍと複数の信号ライ
ンＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎとの各交点に
スイッチング素子ＴＲｍｎを介してＲ、Ｇ、Ｂ用の画素
電極ＴＣｍｎが接続されたものとなっている。

【０００７】そして、このような液晶表示パネル１は、
その走査ラインＹ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍ
には、走査ラインＹ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙ
ｍに走査信号を供給して走査ラインＹ１、Ｙ２、Ｙ３、
Ｙ４、・・・、Ｙｍを走査する走査側駆動回路（図示
略）が接続され、その信号ラインＸ１、Ｘ２、Ｘ３、Ｘ
４、・・・、Ｘｎには、入力される映像信号をラッチし
て、当該信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、
Ｘｎの映像信号に対応するデータ信号を各信号ラインＸ
１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに供給する信号側
駆動回路が接続される。

【０００８】この信号側駆動回路は、一般に、図４に示
すような信号側駆動回路１０が使用されており、この信
号側駆動回路１０は、各信号ラインＸ１、Ｘ２、Ｘ３、
Ｘ４、・・・、Ｘｎにクリア回路ＣＲ１〜ＣＲｎとラッ
チ回路ＬＴ１〜ＬＴｎを備えている。

【０００９】なお、図４においては、信号ラインＸ１、
Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎと走査ラインＹ１、Ｙ
２、Ｙ３、Ｙ４、・・・、Ｙｍの各交点に、スイッチン
グ素子ＴＲｍｎを介して補助容量Ｃｓと液晶容量Ｃｘが
接続されたものとして表示されている。

【００１０】各クリア回路ＣＲ１〜ＣＲｎは、アナログ
スイッチＡＳ１〜ＡＳｎを備え、各アナログスイッチＡ
Ｓ１〜ＡＳｎは、所定の基準電圧ＶBBと各信号ラインＸ
１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎとの間に接続され
ている。

【００１１】各アナログスイッチＡＳ１〜ＡＳｎには、
クリア信号ＣＬＲが入力され、各アナログスイッチＡＳ
１〜ＡＳｎは、ハイ（「Ｈ」）のクリア信号ＣＬＲが入
力されると、オンとなって、各信号ラインＸ１、Ｘ２、
Ｘ３、Ｘ４、・・・、Ｘｎと基準電圧ＶBBとを接続し
て、各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘ
ｎを基準電圧ＶBBの電圧にクリアする。

【００１２】上記各ラッチ回路ＬＴ１〜ＬＴｎは、５個
のアナログスイッチＡＳ１１〜ＡＳ１５、〜、アナログ
スイッチＡＳｎ１〜ＡＳｎ５、ドライバＤＲ１〜ＤＲ
ｎ、２個のコンデンサＣ１１、Ｃ１２、〜、コンデンサ
Ｃｎ１、Ｃｎ２、４個のノア回路ＮＲ１１、ＮＲ１２、
ＮＲ１３、ＮＲ１４、〜、ノア回路ＮＲｎ１、ＮＲｎ
２、ＮＲｎ３、ＮＲｎ４及びフリップフロップＦＦ１〜
ＦＦｎを備えており、また、信号側駆動回路１０は、２
個のインバータＩｎ１、Ｉｎ２を備えている。

【００１３】そして、信号ラインＸ１、Ｘ４、・・・
は、Ｂ（Ｂｌｕｅ）用の信号ラインであり、ラッチ回路
ＬＴ１、ＬＴ４、・・・が接続されている。また、信号
ラインＸ２、Ｘ５、・・・は、Ｒ（Ｒｅｄ）用の信号ラ
インであり、ラッチ回路ＬＴ２、ＬＴ５、・・・が接続
されている。さらに、信号ラインＸ３、Ｘ６、・・・
は、Ｇ（Ｇｒｅｅｎ）用の信号ラインであり、ラッチ回
路ＬＴ３、ＬＴ６、・・・が接続されている。

【００１４】フリップフロップＦＦ１〜ＦＦｎには、シ
フトクロック信号ＣＫがそのクロック端子に入力され、
その先頭のフリップフロップＦＦ１にスタート信号ＳＲ
Ｔが入力される。フリップフロップＦＦ１は、スタート
信号ＳＲＴをシフトクロックＣＫに同期してラッチし、
次段のフリップフロップＦＦ２にシフト出力信号を出力
する。以降のフリップフロップＦＦ２〜ＦＦｎ-1は、入
力されるシフト出力信号をシフトクロック信号ＣＫに同
期してラッチし、順次次段のフリップフロップＦＦ３〜
ＦＦｎに出力する。

【００１５】各ラッチ回路ＬＴ１〜ＬＴｎは、コンデン
サＣ１１、Ｃ１２、〜、コンデンサＣｎ１、Ｃｎ２がそ
れぞれアナログスイッチＡＳ１２〜ＡＳｎ２、〜、アナ
ログスイッチＡＳ１３〜ＡＳｎ３及びドライバＤＲ１〜
ＤＲｎ及びアナログスイッチＡＳｎ１１〜ＡＳｎ１を介
して信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎ
に並列に接続されており、また、このコンデンサＣ１
１、Ｃ１２、〜、コンデンサＣｎ１、Ｃｎ２は、アナロ
グスイッチＡＳ１４、ＡＳ１５、〜、アナログスイッチ
ＡＳｎ４、ＡＳｎ５を介して順次Ｒ、Ｇ、Ｂの映像信号
の入力される映像信号ラインに接続されている。

【００１６】そして、各ラッチ回路ＬＴ１〜ＬＴｎのコ
ンデンサＣ１１〜Ｃｎ１に接続されたアナログスイッチ
ＡＳ１４〜ＡＳｎ４には、ノア回路ＮＲ１１〜ＮＲｎ１
を介して書込信号HCNTが入力されるとともに、フリップ
フロップＦＦ１〜ＦＦｎの出力信号であるシフト出力信
号が入力され、アナログスイッチＡＳ１４〜ＡＳｎ４
は、書込信号HCNTとシフト出力信号がともにロー
（「Ｌ」）のとき、オンして、そのとき、Ｒ、Ｇ、Ｂの
各映像信号ラインに入力されている映像信号をコンデン
サＣ１１〜Ｃｎ１に取り込む。

【００１７】各ラッチ回路ＬＴ１〜ＬＴｎのコンデンサ
Ｃ１２〜Ｃｎ２に接続されたアナログスイッチＡＳ１５
〜ＡＳｎ５には、ノア回路ＮＲ１３〜ＮＲｎ３を介して
インバータＩｎ２により反転された書込信号HCNTが入力
されるとともに、フリップフロップＦＦ１〜ＦＦｎのシ
フト出力信号が入力され、アナログスイッチＡＳ１５〜
ＡＳｎ５は、書込信号HCNTがハイで、シフト出力信号が
ローのとき、オンして、そのとき、Ｒ、Ｇ、Ｂの各映像
信号ラインに入力されている映像信号をコンデンサＣ１
２〜Ｃｎ２に取り込む。

【００１８】また、コンデンサＣ１１〜Ｃｎ１は、アナ
ログスイッチＡＳ１２〜ＡＳｎ２、ドライバＤＲ１〜Ｄ
Ｒｎ及びアナログスイッチＡＳ１１〜ＡＳｎ１を介して
各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに
接続されている。

【００１９】そして、アナログスイッチＡＳ１２〜ＡＳ
ｎ２には、ノア回路ＮＲ１２〜ＮＲｎ２を介してインバ
ータＩｎ２で反転された書込信号HCNT及び読出信号￣Ｏ
Ｅ（￣ＯＥは、反転読出信号ＯＥを示す）が入力されて
おり、アナログスイッチＡＳ１１〜ＡＳｎ１には、イン
バータＩｎ１を介してクリア信号ＣＬＲが入力されてい
る。

【００２０】したがって、アナログスイッチＡＳ１２〜
ＡＳｎ２は、書込信号HCNTがハイで、読出信号￣ＯＥが
ローのとき、オンとなり、アナログスイッチＡＳ１１〜
ＡＳｎ１は、クリア信号ＣＬＲがローのときオンとなっ
て、コンデンサＣ１１〜Ｃｎ１内に蓄積されていた映像
信号がアナログスイッチＡＳ１２〜ＡＳｎ２、ドライバ
ＤＲ１〜ＤＲｎ及びアナログスイッチＡＳ１１〜ＡＳｎ
１を介して各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・
・、Ｘｎに供給される。

【００２１】同様に、コンデンサＣ１２〜Ｃｎ２は、ア
ナログスイッチＡＳ１３〜ＡＳｎ３、ドライバＤＲ１〜
ＤＲｎ及びアナログスイッチＡＳ１１〜ＡＳｎ１を介し
て各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎ
に接続されている。

【００２２】そして、アナログスイッチＡＳ１３〜ＡＳ
ｎ３には、ノア回路ＮＲ１４〜ＮＲｎ４を介して書込信
号HCNT及び読出信号￣ＯＥが入力されており、アナログ
スイッチＡＳ１１〜ＡＳｎ１には、上述のように、イン
バータＩｎ１を介してクリア信号ＣＬＲが入力されてい
る。

【００２３】したがって、アナログスイッチＡＳ１３〜
ＡＳｎ３は、書込信号HCNTがローで、読出信号￣ＯＥが
ローのとき、オンとなり、アナログスイッチＡＳ１１〜
ＡＳｎ１は、クリア信号ＣＬＲがローのときオンとなっ
て、コンデンサＣ１２〜Ｃｎ２内に蓄積されていた映像
信号がアナログスイッチＡＳ１３〜ＡＳｎ３、ドライバ
ＤＲ１〜ＤＲｎ及びアナログスイッチＡＳ１１〜ＡＳｎ
１を介して各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・
・、Ｘｎに供給される。

【００２４】すなわち、各ラッチ回路ＬＴ１〜ＬＴｎ
は、それぞれアナログスイッチＡＳ１４〜ＡＳｎ４と、
アナログスイッチＡＳ１５〜ＡＳｎ５が交互にオンとな
って、Ｒ、Ｇ、Ｂの映像信号をコンデンサＣ１１〜Ｃｎ
１とコンデンサＣ１２〜Ｃｎ２に交互に取り込み、この
取り込んだ映像信号をアナログスイッチＡＳ１２〜ＡＳ
ｎ２が交互にオンとなって、各信号ラインＸ１、Ｘ２、
Ｘ３、Ｘ４、・・・、Ｘｎに供給する。

【００２５】そして、各コンデンサＣ１１、Ｃ１２、
〜、コンデンサＣｎ１、Ｃｎ２に蓄積された映像信号を
信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに供
給するに先立って、クリア回路ＣＲ１〜ＣＲｎがそのア
ナログスイッチＡＳ１〜ＡＳｎをクリア信号ＣＬＲがオ
ンしている所定のクリア時間だけ信号ラインＸ１、Ｘ
２、Ｘ３、Ｘ４、・・・、Ｘｎを基準電圧ＶBBに接続し
て、信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎ
を基準電圧ＶBBの電圧に調整する。

【００２６】このように、信号側駆動回路１０では、各
ラッチ回路ＬＴ１〜ＬＴｎが映像信号を蓄積するための
２個のコンデンサＣ１１、Ｃ１２、〜、コンデンサＣｎ
１、Ｃｎ２を備え、２個のコンデンサＣ１１、Ｃ１２、
〜、コンデンサＣｎ１、Ｃｎ２に交互に映像信号を蓄え
るとともに、蓄えた映像信号を交互に信号ラインＸ１、
Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに供給するので、信号
側駆動回路１０が大型化し、小型の液晶表示装置、例え
ば、液晶プロジェクターや液晶テレビジョン等に適用す
ると、装置自体が大型化するという問題があった。そこ
で、従来から、図５に示すような映像信号を蓄積するコ
ンデンサを１つにした信号側駆動回路２０が、小型の液
晶表示装置に用いられている。

【００２７】図５の信号側駆動回路２０は、各信号ライ
ンＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎ毎に、クリア
回路ＣＬ１〜ＣＬｎとラッチ回路ＬＣＴ１〜ＬＣＴｎが
接続されており、各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ
４、・・・、Ｘｎと走査ラインＹ１、Ｙ２、Ｙ３、Ｙ
４、・・・、Ｙｍの交点には、スイッチング素子ＴＲｍ
ｎを介して補助容量Ｃｓと液晶容量Ｃｘが接続されてい
る。

【００２８】各クリア回路ＣＬ１〜ＣＬｎは、アナログ
スイッチＡＳＷ１〜ＡＳＷｎを備え、各アナログスイッ
チＡＳＷ１〜ＡＳＷｎは、所定の基準電圧ＶBBと各信号
ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎとの間に
接続されている。

【００２９】各アナログスイッチＡＳＷ１〜ＡＳＷｎに
は、クリア信号ＣＬＲが入力され、各アナログスイッチ
ＡＳＷ１〜ＡＳＷｎは、ハイのクリア信号ＣＬＲが入力
されると、オンとなって、各信号ラインＸ１、Ｘ２、Ｘ
３、Ｘ４、・・・、Ｘｎと基準電圧ＶBBとを接続して、
各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎを
基準電圧ＶBBの電圧にクリアする。

【００３０】上記各ラッチ回路ＬＣＴ１〜ＬＣＴｎは、
２個のアナログスイッチＡＳＷ１１、ＡＳＷ１２、〜、
アナログスイッチＡＳＷｎ１、ＡＳＷｎ２、ドライバＤ
ＲＶ１〜ＤＲＶｎ、１個のコンデンサＣ１〜Ｃｎ及びフ
リップフロップＦ１〜Ｆｎを備えており、映像信号をコ
ンデンサＣ１〜Ｃｎに一旦蓄積した後、信号ラインＸ
１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに供給する。

【００３１】そして、信号ラインＸ１、Ｘ４、・・・
は、Ｂ（Ｂｌｕｅ）用の信号ラインであり、ラッチ回路
ＬＣＴ１、ＬＣＴ４、・・・が接続されている。また、
信号ラインＸ２、Ｘ５、・・・は、Ｒ（Ｒｅｄ）用の信
号ラインであり、ラッチ回路ＬＣＴ２、ＬＣＴ５、・・
・が接続されている。さらに、信号ラインＸ３、Ｘ６、
・・・は、Ｇ（Ｇｒｅｅｎ）用の信号ラインであり、ラ
ッチ回路ＬＣＴ３、ＬＣＴ６、・・・が接続されてい
る。

【００３２】フリップフロップＦ１〜Ｆｎには、シフト
クロック信号ＣＫがそのクロック端子に入力され、その
先頭のフリップフロップＦ１にスタート信号ＳＲＴが入
力される。フリップフロップＦ１〜Ｆｎ-1は、入力され
るスタート信号ＳＲＴをシフトクロック信号ＣＫに同期
してラッチし、次段のフリップフロップＦ２〜Ｆｎに出
力する。

【００３３】各ラッチ回路ＬＣＴ１〜ＬＣＴｎは、コン
デンサＣ１〜ＣｎがそれぞれアナログスイッチＡＳＷ１
１〜ＡＳＷｎ１及びドライバＤＲＶ１〜ＤＲＶｎを介し
て信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに
接続されており、また、このコンデンサＣ１〜Ｃｎは、
アナログスイッチＡＳＷ１２〜ＡＳＷｎ２を介して順次
Ｒ、Ｇ、Ｂの映像信号の入力される映像信号ラインに接
続されている。

【００３４】そして、各ラッチ回路ＬＣＴ１〜ＬＣＴｎ
のコンデンサＣ１〜Ｃｎに接続されたアナログスイッチ
ＡＳＷ１２〜ＡＳＷｎ２には、フリップフロップＦ１〜
Ｆｎのシフト出力信号が入力され、アナログスイッチＡ
ＳＷ１２〜ＡＳＷｎ２は、シフト出力信号がハイのと
き、オンして、そのとき、Ｒ、Ｇ、Ｂの各映像信号ライ
ンに入力されている映像信号をコンデンサＣ１〜Ｃｎに
取り込む。

【００３５】また、コンデンサＣ１〜Ｃｎは、ドライバ
ＤＲＶ１〜ＤＲＶｎ及びアナログスイッチＡＳＷ１１〜
ＡＳＷｎ１を介して各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ
４、・・・、Ｘｎに接続されており、アナログスイッチ
ＡＳＷ１１〜ＡＳＷｎ１には、読出信号￣ＯＥが入力さ
れている。

【００３６】したがって、アナログスイッチＡＳＷ１１
〜ＡＳＷｎ１は、読出信号￣ＯＥがハイのとき、オンと
なり、コンデンサＣ１〜Ｃｎ内に蓄積されていた映像信
号がドライバＤＲＶ１〜ＤＲＶｎ及びアナログスイッチ
ＡＳＷ１１〜ＡＳＷｎ１を介して各信号ラインＸ１、Ｘ
２、Ｘ３、Ｘ４、・・・、Ｘｎに供給される。

【００３７】すなわち、各ラッチ回路ＬＣＴ１〜ＬＣＴ
ｎは、シフトクロック信号ＣＫに同期してスタート信号
ＳＲＴがシフトされるに伴って、アナログスイッチＡＳ
Ｗ１２〜ＡＳＷｎ２がオンとなって、Ｒ、Ｇ、Ｂの映像
信号をコンデンサＣ１〜Ｃｎに取り込み、この取り込ん
だ映像信号を読出信号￣ＯＥに同期してアナログスイッ
チＡＳＷ１１〜ＡＳＷｎ１がオンとなって、各信号ライ
ンＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに供給する。

【００３８】そして、各コンデンサＣ１〜Ｃｎに蓄積し
た映像信号を信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・
・、Ｘｎに供給するに先立って、クリア回路ＣＬ１〜Ｃ
ＬｎがそのアナログスイッチＡＳＷ１〜ＡＳＷｎをクリ
ア信号ＣＬＲがオンしている所定のクリア時間だけ信号
ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎを基準電
圧ＶBBに接続し、信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、
・・・、Ｘｎを基準電圧ＶBBの電圧に調整する。

【００３９】このように、信号側駆動回路２０では、各
ラッチ回路ＬＣＴ１〜ＬＣＴｎが映像信号を蓄積するた
めの１個のコンデンサＣ１〜Ｃｎを備え、１個のコンデ
ンサＣ１〜Ｃｎに映像信号を蓄えるとともに、蓄えた映
像信号を信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、
Ｘｎに供給するので、信号側駆動回路２０を小型化する
ことができ、小型の液晶表示装置、例えば、液晶プロジ
ェクターや液晶テレビジョン等に適用すると、装置自体
を小型化することができる。

【００４０】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶表示装置にあっては、図４に示した信号
側駆動回路を備えた液晶表示装置では、上述のように液
晶表示装置自体が大型化するという問題があり、図５に
示した信号側駆動回路を備えた液晶表示装置では、液晶
表示装置を小型化することはできても、このままの状態
で、１水平走査期間に複数本の走査ラインＹ１、Ｙ２、
Ｙ３、Ｙ４、・・・、Ｙｍを順次選択駆動する液晶表示
装置にあっては、各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ
４、・・・、Ｘｎをクリア・書込期間内に前回供給した
映像信号を一旦クリアした後、各信号ラインＸ１、Ｘ
２、Ｘ３、Ｘ４、・・・、Ｘｎに映像信号を供給する駆
動を１水平走査期間に複数回行うこととなり、各信号ラ
インＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎをクリアす
るクリア・書込期間が短くなる。その結果、各信号ライ
ンＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎを充分にクリ
アすることができず、液晶表示パネルを十分なコントラ
ストで表示することができないとともに、信号側駆動回
路のチップ間にむらがあったり、黒地白文字表示を行う
ときに、横方向に白の線が入るといういわゆる横びきが
発生するという問題があった。

【００４１】すなわち、図５に示した信号側駆動回路を
備えた液晶表示装置を液晶テレビジョンや液晶プロジェ
クター等に適用して、テレビ映像を表示する場合、図６
（ａ）に示すように、１水平走査期間（１Ｈ）に１回の
み走査する場合は、１水平走査期間は、通常、６３．５
６μｓｅｃであり、水平同期期間は、１０．９μｓｅｃ
である。そして、これらの期間の間に１回だけ液晶表示
パネル１を走査駆動するのであるから、パネル表示期間
として、４６μｓｅｃ、信号ラインＸ１、Ｘ２、Ｘ３、
Ｘ４、・・・、Ｘｎをクリアするクリア・書込期間とし
て１７．５６μｓｅｃを取ることができる。

【００４２】ところが、１水平走査期間に２本の走査ラ
インＹ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍを順次選択
駆動して２回走査駆動する、いわゆるペアライン駆動を
行う場合には、図６（ｂ）に示すように、図６（ａ）の
場合の２倍の速度で駆動動作させたとして、パネル表示
期間として１５．３μｓｅｃを要し、クリア・書込期間
としては、８．８μｓｅｃしか取ることができない。

【００４３】そのため、各信号ラインを充分にクリアす
ることができず、液晶表示パネルを十分なコントラスト
で表示することができないとともに、信号側駆動回路２
０のチップ間にむらがあったり、黒地白文字表示を行う
ときに、横方向に白の線が入るといういわゆる横びきが
発生するという問題があった。

【００４４】そこで、本発明は、上記問題点に鑑みてな
されたものであって、小型で、十分なクリア・書込期間
を取ることができ、高精細、高画質の表示を行うことの
できる液晶表示装置を提供することを目的としている。

【００４５】

【課題を解決するための手段】請求項１記載の発明の液
晶表示装置は、マトリックス状に形成された複数の信号
ラインと複数の走査ラインの各交点にスイッチング素子
を有した液晶表示パネルと、１水平走査期間に前記液晶
表示パネルの複数の走査ラインに順次走査信号を出力し
て、１水平走査期間に複数本の走査ラインを水平走査す
る走査側駆動回路と、入力されるディジタル映像信号を
一旦記憶した後、高速でアナログ変換してアナログ映像
信号を出力するデータ処理手段と、１水平走査期間内
に、前記各信号ラインに前回供給されたアナログ映像信
号をクリア信号に基づいて所定の基準電圧にクリアした
後、前記データ処理手段から出力されるアナログ映像信
号をシフトクロックに同期して順次シフトされるスター
ト信号によりラッチして、データ信号として前記各信号
ラインに供給する駆動動作を複数回行う信号側駆動回路
と、を備えた液晶表示装置であって、前記データ処理手
段は、前記ディジタル映像信号を少なくとも１走査分記
憶するメモリと、前記メモリから読み出したディジタル
映像信号をＤ／Ａクロックに基づいてアナログ変換する
Ｄ／Ａ変換手段と、前記Ｄ／Ａクロックを生成して、前
記Ｄ／Ａ変換手段を駆動制御するとともに、前記メモリ
の読み出し動作を制御する制御手段と、を備え、前記制
御手段が、１水平走査期間の周期の２倍を超える所定周
期の前記Ｄ／Ａクロックを生成することにより、上記目
的を達成している。

【００４６】請求項２記載の発明の液晶表示装置は、マ
トリックス状に形成された複数の信号ラインと複数の走
査ラインの各交点にスイッチング素子を有した液晶表示
パネルと、１水平走査期間に前記液晶表示パネルの複数
の走査ラインに順次走査信号を出力して、１水平走査期
間に複数本の走査ラインを水平走査する走査側駆動回路
と、入力されるアナログ映像信号をディジタル変換して
記憶した後、該ディジタル変換よりも高速でアナログ変
換してアナログ映像信号を出力するデータ処理手段と、
１水平走査期間内に、前記各信号ラインに前回供給され
たアナログ映像信号をクリア信号に基づいて所定の基準
電圧にクリアした後、前記データ処理手段から出力され
るアナログ映像信号をシフトクロックに同期して順次シ
フトされるスタート信号によりラッチして、データ信号
として前記各信号ラインに供給する駆動動作を複数回行
う信号側駆動回路と、を備えた液晶表示装置であって、
前記データ処理手段は、前記入力されるアナログ映像信
号を前記信号ラインに対応するタイミングのＡ／Ｄクロ
ックに基づいてディジタル変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段の変換したディジタル映像信号を少
なくとも１走査分記憶するメモリと、前記メモリから読
み出したディジタル映像信号をＤ／Ａクロックに基づい
てアナログ変換するＤ／Ａ変換手段と、前記Ａ／Ｄクロ
ック及び前記Ｄ／Ａクロックを生成して、前記Ａ／Ｄ変
換手段及び前記Ｄ／Ａ変換手段を駆動制御するととも
に、前記メモリの書き込み及び読み出し動作を制御する
制御手段と、を備え、前記制御手段が、１水平走査期間
の周期の２倍を超える所定周期の前記Ｄ／Ａクロックを
生成することにより、上記目的を達成している。

【００４７】上記各場合において、例えば、請求項３に
記載するように、前記データ処理手段は、前記Ｄ／Ａ変
換手段の出力するアナログ映像信号を正転及び反転する
正・反転手段を、さらに備え、前記制御手段は、前記正
・反転手段を制御して、Ｄ／Ａ変換手段の出力するアナ
ログ映像信号を正転及び反転させることにより、前記液
晶表示パネルを交流駆動させるものであってもよい。

【００４８】また、例えば、請求項４に記載するよう
に、前記走査側駆動回路は、前記走査信号を１水平走査
期間に２本の走査ラインに出力して、１水平走査期間に
２本の走査ラインを水平走査し、前記データ処理手段
は、その前記制御手段が１水平走査期間の周期の３倍の
周期のＤ／Ａクロックを生成し、その前記Ｄ／Ａ変換手
段が該３倍周期のＤ／Ａクロックに基づいて前記ディジ
タル映像信号をアナログ変換し、前記信号側駆動回路
は、前記データ処理手段から入力される３倍周期のアナ
ログ映像信号をラッチして、前記駆動動作を１水平走査
期間に２回行うものであってもよい。

【００４９】

【作用】請求項１記載の発明の液晶表示装置によれば、
マトリックス状に形成された複数の信号ラインと複数の
走査ラインの各交点にスイッチング素子を有した液晶表
示パネルの複数の走査ラインに、走査側駆動回路から、
１水平走査期間に複数の走査ラインに順次走査信号を出
力して、１水平走査期間に複数本の走査ラインを水平走
査し、信号側駆動回路により、信号ラインに前回供給さ
れた映像信号をクリア信号に基づいて所定の基準電圧に
クリアした後、アナログ映像信号をシフトクロックに同
期して順次シフトされるスタート信号によりラッチし
て、データ信号として各信号ラインに供給する駆動動作
を１水平走査期間に複数回行う。

【００５０】そして、データ処理手段が、入力されるデ
ィジタル映像信号を一旦記憶した後、そのＤ／Ａ変換手
段により、このディジタル映像信号を１水平走査期間の
周期の２倍を超える所定周期のＤ／Ａクロックに基づい
てアナログ変換してアナログ映像信号を前記信号側駆動
回路に出力する。

【００５１】したがって、信号側駆動回路は、データ処
理手段から短時間で入力されるアナログ映像信号をラッ
チして、各信号ラインに供給することができ、その分、
信号ラインをクリアするクリア・書込期間を長くするこ
とができる。

【００５２】その結果、１水平走査期間に走査ラインを
複数本ずつ順次走査して、信号ラインへの複数回映像信
号の供給と信号ラインのクリア処理を行う場合に、クリ
ア・書込期間を充分長くすることができ、信号ラインを
適切にクリアして、コントラストを向上させることがで
きるとともに、いわゆる横びきの発生を防止して、高精
細、高画質の液晶表示装置を提供することができる。

【００５３】請求項２記載の発明の液晶表示装置によれ
ば、マトリックス状に形成された複数の信号ラインと複
数の走査ラインの各交点にスイッチング素子を有した液
晶表示パネルの複数の走査ラインに、走査側駆動回路か
ら、１水平走査期間に複数の走査ラインに順次走査信号
を出力して、１水平走査期間に複数本の走査ラインを水
平走査し、信号側駆動回路により、信号ラインに前回供
給された映像信号をクリア信号に基づいて所定の基準電
圧にクリアした後、アナログ映像信号をシフトクロック
に同期して順次シフトされるスタート信号によりラッチ
して、データ信号として各信号ラインに供給する駆動動
作を１水平走査期間に複数回行う。

【００５４】そして、データ処理手段が、入力されるア
ナログ映像信号をそのＡ／Ｄ変換手段によりＡ／Ｄクロ
ックに基づいてディジタル変換してメモリ記憶した後、
そのＤ／Ａ変換手段により、１水平走査期間の周期の２
倍を超える所定周期のＤ／Ａクロックに基づいてアナロ
グ変換してアナログ映像信号を前記信号側駆動回路に出
力する。

【００５５】したがって、信号側駆動回路は、データ処
理手段から短時間で入力されるアナログ映像信号をラッ
チして、各信号ラインに供給することができ、その分、
信号ラインをクリアするクリア・書込期間を長くするこ
とができる。

【００５６】その結果、１水平走査期間に走査ラインを
複数本ずつ順次走査して、信号ラインへの複数回映像信
号の供給と信号ラインのクリア処理を行う場合に、クリ
ア・書込期間を充分長くすることができ、信号ラインを
適切にクリアして、コントラストを向上させることがで
きるとともに、いわゆる横びきの発生を防止して、高精
細、高画質の液晶表示装置を提供することができる。

【００５７】上記各場合において、例えば、請求項３に
記載するように、前記データ処理手段が、前記Ｄ／Ａ変
換手段の出力するアナログ映像信号を正転及び反転する
正・反転手段を、さらに備え、前記制御手段が、前記正
・反転手段を制御して、Ｄ／Ａ変換手段の出力するアナ
ログ映像信号を正転及び反転させることにより、前記液
晶表示パネルを交流駆動させるようにすると、液晶表示
パネルを適切に表示駆動することができる。

【００５８】また、例えば、請求項４に記載するよう
に、前記走査側駆動回路が、前記走査信号を１水平走査
期間に２本の走査ラインに出力して、１水平走査期間に
２本の走査ラインを水平走査し、前記データ処理手段の
制御手段が、１水平走査期間の周期の３倍周期のＤ／Ａ
クロックを生成する。そして、データ処理手段のＤ／Ａ
変換手段が該３倍周期のＤ／Ａクロックに基づいて前記
ディジタル映像信号をアナログ変換し、信号側駆動回路
が、該データ処理手段から入力される３倍周期のアナロ
グ映像信号をラッチして、前記駆動動作を１水平走査期
間に２回行うようにすると、いわゆるペアライン駆動を
行う場合に、クリア・書込期間を充分長くすることがで
き、信号ラインを適切にクリアして、コントラストを向
上させることができるとともに、いわゆる横びきの発生
を防止して、高精細、高画質の液晶表示装置を提供する
ことができる。

【００５９】

【実施例】以下、本発明の液晶表示装置の実施例を、図
面を参照して説明する。図１及び図６（ｃ）〜（ｆ）
は、本発明の液晶表示装置の一実施例を示す図である。
本実施例は、上記従来例の図２及び図３に示した液晶表
示パネル１を備え、図５に示した信号側駆動回路２０を
備えた液晶表示装置と同様の液晶表示装置に適用された
ものであり、その信号側駆動回路に入力される映像信号
の前段に図１に示すデータ処理回路を付加したものであ
る。

【００６０】したがって、本実施例の説明において、図
２、図３に示した液晶表示パネル１及び図５に示した信
号側駆動回路２０をそのまま用い、また、以下の説明に
おいて、これらの液晶表示パネル１及び信号側駆動回路
２０に用いた符号を、そのまま用いて説明する。

【００６１】また、本実施例の液晶表示パネル１の各走
査ラインＹ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍには、
走査側駆動回路が接続されており、この走査側駆動回路
は、１水平走査期間に走査ラインＹ１、Ｙ２、Ｙ３、Ｙ
４、・・・、Ｙｍを２本ずつ走査する、いわゆるペアラ
イン駆動を行う。

【００６２】すなわち、走査側駆動回路は、１水平走査
期間内に相隣接する２本の走査ラインＹ１、Ｙ２、Ｙ
３、Ｙ４、・・・、Ｙｍに１水平走査期間の半分の期間
ずつ順次走査信号を出力し、１水平走査期間の間に２本
の走査ラインＹ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍを
順次走査駆動する。

【００６３】そして、図１に示すように、信号側駆動回
路２０の前段には、データ処理回路（データ処理手段）
３０が配設されており、データ処理回路３０は、Ｒ、
Ｇ、ＢそれぞれのＡ／Ｄ変換器（Ａ／Ｄ変換手段）３
１、３２、３３、ラインメモリ（メモリ）３４、３５、
３６、Ｄ／Ａ変換器（Ｄ／Ａ変換手段）３７、３８、３
９、正・反転アンプ（正・反転手段）４０、４１、４２
及びコントローラ（制御手段）４３等を備えている。

【００６４】前記コントローラ４３は、Ａ／Ｄ変換器３
１〜３３のＡ／Ｄ（アナログ/ディジタル）変換の動作
タイミングを制御するＡ／Ｄクロック及びＤ／Ａ変換器
３７〜３９のＤ／Ａ（ディジタル／アナログ）変換の動
作タイミングを制御するＤ／Ａクロックを生成するとと
もに、これらＡ／Ｄ変換器１〜３３及びＤ／Ａ変換器３
７〜３９の動作を制御する制御信号を生成し、Ａ／Ｄ変
換器３１〜３３及びＤ／Ａ変換器３７〜３９の動作を制
御する。また、コントローラ４３は、メモリ制御信号を
ラインメモリ３４〜３６に出力し、ラインメモリ３４〜
３６の書き込み及び読み出し動作を制御する。さらに、
コントローラ４３は、正・反転切換信号を生成し、正・
反転アンプ４０〜４２に出力して、正・反転アンプ４０
〜４２のアナログ映像信号の正転・反転動作を制御す
る。

【００６５】Ａ／Ｄ変換器３１〜３３には、それぞれ
Ｒ、Ｇ、Ｂのアナログ映像信号が入力される。Ａ／Ｄ変
換器３１〜３３は、それぞれコントローラ４３から入力
される制御信号に基づいて動作し、コントローラ４３か
ら入力されるＡ／Ｄクロックに同期して、入力される
Ｒ、Ｇ、Ｂのアナログ映像信号を、例えば、８ビットの
ディジタル映像信号に変換して、ラインメモリ３４〜３
６に出力する。

【００６６】そして、このコントローラ４３から入力さ
れるＡ／Ｄクロックは、入力されるアナログ映像信号
を、図６に示した１水平走査期間（１Ｈ）に各信号ライ
ンＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに対応するタ
イミングでサンプリングして、Ａ／Ｄ変換する周期のク
ロックである。

【００６７】ラインメモリ３４〜３６は、それぞれ１走
査ライン分のディジタルの映像信号を記憶する容量を有
しており、コントローラ４３から入力されるメモリ制御
信号に基づいてそれぞれＡ／Ｄ変換器３１〜３３から入
力されるディジタル映像信号を１ライン分記憶する。

【００６８】また、ラインメモリ３４〜３６は、コント
ローラ４３から入力される制御信号に基づいて記憶して
いるディジタル映像信号が読み出され、それぞれ対応す
るＤ／Ａ変換器３７〜３９に出力する。

【００６９】Ｄ／Ａ変換器３７〜３９は、コントローラ
４３から入力される制御信号に基づいて動作し、コント
ローラ４３から入力されるＤ／Ａクロックに同期して、
ラインメモリ３４〜３６からそれぞれ入力されるディジ
タル映像信号をアナログ映像信号に変換し、対応する正
・反転アンプ４０〜４２に出力する。

【００７０】そして、このＤ／Ａクロックは、上記Ａ／
Ｄクロックの周期の３倍の周期のクロックである。

【００７１】したがって、Ｄ／Ａ変換器３７〜３９は、
１Ｈ期間に３回水平走査するタイミングでＤ／Ａ変換す
る。

【００７２】正・反転アンプ４０〜４２は、コントロー
ラ４３から入力される正・反転切換信号に基づいて、Ｄ
／Ａ変換器３７〜３９から入力されるアナログ映像信号
を正転あるいは反転し、信号側駆動回路２０に出力す
る。

【００７３】すなわち、正・反転アンプ４０〜４２は、
コントローラ４３から正転を示す正・反転切換信号が入
力されると、Ｄ／Ａ変換器３７〜３９から入力されるア
ナログ映像信号をそのままの信号側駆動回路２０に出力
し、コントローラ４３から反転を示す正・反転切換信号
が入力されると、Ｄ／Ａ変換器３７〜３９から入力され
るアナログ映像信号をその信号レベルを正負反転させ
て、信号側駆動回路２０に出力する。

【００７４】また、正・反転アンプ４０〜４２は、液晶
表示パネル１をこの正・反転する映像信号で交流駆動す
るのに適した信号レベルに、Ｄ／Ａ変換器３７〜３９か
ら入力されるアナログ映像信号の信号レベルを調整す
る。

【００７５】信号側駆動回路２０は、上記図５に示した
ものと同様の信号側駆動回路であり、正・反転アンプ４
０〜４２からＲ、Ｇ、Ｂの各映像信号ラインにＲ、Ｇ、
Ｂのアナログ映像信号が入力される。この映像信号を上
記同様に各ラッチ回路ＬＣＴ１〜ＬＣＴｎでラッチし
て、各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘ
ｎに供給するが、本実施例の信号側駆動回路２０は、そ
の動作タイミングを決定するシフトクロック信号ＣＫが
Ｄ／Ａクロックと同じ周期であり、また、クリア信号Ｃ
ＬＲ、読出信号￣ＯＥ及びスタート信号ＳＲＴが、図６
（ｄ）〜（ｆ）に示すように、ペアライン駆動を十分な
クリア・書込期間を有して信号ラインＸ１、Ｘ２、Ｘ
３、Ｘ４、・・・、Ｘｎをクリアしつつ行えるタイミン
グの信号となっている。

【００７６】次に、本実施例の動作を説明する。本実施
例の液晶表示装置は、図２及び図３に示す液晶表示パネ
ル１に、図５に示す信号側駆動回路２０が組み込まれ、
この信号側駆動回路２０の前段に図１に示すデータ処理
回路３０が接続されている。

【００７７】そして、本実施例の液晶表示装置は、上述
のように、その走査側駆動回路により、１水平走査期間
の間に、相隣接する走査ラインＹ１、Ｙ２、Ｙ３、Ｙ
４、・・・、Ｙｍに１水平走査期間の半分の期間ずつ走
査信号を順次出力して、１水平走査期間内に２本の走査
ラインＹ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍを順次走
査し、信号側駆動回路２０により、各信号ラインＸ１、
Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに上記１水平走査期間
に走査される２回の走査毎に同じ映像信号を供給して、
表示駆動する、いわゆるペアライン駆動を行う。

【００７８】この信号側駆動回路２０の前段にデータ処
理回路３０が設けられており、データ処理回路３０は、
そのＡ／Ｄ変換器３１〜３３にＲ、Ｇ、Ｂのアナログ映
像信号が入力され、Ａ／Ｄ変換器３１〜３３は、コント
ローラ４３から入力されるＡ／Ｄクロックに同期して、
アナログ映像信号をディジタル変換して、ラインメモリ
３４〜３６に出力する。

【００７９】そして、このＡ／Ｄクロックは、１Ｈに１
回走査駆動するタイミング、すなわち、各信号ラインＸ
１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに対応した映像信
号をサンプリングするタイミング周期のクロックであ
る。

【００８０】ラインメモリ３４に書き込まれたディジタ
ル映像信号は、コントローラ４３から入力されるメモリ
制御信号により読み出され、Ｄ／Ａ変換器３７〜３９に
出力される。

【００８１】Ｄ／Ａ変換器３７〜３９は、コントローラ
４３から入力されるＤ／Ａクロックに同期して、ライン
メモリ３４〜３６から入力されるディジタル映像信号を
アナログ変換し、正・反転アンプ４０〜４２に出力す
る。

【００８２】そして、このＤ／Ａクロックは、上記Ａ／
Ｄ変換器３１〜３３のディジタル変換するタイミングを
制御するＡ／Ｄクロックの３倍の周期のクロックであ
る。

【００８３】正・反転アンプ４０〜４２は、コントロー
ラ４３から入力される正・反転切換信号に基づいてＤ／
Ａ変換器３７〜３９から入力されるアナログ映像信号を
正転あるいは反転させて信号側駆動回路２０に出力す
る。

【００８４】信号側駆動回路２０は、上記データ処理回
路３０から入力されるＲ、Ｇ、Ｂのアナログ映像信号を
シフトクロック信号ＣＫに同期してシフトされるスター
ト信号ＳＲＴによりアナログスイッチＡＳＷ１２〜ＡＳ
Ｗｎ２を順次オンすることにより、コンデンサＣ１〜Ｃ
ｎにラッチし、このコンデンサＣ１〜Ｃｎにラッチした
映像信号を読出信号￣ＯＥに同期して、アナログスイッ
チＡＳＷ１１〜ＡＳｎ１を同時にオンすることにより、
ドライバＤＲＶ１〜ＤＲＶｎを介して各信号ラインＸ
１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに供給するが、こ
の読出信号￣ＯＥをオンにして、映像信号を各信号ライ
ンＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに供給するに
先立って、クリア信号ＣＬＲをオンすることにより、各
信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎを基
準電圧ＶBBに接続し、前回信号ラインＸ１、Ｘ２、Ｘ
３、Ｘ４、・・・、Ｘｎに供給した映像信号をクリアす
る。

【００８５】そして、このスタート信号ＳＲＴは、図６
（ｆ）に示すように、２回水平走査駆動するペアライン
駆動のタイミングで入力され、シフトクロック信号ＣＫ
は、図６（ｃ）に示すように、１Ｈの間に３回走査駆動
する周期である。また、クリア信号ＣＬＲは、図６
（ｄ）に示すように、１Ｈの間に３回走査駆動する場合
のパネル表示期間が終了するタイミングで入力され、読
出信号￣ＯＥは、図６（ｅ）に示すように、クリア信号
ＣＬＲがローになったタイミングから１Ｈの間に２回走
査駆動する場合の１回の走査の終了時点でローになる。

【００８６】したがって、図６（ｃ）に示すように、本
実施例の液晶表示装置によるパネル表示期間は、１Ｈの
間に１回走査駆動する場合のパネル表示期間の３分の１
の期間（１５．３μｓｅｃ）となり、クリア・書込期間
は、１Ｈの間に２回走査駆動する場合のパネル表示期間
とクリア・書込期間の合計の期間から上記本実施例の場
合のパネル表示期間を減算した期間（１６．４８μｓｅ
ｃ）となる。

【００８７】その結果、１Ｈの間に１回走査駆動する場
合のクリア・書込期間に近い期間であって、従来の方法
で１Ｈの間に２回走査駆動する場合の２倍近い期間をク
リア・書込期間として割り当てることができ、小型の液
晶表示装置により、十分なクリア期間を有しつつ、１Ｈ
の間に２回走査駆動することができる。

【００８８】その結果、信号ラインＸ１、Ｘ２、Ｘ３、
Ｘ４、・・・、Ｘｎを適切にクリア処理することがで
き、小型で、コントラストの良好な、かつ、横びきの無
い高精細、高画質の液晶表示装置を得ることができる。

【００８９】このように、本実施例によれば、マトリッ
クス状に形成された複数の信号ラインＸ１、Ｘ２、Ｘ
３、Ｘ４、・・・、Ｘｎと複数の走査ラインＹ１、Ｙ
２、Ｙ３、Ｙ４、・・・、Ｙｍの各交点にスイッチング
素子ＴＲｍｎを有した液晶表示パネル１の複数の走査ラ
インＹ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍに、走査側
駆動回路から、１水平走査期間の半分の期間で順次走査
信号を出力して、１水平走査期間内に走査ラインＹ１、
Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍを複数本順次水平走査
し、信号側駆動回路２０により、信号ラインＸ１、Ｘ
２、Ｘ３、Ｘ４、・・・、Ｘｎに前回供給されたＲ、
Ｇ、Ｂの映像信号をクリア信号ＣＬＲに基づいて所定の
基準電圧ＶBBにクリアした後、アナログ映像信号をシフ
トクロック信号ＣＫに同期して順次シフトされるスター
ト信号ＳＲＴによりラッチして、データ信号として各信
号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎに供給
する駆動動作を１水平走査期間に複数回行う。

【００９０】そして、データ処理手段であるデータ処理
回路３０が、入力されるアナログ映像信号をそのＡ／Ｄ
変換器（Ａ／Ｄ変換手段）３１〜３３によりコントロー
ラ（制御手段）４３から供給されるＡ／Ｄクロックに基
づいてディジタル変換してラインメモリ（メモリ）３４
〜３６に記憶した後、そのＤ／Ａ変換器（Ｄ／Ａ変換手
段）３７〜３９により、コントローラ４３から供給され
るＡ／Ｄクロックの２倍を超える高速のＤ／Ａクロック
に基づいてＤ／Ａ変換してアナログ映像信号を前記信号
側駆動回路２０に出力する。

【００９１】したがって、信号側駆動回路２０は、デー
タ処理回路３０から短時間で入力されるアナログ映像信
号をラッチして、各信号ラインＸ１、Ｘ２、Ｘ３、Ｘ
４、・・・、Ｘｎに供給することができ、その分、信号
ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎをクリア
するクリア・書込期間を長くすることができる。

【００９２】その結果、走査ラインＹ１、Ｙ２、Ｙ３、
Ｙ４、・・・、Ｙｍを１水平走査期間に複数本ずつ順次
走査して、信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・
・、Ｘｎへの複数回の映像信号の供給と信号ラインＸ
１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎのクリア処理を行
う場合に、クリア・書込期間を充分長くすることがで
き、信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎ
を適切にクリアして、コントラストを向上させることが
できるとともに、いわゆる横びきの発生を防止して、高
精細、高画質の液晶表示装置を提供することができる。

【００９３】また、本実施例においては、データ処理回
路３０が、Ｄ／Ａ変換器３７〜３９の出力するアナログ
映像信号を正転及び反転する正・反転アンプ（正・反転
手段）４０〜４２を、備え、コントローラ４３が、正・
反転アンプ４０〜４２を制御して、Ｄ／Ａ変換器３７〜
３９の出力するアナログ映像信号を正転及び反転させる
ことにより、液晶表示パネル１を交流駆動させているの
で、液晶表示パネル１を適切に表示駆動することができ
る。

【００９４】さらに、本実施例によれば、走査側駆動回
路が、１水平走査期間に走査信号を順次２本の走査ライ
ンに出力して、１水平走査期間に走査ラインＹ１、Ｙ
２、Ｙ３、Ｙ４、・・・、Ｙｍを２本ずつ順次水平走査
し、信号側駆動回路２０が、駆動動作を１水平走査期間
に２回行っているので、いわゆるペアライン駆動を行う
場合に、クリア・書込期間を充分長くすることができ、
信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎを適
切にクリアして、コントラストを向上させることができ
るとともに、いわゆる横びきの発生を防止して、高精
細、高画質の液晶表示装置を提供することができる。

【００９５】以上、本発明者によってなされた発明を好
適な実施例に基づき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００９６】例えば、上記実施例においては、１水平走
査期間に走査ラインＹ１、Ｙ２、Ｙ３、Ｙ４、・・・、
Ｙｍを２本ずつ走査駆動するいわゆるペアライン駆動す
る場合について説明したが、これに限るものではなく、
２本以上の走査ラインＹ１、Ｙ２、Ｙ３、Ｙ４、・・
・、Ｙｍを走査駆動する場合に一般的に適用することが
できる。

【００９７】また、上記実施例においては、Ｄ／Ａ変換
器３７〜３９でディジタル映像信号をアナログ映像信号
にＤ／Ａ変換するＤ／Ａクロックを３倍速の周期のクロ
ックを使用しているが、Ｄ／Ａクロックの周期は、これ
に限るものではなく、クリア・書込周期を適切に確保す
ることのできる周期であればよい。但し、Ｄ／Ａクロッ
クを、３倍速の周期にすると、十分なクリア・書込期間
を確保しつつ、Ｄ／Ａクロックを従来のクロックから容
易に生成することができる。

【００９８】さらに、上記実施例においては、アナログ
映像信号が入力され、このアナログ映像信号をＡ／Ｄ変
換してラインメモリ３４、３５、３６に記憶した後、Ｄ
／Ａ変換して、信号側駆動回路２０に供給するようにし
ているが、これに限るものではなく、例えば、パーソナ
ルコンピュータ等の情報機器からディジタル映像信号が
入力される場合にも、適用することができる。この場合
には、入力されるディジタル映像信号を直接ラインメモ
リ３４、３５、３６に記憶すればよく、Ｄ／Ａクロック
としては、１水平走査期間の周期の２倍を超える周期の
クロック、例えば、３倍周期のクロックをコントローラ
４３からＤ／Ａ変換器３７、３８、３９を出力し、ま
た、ラインメモリ３４、３５、３６からこの３倍周期に
応じたタイミングでディジタル映像信号を読み出すよう
にすればよい。したがって、この場合には、Ａ／Ｄ変換
器３１、３２、３３が不要となる。

【００９９】

【発明の効果】請求項１記載の発明の液晶表示装置によ
れば、マトリックス状に形成された複数の信号ラインと
複数の走査ラインの各交点にスイッチング素子を有した
液晶表示パネルの複数の走査ラインに、走査側駆動回路
から、１水平走査期間に複数の走査ラインに順次走査信
号を出力して、１水平走査期間に複数本の走査ラインを
水平走査し、信号側駆動回路により、信号ラインに前回
供給された映像信号をクリア信号に基づいて所定の基準
電圧にクリアした後、アナログ映像信号をシフトクロッ
クに同期して順次シフトされるスタート信号によりラッ
チして、データ信号として各信号ラインに供給する駆動
動作を１水平走査期間に複数回行う。

【０１００】そして、データ処理手段が、入力されるデ
ィジタル映像信号を一旦記憶した後、そのＤ／Ａ変換手
段により、このディジタル映像信号を１水平走査期間の
周期の２倍を超える所定周期のＤ／Ａクロックに基づい
てアナログ変換してアナログ映像信号を前記信号側駆動
回路に出力する。

【０１０１】したがって、信号側駆動回路は、データ処
理手段から短時間で入力されるアナログ映像信号をラッ
チして、各信号ラインに供給することができ、その分、
信号ラインをクリアするクリア・書込期間を長くするこ
とができる。

【０１０２】その結果、１水平走査期間に走査ラインを
複数本ずつ順次走査して、信号ラインへの複数回映像信
号の供給と信号ラインのクリア処理を行う場合に、クリ
ア・書込期間を充分長くすることができ、信号ラインを
適切にクリアして、コントラストを向上させることがで
きるとともに、いわゆる横びきの発生を防止して、高精
細、高画質の液晶表示装置を提供することができる。

【０１０３】請求項２記載の発明の液晶表示装置によれ
ば、マトリックス状に形成された複数の信号ラインと複
数の走査ラインの各交点にスイッチング素子を有した液
晶表示パネルの複数の走査ラインに、走査側駆動回路か
ら、１水平走査期間に複数の走査ラインに順次走査信号
を出力して、１水平走査期間に複数本の走査ラインを水
平走査し、信号側駆動回路により、信号ラインに前回供
給された映像信号をクリア信号に基づいて所定の基準電
圧にクリアした後、アナログ映像信号をシフトクロック
に同期して順次シフトされるスタート信号によりラッチ
して、データ信号として各信号ラインに供給する駆動動
作を１水平走査期間に複数回行う。

【０１０４】そして、データ処理手段が、入力されるア
ナログ映像信号をそのＡ／Ｄ変換手段によりＡ／Ｄクロ
ックに基づいてディジタル変換してメモリ記憶した後、
そのＤ／Ａ変換手段により、１水平走査期間の周期の２
倍を超える所定周期のＤ／Ａクロックに基づいてアナロ
グ変換してアナログ映像信号を前記信号側駆動回路に出
力する。

【０１０５】したがって、信号側駆動回路は、データ処
理手段から短時間で入力されるアナログ映像信号をラッ
チして、各信号ラインに供給することができ、その分、
信号ラインをクリアするクリア・書込期間を長くするこ
とができる。

【０１０６】その結果、１水平走査期間に走査ラインを
複数本ずつ順次走査して、信号ラインへの複数回映像信
号の供給と信号ラインのクリア処理を行う場合に、クリ
ア・書込期間を充分長くすることができ、信号ラインを
適切にクリアして、コントラストを向上させることがで
きるとともに、いわゆる横びきの発生を防止して、高精
細、高画質の液晶表示装置を提供することができる。

【０１０７】上記各場合において、例えば、請求項３に
記載するように、前記データ処理手段が、前記Ｄ／Ａ変
換手段の出力するアナログ映像信号を正転及び反転する
正・反転手段を、さらに備え、前記制御手段が、前記正
・反転手段を制御して、Ｄ／Ａ変換手段の出力するアナ
ログ映像信号を正転及び反転させることにより、前記液
晶表示パネルを交流駆動させるようにすると、液晶表示
パネルを適切に表示駆動することができる。

【０１０８】また、例えば、請求項４に記載するよう
に、前記走査側駆動回路が、前記走査信号を１水平走査
期間に２本の走査ラインに出力して、１水平走査期間に
２本の走査ラインを水平走査し、前記データ処理手段の
制御手段が、１水平走査期間の周期の３倍周期のＤ／Ａ
クロックを生成する。そして、データ処理手段のＤ／Ａ
変換手段が該３倍周期のＤ／Ａクロックに基づいて前記
ディジタル映像信号をアナログ変換し、信号側駆動回路
が、該データ処理手段から入力される３倍周期のアナロ
グ映像信号をラッチして、前記駆動動作を１水平走査期
間に２回行うようにすると、いわゆるペアライン駆動を
行う場合に、クリア・書込期間を充分長くすることがで
き、信号ラインを適切にクリアして、コントラストを向
上させることができるとともに、いわゆる横びきの発生
を防止して、高精細、高画質の液晶表示装置を提供する
ことができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の一実施例のデータ処理
回路の回路ブロック図。

【図２】液晶表示パネルの透過斜視図。

【図３】図２の液晶表示パネルの模式図。

【図４】図１の液晶表示パネルと従来の信号側駆動回路
の一例の回路図。

【図５】図１の液晶表示パネルと信号側駆動回路の回路
図。

【図６】１走査ラインずつ１水平走査期間に１回走査す
る場合のタイミング図（ａ）、（ａ）の倍の２倍の周期
のクロックにより２走査ラインずつ１水平走査期間に２
回走査する場合のタイミング図（ｂ）、（ａ）の場合の
３倍の周期のクロックにより２走査ラインずつ１水平走
査期間に２回走査する場合のタイミング図（ｃ）及び
（ｃ）の場合のクリア信号ＣＬＲ（ｄ）、読出信号￣Ｏ
Ｅ（ｅ）及びスタート信号ＳＲＴ（ｆ）のタイミング図
を示す図。

【符号の説明】

１ 液晶表示パネル ２ａ、２ｂ ガラス基板 ３ 液晶 ４、７ 偏光板 ５ カラーフィルタ ６ 共通電極 ＴＲｍｎ スイッチング素子 Ｘ１、Ｘ２、Ｘ３、Ｘ４、・・・、Ｘｎ 信号ライン Ｙ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍ 走査ライン ＴＣｍｎ 画素電極 ２０ 信号側駆動回路 ＬＣＴ１〜ＬＣＴｎ ラッチ回路 ＣＬ１〜ＣＬｎ クリア回路 ＡＳＷ１〜ＡＳＷｎ、 アナログスイッチ ＡＳＷ１１〜ＡＳｎ１、ＡＳＷ１２〜ＡＳｎ２ アナロ
グスイッチ ＤＲＶ１〜ＤＲＶｎ ドライバ Ｃ１〜Ｃｎ コンデンサ Ｆ１〜Ｆｎ フリップフロップ ３０ データ処理回路 ３１〜３３ Ａ／Ｄ変換器 ３４〜３６ ラインメモリ ３７〜３９ Ｄ／Ａ変換器 ４０〜４２ 正・反転アンプ ４３ コントローラ

Claims (4)

【特許請求の範囲】
1. 【請求項１】マトリックス状に形成された複数の信号ラ
   インと複数の走査ラインの各交点にスイッチング素子を
   有した液晶表示パネルと、 １水平走査期間に前記液晶表示パネルの複数の走査ライ
   ンに順次走査信号を出力して、１水平走査期間に複数本
   の走査ラインを水平走査する走査側駆動回路と、 入力されるディジタル映像信号を一旦記憶した後、高速
   でアナログ変換してアナログ映像信号を出力するデータ
   処理手段と、 １水平走査期間内に、前記各信号ラインに前回供給され
   たアナログ映像信号をクリア信号に基づいて所定の基準
   電圧にクリアした後、前記データ処理手段から出力され
   るアナログ映像信号をシフトクロックに同期して順次シ
   フトされるスタート信号によりラッチして、データ信号
   として前記各信号ラインに供給する駆動動作を複数回行
   う信号側駆動回路と、 を備えた液晶表示装置であって、 前記データ処理手段は、 前記ディジタル映像信号を少なくとも１走査分記憶する
   メモリと、 前記メモリから読み出したディジタル映像信号をＤ／Ａ
   クロックに基づいてアナログ変換するＤ／Ａ変換手段
   と、 前記Ｄ／Ａクロックを生成して、前記Ｄ／Ａ変換手段を
   駆動制御するとともに、前記メモリの読み出し動作を制
   御する制御手段と、 を備え、 前記制御手段が、１水平走査期間の周期の２倍を超える
   所定周期の前記Ｄ／Ａクロックを生成することを特徴と
   する液晶表示装置。
2. 【請求項２】マトリックス状に形成された複数の信号ラ
   インと複数の走査ラインの各交点にスイッチング素子を
   有した液晶表示パネルと、 １水平走査期間に前記液晶表示パネルの複数の走査ライ
   ンに順次走査信号を出力して、１水平走査期間に複数本
   の走査ラインを水平走査する走査側駆動回路と、 入力されるアナログ映像信号をディジタル変換して記憶
   した後、該ディジタル変換よりも高速でアナログ変換し
   てアナログ映像信号を出力するデータ処理手段と、 １水平走査期間内に、前記各信号ラインに前回供給され
   たアナログ映像信号をクリア信号に基づいて所定の基準
   電圧にクリアした後、前記データ処理手段から出力され
   るアナログ映像信号をシフトクロックに同期して順次シ
   フトされるスタート信号によりラッチして、データ信号
   として前記各信号ラインに供給する駆動動作を複数回行
   う信号側駆動回路と、 を備えた液晶表示装置であって、 前記データ処理手段は、 前記入力されるアナログ映像信号を前記信号ラインに対
   応するタイミングのＡ／Ｄクロックに基づいてディジタ
   ル変換するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段の変換したディジタル映像信号を少
   なくとも１走査分記憶するメモリと、 前記メモリから読み出したディジタル映像信号をＤ／Ａ
   クロックに基づいてアナログ変換するＤ／Ａ変換手段
   と、 前記Ａ／Ｄクロック及び前記Ｄ／Ａクロックを生成し
   て、前記Ａ／Ｄ変換手段及び前記Ｄ／Ａ変換手段を駆動
   制御するとともに、前記メモリの書き込み及び読み出し
   動作を制御する制御手段と、 を備え、 前記制御手段が、１水平走査期間の周期の２倍を超える
   所定周期の前記Ｄ／Ａクロックを生成することを特徴と
   する液晶表示装置。
3. 【請求項３】前記データ処理手段は、 前記Ｄ／Ａ変換手段の出力するアナログ映像信号を正転
   及び反転する正・反転手段を、さらに備え、 前記制御手段は、 前記正・反転手段を制御して、Ｄ／Ａ変換手段の出力す
   るアナログ映像信号を正転及び反転させることにより、
   前記液晶表示パネルを交流駆動させることを特徴とする
   請求項１または請求項２記載の液晶表示装置。
4. 【請求項４】前記走査側駆動回路は、 前記走査信号を１水平走査期間に２本の走査ラインに出
   力して、１水平走査期間に２本の走査ラインを水平走査
   し、 前記データ処理手段は、 その前記制御手段が１水平走査期間の周期の３倍の周期
   のＤ／Ａクロックを生成し、 その前記Ｄ／Ａ変換手段が該３倍周期のＤ／Ａクロック
   に基づいて前記ディジタル映像信号をアナログ変換し、 前記信号側駆動回路は、 前記データ処理手段から入力される３倍周期のアナログ
   映像信号をラッチして、前記駆動動作を１水平走査期間
   に２回行うことを特徴とする請求項１から請求項３のい
   ずれかに記載の液晶表示装置。