KR20030067308A - 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법 - Google Patents

싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법 Download PDF

Info

Publication number
KR20030067308A
KR20030067308A KR1020020007427A KR20020007427A KR20030067308A KR 20030067308 A KR20030067308 A KR 20030067308A KR 1020020007427 A KR1020020007427 A KR 1020020007427A KR 20020007427 A KR20020007427 A KR 20020007427A KR 20030067308 A KR20030067308 A KR 20030067308A
Authority
KR
South Korea
Prior art keywords
gas
nitride film
silane
sccm
wafer
Prior art date
Application number
KR1020020007427A
Other languages
English (en)
Inventor
엄평용
Original Assignee
주식회사 유진테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유진테크 filed Critical 주식회사 유진테크
Priority to KR1020020007427A priority Critical patent/KR20030067308A/ko
Priority to PCT/KR2003/000265 priority patent/WO2003067638A1/en
Priority to AU2003208031A priority patent/AU2003208031A1/en
Publication of KR20030067308A publication Critical patent/KR20030067308A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법에 관한 것이다. 본 발명에서는, 웨이퍼 표면에 질화막을 증착하기 위해 챔버내로 주입되는 반응가스 및 케리어 가스의 유량, 챔버내 압력등과 같은 공정조건을 제시함으로써, 특성이 우수한 질화막을 제조한다.

Description

싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법{method for silicon nitride film using CVD apparatus of single chamber type}
본 발명은 질화막 제조 방법에 관한 것으로서, 보다 상세하게는 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조방법에 관한 것이다.
통상적인 반도체 소자는 반도체 기판 상부에 소자분리막, 층간절연막, 도전막, 콘택등의 패턴 영역을 형성함으로써 완성된다. 상기 소자분리막은 실리콘 부분 산화법(LOCOS) 또는 트렌치(trench) 소자분리법을 통해 산화막으로 형성되며, 상기 층간절연막은 PSG(Phosphorus Silicon Glass), BPSG(Boron Phosphorus Silicon Glass), USG(Undoped Silicon Glass)등의 실리콘 산화막 또는 질화막(SixNy)으로 형성된다. 그리고, 상기 도전막 및 콘택은 전도성을 띠는 다결정 실리콘, 실리사이드 또는 금속물질로 형성한다.
여기서, 상기 질화막은 층간절연막으로의 기능 이외에 식각공정시의 식각 스토퍼막, 화학적 기계 연마(Chemical Mechanical Polshing:CMP) 공정시 하부막의 손상을 방지하기 위한 베리어막, 셀프 얼라인 콘택등의 미세 패턴 형성시의 베리어막, 소자분리 공정시 반도체 기판으로 산소가 확산되는 것을 방지하기 위한 산소 확산 방지막등 다양한 기능을 수행하는 물질막으로서 사용되고 있다.
한편, 데이터의 휘발 특성이 있는 디램 소자를 제조함에 있어서, 디자인룰의 감소에 따른 미세 패턴화와 데이터의 리드/라이트 속도를 보다 향상시키기 위하여 워드라인 및 비트라인의 재질을 종래의 텅스텐 실리사이드, 도우프된 실리콘에서저저항 물질인 금속으로 전환하고 있다. 그러나, 이처럼 워드라인 및 비트라인을 금속물질로 형성할 경우 중금속 오염 및 금속물질의 열적 변형이 야기되는데, 이를 방지하기 위한 로우 열 다발 공정시에도 상기한 질화막이 베리어막으로서 사용되고 있다.
일반적으로, 상기 질화막은 싱글 챔버식(single chamber Type) 화학기상증착 장치를 이용하여 증착하는데, 이러한 싱글 챔버식 화학기상증착 장치의 하나로서, 전기로식 화학기상증착 장치가 있다. 상기 전기로식 화학기상증착 장치를 이용하여 질화막을 형성할 경우, 로딩효과와 표면 러프니스가 우수한 장점이 있는 반면에 웨이퍼가 고온에 오랜 시간 노출됨으로 인해 웨이퍼에 열다발이 발생하여 웨이퍼에 생성된 소자의 전기적 특성 및 메탈 전극의 열적인 열화로 전기적 특성이 악화되며 질화막의 높은 스트레스를 낮추기 어려운 문제점이 있다.
한편, 상기 전기로식 화학기상증착 장치 이외에 플라즈마 인헨스먼트 화학기상증착 장치가 있는데, 이는 저온 분위기하에서 질화막을 형성할 수 있다는 장점이 있지만, 로딩 효과나 스텝 커버리지 문제로 인하여 단차가 형성된 상태에서 질화막 침적이 불가능하며, 플라즈마에 의하여 웨이퍼가 손상되는 단점이 있다.
따라서, 상기한 문제점을 해소하고자, 가스 분사 장치로서 샤워헤드가 형성되어 있는 가스 분사식 화학기상증착 장치가 사용되었다. 상기 가스 분사식 화학기상증착 장치는 상기 전기로식 화학기상증착 장치에 비해 공정 시간이 짧아 열다발의 단점은 다소 개선되는 효과가 있다. 그러나, 상기 가스 분사식 화학기상증착 장치를 사용하여 질화막을 형성하는 경우에도 여전히 열다발 발생, 질화막의 두께 균일도, 웨이퍼와 웨이퍼간의 두께 균일도, 랏(LOT)과 랏간의 두께 균일도, 웨이퍼 내에서 영역별 표면적 차이에 의한 두께 균일도, 일정 이상의 종횡비 패턴에서 웨이퍼 영역별 두께 균일도(스텝 커버리지), 질화막의 표면 러프니스 문제등은 여전히 해결하여야 할 과제로 남아있다.
따라서 본 발명의 목적은, 열다발 발생을 최소화하기 위한 질화막 제조방법을 제공하는데 있다.
본 발명의 다른 목적은, 웨이퍼 내에서의 영역별 증착두께가 균일한 질화막 제조방법을 제공하는데 있다.
본 발명의 다른 목적은, 표면 거칠기 특성이 향상된 질화막 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은, 스트레스가 낮은 질화막 제조 방법을 제공하는데 있다.
상기한 목적들을 달성하기 위하여 본 발명에서는, 반응 가스가 유입되는 인렛 가스 라인부, 유입된 반응 가스가 분사되는 샤워 헤드부, 웨이퍼가 안착되는 히터부, 상기 히터부를 지지하는 히터 지지부 및 반응 가스가 배출되는 진공 포터부가 공정챔버 내부에 형성되어 있는 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법에 있어서: 상기 공정챔버 내부로 주입되는 반응 가스인 실란 가스 및 암모니아 가스의 유량을 각각 2∼60 SCCM 및 20∼8000 SCCM으로 유지하고, 상기 반응 가스를 희석시키는 케리어 가스인 질소 가스 또는 아르곤 가스의 유량은 1000∼10000 SCCM으로 유지함을 특징으로 하는 질화막 제조 방법을 제공한다.
도 1은 웨이퍼 표면에 질화막을 증착시키기 위한 싱글 챔버식 화학기상증착 장치이다.
도 2는 실란 가스와 암모니아 가스의 비율에 따른 질화막의 스트레스 특성을 도식화한 그래프이다.
도 3은 실란 가스와 암모니아 가스의 비율에 따른 질화막의 표면 거칠기 특성을 도식화한 그래프이다.
도 4는 실란 가스의 비율이 높을 경우의 질화막 표면 상태를 나타낸다.
도 5는 암모니아 가스의 비율이 높을 경우의 질화막 표면 상태를 나타낸다.
〈도면의 주요부분에 대한 부호의 설명〉
10:공정챔버부12:인렛 가스 라인부
14:샤워 헤드부16:히터부
18:히터 지지부20:진공 포터부
22:웨이퍼
이하, 본 발명의 바람직한 실시예를 제시된 도면들을 참조하여 상세히 설명하고자 한다. 본 발명에서는, 질화막의 특성을 향상시키기 위하여 반응 가스인 실란 및 암모니아와 희석용 가스인 질소 또는 아르곤의 유량과 유량비를 적절하게 조절하고, 질화막 증착 공정이 이루어지는 챔버내부의 온도 및 압력을 적절하게 유지하여 특성이 우수한 질화막을 형성하도록 하는 것이 발명의 핵심이다.
도 1에는 웨이퍼 상부에 질화막을 증착시키기 위한 싱글 챔버식 화학기상증착 장치가 도시되어 있다.
도면을 참조하면, 상기 화학기상증착 장치는 질화막 증착공정이 이루어지는 공정챔버부(Process Chamber:10), 인렛 가스 라인부(Inlet Gas Line:12), 반응 가스가 분사되는 샤워 헤드부(Shower Head:14), 웨이퍼가 안착되는 세라믹 히터부(Heater:16), 상기 히터부(16)를 지지하는 히터 지지부(Heater Support:18), 반응 가스가 배출되는 진공 포터부(Vacuum port:20)등으로 구성되어 있다. 상기 히터부(16) 상부에는 공정이 진행될 웨이퍼(22)가 로딩되어 있다.
통상적으로, 웨이퍼 표면에 질화막을 형성하기 위해서는 실란 및 암모니아가 반응 가스로서 사용되는데, 상기 실란(SiH4) 가스의 유량은 2∼60 SCCM(Standard Cubic Centimeter per Minute)으로 유지하고, 암모니아(NH3) 가스의 유량은20∼8000 SCCM으로 유지한다. 여기서, 상기 실란(SiH4) 가스 이외에 Si2H6 또는 SiH2Cl2 가스를 사용할 수도 있다. 그리고 상기 실란 가스 및 암모니아 가스를 희석시키는 케리어 가스로서 불활성 가스인 질소(N2) 또는 아르곤(Ar)을 주입하는데, 이들 케리어 가스의 유량은 1000∼10000 SCCM으로 유지한다. 그리고, 상기 챔버내의 압력은 50∼300 토르(Torr)로 유지하며, 샤워헤드와 웨이퍼간의 거리는 5∼25 mm를 유지한다. 그리고, 상기 챔버의 온도는 600∼800℃, 보다 바람직하게는 750℃로 유지한다.
상기한 화학기상증착 장치에 있어서, 적절하게 설정된 챔버내부의 히터 온도와 샤워헤드와 웨이퍼 사이의 거리, 반응 가스의 제공 압력과 반응 챔버내의 압력이 설정되면, 반응 가스의 유량 및 유량비에 의해 로딩 효과, 스텝 커버리지, 표면 러프니스 및 스트레스 특성등의 질화막 특성이 좌우된다. 따라서, 챔버내로 주입되는 반응 가스의 유량 및 유량비를 적절하게 조절함으로써, 질화막의 스트레스 특성과 표면 거칠기, 그리고 패턴 형성에 영향을 미치는 로딩 효과를 좌우하게 된다.
먼저, 실란의 비율이 증가할수록 질화막의 스트레스 특성이 개선된다. 하기의 표 1에는 실란의 비율에 따른 질화막의 스트레스 변화 양상이 나타나 있다.
구분 스트레스(dyne/cm2) 비율(SiH4:NH3)
상태 1 1.35 ×1010 1:80
상태 2 9.12 ×109 1:30
상태 3 -8.0 ×108 1:0.6
상기 표 1을 참조하면, 실란 대 암모니아의 비율이 1:80일 경우에는 질화막의 스트레스가 1.35×1010이나, 실란 대 암모니아의 비율이 1:30일 경우에는 질화막의 스트레스가 9.12×109, 실란 대 암모니아의 비율이 1:0.6일 경우에는 질화막의 스트레스가 -8.0×108로 실란의 비율이 증가할수록 질화막의 스트레스 특성이 점차 향상됨을 알 수 있다.
도 2는 실란 가스와 암모니아 가스의 비율에 따른 질화막의 스트레스 특성을 도식화한 그래프이다. 도 2를 참조하면, X축은 암모니아 가스 비율을 나타내며, Y축은 질화막의 스트레스 크기를 나타낸다. 그래프를 통해서도 알 수 있는 바와 같이, 실란 가스 비율이 가장 낮은 라인 L1에서 실란 가스 비율이 가장 높은 라인 L5로 갈수록 질화막의 스트레스가 낮아짐을 알 수 있다. 바람직하게는, 질화막의 스트레스 특성을 향상시키기 위해서는 상기 실란 및 암모니아의 비율을 1:30∼1:3으로 유지하도록 한다.
한편, 암모니아 가스의 비율이 증가할수록 로딩 효과 특성이 향상된다. 이는 하기의 표 2를 통해서 확인할 수 있다.
구분 로딩 효과 비율(SiH4:NH3)
상태 1 83% 1:60
상태 2 87% 1:200
상태 3 99% 1:800
상기 표 2를 참조하면, 실란 대 암모니아의 비율이 1:60일 경우에는 로딩 효과가 83%로 나타나고, 실란 대 암모니아의 비율이 1:200일 경우에는 로딩 효과가 87%로 나타난다. 그리고, 실란 대 암모니아의 비율이 1:800일 경우에는 로딩 효과가 99%로 나타난다. 즉, 암모니아의 비율이 증가할수록 로딩 효과 특성이 향상됨을 알 수 있다. 결과적으로, 로딩 효과를 95% 이상으로 유지시키기 위해서는 상기 실란 대 암모니아의 비율을 1:400 ∼1:1000으로 조절하여야 한다.
또한, 암모니아 가스의 비율이 증가할수록 질화막의 표면 거칠기 또한 개선되는데, 이는 도 3에 도시되어 있는 그래프를 통해 확인할 수 있다. 도 3을 참조하면, X축은 실란 가스 비율을 나타내며, Y축은 암모니아 가스 비율을 나타낸다. 도 3에 나타나 있는 바와 같이, 실란 가스의 비율이 높아질수록 질화막의 표면 거칠기가 증가하고(0.16 마이크로미터 이상), 암모니아 가스의 비율이 높아질수록 질화막의 표면 거칠기가 완화(0.16 마이크로미터 이하)됨을 알 수 있다. 결과적으로, 질화막의 표면 거칠기 특성을 향상시키기 위해서는 상기 실란 및 암모니아의 비율을 1:75∼1:200으로 조절하도록 한다.
도 4는 실란 가스의 비율이 높을 경우의 질화막 표면 상태를 나타내고, 도 5는 암모니아 가스의 비율이 높을 경우의 질화막 표면 상태를 나타낸다. 도 4 및 도 5에 나타난 바와 같이, 실란 가스에 비해 암모니아 가스의 비율이 높을 경우 질화막의 표면 상태가 보다 평탄함을 알 수 있다.
한편, 불활성 가스인 질소나 아르곤은 질화막 증착공정시 프로세스 가스, 즉 실란 가스 및 암모니아 가스를 희석시키는 케리어 가스로서, 상기 프로세스 가스의 균일성을 향상시켜 웨이퍼 상부에 증착되는 질화막의 두께 균일도를 향상시킨다. 상기 케리어 가스의 유량이 증가하면 프로세스 가스의 분압이 낮아져서 질화막 침적의 반응이 억제되는데, 특히 암모니아 가스의 반응 억제 정도가 실란 가스보다심해지게 된다. 따라서, 실란 가스가 암모니아 가스에 비해 보다 많은 실란 리치(rich) 조건으로 질화막을 형성하고자 하는 경우에 이러한 질소 또는 아르곤 가스의 유량을 조절한다. 그리고, 케리어 가스의 유량이 증가할수록 질화막의 스트레스 특성은 향상되므로, 이러한 케리어 가스를 적절히 이용하여 우수한 특성의 질화막을 형성한다. 바람직하게는, 상기 질화막의 스트레스 특성을 향상시키기 위해서는 질소 또는 아르곤 가스의 유량을 500∼10000 SCCM으로 유지시킨다.
이상에서 설명한 것은 본 발명에 따른 질화막 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 기술분야에서 통상의 지식을 가진 자라면 누구든지 변경 실시가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에서는 싱글 챔버식 화학기상증착 장치를 이용하여 웨이퍼 표면에 질화막을 형성함에 있어서, 챔버내로 주입되는 반응가스 및 케리어 가스의 유량을 조절하고, 공정시 챔버의 내부 압력 및 샤워헤드와 웨이퍼간의 거리를 조절함으로써, 로딩 효과, 표면 거칠기, 스트레스 및 두께 균일도 특성이 향상된 질화막을 형성할 수 있다.

Claims (9)

  1. 반응 가스가 유입되는 인렛 가스 라인부, 유입된 반응 가스가 분사되는 샤워 헤드부, 웨이퍼가 안착되는 히터부, 상기 히터부를 지지하는 히터 지지부 및 반응 가스가 배출되는 진공 포터부가 공정챔버 내부에 형성되어 있는 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법에 있어서:
    상기 공정챔버 내부로 주입되는 반응 가스인 실란 가스 및 암모니아 가스의 유량을 각각 2∼60 SCCM 및 20∼8000 SCCM으로 유지하고, 상기 반응 가스를 희석시키는 케리어 가스인 질소 가스 또는 아르곤 가스의 유량은 1000∼10000 SCCM으로 유지함을 특징으로 하는 질화막 제조 방법.
  2. 제 1항에 있어서, 상기 실란 가스는 SiH4, Si2H6, SiH2Cl2 가스중의 어느 하나임을 특징으로 하는 질화막 제조 방법.
  3. 제 1항에 있어서, 상기 공정챔버내의 압력은 50∼300 토르(torr)로 유지함을 특징으로 하는 질화막 제조 방법.
  4. 제 1항에 있어서, 상기 샤워헤드부와 히터부에 로딩되는 웨이퍼간의 거리는 5∼25 mm를 유지함을 특징으로 하는 질화막 제조 방법.
  5. 제 1항에 있어서, 상기 공정챔버내의 온도는 600∼800℃로 유지함을 특징으로 하는 질화막 제조 방법.
  6. 제 1항에 있어서, 상기 웨이퍼 표면에 증착되는 질화막의 로딩 효과를 95% 이상으로 유지시키기 위해서는 상기 실란 가스 및 암모니아 가스의 비율을 1:400∼1:1000으로 조절함을 특징으로 하는 질화막 제조 방법.
  7. 제 1항에 있어서, 상기 웨이퍼 표면에 증착되는 질화막의 표면 거칠기 특성을 향상시키기 위해서는 상기 실란 가스 및 암모니아 가스의 비율을 1:75∼1:200으로 조절함을 특징으로 하는 질화막 제조 방법.
  8. 제 1항에 있어서, 상기 웨이퍼 표면에 증착되는 질화막의 스트레스 특성을 향상시키기 위해서는 상기 실란 가스 및 암모니아 가스의 비율을 1:30∼1:3으로 조절함을 특징으로 하는 질화막 제조 방법.
  9. 제 1항에 있어서, 상기 웨이퍼 표면에 증착되는 질화막의 스트레스 특성을 향상시키고자 하는 경우에는 상기 케리어 가스인 질소 또는 아르곤 가스의 유량을 500∼10000 SCCM으로 조절함을 특징으로 하는 질화막 제조 방법.
KR1020020007427A 2002-02-08 2002-02-08 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법 KR20030067308A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020020007427A KR20030067308A (ko) 2002-02-08 2002-02-08 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법
PCT/KR2003/000265 WO2003067638A1 (en) 2002-02-08 2003-02-06 Method for manufacturing silicon nitride film using chemical vapor deposition apparatus of single chamber type
AU2003208031A AU2003208031A1 (en) 2002-02-08 2003-02-06 Method for manufacturing silicon nitride film using chemical vapor deposition apparatus of single chamber type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020007427A KR20030067308A (ko) 2002-02-08 2002-02-08 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법

Publications (1)

Publication Number Publication Date
KR20030067308A true KR20030067308A (ko) 2003-08-14

Family

ID=27725709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020007427A KR20030067308A (ko) 2002-02-08 2002-02-08 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법

Country Status (3)

Country Link
KR (1) KR20030067308A (ko)
AU (1) AU2003208031A1 (ko)
WO (1) WO2003067638A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260236A (en) * 1991-06-07 1993-11-09 Intel Corporation UV transparent oxynitride deposition in single wafer PECVD system
JPH06302528A (ja) * 1993-03-16 1994-10-28 Applied Materials Inc 窒化ケイ素薄膜の蒸着
JPH08274089A (ja) * 1995-03-30 1996-10-18 Kawasaki Steel Corp 窒化珪素薄膜の形成方法
JPH09326387A (ja) * 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 薄膜形成方法及びその装置
KR20020010870A (ko) * 2000-07-31 2002-02-06 가나이 쓰토무 반도체 집적 회로 장치의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314421A (ja) * 1986-07-07 1988-01-21 Matsushita Electric Ind Co Ltd プラズマｃｖｄ方法
JPH08167605A (ja) * 1994-12-15 1996-06-25 Mitsubishi Electric Corp シリコン窒化膜の製造方法
KR970030477A (ko) * 1995-11-28 1997-06-26 김광호 실리콘 질화막 형성방법
US6140255A (en) * 1998-12-15 2000-10-31 Advanced Micro Devices, Inc. Method for depositing silicon nitride using low temperatures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260236A (en) * 1991-06-07 1993-11-09 Intel Corporation UV transparent oxynitride deposition in single wafer PECVD system
JPH06302528A (ja) * 1993-03-16 1994-10-28 Applied Materials Inc 窒化ケイ素薄膜の蒸着
JPH08274089A (ja) * 1995-03-30 1996-10-18 Kawasaki Steel Corp 窒化珪素薄膜の形成方法
JPH09326387A (ja) * 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 薄膜形成方法及びその装置
KR20020010870A (ko) * 2000-07-31 2002-02-06 가나이 쓰토무 반도체 집적 회로 장치의 제조 방법

Also Published As

Publication number Publication date
AU2003208031A1 (en) 2003-09-02
WO2003067638A1 (en) 2003-08-14

Similar Documents

Publication Publication Date Title
JP4685104B2 (ja) 低温シリコン化合物堆積
KR100380598B1 (ko) 콘택트 형성 방법 및 콘택트를 포함하는 장치
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
KR100714269B1 (ko) 반도체 소자 제조에 사용되는 금속층 형성방법
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
KR20010064414A (ko) 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
US6770144B2 (en) Multideposition SACVD reactor
KR20060063188A (ko) 화학기상증착장치 및 그를 이용한 화학기상증착방법
KR100653994B1 (ko) 반도체 소자의 층간절연막 형성방법
KR20040100767A (ko) 저압 실리콘 질화막 형성 방법
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
KR20030067308A (ko) 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법
KR100596775B1 (ko) 반도체 소자의 제조방법
KR100472518B1 (ko) 싱글 챔버식 화학 기상증착 장치를 이용한 질화막 증착방법
US6686232B1 (en) Ultra low deposition rate PECVD silicon nitride
KR20040110016A (ko) 반도체소자의 게이트전극 형성방법
KR20030064083A (ko) 원자층 적층을 이용하여 실리콘 나이트라이드 박막을형성하는 방법
KR20070033490A (ko) 싱글챔버식 씨브이디장치를 이용한 열산화막 제조방법 및그 제조장치
KR100219048B1 (ko) 반도체 소자 제조를 위한 폴리실리콘막 형성방법
KR100444611B1 (ko) 반도체 소자의 제조 방법
KR100871368B1 (ko) 반도체 소자의 비트라인 스페이서 제조방법
JP3068522B2 (ja) 半導体装置の製造方法
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR19990020604A (ko) 반도체 소자의 제조방법
KR20020028329A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application