KR20030064331A - 표시 장치용 구동 장치 - Google Patents

표시 장치용 구동 장치 Download PDF

Info

Publication number
KR20030064331A
KR20030064331A KR10-2003-0004779A KR20030004779A KR20030064331A KR 20030064331 A KR20030064331 A KR 20030064331A KR 20030004779 A KR20030004779 A KR 20030004779A KR 20030064331 A KR20030064331 A KR 20030064331A
Authority
KR
South Korea
Prior art keywords
display
circuit
display data
reference voltage
display device
Prior art date
Application number
KR10-2003-0004779A
Other languages
English (en)
Other versions
KR100520860B1 (ko
Inventor
사까구찌노부히사
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030064331A publication Critical patent/KR20030064331A/ko
Application granted granted Critical
Publication of KR100520860B1 publication Critical patent/KR100520860B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 표시 장치용 구동 장치는 다수의 표시 데이터에 대해 각각 물리적으로 분리된 표시 구동 회로 소자 영역들을 포함한다. 각 표시 구동 회로 소자 영역에서, 구동 장치는 적어도 그 영역에 대응하는 표시 데이터를 취입하는 표시 데이터 취입부, 소정의 시간 주기 동안 취입된 표시 데이터를 래치하는 홀드부, 소정의 수의 계조 표시용 기준 전압들을 발생시키는 기준 전압 발생부 및 발생된 계조 표시용 기준 전압으로부터 래치된 표시 데이터에 대응하는 기준 전압을 선택하는 선택부를 포함하고, 여기서 다수의 표시 데이터 각각에 대해 선택된 기준 전압은 표시 구동 신호로 표시 장치에 출력된다.

Description

표시 장치용 구동 장치{DRIVING DEVICE FOR DISPLAY APPARATUS}
본 발명은 표시 장치용 구동 장치에 관한 것으로, 특히 삼원색(적색, 녹색, 및 청색) 각각에 대해 독립적으로 비디오 신호의 계조를 보정하기 위한 감마 보정 기능을 포함하는 표시 장치용 구동 장치에 관련된다.
도 6은 종래의 액정 표시 장치 모듈의 구성을 도시한다. 액정 표시 장치 모듈은 액정 패널(54)을 직접 구동하는 다수의 소스 드라이버(51) 및 게이트 드라이버와, 그 드라이버(51, 52)에 구동 신호를 공급하는 제어기(56)를 포함한다.
소스 드라이버(51) 및 게이트 드라이버(52)는 각각 LSI 디바이스로, TCP(tape carrier package)(53)에 제공된다. TCP(53)는 액정 패널(54)에 실시된다.
한편, 제어기(56), 및 그 제어기(56)와 드라이버(51, 52) 사이를 연결시키는 배선들은 액정 패널(54)과 다른 플렉서블 기판(55)상에 제공된다.
액정 패널(54)은 도시되지 않은 소스 버스선과 게이트 버스선에 공급되는 구동 신호에 의해 표시된다. 게이트 드라이버(52)는 게이트 버스선을 구동시킨다.
도 6에서, 각 소스 드라이버(51)는 직사각형이다. 도 6에서 그 위로 연장되는 배선은 제어 회로(56)로부터의 신호 입력의 입력선이다. 직사각형 소스 드라이버(51)의 바닥으로부터 연장되는 다수의 배선은 액정 패널(54)의 출력선이다.
도 7은 종래의 액정 표시 장치 모듈의 소스 드라이버(51)의 단자 배치를 도시하는 평면도이다. 도 7에서, 구동 회로 소자 영역(40)은 직사각형 소스 드라이버(51)의 중심에 위치한다. 직사각형의 네 변을 따라 다수의 전극 패드(100)가 제공된다.
도 7에서, 출력 단자(41)의 전극 패드는 직사각형의 좌우측 및 상단측을 따라 제공된다. 전원 단자(42), 입력 제어 단자(43), 및 기준 전원 단자(44)는 직사각형의 하단측을 따라 제공된다.
각 전극 패드(100)에는 도시되지 않은 금 범프(gold bump)가 도금된다. 각 금 범프는 폭과 길이가 약 40 내지 90 ㎛이고 높이가 약 10 내지 20 ㎛이다.
도 8은 종래 소스 드라이버의 구동 회로 소자 영역(40)에서 구성 회로 블록의 구조도이다. 소스 드라이버(51)의 회로 블록에는 주로 시프트 레지스터 회로(61), 데이터 래치 회로(62), 샘플링 메모리 회로(63), 홀드 메모리 회로(64), 기준 전압 발생 회로(65), D/A 변환기 회로(66), 및 출력 회로(67)가 있다.
여기서, 각 회로 블록은 일반적으로 한 LSI 내에서 분리되어 모듈화된다. LSI는 일반적으로 CAD 설계에서 매크로 셀로 각각 등록된 회로 블록들을 사용하여 설계된다. 매크로 셀을 재사용하여 회로 블록을 가능한 한 많이 함께 배치할 때, 각 회로 블록 내의 동작이 안정화된다. 이와 같이, LSI는 설계 사양조건에 따라 동작될 수 있다.
회로 블록들은 구동 회로 소자 영역(40) 내의 회로 블록들 사이의 배선 및 주변 단자와 회로 블록 사이의 배선이 가능한 한 짧아질 수 있도록 배치된다.
소스 드라이버(51)는 다수의 출력 단자(41)를 포함하고, 액정 패널(54)의 프레임 영역에서 더 좁게 설치되어야 한다. 그래서, 소스 드라이버(51)는 상당히 길고 좁은 칩 형태를 갖는다.
상술된 배선과 제한점들을 고려하여, 도 8의 종래 소스 드라이버(51)는 칩의 중심에 아날로그 전압을 처리하는 기준 전압 회로(65)와 데이터 래치 회로(62)를 포함한다. 회로 블록의 나머지 부분들은 좌우측에 대칭적으로 위치한다. 그래서, 각 회로 블록은 배선 저항 등으로부터 똑같이 영향을 받을 수 있다.
각 게이트 드라이버(52)에서도 각 소스 드라이버(51)와 같이 회로 블록들이 배선 등을 고려하여 배치된다.
액정 패널(54) 상에는 ITO(indium tin oxide)의 단자들이 배치된다. ITO 단자는 TCP(53) 상의 배선을 통해 소스 드라이버(51) 및 게이트 드라이버(52)의 액정 패널(54)로의 출력 단자에 전기적으로 연결된다.
ITO 단자와 TCP(53) 상의 배선은 ACF(anisotropic conductive film)를 통해 열압착되어 전기적으로 연결된다.
소스 드라이버(51) 및 게이트 드라이버(52) 내의 플렉서블 기판(55)으로의 단자는 ACF 또는 납땜으로 TCP(53) 상의 배선을 통해 플렉서블 기판(55) 상의 배선에 전기적으로 연결된다.
상기에 설명된 바와 같이, 제어기 회로(56)로부터의 신호선 출력은 플렉서블 기판(55) 상의 배선을 사용하여 소스 드라이버(51) 및 게이트 드라이버(52)의 단자에 연결된다. 양 드라이버(51, 52)로부터의 출력 신호선은 TCP(53) 상의 배선을 통해 액정 패널(54) 상의 ITO 단자에 연결된다.
표시 데이터 신호(R, G, B의 3가지 신호), 다른 종류의 제어 신호, 및 전원(GND 및 VCC)은 제어 회로(56)로부터 배선을 통해 각 소스 드라이버(51)에 공급된다. 다른 종류의 제어 신호 및 전원은 배선을 통해 각 게이트 드라이버(52)에 공급된다.
도 6에 도시된 구조는 8개의 소스 드라이버(51)(S1 내지 S8)와 2개의 게이트 드라이버(52)(G1, G2)를 포함한다. 소스 드라이버(51)는 각각 똑같은 회로 블록들을 포함한다. 표시 데이터 신호(R, G, B), 시작 펄스 입력 신호(SSPI), 및 클럭 신호(SCK)는 제어기 회로(56)로부터 각 소스 드라이버(51)에 공급된다.
2개의 게이트 드라이버(52)는 각각 똑같은 회로 블록들을 포함한다. 클럭 신호(GCK)와 시작 펄스 입력 신호(GSPI)는 제어 회로(56)로부터 각 게이트 드라이버(52)에 공급된다.
도 9는 종래 제어기 회로(56)의 출력 단자의 설명도이다. 여기서는 9개의 출력 단자(R1-R6 내지 SCK)가 소스 드라이버(51)에 연결된다. 4개의 출력 단자(GCK 내지 GSPI)는 게이트 드라이버(52)에 연결된다.
단자(R1-R6, G1-G6, 및 B1-B6)는 각각 6 비트의 표시 데이터 신호(R, G, B)를 출력한다. 단자(LS)는 래치 신호를 출력한다. 9개의 단자(Vref1 내지 Vref9)는 소스 드라이버(51)에 공급되는 중간조(halftone) 기준 전압을 출력한다. 유사하게, 하단의 두 단자(Vref1, Vref2)는 게이트 드라이버(52)에 기준 전압을 출력한다.
액정 패널(54)에서 삼원색 각각에 1024×768 픽셀이 제공될 때, 소스측(도 6에서 수평 방향)은 총합 1024픽셀×3 을 갖는다. 게이트측(도 6에서 수직 방향)은 총합 768 픽셀을 갖는다.
여기서, 8개의 소스 드라이버(51)(S1 내지 S8)가 소스측 픽셀들(1024픽셀×3)을 구동시킬 때, 각 소스 드라이버(51)는 128픽셀×3(RGB)을 담당한다. 각 칼라는 6-비트의 표시 데이터 신호(예를 들면, R1 내지 R6)를 포함한다. 그래서, 각 소스 드라이버(51)가 64개의 계조를 표시한다.
도 10은 도 7에 도시된 종래 소스 드라이버(51)의 회로 블록의 구성을 기능적으로 도시하는 도면이다. 소스 드라이버(51)는 도 7에 도시된 바와 같이 7개의 기능 회로 블록을 포함한다.
도 10에 도시된 바와 같이, 소스 드라이버(51)는 좌측에 SSPin 내지 Vref1-Vref9의 입력 단자를 포함하고, 우측에 출력 단자 SSIO를 포함하고, 또한 하단에 출력 단자 X0-1 내지 Z0-128을 포함한다.
한 예로, 제1 소스 드라이버(51)의 동작이 설명된다.
소스 드라이버(51)의 SSPin 단자에는 제어 회로(56)로부터 시작 펄스 입력 신호(SSPI)가 입력된다. SSPI 신호는 표시 데이터 신호(R, G, B)의 수평 동기 신호와 동기화된다. 입력 단자(SSKin)에는 클럭 신호(SCK)가 입력된다. 시프트 레지스터 회로(61)는 클럭 신호(SCK)를 사용하여 시작 펄스 입력 신호(SSPI)를 시프트(전파)시키고, 이를 출력 단자(SSIO)에 SSPO 신호로 출력한다.
시프트 레지스터 회로(61)에 의해 시프트된 시작 펄스 입력 신호(SSPI)는 제8 소스 드라이버(S8)의 시프트 레지스터 회로(61)까지 순차적으로 전달된다. 한편, 제어 회로(56)의 단자 R1-R6, G1-G6, 및 B1-B6로부터 각각 출력되는 각 6 비트의 표시 데이터 신호(R, G, B)는 클럭 신호(SCK)의 반전 신호(/SCK)의 상승 엣지와동기화되고, 각각 소스 드라이버(51)의 입력 단자 R1in-R6in, G1in-G6in, 및 B1in-B6in에 일렬로 입력된다. 표시 데이터 신호(R, G B)는 일시적으로 데이터 래치 회로(62)에서 래치되고, 이어서 샘플링 메모리 회로(63)에 전달된다.
샘플링 메모리 회로(63)는 시프트 레지스터의 스테이지 출력 신호로부터 시간 분할 방식으로 전달된 표시 데이터 신호(각각 6 비트로 총합 18 비트인 R, G, 및 B 신호)를 샘플링 처리한다. 샘플링 메모리 회로(63)는 래치 신호(LS)가 제어 회로(56)로부터 홀드 메모리 회로(64)로 입력될 때까지 표시 데이터 신호를 저장한다.
래치 신호(LS)가 홀드 메모리 회로(64)에 입력될 때, 샘플링 메모리 회로(63)에 저장된 표시 데이터는 홀드 메모리 회로(64)에 입력된다. 이와 같이, 표시 데이터 신호(R, G, B)의 1 수평 주기 동안의 표시 데이터 신호가 래치, 즉 홀드된다.
다음 1 수평 주기 동안의 표시 데이터 신호가 샘플링 메모리 회로(63)로부터 입력될 때, 홀드된 표시 데이터 신호는 D/A 변환기 회로(66)에 출력된다.
제어 회로(56)의 단자 Vref1-Vref9로부터 출력되는 중간조 기준 전압은 도 10의 소스 드라이버(51)의 단자 Vref1-Vref9에 입력되어 기준 전압 발생 회로(65)로 공급된다. 기준 전압 발생 회로(65)는 예를 들어, 저항 분할 회로를 사용하여 기준 전압을 근거로 64 레벨의 계조 표시 기준 전압을 발생시킨다.
D/A 변환기 회로(66)는 홀드 메모리 회로(64)로부터 입력되는 각 6 비트의 R, G, B 표시 데이터 신호(디지털)를 그에 따라 아날로그 신호로 변환하여 출력 회로(67)에 출력한다. 출력 회로(67)는 64 레벨의 아날로그 신호를 증폭시키고, 출력 단자 Xo-1 내지 Xo-128, Yo-1 내지 Yo-128, 및 Zo-1 내지 Zo-128을 통해 도시되지 않은 액정 패널(54)의 단자에 출력한다. 출력 단자 Xo-1 내지 Xo-128, Yo-1 내지 Yo-128, 및 Zo-1 내지 Zo-128는 R, G, 및 B 표시 데이터 신호에 대응하고, 출력 단자 세트 Xo, Yo, 및 Zo는 각각 128 단자를 포함한다.
소스 드라이버(51)의 단자 VCC 및 GND는 제어 회로(56)의 단자 VCC 및 GND와 연결된 전원 단자이다. 소스 드라이버(51)의 단자 VCC 및 GND에는 각각 전원 전압과 접지 전위가 공급된다.
도 11은 종래 기준 전압 발생 회로(65)의 내부 구조를 도시하는 구조 블록도이다. 도 12는 종래 D/A 변환기(66)와 출력 회로(67)의 구성을 도시하는 구조도이다. 이들 회로(65, 66, 67)는 디지털 신호로 공급된 표시 데이터(도 12에서 Bit0 내지 Bit5)를 아날로그 전압값으로 변환하여 출력한다.
D/A 변환 회로(66)는 기준 전압 발생 회로(65)에 의해 발생된 64개의 계조 표시 기준 전압 중 하나를 선택하여 출력한다. D/A 변환 회로(66)는 MOS 트랜지스터를 포함한다. 출력 회로(67)는 전압 폴로어 회로를 포함한다.
도 12에서, 출력 회로(67)는 공급된 표시 데이터(Bit0 내지 Bit5)의 값에 대응하는 64 레벨 아날로그 전압 중 D/A 변환 회로(66)에 의해 선택된 아날로그 전압값을 출력한다.
출력 회로(67)는 D/A 변환 회로(66)에 의해 선택된 전압의 임피던스를 감소시키고, 도 10에 도시된 액정 구동 전압을 출력하는 단자(Xo-1 내지 Xo-128 등)를통해 액정 패널측에 출력한다.
여기서, 기준 전압 발생 회로(65)는 통상적으로 다수의 액정 구동 전압 출력 단자에 공통적으로 사용된다. 그러나, D/A 변환 회로(66)와 출력 회로(67)는 액정 구동 전압 출력 단자 각각에 하나씩 사용된다.
더욱이, 칼라 표시의 경우, 액정 구동 전압 출력 단자는 각 색에 대해 사용된다. D/A 변환 회로(66)와 출력 회로(67)는 각 픽셀에 한가지 칼라를 표시한다. 그러므로, 각 칼라에 대해 하나의 D/A 변환 회로(66)와 하나의 출력 회로(67)가 사용된다.
다른 말로 하면, 액정 패널(54)이 수평 방향으로 3N개의 픽셀을 포함할 때, 액정 구동 전압 출력 단자는 적색의 R1 내지 RN, 녹색의 G1 내지 GN, 및 청색의 B1 내지 BN에 각각 N개가 사용된다. 즉, 전체적으로 3N개의 액정 구동 전압 출력 단자가 사용된다. 그러므로, 3N개의 D/A 변환 회로(66) 및 3N개의 출력 회로(67)가 요구된다.
도 11에 도시된 기준 전압 발생 회로(65)는 9개의 중간조 전압 입력 단자(Vref1 내지 Vref9)와, γ 보정을 위한 저항비를 갖고 직렬로 연결된 저항 소자(R0 내지 R7)를 갖는다.
저항 소자(R0, R1, ..., R7)는 도 11에서 각각 γ 보정에 따라 저항값을 갖는 저항으로 표시된다. 그러나, 실제로는 각 저항 소자(R0 내지 R7)가 또한 중간조 전압 단자들 사이의 전압을 8개로 동일하게 분할하는 다수의 저항을 포함한다. 종래의 기준 전압 발생 회로(65)는 γ 보정을 위한 계조 표시 전압을 발생시킨다.각 소스 드라이버에 하나의 전압 발생 회로(65)가 제공되어 R, G, 및 B 처리 회로에 의해 공유된다.
도 13은 종래의 소스 드라이버(51)에서 계조 특성에 대한 그래프를 도시한다. 수평축은 소스 드라이버(51)에 입력되는 계조 표시 데이터(디지털값)를 나타낸다. 수직축은 표시 데이터에 대응하는 γ 보정 이후의 아날로그 전압값(액정 구동 출력 전압)을 나타낸다.
여기서, 수직축의 V0 내지 V63은 기준 전압 발생 회로(65)의 기준 전압(Vref)에 대응한다. 기준 전압 Vref1, Vref2, Vref3, Vref4, Vref5, Vref6, Vref7, Vref8, 및 Vref9는 각각 V0, V8, V16, V24, V32, V40, V48, V56, 및 V63에 대응한다.
도 13의 특성은 액정 물질의 광학 특성을 고려하여 자연스러운 계조를 표시하기 위해 γ 보정을 위한 저항 소자가 다른 저항비를 갖는 선 그래프로 도시된다.
도 11에 도시된 바와 같이, 기준 전압 발생 회로(65)로부터 64 레벨(V0 내지 V63)의 계조 표시 기준 전압이 출력된다. 이들 출력은 D/A 변환기(66)에 입력된다. D/A 변환 회로(66)는 표시 데이터(Bit0 내지 Bit5)의 종류에 따라 입력되는 64 레벨의 기준 전압 중 하나를 선택하여 출력한다.
도 12에 도시된 바와 같이, D/A 변환 회로(66)는 다수의 스위치를 포함한다. 각 스위치는 MOS 트랜지스터를 포함한다. D/A 변환 회로(66)에서는 6-비트 디지털 신호 Bit0 내지 Bit5에 대응하는 스위치가 6-비트 디지털 신호 Bit0 내지 Bit5의 값에 따라 ON 또는 OFF 된다. 이들 스위치의 조합에 따라, 입력되는 64 레벨의 기준 전압 중 하나가 선택되어 출력된다.
상기에 설명된 바와 같이, 출력 회로(67)는 전압 폴로어 회로를 사용하여 선택된 기준 전압의 임피던스를 감소시킨다. 이러한 감소는 액정 패널의 픽셀 및 배선 캐패시턴스를 충전시키고, 구동 전압을 소정의 전압에 도달하게 하는 속도를 증가시키기 위한 것이다.
상기에 설명된 구성을 갖고 상기에 설명된 동작을 실행하는 소스 드라이버(51)는 도 8에 도시된 바와 같이 많은 수의 출력 단자를 갖는다. 이들 출력 단자와 액정 패널(54)의 단자들은 가능한 한 짧은 배선을 통해 효과적으로 연결되어야 한다. 이를 위해, 소스 드라이버(51)는 도 8의 출력 단자(41)를 갖는 직사각형 소스 드라이버(51)의 상단 긴 변이 액정 패널(54)과 마주 대할 수 있도록 배치된다. 도 8의 하단 긴 변은 전원 단자(42) 등을 포함한다. 이 긴 변은 액정 패널(54)과 마주 대하지 않는다.
한편, 도 6에 도시된 바와 같이, 다수의 소스 드라이버는 병렬 연결된다. 시작 펄스 신호는 한 소스 드라이버에서 또 다른 소스 드라이버에 순차적으로 전달된다.
그러므로, 소스 드라이버 내에 회로 블록들을 배치할 때는 신호 처리 흐름을 고려하여 시프트 레지스터 회로(61)가 하단 긴 변과 나란히 배치되어, 액정 패널과 마주 대하지 않는다.
신호는 샘플링 메모리 회로(63), 홀드 메모리 회로(64), D/A 변환 회로(66), 및 출력 회로(67)를 순서대로 통과한다. 그래서, 도 8에 도시된 바와 같이, 이들회로 블록은 칩의 긴 변과 수직 방향으로 배치된다.
현재에는 고해상도와 대형 화면을 갖는 액정 표시 장치가 요구된다. 부가하여, 비용 감소가 요구된다. 화면의 크기가 증가됨에 따라, 패널의 픽셀수는 증가된다. 결과적으로, 한 소스 드라이버에 의해 처리되는 출력 단자의 수도 증가된다.
비용 감소의 요구를 만족시키기 위해서는 소스 드라이버의 수가 감소되어야 한다. 소스 드라이버의 수를 감소시키기 위해서는 한 소스 드라이버에 포함된 출력 단자의 수가 감소되어야 한다.
소스 드라이버의 각 회로 블록에 대해, 기준 전압 발생 회로를 제외하고 한 회로 블록은 한 출력에 대응한다. 그러므로, 출력 단자의 수가 증가됨에 따라 회로의 수도 증가된다. 출력 단자의 수가 증가되므로, 시프트 레지스터 회로(61)의 레벨수도 증가된다. 그래서, 시프트 레지스터 회로(61)는 길고 좁은 배치를 갖게 된다. 또한, 다른 회로 블록도 수평 방향의 형태로 배치된다.
더욱이, 소스 드라이버(51)의 출력 단자수가 증가될 때, 칩의 긴 변의 길이도 증가된다. 그러므로, 칩이 현저하게 길고 좁아진다. 예를 들어, TCP화 되도록 칩의 범프와 테이프 베이스의 내부 리드가 전기적으로 연결될 때, 칩의 처리, 칩과 테이프 베이스의 내부 리드 사이의 높이 제어, 및 내부 리드의 피치 정확도에 대한 제어가 어려워진다.
이러한 종류의 불편함을 방지하고 출력 단자수의 증가를 이루기 위해서는 긴변 대 짧은 변의 비율 증가를 억제시켜야 한다.
한편, γ 보정에 대해서는 개선된 질의 액정 표시가 또한 강하게 요구된다.
상기에 설명된 바와 같이, 자연스러운 계조 표시를 이루기 위해서는 액정 물질의 광학 특성에 따라 γ 보정이 실행된다. γ 보정은 각 액정 표시 디바이스의 전압-투과율 특성(V-T 특성)에 의존한다. 그러나, V-T 특성은 액정 표시 디바이스를 제작할 때 많이 변한다. V-T 특성은 각 액정 표시 디바이스에 따라 많이 달라진다. γ 보정을 위해 유일하게 저항비를 결정하기가 어렵다. 그래서, γ 보정에 대해 일정한 질을 유지하기가 어렵다.
V-T 특성은 또한 액정 표시 디바이스에 입사되는 빛의 변화와 광학 시스템의 특성 변화에 의존한다. 그러므로, 픽셀의 수가 증가되어 화면 크기 및 해상도가 증가되면, 불행하게도 보다 적절한 계조 표시가 이루어질 수 없다.
본 발명에서는 다수의 표시 데이터에 대해 물리적으로 분리된 표시 구동 회로 소자 영역을 포함하는 표시 장치용 구동 장치가 제공된다. 본 장치는 표시 구동 회로 소자 영역 각각에서, 적어도 그 영역에 대응하는 표시 데이터를 취입하는 표시 데이터 취입부, 소정의 시간 주기 동안 취입된 표시 데이터를 래치하는 홀드부, 소정의 수의 계조 표시용 기준 전압을 발생시키는 기준 전압 발생부, 및 발생된 계조 표시용 기준 전압으로부터 래치된 표시 데이터에 대응하는 기준 전압을 선택하는 선택부를 포함하고, 여기서 다수의 표시 데이터 각각에 대해 선택된 기준 전압은 표시 구동 신호로 표시 장치에 출력된다.
각 표시 구동 회로 소자 영역에서는 표시 데이터 취입부, 홀드부, 기준 전압발생부, 및 선택부가 물리적으로 분리된다.
그래서, 디바이스의 형태가 과도하게 길고 좁아지는 것을 방지할 수 있다. 표시 데이터 취입부를 포함하는 회로 블록의 세트는 각 표시 데이터에 대해 제공된다. 그러므로, 보다 적절하고 자연스러운 계조로 영상들이 표시될 수 있다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 구성을 도시하는 블록도.
도 2는 본 발명의 한 실시예에 따른 표시 장치에서 구동 장치(소스 드라이버)의 단자 배치를 도시하는 평면도.
도 3은 본 발명의 한 실시예에 따른 표시 장치에서 구동 장치의 구동 회로 소자 영역의 구성을 도시하는 평면도.
도 4는 본 발명의 한 실시예에 따라 액정 패널과 TCP 사이의 연결을 도시하는 단면도.
도 5는 본 발명의 한 실시예에 따라 소스 드라이버 내부의 회로 블록의 구성을 도시하는 도면.
도 6은 종래 액정 표시 장치 모듈의 구성을 도시하는 블록도.
도 7은 종래 액정 표시 장치 모듈의 표시 장치에서 구동 장치(소스 드라이버)의 단자 배치를 도시하는 평면도.
도 8은 표시 장치에서 종래 구동 장치(소스 드라이버)의 구동 회로 소자 영역의 구성 회로 블록을 도시하는 평면도.
도 9는 종래 제어기 회로의 출력 단자를 설명하는 도면.
도 10은 종래 소스 드라이버의 회로 블록의 구성을 도시하는 도면.
도 11은 종래 기준 전압 발생 회로 내부의 구성을 도시하는 블록도.
도 12는 종래 D/A 변환 회로와 출력 회로의 구성을 도시하는 개념도.
도 13은 종래 소스 드라이버의 계조 전압 특성의 그래프를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1: 소스 드라이버
2: 게이트 드라이버
3: TCP
4: 액정 패널
5: 플렉서블 기판
6: 제어 회로
20: 시프트 레지스터 회로
21: 데이터 래치 회로
22: 샘플링 메모리 회로
23: 홀드 메모리 회로
24, 25, 26: 기준 전압 발생 회로
27: D/A 변환 회로
28: 출력 회로
본 발명은 3가지 원색에 대해 각각 독립적으로 γ 보정 기능을 갖는 표시 장치용 구동 장치를 제공한다. 그래서, 화면 크기의 증가 등에 관계없이 적절한 계조로 영상이 표시될 수 있다.
표시 장치용 구동 장치는 직사각형 반도체 디바이스로 형성되고, 직사각형 반도체 디바이스의 짧은 변의 방향으로 표시 구동 회로 소자 영역이 나란히 정렬된다.
분할된 표시 구동 회로 소자 영역에는 각각 표시 데이터 취입부, 홀드부, 기준 전압 발생부, 및 선택부가 직사각형 반도체 디바이스의 짧은 변의 방향으로 나란히 정렬된다.
다수의 표시 데이터가 각 칼라 성분에 따라 분류된 데이터일 때, 표시 구동 회로 소자 영역은 각 칼라 성분에 대해 분리될 수 있다.
본 발명의 또 다른 특성에 따라, 상기에 설명된 바와 같은 표시 장치용 구동 장치를 포함하는 표시 장치가 제공된다.
본 발명에 따른 표시 장치용 구동 장치는 기능 모듈(회로 블록)로 형성된 매크로-셀(macro-cell) 반도체 소자의 세트를 포함하는 LSI 디바이스로 제공된다.
표시 장치용 구동 장치는 표시 데이터 및/또는 다른 종류의 제어 신호를 발생하는 제어기와 표시 데이터를 시각적으로 표시하는 표시 장치 사이에 위치한다. 구동 장치는 표시 데이터 등의 입출력을 제어한다. 구동 장치는 다수의 입출력 단자를 포함한다. 입출력 단자의 수는 픽셀수와 표시 장치의 계조수에 의존한다. 구동 장치는 일반적으로 직사각형으로 패키지화된 LSI 디바이스이다.
구동 장치는 다양한 종류의 표시 장치에서 사용될 수 있다. 특히, 구동 장치가 표시 장치 중 하나인 액정 패널에 사용될 때, 구동 장치는 소스 드라이버 및 게이트 드라이버로 사용될 수 있다.
본 발명에 따른 구동 장치가 삼원색(적색, 녹색, 청색)을 사용하여 칼라-표시를 실행하는 액정 패널의 소스 드라이버로 사용될 때, 구동 장치인 LSI 디바이스 내에서 회로 블록은 적색 성분을 표시하도록 구동되는 소자 영역, 녹색 성분을 표시하도록 구동되는 소자 영역, 및 청색 성분을 표시하도록 구동되는 소자 영역에서 각각 물리적으로 분리된다.
특히, 직사각형 형태의 LSI 패키지가 과도하게 길고 좁아지는 것을 방지하기 위해, 삼원색의 소자 영역은 바람직하게 직사각형의 긴 변 방향이 아니라 직사각형의 짧은 변 방향과 나란히 정렬된다.
LSI 디바이스의 패키지 형태가 과도하게 길고 좁아지는 것을 방지하기 위해, 제어기 및/또는 표시 장치에 연결되는 입출력 단자는 칼라 성분 중 하나에 각각 대응하는 소자 영역에 분리되어 제공된다.
종래의 기술과 유사하게, 구동 장치 내의 기능 모듈들은 표시 데이터 취입부, 홀드부, 선택부, 및 기준 전압 발생부와 같은 회로 블록들을 포함한다. 각 칼라에 대한 계조의 γ 보정을 실행하고 표시의 질을 개선시키도록 각 칼라의 상세한 설정을 실행하기 위해, 각 칼라 성분의 각 소자 영역에는 이들 회로 블록의 세트가 제공된다. 더욱이, 신호 처리의 흐름 순서를 고려하여, 이들 회로 블록은 바람직하게 각 소자 영역에서 분리되지만 인접하게 제공된다.
추후 설명되는 본 발명의 한 실시예에 따라, 표시 데이터 취입부는 시프트 레지스터 회로와 표시 데이터 입력 단자(R1in 내지 R6in, G1in 내지 G6in, 및 B1in 내지 B6in)에 대응한다. 홀드부는 데이터 래치 회로, 샘플링 메모리 회로, 및 홀드 메모리 회로에 대응한다. 기준 전압 발생부는 기준 전압 발생 회로에 대응한다. 선택부는 D/A 변환 회로에 대응한다.
본 발명은 도면에 도시된 실시예를 근거로 이후 상세히 설명된다. 그러나, 본 발명은 그에 제한되지 않는다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 구성을 도시하는 블록도이다. 도 6에 도시된 종래의 액정 표시 장치와 유사하게, 본 실시예에 따른 액정 표시 장치는 액정 패널(4), 플렉서블 기판(5), 및 TCP(3)를 포함한다. 소스 드라이버(1)(S1 내지 S8) 및 게이트 드라이버(2)(G1, G2)는 TCP(3) 상에 제공된다. 제어기(6) 및 TCP(3)로의 배선은 플렉서블 기판(5) 상에 제공된다.
TCP(3)는 플렉서블 기판(5)과 소스 드라이버(1) 사이, 플렉서블 기판(5)과 게이트 드라이버(2) 사이, 액정 패널(4)과 소스 드라이버(1) 사이, 또한 액정 패널(4)과 게이트 드라이버(2) 사이에 배선을 갖는다. 소스 드라이버(1)는 종래와같이 액정 패널(4) 내의 소스 버스선을 구동시킨다. 게이트 드라이버(2)는 액정 패널(4) 내의 게이트 버스선을 구동시킨다.
도 2는 본 발명의 본 실시예에 따라 각 소스 드라이버(1)의 단자 배치의 평면도를 도시한다. 소스 드라이버(1)는 도 1에 도시된 바와 같이 수평 방향의 직사각형 형태를 갖는다. 소스 드라이버(1)는 도 2에 도시된 바와 같이 그 내부에 다양한 회로 소자와 많은 전극 패드(1000)를 포함한다.
전극 패드(1000)는 도금으로 형성된 금 범프를 갖는다. 각 금 범프는 직사각형으로, 약 40 내지 90㎛의 길이와 약 10 내지 20 ㎛의 높이를 갖는다. 그러나, 금 범프의 높이를 포함하는 크기는 범프 피치의 설계 사양 조건에 의존하고, 그에 제한되지 않는다.
전극 패드(1000)는 출력 단자, 기준 전원 단자, 데이터 입력 단자, 입력 제어 단자, 및 전원 단자를 포함하는 5가지 종류의 단자로 분류된다. 본 발명에 따라, 출력 단자, 기준 전압 단자, 및 데이터 입력 단자의 세트는 삼원색(R, G, B)에 대해 분리된 영역에 형성된다.
도 2에서, 구동 회로 소자 영역(350)은 직사각형 소스 드라이버의 실제 중심부에 위치한다. 구동 회로 소자 영역(350)은 적색 표시 소자를 구동시키는 것을 담당하는 적색 영역(350R), 녹색 표시 소자를 구동시키는 것을 담당하는 녹색 영역(350G), 및 청색 표시 소자를 구동시키는 것을 담당하는 청색 영역(350B)을 포함하는 3개의 영역으로 분할된다.
적색 영역(350R)은 적색을 표시하도록 구동되는 회로 블록(도 3을 참고)과,적색용 출력 단자(R)(1100), 기준 전압 단자(R)(1200), 및 데이터 입력 단자(R)(1300)를 포함한다.
유사하게, 녹색 영역(350G)은 녹색을 표시하도록 구동되는 회로 블록과, 녹색용 출력 단자(G)(1400), 기준 전압 단자(G)(1500), 및 데이터 입력 단자(G)(1600)를 포함하고, 청색 영역(350B)은 청색을 표시하도록 구동되는 회로 블록과, 청색용 출력 단자(B)(1700), 기준 전압 단자(B)(1800), 및 데이터 입력 단자(B)(1900)를 포함한다.
다른 말로 하면, 본 발명에 따라 각 칼라에 대해 구동 회로 블록과 단자의 세트가 분리되어 위치한다. 여기서, 적색 영역(350R), 녹색 영역(350G), 및 청색 영역(350B)은 그 내부에 똑같은 회로 구성 및 배치를 갖는 완전히 똑같은 매크로 셀로 설계된다. 다른 말로 하면, 한 종류의 매크로 셀만이 설계되고, 3개의 매크로 셀이 구동 회로 소자 영역(350)을 형성하도록 정렬된다.
도 2에 도시된 바와 같이, 출력 단자(2000)는 직사각형 소스 드라이버의 짧은 변을 따라 위치한다. 출력 단자(2000)는 더미 및 보조 단자로 사용된다. 출력 단자(2000)의 일부, 입력 제어 단자(2100), 및 전원 단자(2200)는 직사각형 소스 드라이버의 긴 변 중 하나를 따라 위치한다.
도 3은 본 실시예에 따른 소스 드라이버의 구동 회로 소자 영역(350)에서 설명되는 회로 블록 구성의 평면도를 도시한다.
상기에 설명된 바와 같이, 구동 회로 소자 영역(350)은 적색 영역(350R), 녹색 영역(350G), 및 청색 영역(350B)의 세 영역으로 분할된다. 적색 영역(350R)은상기에 기술된 단자(1100, 1200, 1300)에 부가하여 R-회로 블록(230), 데이터 래치 회로(R)(21R), 및 기준 전압 발생 회로(R)(24)를 포함한다. 회로 블록의 배치는 도 3에서 설명을 목적으로 도시되고, 그에 제한되지는 않는다.
여기서, R형 회로 블록(230)은 R형 시프트 레지스터 회로(20R), R형 샘플링 메모리 회로(22R), R형 홀드 메모리 회로(23R), R형 D/A 변환 회로(27R), 및 R형 출력 회로(28R)를 포함한다. 이들은 도 8에 도시된 종래의 회로와 동일하다. 본 실시예에 따른 R형 회로 블록(230)은 적색 데이터를 처리할 목적으로만 사용된다.
녹색 영역(350G) 및 청색 영역(350B)은 상기에 설명된 바와 같은 적색 영역(350R)의 회로 블록과 똑같은 구성성분을 포함한다. 그러나, 입력되는 표시 데이터가 녹색 및 청색용이다. 회로 블록은 각각 녹색 및 청색 표시 소자들을 구동하는 처리를 실행한다.
다른 말로 하면, 녹색 영역(350G)은 G형 회로 블록(260), 데이터 래치 회로(G)(21G), 및 기준 전압 발생 회로(G)(25)를 포함한다. 청색 영역(350B)은 B-회로 블록(290), 데이터 래치 회로(B)(21B), 및 기준 전압 발생 회로(B)(26)를 포함한다.
도 4는 본 발명의 본 실시예에 따라 액정 패널과 TCP 사이의 배선 연결을 개략적으로 도시하는 단면도이다.
도 4는 주로 소스 드라이버(1)를 포함하는 LSI 칩(110)과 액정 패널(4)을 연결시키는 배선을 도시한다. 액정 패널(4)은 일반적으로 상측 패널과 하측 패널을 포함한다. ITO 단자(112)는 패널의 한 패널(도 4에서는 하측 패널) 상에 제공된다.
LSI 칩(110)은 TCP(3)인 테이프 베이스(111)에서 관통홀(디바이스 홀)(115)에 대응하는 위치에 놓인다. 테이프 베이스(111)의 한 표면 상에는 소스 드라이버(11)의 LSI 칩(110)의 출력 단자 상의 범프(114)와 액정 패널(4)의 ITO 단자(112)를 연결시키는 Cu 배선(113)이 제공된다.
범프(114)와 Cu 배선(113)은 내부 리드(116)를 통해 전기적으로 연결된다. 더욱이, Cu 배선(113)과 ITO 단자(112)는 예를 들어, 이방성 전도막 ACF(anisotropic conductive film)(117)를 통해 압착되어 전기적으로 연결된다.
LSI 칩(110) 상의 범프 어레이는 또한 칩(110) 내에 포함된다. 그래서, 내부 리드(116)의 길이가 서로 다르다. 도 4에 도시되지 않은 플렉서블 기판(5)과 LSI 칩(110)은 우측 Cu 배선(113)을 통해 전기적으로 연결된다. 테이프 베이스(111) 상의 우측 Cu 배선(13)과 플렉서블 기판은 AGF 또는 납땜을 통해 연결된다.
LSI 칩(110)을 포함하는 TCP(3)의 영역은 바람직하게 LSI 칩(110)을 보호하기 위해 도시되지 않은 봉지 수지로 덮힌다.
도 4에 도시된 배선으로, 제어기(6)로부터 출력되는 표시 데이터 신호는 예를 들어, 테이프 베이스(111) 상의 소정의 우측 Cu 배선(113)과 우측 내부 리드(116), 범프(14), 소스 드라이버 칩(110), 좌측 범프(114), 테이프 베이스(111) 상의 내부 리드(116)와 좌측 Cu 배선(113), ACF(117), 및 ITO 단자(112)를 통과한다. 이어서, 표시 데이터 신호는 액정 패널(4)에 공급된다.
소스 드라이버(1)와 게이트 드라이버(2)에는 똑같은 배선 경로를 통해 다양한 종류의 제어 신호 전원(GND, VCC)이 공급된다. 예를 들어, 도 1의 8개의 소스 드라이버(1)(S1 내지 S8)에는 제어기(6)로부터 표시 데이터 신호(R, G, B), 시작 펄스 입력 신호(SSPI), 및 클럭 신호(SCK)가 공급된다. 도 1의 두 게이트 드라이버(2)(G1, G2)에는 제어기(6)로부터 시작 펄스 입력 신호(GSPI) 및 클럭 신호(GCK)가 공급된다. 소스 드라이버를 포함하는 TCP를 통한 연결을 설명하였고, 게이트 드라이버(2)에도 내부 리드, ACP 등을 사용하는 완전히 똑같은 연결 방법이 적용될 수 있다.
종래의 기술과 유사하게, 액정 패널(4)의 소스측 및 게이트측이 각각 1024 픽셀 x 3(RGB) 및 768 픽셀을 가질 때, 8개의 소스 드라이버(S1 내지 S8)는 각각 128 픽셀 x 3(RGB)을 담당하여 표시를 구동시킨다.
각 칼라에 대해 6-비트 표시 데이터 신호가 제공될 때, 각 칼라에 대한 6개의 신호선은 소스 드라이버(1)에 연결된다. 다른 말로 하면, 적색 디스프레이 데이터 신호(R1 내지 R6), 녹색 표시 데이터 신호(G1 내지 G6), 및 청색 표시 데이터 신호(B1 내지 B6)를 포함하는 총 18개의 표시 데이터 신호가 소스 드라이버(1)에 입력된다.
도 5는 본 발명에 따른 소스 드라이버(1)의 회로 블록에 대한 기능적인 구조도를 도시한다. 도 5에서, 본 발명에 따른 소스 드라이버(1)는 기능적으로 도 10에 도시된 종래의 소스 드라이버와 똑같은 구조를 갖는다.
종래에는 각 회로 블록에서 삼원색 모두에 대한 신호가 하나의 회로에 의해처리된다. 그러나, 본 발명에 따라, 각 회로 블록은 물리적으로 3개로 분할된다. 그래서, 분할된 회로 블록 각각에서 삼원색 R, G, 및 B에 대해 분리된 신호 처리가 실행된다. 물리적으로 분할된 각 회로 블록의 배열은 도 3에 도시된 바와 같다.
그러므로, 예를 들어, 시프트 레지스터 회로(20)는 물리적으로 다른 3개의 시프트 레지스터 회로(20R, 20G, 20B)를 포함한다. 이들 3개의 시프트 레지스터 회로(20R, 20G, 20B)에는 제어기(6)로부터 시작 펄스 입력 신호(SSPI)와 클럭 신호(SCK)가 공급된다.
유사하게, 샘플링 회로(22)를 포함하는 각 회로는 물리적으로 R, G, 및 B에 대해 3개로 분할된다. 도 5에 도시된 바와 같이, 소스 드라이버(1)는 3개의 샘플링 회로(22R, 22G, 22B), 홀드 메모리 회로(23R, 23G, 23B), D/A 변환 회로(27R, 27G, 27B), 출력 회로(28R, 28G, 28B), 데이터 래치 회로(21R, 21G, 21B), 및 기준 전압 발생 회로(24, 25, 26)를 포함한다.
표시 데이터 신호(R1 내지 R6, G1 내지 G6, 및 B1 내지 B6)는 각각 3개의 데이터 래치 회로(21R, 21G, 21G)에 공급된다. 기준 전압 발생 회로(24. 25. 26)에는 각각 똑같은 기준 전압(Vref1 내지 Vref9)이 분리되어 공급된다.
3개의 시프트 레지스터 회로(20)에 공급되는 시작 펄스 입력 신호(SSPI)는 종래와 같이 표시 데이터 신호(R, G, B)의 수평 동기 신호와 동기화된다. 시작 펄스 입력 신호(SSPI)는 클럭 신호 단자(SCKin)에 입력되는 클럭 신호(SCK)를 근거로 시프트되고, SPIO 단자로부터 출력되어, 제8 소스 드라이버(S8)까지 전달된다.
제어 회로(6)로부터 3개의 데이터 래치 회로(21G, 21G, 21B)에 공급되는 표시 데이터 신호(R, G, B)는 클럭 신호(SCK)의 반전 신호(/SCK)의 상승 엣지와 동기화되고, 각각 소스 드라이버(1)의 입력 단자(R1in 내지 R6in, G1in 내지 G6in, 및 B1in 내지 B6in)에 일렬로 입력된다. 이어서, 표시 데이터 신호(R, G, B)는 물리적으로 분할된 데이터 래치 회로(21R, 21G, 21B)에 공급되어 일시적으로 래치된다. 그 이후, 표시 데이터 신호(R, G, B)는 각각 샘플링 메모리 회로(22R, 22G, 22B)에 전달된다.
샘플링 메모리 회로(22)는 시프트 레지스터 회로(20)의 모든 스테이지의 출력 신호로부터 시간 분할 방식으로 전달된 표시 데이터 신호(즉, 각각 6 비트이고 총합 18 비트인 R, G, B 신호)를 샘플링 처리한다. 샘플링 메모리 회로(22)는 제어 회로(6)로부터 홀드 메모리 회로(23)에 래치 회로(LS)가 입력될 때까지 표시 데이터 신호를 저장한다.
래치 신호(LS)가 홀드 메모리 회로(23)에 입력될 때, 샘플링 메모리 회로(22)에 저장된 표시 데이터 신호는 홀드 메모리 회로(23)에 입력된다. 그래서, 표시 데이터 신호(R, G, B)의 한 수평 주기 동안의 표시 데이터 신호가 래치된다. 다음 한 수평 주기 동안의 표시 데이터 신호가 샘플링 메모리 회로(22)로부터 입력될 때, 보유되던 표시 데이터 신호는 D/A 변환 회로(27)로 출력된다.
삼원색(R, G, B)의 기준 전원 발생 회로(24, 25, 26)는 제어 회로(6)로부터 각각 공급된 중간조 기준 전압(Vref1 내지 Vref9)을 근거로 γ-보정된 각 칼라에 대한 계조 디스플레용 전압을 발생시킨다. 이어서, 계조 표시 전압은 각 D/A 변환 회로(27R, 27G, 27B)에 공급된다.
여기서 발생된 계조 표시 전압은 각각 64 레벨을 포함한다. 기준 전압 발생 회로(24, 25, 26) 및 D/A 변환기(27R, 27G, 27B)는 64 배선의 세트를 통해 각각 연결된다.
제어 회로(6)로부터 공급된 9개의 중간조 기준 전압 Vref1(V0) 내지 Vref9(V63)는 종래의 전압값과 똑같은 전압값이다.
각 기준 전압 발생 회로(24, 25, 26)의 내부는 도 11에 도시된 종래의 회로와 똑같다. 다른 말로 하면, 거기에는 γ 보정을 위한 저항비를 갖고 직렬로 연결된 저항 소자(R0 내지 R7)가 제공된다. 액정 물질의 광학 특성에 따라 자연스러운 계조 표시를 이루기 위해, γ 보정된 64 레벨의 계조 표시 기준 전압이 발생된다.
D/A 변환 회로(27)는 홀드 메모리 회로(23)로부터 입력된 각 6 비트의 R, G, 및 B 표시 데이터 신호(디지털)를 아날로그 신호로 변환하고, 그 아날로그 신호를 출력 회로(28)로 출력한다. 출력 회로(28)는 64 레벨의 아날로그 신호를 증폭시키고, 출력 단자(Xo-1 내지 Xo-128, Yo-1 내지 Yo-128, 및 Zo-1 내지 Zo-128)를 통해 액정 패널(4)의 도시되지 않은 ITO 단자에 출력한다. 출력 단자(Xo-1 내지 Xo-128, Yo-1 내지 Yo-128, 및 Zo-1 내지 Zo-128)는 각각 R, G, 및 B 표시 데이터 신호에 대응하고, Xo, Yo, 및 Zo 세트는 각각 128 단자를 포함한다.
소스 드라이버(1)의 단자(VCC) 및 단자(GND)는 전력 공급을 위해 제어 회로(6)의 단자(VCC) 및 (GND)에 연결된다. 전원 전압과 접지 전위는 각각 소스 드라이버의 단자(VCC) 및 (GND)에 공급된다.
본 발명에 따라, 본 발명에 따른 표시 장치용 구동 장치에 입력되는 다수의표시 데이터에 대해 각각 물리적으로 분리된 표시 구동 회로 소자 영역이 제공된다. 액정 패널과 같은 표시 장치에 연결된 전극 패드는 회로 소자 영역에서 각 회로 블록 근방에 제공된다. 그래서, 직사각형 LSI 디바이스의 짧은 변에 대한 긴 변의 비율(긴 변/짧은 변)이 과도하게 커지지 않도록 억제될 수 있다. 그러므로, 표시 장치의 출력 단자수가 화면 크기를 증가시키도록 증가될 때에도, LSI 디바이스는 길고 좁은 직사각형 형태가 되지 않는다.
특히, 삼원색의 표시 데이터를 다루는 액정 표시 장치에서는 표시 구동 회로 소자 영역이 칼라에 대응하도록 분할된다. 이때, 각 칼라에 대응하도록 분할된 표시 구동 회로 소자 영역은 직사각형의 짧은 변 방향으로 정렬된다. 그러므로, 직사각형의 긴 변의 길이가 과도하게 증가되는 것을 방지한다.
예를 들면, 액정 패널은 긴 변의 방향(수평 방향)으로 3N개의 픽셀을 갖고, 종래의 구동 장치에서는 직사각형 액정 패널의 긴 변의 길이가 3N×a이다(여기서, a는 긴 변의 방향으로 한 픽셀에 대한 회로 블록의 길이이다). 종래에는 짧은 변의 길이가 b이다(여기서, b는 짧은 변의 방향으로 한 픽셀에 대한 회로 블록의 길이이다). 그러나, 본 발명에 따라, 긴 변의 길이는 N×a이고, 짧은 변의 길이는 3b이다.
다른 말로 하면, 종래 구동 장치는 긴 변/짧은 변의 비율이 (3N x a)/b로, 상당히 크다. 한편, 본 발명에 따른 구동 장치는 긴 변/짧은 변의 비율이 (N x a)/(3b)이다. 이 경우, 긴 변/짧은 변의 비율이 감소된다. 그래서, 디바이스가 과도하게 길고 좁아지는 것을 방지할 수 있다.
본 발명에 따라, 표시 구동 회로 소자 영역은 삼원색 성분에 대해 각각 분할된다. 그래서, 각 칼라가 γ 보정될 수 있다. 액정 물질의 광학 특성에 따라, 영상은 보다 적절하고 자연스러운 계조로 표시될 수 있다.
특히, 기준 전압 발생 회로는 각 칼라 성분에 대해 각각 제공된다. 그래서, γ-보정이 세밀하게 정의될 수 있다. 그러므로, 보다 큰 화면 크기를 위해 픽셀수가 증가된 경우의 표시질이 개선될 수 있다.
본 발명에 따른 표시 장치용 구동 장치는 본 실시예에 설명된 바와 같이 액정 패널의 구동 표시로 사용될 수 있다. 더욱이, 본 발명은 액정 패널 이외의 표시 장치의 구동 장치에 적용될 수 있다. 특히, 표시 장치로의 출력 단자가 많고 형태가 길고 좁은 구동 장치에 본 발명이 적용될 때, 긴 변/짧은 변의 비율이 감소될 수 있다.
상기에 설명된 실시예에서, 소스 드라이버는 표시 장치용 구동 장치의 전형적인 예로 TCP 상에 제공된다. 그러나, TCP를 사용하지 않고, LSI 칩화된 구동 장치가 액정 패널에 직접 실시될 수 있다. 이 경우, 본 실시예에 따른 소스 드라이버의 출력 단자 상의 범프 및 액정 패널의 ITO 단자는 ACF를 통해 열압착되어 전기적으로 연결된다.
본 발명에 따라, 다수의 입력 표시 데이터 각각에 대해 분리된 각 표시 구동 회로 소자 영역이 제공된다. 그러므로, 디바이스 형태가 길고 좁아지는 것을 방지할 수 있다. 각 표시 데이터에는 γ-보정이 실행될 수 있다. 그 결과로, 영상들이 보다 적절하고 자연스러운 계조로 표시될 수 있다.
특히, 화면 크기의 증가 등의 요구를 만족시키기 위해 픽셀수를 증가시키는 경우, 길고 좁은 디바이스 형태가 방지될 수 있다. 부가하여, γ-보정에 대해 표시질이 상당히 개선될 수 있다.

Claims (13)

  1. 다수의 표시 데이터에 대해 각각 물리적으로 분리된 표시 구동 회로 소자 영역을 포함하고,
    각 표시 구동 회로 소자 영역은 적어도,
    상기 영역에 대응하는 표시 데이터를 취입하는 표시 데이터 취입부;
    소정의 시간 주기 동안 취입된 상기 표시 데이터를 래치하는 홀드부;
    계조 표시를 위해 소정의 수의 기준 전압들을 발생하는 기준 전압 발생부; 및
    계조 표시를 위해 발생된 상기 기준 전압들로부터 래치된 상기 표시 데이터에 대응하는 기준 전압을 선택하는 선택부를 포함하고,
    상기 다수의 표시 데이터 각각에 대해 선택된 상기 기준 전압은 표시 구동 신호로 상기 표시 장치에 출력되는 것을 특징으로 하는 표시 장치용 구동 장치.
  2. 제1항에 있어서,
    상기 표시 데이터 취입부, 상기 홀드부, 상기 기준 전압 발생부, 및 상기 선택부는 상기 각 표시 구동 회로 소자 영역에서 물리적으로 분리되는 것을 특징으로 하는 표시 장치용 구동 장치.
  3. 제2항에 있어서,
    상기 분할된 표시 장치용 구동 장치는 직사각형 반도체 디바이스로 형성되고, 상기 표시 구동 회로 소자 영역들은 상기 직사각형 반도체 디바이스의 짧은 변 방향으로 병렬로 정렬되는 것을 특징으로 하는 표시 장치용 구동 장치.
  4. 제3항에 있어서,
    상기 각 표시 구동 회로 소자 영역에서, 상기 표시 데이터 취입부, 상기 홀드부, 상기 기준 전압 발생부, 및 상기 선택부는 상기 직사각형 반도체 디바이스의 긴 변 방향으로 병렬로 정렬되는 것을 특징으로 하는 표시 장치용 구동 장치.
  5. 제1항 내지 제4항 중 한 항에 있어서,
    상기 다수의 표시 데이터는 칼라 성분들에 따라 분류되고, 상기 표시 구동 회로 소자 영역들은 상기 각 칼라 성분에 대해 각각 분리되는 것을 특징으로 하는 표시 장치용 구동 장치.
  6. 제5항에 있어서,
    상기 기준 전압 발생부는 삼원색 성분들에 대해 각각 물리적으로 분리된 3개의 전압 보정부를 포함하고, 상기 각 전압 보정부는 입력된 중간조 기준 전압을 사용하여 상기 전압 보정부에 대응하는 칼라 성분에 대해 γ 보정된 계조 표시를 위한 다수의 기준 전압을 발생하는 것을 특징으로 하는 표시 장치용 구동 장치.
  7. 제6항에 있어서,
    상기 각 전압 보정부는 상기 중간조 기준 전압들을 γ 보정하기 위한 소정의 저항비를 갖고 직렬로 연결된 다수의 저항 소자를 포함하는 것을 특징으로 하는 표시 장치용 구동 장치.
  8. 제5항에 있어서,
    상기 칼라 성분들에 대해 분리된 상기 각 표시 구동 회로 소자 영역은, 각각:
    상기 영역에 대응하는 칼라 성분에 대응하는 표시 데이터를 각각 입력하는 데이터 입력 단자들;
    중간조 기준 전압을 각각 입력하는 기준 전원 단자들; 및
    계조 표시를 위한 γ 보정된 기준 전압의 아날로그 값을 각각 출력하는 출력 단자들
    을 더 포함하는 것을 특징으로 하는 표시 장치용 구동 장치.
  9. 제1항 내지 제4항 중 한 항에 따른 표시 장치용 구동 장치를 포함하는 것을 특징으로 하는 표시 장치.
  10. 제5항에 따른 표시 장치용 구동 장치를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제6항에 따른 표시 장치용 구동 장치를 포함하는 것을 특징으로 하는 표시 장치.
  12. 제7항에 따른 표시 장치용 구동 장치를 포함하는 것을 특징으로 하는 표시 장치.
  13. 제8항에 따른 표시 장치용 구동 장치를 포함하는 것을 특징으로 하는 표시 장치.
KR10-2003-0004779A 2002-01-25 2003-01-24 표시 장치용 구동 장치 KR100520860B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00017158 2002-01-25
JP2002017158A JP4008245B2 (ja) 2002-01-25 2002-01-25 表示装置用駆動装置

Publications (2)

Publication Number Publication Date
KR20030064331A true KR20030064331A (ko) 2003-07-31
KR100520860B1 KR100520860B1 (ko) 2005-10-17

Family

ID=27652949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0004779A KR100520860B1 (ko) 2002-01-25 2003-01-24 표시 장치용 구동 장치

Country Status (5)

Country Link
US (1) US7161591B2 (ko)
JP (1) JP4008245B2 (ko)
KR (1) KR100520860B1 (ko)
CN (1) CN1249660C (ko)
TW (1) TW589608B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841812B2 (ja) * 2003-06-27 2011-12-21 ローム株式会社 有機ｅｌ駆動回路
KR101022278B1 (ko) * 2003-12-15 2011-03-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP2005234241A (ja) * 2004-02-19 2005-09-02 Sharp Corp 液晶表示装置
JP2005331709A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
KR20060060969A (ko) * 2004-12-01 2006-06-07 디스플레이칩스 주식회사 엘시디 구동용 디바이스와, 이를 결합하기 위한 엘시디패널의 도전패턴
JP2006189557A (ja) * 2005-01-05 2006-07-20 Nec Electronics Corp 表示装置の駆動回路及び駆動方法
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
KR100763847B1 (ko) * 2005-12-20 2007-10-05 삼성전자주식회사 더블 칼럼 구조를 가지는 액정표시 장치의 구동 집적회로
TWI319557B (en) * 2006-01-06 2010-01-11 Himax Tech Ltd A data driver
JP2008102345A (ja) * 2006-10-19 2008-05-01 Nec Electronics Corp 半導体集積回路装置
JP5141097B2 (ja) * 2007-05-28 2013-02-13 セイコーエプソン株式会社 集積回路装置、表示装置および電子機器
JP5211591B2 (ja) * 2007-09-10 2013-06-12 セイコーエプソン株式会社 データ線駆動回路、電気光学装置及び電子機器
JP4492694B2 (ja) 2007-12-20 2010-06-30 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP5250525B2 (ja) * 2009-10-16 2013-07-31 株式会社ジャパンディスプレイセントラル 表示装置
TWI512715B (zh) 2013-06-17 2015-12-11 Sitronix Technology Corp A driving circuit for a display panel, a driving module and a display device and a manufacturing method thereof
WO2018235729A1 (ja) * 2017-06-22 2018-12-27 シャープ株式会社 駆動回路、アクティブマトリクス基板及び表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184114A (en) * 1982-11-04 1993-02-02 Integrated Systems Engineering, Inc. Solid state color display system and light emitting diode pixels therefor
EP0587144B1 (en) * 1992-09-08 1999-06-09 Seiko Epson Corporation Liquid crystal display apparatus, structure for mounting semiconductor device, method of mounting semiconductor device, electronic optical apparatus and electronic printing apparatus
US6169529B1 (en) * 1998-03-30 2001-01-02 Candescent Technologies Corporation Circuit and method for controlling the color balance of a field emission display
JP2000122623A (ja) 1998-10-19 2000-04-28 Sharp Corp 半導体集積回路
JP2001042833A (ja) 1999-07-29 2001-02-16 Sharp Corp カラー表示装置
JP2001209342A (ja) * 2000-01-24 2001-08-03 Matsushita Electric Ind Co Ltd 映像表示装置
US6359389B1 (en) * 2000-06-09 2002-03-19 Silicon Graphics, Inc. Flat panel display screen with programmable gamma functionality
JP3501751B2 (ja) * 2000-11-20 2004-03-02 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶ディスプレイの駆動回路、及び該回路を備える表示装置

Also Published As

Publication number Publication date
TW589608B (en) 2004-06-01
US20030164843A1 (en) 2003-09-04
JP4008245B2 (ja) 2007-11-14
CN1434434A (zh) 2003-08-06
KR100520860B1 (ko) 2005-10-17
US7161591B2 (en) 2007-01-09
CN1249660C (zh) 2006-04-05
TW200304113A (en) 2003-09-16
JP2003216125A (ja) 2003-07-30

Similar Documents

Publication Publication Date Title
KR100520860B1 (ko) 표시 장치용 구동 장치
JP4907797B2 (ja) 半導体集積回路および液晶表示装置
US7868860B2 (en) Liquid crystal display device
US8139010B2 (en) Gamma voltage generator and control method thereof and liquid crystal display device utilizing the same
US7113180B2 (en) Plurality of column electrode driving circuits and display device including the same
KR101222949B1 (ko) 액정표시장치의 구동회로 및 이의 구동방법
US7903106B2 (en) Digital-to-analog converter (DAC) for gamma correction
US7122888B2 (en) Semiconductor device, electrical inspection method thereof, and electronic apparatus including the semiconductor device
CN103700352A (zh) 源极驱动器ic芯片、视频显示面板驱动装置及视频显示装置
US7289092B2 (en) Liquid-crystal driver and liquid-crystal display
JP4458594B2 (ja) 表示装置用モジュール
US20070229442A1 (en) LCD device and driving circuit thereof
US6320630B1 (en) Liquid crystal display device having a slim driver chip
KR101061631B1 (ko) 액정표시장치의 구동장치 및 방법
KR100920341B1 (ko) 액정 표시 장치
US20080094381A1 (en) Semiconductor integrated circuit device
JP3491814B2 (ja) 集積回路装置およびそれを用いた液晶表示装置
US20030169246A1 (en) Display device and circuit board therefor including interconnection for signal transmission
JP4698953B2 (ja) 表示装置
JP2001324963A (ja) 表示装置
KR101006441B1 (ko) 액정 표시판 조립체 및 액정 표시 장치
KR100496889B1 (ko) 반도체 집적 회로
KR101002305B1 (ko) 칩 실장형 필름 패키지 및 그를 이용한 액정 표시 모듈
KR20200009495A (ko) 소스 드라이버 집적 회로와 그 제조방법 및 그를 포함한 표시장치
KR20070083036A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee