WO2018235729A1

WO2018235729A1 - 駆動回路、アクティブマトリクス基板及び表示装置

Info

Publication number: WO2018235729A1
Application number: PCT/JP2018/022840
Authority: WO
Inventors: 梅原　哲也
Original assignee: シャープ株式会社
Priority date: 2017-06-22
Filing date: 2018-06-15
Publication date: 2018-12-27

Abstract

アクティブマトリクス基板の表示領域の周辺領域に形成された配線の面積を縮小することができるとともに、駆動回路の搭載状態の良否の判断を精度高く行うことができる駆動回路を提供する。ソース駆動回路（４ａ）は、階調基準電圧信号ＶＬ＋用端子と、電気的に接続された抵抗測定用端子兼階調基準電圧信号ＶＨ＋用端子を備えている。

Description

駆動回路、アクティブマトリクス基板及び表示装置

　本発明は、駆動回路と、駆動回路を備えたアクティブマトリクス基板と、アクティブマトリクス基板を備えた表示装置とに関する。

　近年、液晶表示装置やＥＬ表示装置などの表示装置の分野においては、狭額縁化への要求が強くなっており、このような狭額縁化を実現するためには、表示装置における表示領域の周辺領域を狭くする必要がある。

　図８は、ソース駆動回路１０４ａ・１０４ｂを、アクティブマトリクス基板１０１上の表示領域１０２の周辺領域１０３に設けたＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）型の表示装置１００の概略構成を示す図である。

　図示されているように、表示装置１００の表示領域１０２に表示を行うために、表示領域１０２に備えられた複数のデータ信号線（図示せず）及び複数のアクティブ素子（図示せず）に、データ信号を供給するソース駆動回路１０４ａ・１０４ｂを、アクティブマトリクス基板１０１上の表示領域１０２の周辺領域１０３に設けたＣＯＧ型の表示装置１００の場合、外部の回路基板１０７（例えば、Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ；ＰＣＢ）から、アクティブマトリクス基板１０１に設けられたソース駆動回路１０４ａ・１０４ｂへの信号や電源電圧の供給は、外部の回路基板１０７の配線（図示せず）と電気的に接続された軟性回路基板１０６（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ；ＦＰＣＢ）の配線１０６ａと、軟性回路基板１０６の配線１０６ａと電気的に接続されたアクティブマトリクス基板１０１の周辺領域１０３に形成された配線１０５ａ・１０５ｂとを介して行われる。

　軟性回路基板１０６を折り曲げることによって、外部の回路基板１０７は、アクティブマトリクス基板１０１の裏面に配置できることから、表示装置１００の場合、狭額縁化を実現するためには、アクティブマトリクス基板１０１の周辺領域１０３に形成された配線１０５ａ・１０５ｂの面積を縮小することが重要である。

　しかしながら、アクティブマトリクス基板１０１の周辺領域１０３に形成された配線１０５ａ・１０５ｂは、ソース駆動回路１０４ａ・１０４ｂの入力端子数に合わせて、最低限必要とされる配線数と配線幅とで構成されている。

　図９は、図８に図示した表示装置１００におけるアクティブマトリクス基板１０１の周辺領域１０３に形成された配線１０５ａと軟性回路基板１０６の配線１０６ａとの電気的な接続関係と、軟性回路基板１０６の配線１０６ａと外部の回路基板１０７上の配線１１１～１２２、階調基準電源回路１０８、電源回路１０９及び映像信号処理回路１１０との電気的な接続関係とを示す図である。

　図示されているように、ソース駆動回路１０４ａの各入力端子は、アクティブマトリクス基板１０１の周辺領域１０３に形成された複数の配線１０５ａと軟性回路基板１０６の配線１０６ａとを介して、外部の回路基板１０７上に形成された配線１１１～１２２と電気的に接続されている。

　外部の回路基板１０７上に形成された配線１１１・１１２・１２１・１２２は抵抗測定用配線であり、配線１１３・１１４・１１５・１１６は階調基準電圧信号用配線であって、階調基準電源回路１０８の出力端子に電気的に接続されている。

　また、配線１１７・１１８は電源用配線であって、電源回路１０９の出力端子に電気的に接続されており、配線１１９・１２０は映像信号用配線であって、映像信号処理回路１１０の出力端子に電気的に接続されている。

　配線１１３～１２０と、配線１１３～１２０の各々と軟性回路基板１０６の配線１０６ａを介して電気的に接続された複数の配線１０５ａ中の該当配線とは、ソース駆動回路１０４ａに、階調基準電圧信号、電源及び映像信号を供給するための配線であるため、その数を減らすことには制約がある。

　抵抗測定用配線である配線１１１・１１２・１２１・１２２と、配線１１１・１１２・１２１・１２２の各々と軟性回路基板１０６の配線１０６ａを介して電気的に接続された複数の配線１０５ａ中の該当配線とを減らした場合には、ソース駆動回路１０４ａの各端子と配線１０５ａとの電気的な接続の良否、配線１０５ａと軟性回路基板１０６の配線１０６ａとの電気的な接続の良否及び軟性回路基板１０６の配線１０６ａと外部の回路基板１０７上に形成された配線１１１～１２２との電気的な接続の良否を判断できなくなってしまうという問題がある。

　また、配線幅については、配線に流れる電流量によりソース駆動回路１０４ａへの供給電源の到達電圧が電圧降下を起こすので、その電圧値により配線幅は制約を受けることとなり、特に、電源用配線の場合には、幅広くかつ最短で低抵抗配線とする必要がある。

　以上の理由から、表示装置１００において、配線数を減らしたり、配線幅を狭くすることで、アクティブマトリクス基板１０１の周辺領域１０３に形成された配線１０５ａ・１０５ｂの面積を縮小し、表示装置１００の狭額縁化を実現するのは困難である。

　特許文献１には、電源用配線を抵抗測定用配線として用いることで、抵抗測定専用の端子及び配線を無くす構成について記載されている。

　図１０は、特許文献１に記載されている液晶ディスプレイパネルの表示領域の周囲を示す図である。

　図中において、二点鎖線で囲まれる領域１５３が、ＩＣチップが搭載される領域であり、液晶ディスプレイパネルの表示領域からの引き回し配線群１５２を成す複数の引出配線１５４が、領域１５３にまで引き回されている。領域１５３内にＩＣチップが実装された状態では、１本の引出配線１５４につき、ＩＣチップの１つの出力端子が接続されている。

　また、図中において一点鎖線の下の領域１５８は、軟性回路基板の端部が接続される領域であり、３本の帯状の中継配線１５５～１５７を含む配線群１５９が、領域１５８から領域１５３にかけて引き回されるように形成されている。中継配線１５５～１５７は、基板（アクティブマトリクス基板）の周辺部１５１の上面に形成されている。

　領域１５３内にＩＣチップが実装された状態では、１つの電源電圧用端子１３２が第１の中継配線１５５の一端部に接続され、他の２つの電源電圧用端子１３２が第２の中継配線１５６の一端部に接続され、４つの電源電圧用端子１３３が第３の中継配線１５７の一端部に接続されている。

　この構成によれば、ＩＣチップの駆動時には、第１の中継配線１５５及び第２の中継配線１５６には、共に正の電源電圧Ｖｄｄが供給され、ＩＣチップの搭載状態の良否を判断する際には、第１の中継配線１５５及び第２の中継配線１５６を利用して、第１の中継配線１５５と第２の中継配線１５６との間の抵抗値を測定し、その測定抵抗値に基づきＩＣチップの搭載状態の良否を判断することができる。

日本国公開特許公報「特開２０１０－１８５７４７号」公報（２０１０年８月２６日公開）

　特許文献１に開示されている構成によれば、電源用配線である第１の中継配線１５５及び第２の中継配線１５６を抵抗測定用配線として用いることができるので、抵抗測定専用の端子及び配線を無くすことができ、基板（アクティブマトリクス基板）の周辺部１５１に形成する配線の数を減らし、液晶ディスプレイパネルの狭額縁化を実現できるが、以下の理由から、ＩＣチップの搭載状態の良否を精度高く行えない。

　第１の中継配線１５５と第２の中継配線１５６とは、ＩＣチップ内の内部回路を介して、互いに導通しているので、ＩＣチップの搭載状態に関係する抵抗値のみでなく、ＩＣチップ内の内部回路の抵抗値も一緒に測定されるため、ＩＣチップの搭載状態の良否を精度高く行えない。

　本発明は、上記の問題点に鑑みてなされたものであり、アクティブマトリクス基板の表示領域の周辺領域に形成された配線の面積を縮小することができるとともに、駆動回路の搭載状態の良否の判断を精度高く行うことができる駆動回路を提供することを目的とする。

　本発明に係る駆動回路は、上記の課題を解決するために、複数の入力端子と、複数の出力端子とを備えた駆動回路であって、上記複数の入力端子は、少なくとも、映像信号の入力端子と、第１信号の入力端子と、電源電圧の入力端子とを含み、上記映像信号の入力端子から入力された映像信号と、上記第１信号の入力端子から入力された第１信号とに基づいて、出力信号を生成する出力信号生成回路を備え、上記複数の出力端子の各々においては、上記出力信号生成回路において生成された各々の出力信号が出力され、上記第１信号の入力端子と電気的に接続された抵抗測定用端子が備えられていることを特徴としている。

　上記構成によれば、上記第１信号の入力端子と、上記第１信号の入力端子と電気的に接続された抵抗測定用端子とを用いて、抵抗値を測定することで、駆動回路の搭載状態の良否の判断をできる。すなわち、上記第１信号の入力端子と電気的に接続された配線と、上記抵抗測定用端子と電気的に接続された配線とを用いて、抵抗値を測定することで、上記駆動回路の上記入力端子と配線との接続状態の良否の判断をできる。

　上記第１信号の入力端子と上記抵抗測定用端子とは、上記駆動回路内の内部回路を介さずに、電気的に接続されているので、上記駆動回路内の内部回路の抵抗の影響を抑制しながら、駆動回路の搭載状態の良否の判断を精度高く行うことができる。

　また、上記構成によれば、上記出力信号生成回路に供給される上記第１信号の入力端子を、抵抗値の測定に用いることができるので、抵抗測定用端子の数を減らすことができる。すなわち、上記第１信号の入力端子を抵抗測定用端子と共用化できる。

　したがって、上記駆動回路の入力端子の数を減らすことができるので、このような入力端子の数が少ない駆動回路を用いることにより、アクティブマトリクス基板の表示領域の周辺領域に形成される配線の面積を縮小することができる。

　本発明の一態様によれば、アクティブマトリクス基板の表示領域の周辺領域に形成された配線の面積を縮小することができるとともに、駆動回路の搭載状態の良否の判断を精度高く行うことができる駆動回路を提供できる。

実施形態１の液晶表示装置の概略構成を示す図である。図１に図示した液晶表示装置の断面図である。図１に図示した液晶表示装置において、アクティブマトリクス基板の表示領域の周辺領域に形成された配線の面積を縮小できる理由を説明するための図である。図１に図示した液晶表示装置に備えられたソース駆動回路の概略構成を示す図である。図１に図示した液晶表示装置に備えることができる他のソース駆動回路の概略構成を示す図である。実施形態３の液晶表示装置の概略構成を示す図である。図６に図示した液晶表示装置に備えることができるさらに他のソース駆動回路の概略構成を示す図である。ソース駆動回路を、アクティブマトリクス基板上の表示領域の周辺領域に設けた従来のＣＯＧ型の表示装置の概略構成を示す図である。図８に図示した表示装置におけるアクティブマトリクス基板の周辺領域に形成された配線と軟性回路基板との電気的な接続関係と、軟性回路基板と外部の回路基板上の階調基準電源回路、電源回路及び映像信号処理回路との電気的な接続関係とを示す図である。特許文献１に記載されている液晶ディスプレイパネルの表示領域の周囲を示す図である。

　本発明の実施の形態について図１から図７に基づいて説明すれば、次の通りである。以下、説明の便宜上、特定の実施形態にて説明した構成と同一の機能を有する構成については、同一の符号を付記し、その説明を省略する場合がある。

　なお、以下の実施形態においては、ソース駆動回路を備えたアクティブマトリクス基板と、対向基板と、液晶層とを備えた液晶表示装置を、表示装置の一例として挙げて説明するが、これに限定されることはなく、例えば、対向基板及び液晶層を含まず、ソース駆動回路を備えたアクティブマトリクス基板と、アクティブマトリクス基板上に形成された保護層とを含むＥＬ表示装置などであってもよい。

　また、以下の実施形態においては、表示装置として、非可撓性表示装置を一例に挙げて説明するが、これに限定されることはなく、バックライトを有さない反射型の液晶表示装置やＥＬ表示装置などのような可撓性表示装置（フレキシブル表示装置）であってもよい。

　〔実施形態１〕
　図２は、液晶表示装置１１の断面図である。

　図２に図示されているように、液晶表示装置１１は、アクティブマトリクス基板１と、アクティブマトリクス基板１と対向するように配置された対向基板１’と、軟性回路基板６（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ；ＦＰＣＢ）と、外部の回路基板７（例えば、Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ；ＰＣＢ）とを備えている。

　アクティブマトリクス基板１と対向基板１’とはシール剤（図示せず）を介して、貼り合せられており、アクティブマトリクス基板１と対向基板１’との間には、液晶層（図示せず）が備えられている。

　なお、対向基板１’は、カラーフィルタ基板などである。

　図示されているように、アクティブマトリクス基板１の表示領域の周辺領域には、アクティブマトリクス基板１の表示領域に備えられた複数のデータ信号線（図示せず）及び複数のアクティブ素子（図示せず）からの複数の引き回し配線１ｃと、軟性回路基板６（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ；ＦＰＣＢ）の複数の配線６ａと電気的に接続するための複数の配線５ａとが設けられている。

　ソース駆動回路４ａの複数の出力端子４ｃの各々と複数の引き回し配線１ｃの各々とが位置合わせされ、かつ、ソース駆動回路４ａの複数の入力端子４ｄの各々と複数の配線５ａの各々とが位置合わせされ、ソース駆動回路４ａがアクティブマトリクス基板１に異方性導電フィルム１２ａ（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ；ＡＣＦ）を介して圧着されることによって、搭載されている。

　アクティブマトリクス基板１の表示領域の周辺領域に形成された複数の配線５ａと、外部の回路基板１０７（例えば、Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ；ＰＣＢ）の配線７ａとは、異方性導電フィルム１２ｂ・１２ｃ及び軟性回路基板６の複数の配線６ａを介して、電気的に接続されている。

　図１は、液晶表示装置１１の概略構成を示す図である。

　図示されているように、液晶表示装置１１は、ソース駆動回路４ａ・４ｂを、アクティブマトリクス基板１上の表示領域２の周辺領域３に設けたＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）型の液晶表示装置１１である。

　ソース駆動回路４ａ・４ｂの出力端子からは、表示領域２に表示を行うために、表示領域２に備えられた複数のデータ信号線（図示せず）及び複数のアクティブ素子（図示せず）に、データ信号が出力される。

　一方、外部の回路基板７に備えらえた階調基準電源回路８ａ・８ｂ、電源回路９ａ・９ｂ及び映像信号処理回路１０ａ・１０ｂから出力された各種信号や電源電圧は、外部の回路基板７の配線４２～４９と、外部の回路基板７の配線４２～４９と電気的に接続された軟性回路基板６の配線６ａと、軟性回路基板６の配線６ａと電気的に接続されたアクティブマトリクス基板１の周辺領域３に形成された配線５ａ・５ｂとを介してソース駆動回路４ａ・４ｂの入力端子から入力される。

　外部の回路基板７上に形成された配線４１・５０は抵抗測定用配線であり、配線４２・４９は、抵抗測定用配線と階調基準電圧信号用配線とを共用化した配線である。

　したがって、配線４３・４８とともに、配線４２・４９も階調基準電圧信号用配線であるので、階調基準電源回路８ａ・８ｂの出力端子に電気的に接続されている。

　また、配線４４・４５は電源用配線であって、電源回路９ａ・９ｂの出力端子に電気的に接続されており、配線４６・４７は映像信号用配線であって、映像信号処理回路１０ａ・１０ｂの出力端子に電気的に接続されている。

　なお、詳しくは後述するが、図１においては、ソース駆動回路４ａ・４ｂが接続抵抗測定モード（第２の状態）の場合を図示しているので、配線４１と配線４２とがソース駆動回路４ａ・４ｂ内で電気的に接続されており、配線４９も配線５０とソース駆動回路４ａ・４ｂ内で電気的に接続されている。

　図１において、外部の回路基板７における配線４１・４２・４９・５０上に図示した○は、接続抵抗を測定できる位置の一例を図示したものである。

　本実施形態においては、外部の回路基板７における配線４１・４２・４９・５０上で接続抵抗を測定する場合を一例に挙げて説明するが、これに限定されることはなく、接続抵抗を測定する位置は、配線４１・４２・４９・５０と電気的に接続される軟性回路基板６における該当配線６ａであってもよく、配線４１・４２・４９・５０と電気的に接続されるアクティブマトリクス基板１の周辺領域３に形成された配線５ａ・５ｂであってもよい。

　本実施形態のように、外部の回路基板７における配線４１・４２・４９・５０上で接続抵抗を測定する場合は、ソース駆動回路４ａ・４ｂの各出力端子と配線５ａ・５ｂとの電気的な接続の良否（ソース駆動回路４ａ・４ｂの搭載状態の良否）と、配線５ａと軟性回路基板６の配線６ａとの電気的な接続の良否と、軟性回路基板６の配線６ａと外部の回路基板７上に形成された配線４１～５０との電気的な接続の良否を判断できる。

　一方、配線４１・４２・４９・５０と電気的に接続される軟性回路基板６における該当配線６ａ上で接続抵抗を測定する場合は、ソース駆動回路４ａ・４ｂの各出力端子と配線５ａ・５ｂとの電気的な接続の良否（ソース駆動回路４ａ・４ｂの搭載状態の良否）と、配線５ａと軟性回路基板６の配線６ａとの電気的な接続の良否を判断できる。

　そして、配線４１・４２・４９・５０と電気的に接続されるアクティブマトリクス基板１の周辺領域３に形成された配線５ａ・５ｂ上で接続抵抗を測定する場合は、ソース駆動回路４ａ・４ｂの各出力端子と配線５ａ・５ｂとの電気的な接続の良否（ソース駆動回路４ａ・４ｂの搭載状態の良否）を判断できる。

　したがって、アクティブマトリクス基板１に軟性回路基板６及び外部の回路基板７を電気的に接続する前には、配線４１・４２・４９・５０と電気的に接続されるアクティブマトリクス基板１の周辺領域３に形成された配線５ａ・５ｂ上で接続抵抗を測定することが好ましく、アクティブマトリクス基板１に軟性回路基板６は電気的に接続させた後であって、軟性回路基板６に外部の回路基板７を電気的に接続する前には、配線４１・４２・４９・５０と電気的に接続される軟性回路基板６における該当配線６ａ上で接続抵抗を測定することが好ましい。

　本実施形態においては、配線４１・４２・４９・５０と電気的に接続されるソース駆動回路４ａ・４ｂの各入力端子は、ソース駆動回路４ａ・４ｂの右端部及び左端部に配置されている場合を一例に挙げて説明したが、これに限定されることはない。

　また、本実施形態においては、ソース駆動回路４ａ・４ｂの入力端子中、抵抗測定用端子として利用される入力端子の数が４個である場合を一例に挙げて説明するがこれに限定されることはない。

　なお、測定された抵抗値からの電気的な接続の良否の判断は、測定された抵抗値が一定値以上である場合には、電気的な接続に不具合が生じていると判断することができる。

　図３の（ａ）は、図７に図示した従来のアクティブマトリクス基板１０１の表示領域の周辺領域に形成された複数の配線１０５ａ・１０５ｂを図示した図であり、図３の（ｂ）は、図１に図示した液晶表示装置１１に備えられたアクティブマトリクス基板１の表示領域の周辺領域に形成された複数の配線５ａ・５ｂを図示した図である。

　図７に図示した従来のアクティブマトリクス基板１０１に備えられたソース駆動回路１０４ａ・１０４ｂの入力端子においては、抵抗測定用端子と階調基準電圧信号用端子との共用化が図られていないので、その分、ソース駆動回路１０４ａ・１０４ｂの入力端子数が増加することとなり、ソース駆動回路１０４ａ・１０４ｂの入力端子と電気的に接続されるアクティブマトリクス基板１０１の表示領域の周辺領域に形成された複数の配線１０５ａ・１０５ｂの数も増加する。したがって、図３の（ａ）に図示されているように、アクティブマトリクス基板１０１の表示領域の周辺領域の上下方向の幅Ａが特に増加してしまう。

　一方、図３の（ｂ）に図示されているように、アクティブマトリクス基板１に備えられたソース駆動回路４ａ・４ｂの入力端子においては、抵抗測定用端子と階調基準電圧信号用端子との共用化が図られているので、その分、ソース駆動回路４ａ・４ｂの入力端子数を減らすことができ、ソース駆動回路４ａ・４ｂの入力端子と電気的に接続されるアクティブマトリクス基板１の表示領域の周辺領域に形成された複数の配線５ａ・５ｂの数も減らすことができる。したがって、アクティブマトリクス基板１の表示領域の周辺領域の上下方向の幅Ａを特に減らすことができる。

　したがって、ソース駆動回路４ａ・４ｂを用いることにより、アクティブマトリクス基板１の表示領域の周辺領域に形成された配線の面積を縮小することができる。

　以下、図４に基づいて、ソース駆動回路４ａ・４ｂを用いることにより、ソース駆動回路４ａ・４ｂの搭載状態の良否を含めた電気的な接続の良否の判断を精度高く行うことができることについて説明する。

　図４の（ａ）は、ソース駆動回路４ａが通常駆動モード（第１状態）の場合を図示しており、図４の（ｂ）は、ソース駆動回路４ａが接続抵抗測定モード（第２状態）の場合を図示している。

　図４に図示されているように、ソース駆動回路４ａは、スイッチ素子２５（アナログスイッチ）、スイッチ素子２６（アナログスイッチ）、スイッチ素子２７（アナログスイッチ）及びスイッチ素子２８（アナログスイッチ）を備えている。

　図４の（ａ）に図示するように、ソース駆動回路４ａが通常駆動モード（第１状態）の場合、スイッチ素子２５は、階調基準電圧信号ＶＨ＋の入力端子（第１階調基準電圧信号の入力端子）を、階調基準電圧信号ＶＬ＋の入力端子（第２階調基準電圧信号の入力端子）から電気的に分離するとともに、出力信号生成回路１３の入力端子と電気的に接続させ、スイッチ素子２６は、階調基準電圧信号ＶＬ＋の入力端子（第２階調基準電圧信号の入力端子）を、階調基準電圧信号ＶＨ＋の入力端子（第１階調基準電圧信号の入力端子）から電気的に分離するとともに、出力信号生成回路１３の入力端子と電気的に接続させる。

　同様に、ソース駆動回路４ａが通常駆動モード（第１状態）の場合、スイッチ素子２７は、階調基準電圧信号ＶＬ－の入力端子を、階調基準電圧信号ＶＨ－の入力端子から電気的に分離するとともに、出力信号生成回路１３の入力端子と電気的に接続させ、スイッチ素子２８は、階調基準電圧信号ＶＨ－の入力端子を、階調基準電圧信号ＶＬ－の入力端子から電気的に分離するとともに、出力信号生成回路１３の入力端子と電気的に接続させる。

　一方、図４の（ｂ）に図示するように、ソース駆動回路４ａが接続抵抗測定モード（第２状態）の場合、スイッチ素子２５は、階調基準電圧信号ＶＨ＋の入力端子を、出力信号生成回路１３から電気的に分離するとともに、階調基準電圧信号ＶＬ＋の入力端子と電気的に接続させ、スイッチ素子２６は、階調基準電圧信号ＶＬ＋の入力端子を、出力信号生成回路１３から電気的に分離するとともに、階調基準電圧信号ＶＨ＋の入力端子と電気的に接続させる。

　同様に、ソース駆動回路４ａが接続抵抗測定モード（第２状態）の場合、スイッチ素子２７は、階調基準電圧信号ＶＬ－の入力端子を、出力信号生成回路１３から電気的に分離するとともに、階調基準電圧信号ＶＨ－の入力端子と電気的に接続させ、スイッチ素子２８は、階調基準電圧信号ＶＨ－の入力端子を、出力信号生成回路１３から電気的に分離するとともに、階調基準電圧信号ＶＬ－の入力端子と電気的に接続させる。

　ソース駆動回路４ａの入力端子中、階調基準電圧信号ＶＨ＋用端子、階調基準電圧信号ＶＬ＋用端子、階調基準電圧信号ＶＬ－用端子及び階調基準電圧信号ＶＨ－用端子は、抵抗測定用端子でもある。

　以上のように、図４に図示したソース駆動回路４ａの入力端子においては、全ての階調基準電圧信号用端子が、抵抗測定用端子と共用化されているので、ソース駆動回路４ａの入力端子の数をさらに減らすことができ、ソース駆動回路４ａの入力端子と電気的に接続されるアクティブマトリクス基板１の表示領域の周辺領域に形成された複数の配線５ａ・５ｂの数も減らすことができる。

　そして、図４の（ｂ）に図示されているように、階調基準電圧信号ＶＨ＋用端子と階調基準電圧信号ＶＬ＋用端子とを利用して、抵抗検出電圧の入力と抵抗検出電圧とを行い、抵抗値の測定を行うことができる。

　同様に、階調基準電圧信号ＶＬ－用端子と階調基準電圧信号ＶＨ－用端子とを利用して、抵抗検出電圧の入力と抵抗検出電圧とを行い、抵抗値の測定を行うことができる。

　なお、ソース駆動回路４ａが接続抵抗測定モードである場合には、外部の回路基板７からソース駆動回路４ａに供給される各種信号や電源電圧は供給されなくてもよい。

　以上のように、ソース駆動回路４ａにおいては、スイッチ素子２５、スイッチ素子２６、スイッチ素子２７及びスイッチ素子２８を設けて、通常駆動モード時の回路と接続抵抗測定モード時の回路とを分離することで、通常駆動モードにおいての悪影響を抑制するとともに、高精度の抵抗測定を実現できる。

　本実施形態においては、配線４１・４２・４９・５０と電気的に接続されるソース駆動回路４ａの各入力端子は、ソース駆動回路４ａの右端部及び左端部に配置されている場合を一例に挙げて説明したが、これに限定されることはない。

　また、本実施形態においては、ソース駆動回路４ａの入力端子中、抵抗測定用端子として利用される入力端子の数が４個である場合を一例に挙げて説明するがこれに限定されることはない。

　〔実施形態２〕
　次に、図５に基づいて、本発明の実施形態２について説明する。本実施形態においては、スイッチ素子（アナログスイッチ）を備えていないソース駆動回路２４を用いている点において、実施形態１とは異なり、その他については実施形態１において説明したとおりである。説明の便宜上、実施形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

　図５は、ソース駆動回路２４の概略構成を示す図である。

　図示しているように、ソース駆動回路２４の入力端子は、階調基準電圧信号ＶＨ＋用端子１８と、抵抗測定用端子１９と、階調基準電圧信号ＶＬ＋用端子と、ＩＣ電源電圧入力用の複数の端子と、映像・同期信号などの入力用の複数の端子と、階調基準電圧信号ＶＬ－用端子と、階調基準電圧信号ＶＨ－用端子２０と、抵抗測定用端子２１とを含む。

　そして、階調基準電圧信号ＶＨ＋用端子１８と抵抗測定用端子１９とは、接点１８ａを有し、電気的に接続されており、階調基準電圧信号ＶＨ－用端子２０と抵抗測定用端子２１とは、接点２０ａを有し、電気的に接続されている。

　ソース駆動回路２４は、スイッチ素子（アナログスイッチ）を備えていないので、通常駆動モード時においても接続抵抗測定モード時においても、回路に変化はない。

　なお、図５に図示したソース駆動回路２４の入力端子においては、抵抗測定用端子と階調基準電圧信号用端子との共用化が図られており、階調基準電圧信号ＶＨ＋用端子１８及び階調基準電圧信号ＶＨ－用端子２０は、抵抗測定用端子でもある。

　図示されているように、ソース駆動回路２４においては、階調基準電圧信号ＶＨ＋用端子１８と抵抗測定用端子１９とは、ソース駆動回路２４内の内部回路を介さずに、接点１８ａを介して、電気的に接続されており、階調基準電圧信号ＶＨ－用端子２０と抵抗測定用端子２１とは、ソース駆動回路２４内の内部回路を介さずに、接点２０ａを介して、電気的に接続されているので、ソース駆動回路２４内の内部回路の抵抗の影響を抑制しながら、高精度の抵抗測定を実現できる。

　なお、ソース駆動回路２４が接続抵抗測定モードである場合には、外部の回路基板７からソース駆動回路２４に供給される各種信号や電源電圧は供給されなくてもよいが、本実施形態においては、階調基準電圧信号ＶＨ＋または階調基準電圧信号ＶＨ－を用いて、抵抗値の測定を行った。

　階調基準電圧信号ＶＨ＋用端子１８と抵抗測定用端子１９とを利用して、階調基準電圧信号ＶＨ＋用端子１８から階調基準電圧信号ＶＨ＋を入力し、抵抗値の測定を行うことができ、同様に、階調基準電圧信号ＶＨ－用端子２０と抵抗測定用端子２１とを利用して、階調基準電圧信号ＶＨ－用端子２０から階調基準電圧信号ＶＨ－を入力し、抵抗値の測定を行うことができる。

　本実施形態においては、映像信号確認回路１５からの抵抗検出信号（Ｅｒｒｏｒ信号）は、警告信号であり、この信号によって、ソース駆動回路２４内の回路に変化は生じない。

　本実施形態においては、配線４１・４２・４９・５０と電気的に接続されるソース駆動回路２４の各入力端子は、ソース駆動回路２４の右端部及び左端部に配置されている場合を一例に挙げて説明したが、これに限定されることはない。

　また、本実施形態においては、ソース駆動回路２４の入力端子中、抵抗測定用端子として利用される入力端子の数が４個である場合を一例に挙げて説明するがこれに限定されることはない。

　〔実施形態３〕
　次に、図６及び図７に基づいて、本発明の実施形態３について説明する。本実施形態においては、一つの階調基準電源回路８ｃ、一つの電源回路９ｃ及び一つの映像信号処理回路１０ｃから出力された各種信号や電源電圧は、外部の回路基板７の配線４２～４９と、外部の回路基板７の配線４２～４９と電気的に接続された軟性回路基板６の配線６ａと、軟性回路基板６の配線６ａと電気的に接続されたアクティブマトリクス基板１の周辺領域３に形成された配線５ａ・５ｂとを介してソース駆動回路３４ａ・３４ｂの入力端子から入力される点において、実施形態１とは異なり、その他については実施形態１において説明したとおりである。説明の便宜上、実施形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

　図６は、液晶表示装置１１’の概略構成を示す図である。

　図示されているように、液晶表示装置１１’は、ソース駆動回路３４ａ・３４ｂを、アクティブマトリクス基板１上の表示領域２の周辺領域３に設けたＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）型の液晶表示装置１１’である。

　ソース駆動回路３４ａ・３４ｂの出力端子からは、表示領域２に表示を行うために、表示領域２に備えられた複数のデータ信号線（図示せず）及び複数のアクティブ素子（図示せず）に、データ信号が出力される。

　一方、外部の回路基板７に備えらえた一つの共通の階調基準電源回路８ｃ、一つの共通の電源回路９ｃ及び一つの共通の映像信号処理回路１０ｃから出力された各種信号や電源電圧は、外部の回路基板７の配線４２～４９と、外部の回路基板７の配線４２～４９と電気的に接続された軟性回路基板６の配線６ａと、軟性回路基板６の配線６ａと電気的に接続されたアクティブマトリクス基板１の周辺領域３に形成された配線５ａ・５ｂとを介してソース駆動回路３４ａ・３４ｂの入力端子から入力される。

　したがって、配線４３・４８とともに、配線４２・４９も階調基準電圧信号用配線であるので、一つの共通の階調基準電源回路８ｃの出力端子に電気的に接続されている。

　また、配線４４・４５は電源用配線であって、一つの共通の電源回路９ｃの出力端子に電気的に接続されており、配線４６・４７は映像信号用配線であって、一つの共通の映像信号処理回路１０ｃの出力端子に電気的に接続されている。

　なお、図６においては、ソース駆動回路３４ａ・３４ｂが接続抵抗測定モード（第４状態）の場合を図示しているので、配線４１と配線４２とがソース駆動回路３４ａ・３４ｂ内で電気的に接続されており、配線４９も配線５０とソース駆動回路３４ａ・３４ｂ内で電気的に接続されている。

　図６において、外部の回路基板７における配線４１・４２・４９・５０上に図示した○は、接続抵抗を測定できる位置の一例を図示したものである。

　本実施形態のように、外部の回路基板７における配線４１・４２・４９・５０上で接続抵抗を測定する場合は、ソース駆動回路３４ａ・３４ｂの各出力端子と配線５ａ・５ｂとの電気的な接続の良否（ソース駆動回路３４ａ・３４ｂの搭載状態の良否）と、配線５ａと軟性回路基板６の配線６ａとの電気的な接続の良否と、軟性回路基板６の配線６ａと外部の回路基板７上に形成された配線４１～５０との電気的な接続の良否を判断できる。

　一方、配線４１・４２・４９・５０と電気的に接続される軟性回路基板６における該当配線６ａ上で接続抵抗を測定する場合は、ソース駆動回路３４ａ・３４ｂの各出力端子と配線５ａ・５ｂとの電気的な接続の良否（ソース駆動回路３４ａ・３４ｂの搭載状態の良否）と、配線５ａと軟性回路基板６の配線６ａとの電気的な接続の良否を判断できる。

　そして、配線４１・４２・４９・５０と電気的に接続されるアクティブマトリクス基板１の周辺領域３に形成された配線５ａ・５ｂ上で接続抵抗を測定する場合は、ソース駆動回路３４ａ・３４ｂの各出力端子と配線５ａ・５ｂとの電気的な接続の良否（ソース駆動回路３４ａ・３４ｂの搭載状態の良否）を判断できる。

　本実施形態においては、配線４１・４２・４９・５０と電気的に接続されるソース駆動回路３４ａ・３４ｂの各入力端子は、ソース駆動回路３４ａ・３４ｂの右端部及び左端部に配置されている場合を一例に挙げて説明したが、これに限定されることはない。

　また、本実施形態においては、ソース駆動回路３４ａ・３４ｂの入力端子中、抵抗測定用端子として利用される入力端子の数が４個である場合を一例に挙げて説明するがこれに限定されることはない。

　図７の（ａ）は、液晶表示装置１１’に備えられたソース駆動回路３４ａが通常駆動モード（第３状態）の場合を図示しており、図７の（ｂ）は、液晶表示装置１１’に備えられたソース駆動回路３４ａが接続抵抗測定モード（第４状態）の場合を図示している。

　図示しているように、ソース駆動回路３４ａは、出力信号生成回路１３と、階調用電源回路１４と、映像信号確認回路１５と、スイッチ素子１６・１７とを備えている。

　ソース駆動回路３４ａの入力端子は、階調基準電圧信号ＶＨ＋用端子１６ａ・１７ａと、抵抗測定用端子１６ｂ・１７ｂと、２つの階調基準電圧信号ＶＬ＋用端子と、ＩＣ電源電圧入力用の複数の端子と、映像・同期信号などの入力用の複数の端子とを含む。

　抵抗測定用端子１６ｂは図６に図示した配線４１と電気的に接続され、階調基準電圧信号ＶＨ＋用端子１６ａは図６に図示した配線４２と電気的に接続され、階調基準電圧信号ＶＨ＋用端子１６ａと隣接する階調基準電圧信号ＶＬ＋用端子は図６に図示した配線４３と電気的に接続され、階調基準電圧信号ＶＨ＋用端子１７ａと隣接する階調基準電圧信号ＶＬ＋用端子は図６に図示した配線４８と電気的に接続され、階調基準電圧信号ＶＨ＋用端子１７ａは図６に図示した配線４９と電気的に接続され、抵抗測定用端子１７ｂは図６に図示した配線５０と電気的に接続されている。

　なお、ＩＣ電源電圧入力用の複数の端子の各々は、図６に図示した配線４４及び配線４５と電気的に接続され、映像・同期信号などの入力用の複数の端子の各々は、図６に図示した配線４６及び配線４７と電気的に接続されている。

　出力信号生成回路１３は、映像・同期信号などの入力用の複数の端子の各々から入力された信号と、階調基準電圧信号ＶＨ＋用端子１６ａ・１７ａ、２つの階調基準電圧信号ＶＬ＋用端子の各々から入力された信号とに基づいて、出力信号を生成し、ソース駆動回路３４ａの各々の出力端子（図示せず）から出力する。

　階調用電源回路１４は、ＩＣ電源電圧入力用の複数の端子の各々から入力された電源電圧を調整して、出力信号生成回路１３に供給するための回路である。

　映像信号確認回路１５は、映像・同期信号などの入力用の複数の端子の各々から入力された信号からその適否を判断し、信号として不適切な信号であると判断した場合は、抵抗検出信号（Ｅｒｒｏｒ信号）をスイッチ素子１６・１７に出力し、その原因を探るため、ソース駆動回路３４ａを図７の（ｂ）に図示した接続抵抗測定モード（第４状態）とする。

　ソース駆動回路３４ａが、図７の（ａ）に図示した通常駆動モードである場合、すなわち、映像信号確認回路１５が映像・同期信号などの入力用の複数の端子の各々から入力された信号からその信号が適切であると判断した場合には、スイッチ素子１６は、階調基準電圧信号ＶＨ＋用端子１６ａを、抵抗測定用端子１６ｂから電気的に分離するとともに、出力信号生成回路１３の入力端子と電気的に接続させ、スイッチ素子１７は、階調基準電圧信号ＶＨ＋用端子１７ａを、抵抗測定用端子１７ｂから電気的に分離するとともに、出力信号生成回路１３の入力端子と電気的に接続させる。

　一方、ソース駆動回路３４ａが、図７の（ｂ）に図示した接続抵抗測定モードである場合、すなわち、映像信号確認回路１５が映像・同期信号などの入力用の複数の端子の各々から入力された信号からその信号が不適切であると判断した場合には、スイッチ素子１６は、階調基準電圧信号ＶＨ＋用端子１６ａを、出力信号生成回路１３の入力端子から電気的に分離するとともに、抵抗測定用端子１６ｂと電気的に接続させ、スイッチ素子１７は、階調基準電圧信号ＶＨ＋用端子１７ａを、出力信号生成回路１３の入力端子から電気的に分離するとともに、抵抗測定用端子１７ｂと電気的に接続させる。

　以上のように、図７に図示したソース駆動回路３４ａの入力端子においては、抵抗測定用端子と階調基準電圧信号用端子との共用化が図られており、階調基準電圧信号ＶＨ＋用端子１６ａ及び階調基準電圧信号ＶＨ＋用端子１７ａは、抵抗測定用端子でもある。

　そして、図７の（ｂ）に図示されているように、階調基準電圧信号ＶＨ＋用端子１６ａと抵抗測定用端子１６ｂとを利用して、抵抗検出電圧の入力と抵抗検出電圧とを行い、抵抗値の測定を行うことができる。

　同様に、階調基準電圧信号ＶＨ＋用端子１７ａと抵抗測定用端子１７ｂとを利用して、抵抗検出電圧の入力と抵抗検出電圧とを行い、抵抗値の測定を行うことができる。

　なお、ソース駆動回路３４ａが接続抵抗測定モードである場合には、外部の回路基板７からソース駆動回路３４ａに供給される各種信号や電源電圧は供給されなくてもよい。

　以上のように、ソース駆動回路３４ａ・３４ｂにおいては、スイッチ素子（アナログスイッチ）１６・１７を設けて、通常駆動モード時の回路と接続抵抗測定モード時の回路とを分離することで、通常駆動モードにおいての悪影響を抑制するとともに、高精度の抵抗測定を実現できる。

　〔まとめ〕
　本発明の態様１に係る駆動回路は、上記の課題を解決するために、複数の入力端子と、複数の出力端子とを備えた駆動回路であって、上記複数の入力端子は、少なくとも、映像信号の入力端子と、第１信号の入力端子と、電源電圧の入力端子とを含み、上記映像信号の入力端子から入力された映像信号と、上記第１信号の入力端子から入力された第１信号とに基づいて、出力信号を生成する出力信号生成回路を備え、上記複数の出力端子の各々においては、上記出力信号生成回路において生成された各々の出力信号が出力され、上記第１信号の入力端子と電気的に接続された抵抗測定用端子が備えられていることを特徴としている。

　本発明の態様２に係る駆動回路は、上記の態様１において、上記複数の入力端子には、第１階調基準電圧信号の入力端子と第２階調基準電圧信号の入力端子とが備えられており、上記第１信号の入力端子は、上記第１階調基準電圧信号の入力端子及び上記第２階調基準電圧信号の入力端子の何れか一方であり、上記抵抗測定用端子は、上記第１階調基準電圧信号の入力端子及び上記第２階調基準電圧信号の入力端子の他方であり、第１スイッチ素子及び第２スイッチ素子を備えており、上記第１スイッチ素子及び上記第２スイッチ素子は、上記第１スイッチ素子が、上記第１階調基準電圧信号の入力端子を、上記第２階調基準電圧信号の入力端子から電気的に分離するとともに、上記出力信号生成回路と電気的に接続させ、かつ、上記第２スイッチ素子が、上記第２階調基準電圧信号の入力端子を、上記第１階調基準電圧信号の入力端子から電気的に分離するとともに、上記出力信号生成回路と電気的に接続させる第１状態と、上記第１スイッチ素子が、上記第１階調基準電圧信号の入力端子を、上記出力信号生成回路から電気的に分離するとともに、上記第２階調基準電圧信号の入力端子と電気的に接続させ、かつ、上記第２スイッチ素子が、上記第２階調基準電圧信号の入力端子を、上記出力信号生成回路から電気的に分離するとともに、上記第１階調基準電圧信号の入力端子と電気的に接続させる第２状態と、を切り替える構成であってもよい。

　上記構成によれば、第１スイッチ素子及び第２スイッチ素子を設けて、通常駆動モード（第１状態）時の回路と接続抵抗測定モード（第２状態）時の回路とを分離することで、通常駆動モードにおいての悪影響を抑制するとともに、高精度の抵抗測定を実現できる。

　本発明の態様３に係る駆動回路は、上記の態様１において、上記第１信号の入力端子は、階調基準電圧信号の入力端子であり、第３スイッチ素子を備えており、上記第３スイッチ素子は、上記第１信号の入力端子を、上記抵抗測定用端子から電気的に分離するとともに、上記出力信号生成回路と電気的に接続させる第３状態と、上記第１信号の入力端子を、上記出力信号生成回路から電気的に分離するとともに、上記抵抗測定用端子と電気的に接続させる第４状態と、を切り替える構成であってもよい。

　上記構成によれば、第３スイッチ素子を設けて、通常駆動モード（第３状態）時の回路と接続抵抗測定モード（第４状態）時の回路とを分離することで、通常駆動モードにおいての悪影響を抑制するとともに、高精度の抵抗測定を実現できる。

　本発明の態様４に係る駆動回路は、上記の態様１において、上記第１信号の入力端子は、階調基準電圧信号の入力端子であり、上記第１信号の入力端子は、上記出力信号生成回路及び上記抵抗測定用端子と電気的に接続されていてもよい。

　上記構成によれば、スイッチ素子を設けることなく、高精度の抵抗測定を実現できる。

　本発明の態様５に係る駆動回路は、上記の態様１において、上記第１信号は、上記出力信号の基準電圧を決める信号である階調基準電圧信号であってもよい。

　上記構成によれば、上記出力信号の基準電圧を決める信号である階調基準電圧信号の入力端子を、抵抗測定用端子として用いることができる。階調基準電圧信号の入力端子は、ハイインピーダンスであるため電流がほとんど流れないので、高精度の抵抗測定を実現できる。

　本発明の態様６に係るアクティブマトリクス基板は、第１領域に複数のアクティブ素子が備えられており、上記第１領域の周辺領域である第２領域に上記の態様１から５の何れかに記載の駆動回路が備えられており、上記駆動回路の上記複数の出力端子の各々は、上記複数のアクティブ素子の各々と電気的に接続されたデータ信号線の各々と電気的に接続されており、上記駆動回路の上記複数の出力端子の各々から出力された出力信号は、上記複数のアクティブ素子の各々に供給される構成であってもよい。

　上記構成によれば、第１領域の周辺領域である第２領域に形成される配線の面積を縮小したアクティブマトリクス基板を実現できる。

　本発明の態様７に係るアクティブマトリクス基板は、上記の態様６において、上記第２領域には、上記駆動回路の上記複数の入力端子及び上記抵抗測定用端子の各々と電気的に接続された複数の配線が形成されていてもよい。

　上記構成によれば、上記アクティブマトリクス基板の上記第２領域に形成された配線を用いて、抵抗値を測定することができる。

　本発明の態様８に係る表示装置は、上記の態様７に記載のアクティブマトリクス基板を備えており、上記アクティブマトリクス基板における上記第２領域の上記複数の配線の各々と、電気的に接続された複数の配線を備えた軟性回路基板を備えていてもよい。

　上記構成によれば、上記軟性回路基板に備えられた配線を用いて、抵抗値を測定することができる。

　本発明の態様９に係る表示装置は、上記の態様８において、上記軟性回路基板の上記複数の配線の各々と、電気的に接続された複数の配線を備えた回路基板を備えていてもよい。

　上記構成によれば、上記回路基板に備えられた配線を用いて、抵抗値を測定することができる。

　本発明の態様１０に係る表示装置は、上記の態様８または９において、上記アクティブマトリクス基板と対向するように配置された対向基板を備えており、上記アクティブマトリクス基板と上記対向基板とは、シール剤を介して、貼り合せられており、上記アクティブマトリクス基板と上記対向基板との間には、液晶層が備えられていてもよい。

　上記構成によれば、液晶層を備えた表示装置の狭額縁化を実現できる。

　〔付記事項〕
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

　本発明は、駆動回路、アクティブマトリクス基板及び表示装置に利用することができる。

　１　　　　　　　　アクティブマトリクス基板
　１’　　　　　　　対向基板
　２　　　　　　　　表示領域（第１領域）
　３　　　　　　　　周辺領域（第２領域）
　４ａ・４ｂ　　　　ソース駆動回路（駆動回路）
　４ｃ　　　　　　　出力端子
　４ｄ　　　　　　　入力端子
　５ａ・５ｂ　　　　配線
　６　　　　　　　　軟性回路基板
　６ａ　　　　　　　配線
　７　　　　　　　　外部の回路基板（回路基板）
　７ａ　　　　　　　配線
　８ａ・８ｂ・８ｃ　階調基準電源回路
　９ａ・９ｂ・９ｃ　電源回路
　１０ａ・１０ｂ・１０ｃ　映像信号処理回路
　１１　　　　　　　液晶表示装置（表示装置）
　１１’　　　　　　液晶表示装置（表示装置）
　１２ａ～１２ｃ　　異方性導電フィルム
　１３　　　　　　　出力信号生成回路
　１４　　　　　　　階調用電源回路
　１５　　　　　　　映像信号確認回路
　１６・１７　　　　スイッチ素子
　１６ａ　　　　　　階調基準電圧信号ＶＨ＋用端子
　１６ｂ　　　　　　抵抗測定用端子
　１７ａ　　　　　　階調基準電圧信号ＶＨ－用端子
　１７ｂ　　　　　　抵抗測定用端子
　１８　　　　　　　階調基準電圧信号ＶＨ＋用端子
　１９　　　　　　　抵抗測定用端子
　２０　　　　　　　階調基準電圧信号ＶＨ－用端子
　２１　　　　　　　抵抗測定用端子
　２５～２８　　　　スイッチ素子
　４１～５０　　　　配線
　２４　　　　　　　ソース駆動回路（駆動回路）
　３４ａ、３４ｂ　　ソース駆動回路（駆動回路）

Claims

　複数の入力端子と、複数の出力端子とを備えた駆動回路であって、
　上記複数の入力端子は、少なくとも、映像信号の入力端子と、第１信号の入力端子と、電源電圧の入力端子とを含み、
　上記映像信号の入力端子から入力された映像信号と、上記第１信号の入力端子から入力された第１信号とに基づいて、出力信号を生成する出力信号生成回路を備え、
　上記複数の出力端子の各々においては、上記出力信号生成回路において生成された各々の出力信号が出力され、
　上記第１信号の入力端子と電気的に接続された抵抗測定用端子が備えられていることを特徴とする駆動回路。
　上記複数の入力端子には、第１階調基準電圧信号の入力端子と第２階調基準電圧信号の入力端子とが備えられており、
　上記第１信号の入力端子は、上記第１階調基準電圧信号の入力端子及び上記第２階調基準電圧信号の入力端子の何れか一方であり、
　上記抵抗測定用端子は、上記第１階調基準電圧信号の入力端子及び上記第２階調基準電圧信号の入力端子の他方であり、
　第１スイッチ素子及び第２スイッチ素子を備えており、
　上記第１スイッチ素子及び上記第２スイッチ素子は、
　上記第１スイッチ素子が、上記第１階調基準電圧信号の入力端子を、上記第２階調基準電圧信号の入力端子から電気的に分離するとともに、上記出力信号生成回路と電気的に接続させ、かつ、上記第２スイッチ素子が、上記第２階調基準電圧信号の入力端子を、上記第１階調基準電圧信号の入力端子から電気的に分離するとともに、上記出力信号生成回路と電気的に接続させる第１状態と、
　上記第１スイッチ素子が、上記第１階調基準電圧信号の入力端子を、上記出力信号生成回路から電気的に分離するとともに、上記第２階調基準電圧信号の入力端子と電気的に接続させ、かつ、上記第２スイッチ素子が、上記第２階調基準電圧信号の入力端子を、上記出力信号生成回路から電気的に分離するとともに、上記第１階調基準電圧信号の入力端子と電気的に接続させる第２状態と、を切り替えることを特徴とする請求項１に記載の駆動回路。
　上記第１信号の入力端子は、階調基準電圧信号の入力端子であり、
　第３スイッチ素子を備えており、
　上記第３スイッチ素子は、
　上記第１信号の入力端子を、上記抵抗測定用端子から電気的に分離するとともに、上記出力信号生成回路と電気的に接続させる第３状態と、
　上記第１信号の入力端子を、上記出力信号生成回路から電気的に分離するとともに、上記抵抗測定用端子と電気的に接続させる第４状態と、を切り替えることを特徴とする請求項１に記載の駆動回路。
　上記第１信号の入力端子は、階調基準電圧信号の入力端子であり、
　上記第１信号の入力端子は、上記出力信号生成回路及び上記抵抗測定用端子と電気的に接続されていることを特徴とする請求項１に記載の駆動回路。
　上記第１信号は、上記出力信号の基準電圧を決める信号である階調基準電圧信号であることを特徴とする請求項１に記載の駆動回路。
　第１領域に複数のアクティブ素子が備えられており、
　上記第１領域の周辺領域である第２領域に請求項１から５の何れか１項に記載の駆動回路が備えられており、
　上記駆動回路の上記複数の出力端子の各々は、上記複数のアクティブ素子の各々と電気的に接続されたデータ信号線の各々と電気的に接続されており、
　上記駆動回路の上記複数の出力端子の各々から出力された出力信号は、上記複数のアクティブ素子の各々に供給されることを特徴とするアクティブマトリクス基板。
　上記第２領域には、上記駆動回路の上記複数の入力端子及び上記抵抗測定用端子の各々と電気的に接続された複数の配線が形成されていることを特徴とする請求項６に記載のアクティブマトリクス基板。
　請求項７に記載のアクティブマトリクス基板を備えており、
　上記アクティブマトリクス基板における上記第２領域の上記複数の配線の各々と、電気的に接続された複数の配線を備えた軟性回路基板を備えていることを特徴とする表示装置。
　上記軟性回路基板の上記複数の配線の各々と、電気的に接続された複数の配線を備えた回路基板を備えていることを特徴とする請求項８に記載の表示装置。
　上記アクティブマトリクス基板と対向するように配置された対向基板を備えており、
　上記アクティブマトリクス基板と上記対向基板とは、シール剤を介して、貼り合せられており、
　上記アクティブマトリクス基板と上記対向基板との間には、液晶層が備えられていることを特徴とする請求項８または９に記載の表示装置。