KR20150092433A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20150092433A
KR20150092433A KR1020140012708A KR20140012708A KR20150092433A KR 20150092433 A KR20150092433 A KR 20150092433A KR 1020140012708 A KR1020140012708 A KR 1020140012708A KR 20140012708 A KR20140012708 A KR 20140012708A KR 20150092433 A KR20150092433 A KR 20150092433A
Authority
KR
South Korea
Prior art keywords
input
signal
output
test
line
Prior art date
Application number
KR1020140012708A
Other languages
English (en)
Other versions
KR102196093B1 (ko
Inventor
모상문
김명수
박진호
송기덕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140012708A priority Critical patent/KR102196093B1/ko
Priority to US14/498,656 priority patent/US9547207B2/en
Publication of KR20150092433A publication Critical patent/KR20150092433A/ko
Application granted granted Critical
Publication of KR102196093B1 publication Critical patent/KR102196093B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

표시장치는 영상을　생성하는　화소를 구비하는 표시패널; 상기 표시패널 상에 구비되어 상기 표시패널을 구동하고, 구동 IC, 복수의 신호 범프, 입력　범프, 및 상기　입력　범프와　전기적으로 연결된　출력　범프를　구비하는 드라이버　칩; 타이밍 콘트롤러를 구비하는 인쇄회로기판; 상기 표시패널 및 상기 인쇄회로기판을 전기적으로 연결시키는 연성회로기판; 상기 신호 범프들과 전기적으로 연결되는 일단 및 상기 타이밍 콘트롤러와 전기적으로 연결되는 타단을 포함하는 복수의 신호라인; 상기　입력　범프에 상기 테스트 신호를 제공하는 입력라인; 일단이　상기　출력　범프와　전기적으로 연결된　출력라인; 및 상기　출력라인에　연결되는 테스트　저항을　포함한다.

Description

표시장치 {DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, COG(Chip On Glass) 방식으로 실장된 드라이버 칩을 포함하는 표시장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다.
상기 표시장치는 영상을 생성하는 화소, 상기 화소를 구동하는 드라이버 및 상기 드라이버를 제어하는 타이밍 콘트롤러를 포함한다. 상기 표시장치는 상기 드라이버 및 상기 타이밍 콘트롤러를 전기적으로 연결시키는 복수의 신호라인을 포함한다. 상기 타이밍 콘트롤러는 상기 복수의 신호라인을 통해 상기 드라이버를 제어하는 제어신호를 입력한다.
본 발명의 목적은 데이터 드라이버에 제공되는 데이터 제어신호의 전달특성이 정확하게 측정될 수 있는 표시장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 표시장치는 영상을　생성하는　화소를 구비하는 표시패널; 상기 표시패널 상에 구비되어 상기 표시패널을 구동하고, 구동 IC, 복수의 신호 범프, 입력　범프, 및 상기　입력　범프와　전기적으로 연결된　출력　범프를　구비하는 드라이버　칩; 타이밍 콘트롤러를 구비하는 인쇄회로기판; 상기 표시패널 및 상기 인쇄회로기판을 전기적으로 연결시키는 연성회로기판; 상기 신호 범프들과 전기적으로 연결되는 일단 및 상기 타이밍 콘트롤러와 전기적으로 연결되는 타단을 포함하는 복수의 신호라인; 상기　입력　범프에 상기 테스트 신호를 제공하는 입력라인; 일단이　상기　출력　범프와　전기적으로 연결된　출력라인; 및 상기　출력라인에　연결되는 테스트　저항을　포함한다.
상기 테스트 저항의 저항값은 상기 구동 IC의 종단 저항과 동일하다.
상기 입력라인의 임피던스는 상기 복수의 신호라인의 임피던스와 동일하다.
상기 입력라인의 두께는 상기 복수의 신호라인의 두께와 동일하며, 상기 입력라인의 폭은 상기 복수의 신호라인의 폭과 동일하다.
상기 출력라인의 임피던스는 상기 복수의 신호라인의 임피던스와 동일하다.
상기 출력라인의 두께는 상기 복수의 신호라인의 두께와 동일하며, 상기 출력라인의 폭은 상기 복수의 신호라인의 폭과 동일하다.
상기 출력라인과 전기적으로 연결되며 상기 출력라인보다 넓은 폭을 갖는 테스트 패드를 더 포함한다.
상기 테스트 패드 및 상기 테스트 저항은 상기 표시패널에 배치된다.
상기 표시패널은 상기 화소가 배치되며, 영상을 표시하는 표시 영역 및 영상을 표시하지 않는 비표시 영역을 포함하며, 상기 테스트 패드 및 상기 테스트 저항은 상기 비표시 영역에 배치된다.
상기 테스트 패드 및 상기 테스트 저항은 상기 인쇄회로기판 상에 배치된다.
상기 테스트 저항은 가변 저항소자이다.
상기 입력라인의 상기 타단은 상기 타이밍 콘트롤러와 연결된다.
상기 타이밍 콘트롤러는 상기 입력라인에 테스트 신호를 입력하는 테스트 신호 입력부를 포함한다.
상기 표시패널은 어레이 기판 및 상기 어레이 기판과 대향하는 대향 기판을 포함하며, 상기 드라이버 칩은 상기 어레이 기판에 실장된다.
상기 드라이버 칩은 상기 입력 범프를 상기 출력 범프와 단락시키는 단락 라인을 포함한다.
상기 복수의 신호 범프, 상기 입력 범프 및 상기 출력 범프는 이방성 도전 필름에 의하여 각각 상기 신호라인, 상기 입력라인, 및 상기 출력라인과 전기적으로 연결된다.
본 발명의 다른 실시예에 따른 표시장치는 영상을　생성하는　화소 를 구비하는 표시패널; 상기 표시패널 상에 구비되어 상기 표시패널을 구동하고, 구동 IC, 복수의 신호 범프, 입력　범프, 및 상기　입력　범프와　전기적으로 연결된　출력　범프를　구비하는 드라이버　칩; 타이밍 콘트롤러를 구비하는 인쇄회로기판; 상기 표시패널 및 상기 인쇄회로기판을 전기적으로 연결시키는 연성회로기판; 상기 복수의 신호 범프와 전기적으로 연결되는 일단 및 상기 타이밍 콘트롤러와 전기적으로 연결되는 타단을 포함하는 복수의 신호라인; 상기 제1 및 제2 입력 범프에 제1 및 제2 테스트 신호를 각각 제공하는 제1　및　제2　입력라인; 일단이　상기　제1　및　제2　출력　범프와　각각　전기적으로 연결된　제1　및　제2　출력라인; 및 상기　제1　및　제2　출력라인의　타단들　사이에　연결되는 테스트　저항을　포함한다.
상기 제1 및 제2 입력 라인간의 이격 거리는 상기 복수의 신호들 간의 이격 거리와 동일하다.
상기 제1 및 제2 출력 라인간의 이격 거리는 상기 복수의 신호들 간의 이격 거리와 동일하다.
상기 제1 및 제2 테스트 신호는 저전압차동신호이다.
본 발명의 일 실시예에 따른 표시장치는 구동 IC의 입력단과 등가인 저항 입력단을 갖는테스트 저항을 포함한다. 따라서 상기 저항 입력단에서의 테스트 신호의 전송특성은 상기 구동 IC의 입력단에서의 데이터 제어 신호 및 영상 데이터의 전송특성에 대응된다. 따라서, 상기 저항 입력단에서 테스트 신호의 전송특성을 평가함으로써, 구동 IC에 입력되는 데이터 제어신호의 전송특성을 용이하고 정확하게 평가 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 3은 도 2의 일부를 확대한 평면도 이다.
도 4는 도 3에 도시된 절단선 Ⅰ-Ⅰ'를 따라 절단한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시장치의 일부를 확대한 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시장치의 일부를 확대한 평면도이다.
도 7은 본 발명의 또 다른 실시에에 따른 표시장치의 일부를 확대한 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
상술한 본 발명이 해결하고자 하는 과제, 과제 해결 수단, 및 효과는 첨부된 도면과 관련된 실시 예들을 통해서 용이하게 이해될 것이다. 각 도면은 명확한 설명을 위해 일부가 간략하거나 과장되게 표현되었다. 각 도면의 구성 요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 부호를 가지도록 도시되었음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치(1000)는 영상을 표시하는 표시패널(400), 상기 표시패널(400)을 구동하는 게이트 드라이버(200) 및 데이터 드라이버(300), 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)의 구동을 제어하는 타이밍 컨트롤러(100)를 포함한다.
상기 타이밍 컨트롤러(100)는 상기 액정표시장치(1000)의 외부로부터 영상정보(RGB) 및 복수의 제어신호(CS)를 수신한다. 상기 타이밍 컨트롤러(100)는 상기 데이터 드라이버(300)의 인터페이스 사양에 맞도록 상기 영상정보(RGB)의 데이터 포맷을 변환하여 영상 데이터(RGB')를 생성하고, 상기 영상 데이터(RGB')를 상기 데이터 드라이버(300)에 제공한다. 또한, 상기 타이밍 컨트롤러(100)는 상기 복수의 제어신호(CS)에 근거하여 데이터 제어신호(DCS, 예를 들어, 출력개시신호, 수평개시신호 등) 및 게이트 제어신호(GCS, 예를 들어, 수직개시신호, 수직클럭신호, 및 수직클럭바신호)를 생성한다. 상기 데이터 제어신호(DCS)는 상기 데이터 드라이버(300)로 제공되고, 상기 게이트 제어신호(GCS)는 상기 게이트 드라이버(200)로 제공된다.
상기 게이트 드라이버(200)는 상기 타이밍 컨트롤러(100)로부터 제공되는 상기 게이트 제어신호(GCS)에 응답하여 게이트 신호들을 순차적으로 출력한다.
상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(100)로부터 제공되는 상기 데이터 제어신호(DCS)에 응답해서 상기 영상 데이터(RGB')를 데이터 전압들로 변환하여 출력한다. 출력된 상기 데이터 전압들은 상기 표시패널(400)로 인가된다.
상기 표시패널(400)은 복수의 게이트 라인(GL1~GLn), 복수의 데이터 라인(DL1~DLm) 및 복수의 화소(PX)를 포함한다.
상기 복수의 게이트 라인(GL1~GLn)은 제1 방향(D1)으로 연장되고 상기 제1 방향(D1)과 수직한 제2 방향(D2)으로 서로 평행하게 배열된다. 상기 복수의 게이트 라인(GL1~GLn)은 상기 게이트 드라이버(200)와 연결되어, 상기 게이트 드라이버(200)로부터 상기 게이트 신호들을 수신한다.
상기 복수의 데이터 라인(DL1~DLm)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 서로 평행하게 배열된다. 상기 복수의 데이터 라인(DL1~DLm)은 상기 데이터 드라이버(300)와 연결되어 상기 데이터 드라이버(300)로부터 상기 데이터 전압들을 수신한다.
예를 들어, 상기 복수의 화소(PX)는 매트릭스 형태로 배치된다. 상기 복수의 화소(PX)는 박막 트랜지스터 및 액정 커패시터를 포함하며, 복수의 게이트 라인(GL1~GLn) 중 대응하는 게이트 라인 및 상기 복수의 데이터 라인(DL1~DLm) 중 대응하는 데이터 라인과 연결되어 구동 될 수 있다. 보다 구체적으로, 상기 복수의 화소(PX)는 인가된 상기 게이트 신호에 의해서 턴-온 또는 턴-오프 될 수 있다. 턴-온된 상기 복수의 화소(PX)는 인가된 상기 데이터 전압에 대응되는 영상을 생성한다.
상기 표시패널(400)은 특별히 한정되는 것은 아니며, 예를 들어, 유기발광표시패널, 액정표시패널, 플라즈마 표시패널, 및 전기영동 표시패널 등의 다양한 표시 패널을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2를 참조하면, 상기 표시패널(400)은 어레이 기판(420) 및 상기 어레이 기판(420)과 대향하는 대향기판(410) 을 포함한다. 상기 대향기판(410) 및 상기 어레이 기판(420) 사이에는 광제어층(미도시)이 개재된다. 상기 광제어층은 예를 들면, 유기발광층, 액정층, 플라즈마층, 및 전기영동층 등을 포함할 수 있다.
상기 표시패널(400)은 다양한 형상으로 제공 될 수 있다. 예를 들어, 상기 표시패널(400)은 서로 평행한 두쌍의 변을 갖는 직사각형의 판형으로 제공 될 수 있다. 상기 표시패널(400)은 표시영역(DA) 및 비표시 영역(NDA)으로 구분 될 수 있다. 상기 표시영역(DA)에는 상기 복수의 화소(PX)가 배치되며, 상기 복수의 화소(PX)를 통해 영상을 표시한다. 상기 비표시 영역(NDA)은 영상을 표시하지 않으며, 상기 복수의 화소(PX)를 구동하기 위한 구성들이 배치된다.
상기 대향기판(410)은 상기 표시영역(DA)에 대응하여 제공된다. 상기 어레이 기판(420)은 패드부(421) 및 어레이부(422)를 포함한다. 상기 어레이부(422)는 상기 표시영역(DA)에 대응하여 제공되며, 상기 대향기판(410)과 대향한다. 상기 박막 트랜지스터는 복수로 제공되며, 상기 어레이부(422)에 매트릭스 형태로 배치된다. 상기 패드부(421)는 상기 비표시 영역(DA)에 대응하여 제공된다. 상기 패드부(421)는 상기 대향기판(410)보다 상기 제2 방향(D2)으로 더 연장된다. 상기 패드부(421)의 상면은 상기 대향기판(410)에 의해 커버되지 않고 노출된다.
상기 표시장치(1000)는 드라이버 칩(430)을 더 포함한다. 상기 드라이버 칩(430)은 상기 패드부(421)에 칩 온 글래스(Chip On Glass) 방식으로 실장된다. 본 발명의 일 실시예로 상기 데이터 드라이버(300, 도 1에 도시됨)는 하나의 상기 드라이버 칩(430)을 포함한다. 그러나 이에 한정되지 않고, 상기 데이터 드라이버(300)는 복수의 상기 드라이버 칩(430)을 포함할 수 있다.
상기 표시장치(1000)는 인쇄회로기판(500) 및 연성회로기판(600)을 더 포함한다.
상기 인쇄회로기판(500)에는 상기 타이밍 콘트롤러(100)가 칩 형태로 실장된다.
상기 연성회로기판(600)은 상기 인쇄회로기판(500) 및 상기 표시패널(500)을 전기적으로 연결시킨다. 보다 구체적으로, 상기 연성회로기판(600)의 일단은 상기 인쇄회로기판(500)과 전기적으로 연결되며, 상기 연성회로기판(600)의 타단은 상기 패드부(421)와 전기적으로 연결시킨다.
도 3은 도 2의 일부를 확대한 평면도 이며, 도 4는 도 3의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 3 및 도 4를 참조하면, 상기 표시장치(1000)는 복수의 신호 라인(SL1~SLi), 입력 라인(710), 출력라인(720), 및 테스트 저항(730)을 포함한다.
상기 복수의 신호 라인(SL1~SLi)은 상기 인쇄회로기판(500) 및 연성회로기판(600)을 경유하여 상기 패드부(421) 측으로 연장된다. 상기 복수의 신호 라인(SL1~SLi)의 일단은 상기 드라이버 칩(430)과 전기적으로 연결되며, 상기 복수의 신호 라인(SL1~SLi)의 타단은 상기 타이밍 콘트롤러(100)와 전기적으로 연결된다. 상기 타이밍 콘트롤러(100)는 상기 데이터 제어 신호(DCS, 도 1에 도시됨) 및 영상 신호(RGB`)를 상기 복수의 신호 라인(SL1~SLi)에 입력한다. 상기 드라이버 칩(430)은 상기 복수의 신호 라인(SL1~SLi)를 통해 상기 데이터 제어 신호(DCS) 및 영상 신호(RGB`)를 수신한다.
상기 입력라인(710)은 상기 패드부(421), 상기 연성회로기판(600) 및 상기 인쇄회로기판(500)을 경유하여 상기 드라이버 칩(430)에 전기적으로 연결된다. 상기 입력라인(710)은 상기 인쇄회로기판(500) 상에 구비된 제1 서브 입력라인(720a), 상기 패드부(421) 상에 구비된 제2 서브 입력라인(720b) 및 상기 연성회로기판(600) 상에 구비되어 제1 및 제2 서브 입력라인을 전기적으로 연결하는 제3 서브 입력라인(72c)을 포함한다. 상기 제2 서브 입력라인(720b)의 일단은 상기 드라이버 칩(430)과 전기적으로 연결된다.
상기 입력라인(710)은 상기 복수의 신호 라인(SL1~SLi)과 교차되지 않고, 상기 복수의 신호 라인(SL1~SLi)과 나란하게 연장된다.
상기 출력라인(720)은 상기 복수의 신호 라인(SL1~SLi) 및 상기 제2 서브 입력라인(720b)과 교차되지 않도록 상기 패드부(421) 상에 배치된다. 상기 출력라인(720)의 일단은 상기 드라이버 칩(430)과 전기적으로 연결되며, 상기 출력라인(720)의 타단은 상기 테스트 저항(730)과 전기적으로 연결된다.
상기 드라이버 칩(430)은 입력 범프(IB), 출력 범프(OB), 및 복수의 신호범프(SB1~SBi)를 포함한다.
도 4에 도시된 바와 같이, 상기 복수의 신호범프(SL1~SLi)는 상기 복수의 신호 라인(SL1~SLi)의 일단 상에 배치 된다. 상기 복수의 신호범프(SL1~SLi) 및 상기 복수의 신호 라인(SL1~SLi)의 일단 사이에는 이방성 도전 필름(760)이 배치된다. 상기 복수의 신호범프(SL1~SLi)는 상기 이방성 도전 필름(760)에 의해 상기 복수의 신호 라인(SL1~SLi)의 일단과 전기적으로 연결된다.
상기 입력범프(IB)는 상기 제2 서브 입력 라인(710b)의 일단 상에 배치 된다. 상기 입력범프(IB) 및 상기 제2 서브입력 라인(710b)의 일단 사이에는 상기 이방성 도전 필름(760)이 배치된다. 상기 입력범프(IB)는 상기 이방성 도전 필름(760)에 의해 상기 제2 서브입력라인(710b)의 일단과 전기적으로 연결된다.
상기 출력범프(OB)는 상기 출력라인(720)의 일단 상에 배치 된다. 상기 출력범프(OB) 및 상기 출력라인(720)의 일단 사이에는 상기 이방성 도전 필름(760)이 배치된다. 상기 출력범프(OB)는 상기 이방성 도전 필름(760)에 의해 상기 출력라인(720)의 일단과 전기적으로 연결된다.
상기 입력범프(IB) 및 상기 출력범프(OB)는 전기적으로 연결된다. 본 발명의 일 실시예로, 상기 드라이버 칩(430)은 단락 라인(750)을 더 포함할 수 있다. 상기 단락 라인(750)의 일단은 상기 입력 범프(IB)와 전기적으로 연결되며, 상기 단락 라인(750)의 타단은 상기 출력 범프(OB)와 전기적으로 연결된다.
상기 드라이버 칩(430)은 구동 IC(431)를 포함한다. 상기 구동 IC(431)는 상기 복수의 신호범프(SL1~SLi)와 전기적으로 연결된다. 상기 구동 IC(431)는 상기 복수의 신호범프(SL1~SLi)로부터 상기 데이터 제어신호(DCS) 및 영상 신호(RGB`)를 수신하고, 상기 데이터 제어 신호(DCS) 및 영상 신호(RGB`)를 근거로, 상기 데이터 전압들을 생성한다. 상기 드라이버 칩(430)은 상기 복수의 데이터 라인(DL1~DLm)을 통해 상기 데이터 전압들을 상기 복수의 화소들(PX)에 제공한다.
상기 테스트 저항(730)의 저항값은 상기 구동 IC(431)의 종단 저항(Termination Resistance, Rx)과 실질적으로 동일하다. 이하, 상기 구동 IC(431) 및 상기 복수의 신호 라인(SL1~SLi)이 연결된 노드를 IC 입력단(P2)이라 한다. 상기 IC 입력단(P2)에서 상기 구동 IC(431)측을 볼 때의 입력 저항이 상기 종단 저항(Rx)이다.
상기 입력 라인(710)의 임피던스는 상기 복수의 신호 라인(SL1~SLi) 각각의 임피던스와 실질적으로 동일하다. 상기 입력라인(710)은 제1 폭(w1) 및 제1 두께(h1) 를 갖는다. 상기 복수의 신호라인(SL1~SLi) 및 상기 입력 라인(710)을 통해 전송되는 신호가 고주파 신호인 경우, 상기 복수의 신호라인(SL1~SLi) 및 상기 입력 라인(710)의 폭 및 두께는 임피던스에 큰 영향을 미친다. 상기 입력 라인(710)의 임피던스를 상기 복수의 신호라인(SL1~SLi)과 동일하게 하기 위해, 상기 제1 폭(w1) 및 상기 제1 두께(h1)가 조절 될 수 있다. 본 발명의 일 실시예로, 상기 제1 두께(h1)는 상기 복수의 신호라인(SL1~SLi)의 제2 두께(h2)와 동일한 두께로 제공되며, 상기 입력라인(710)의 상기 제1 폭(w1)은 상기 복수의 신호라인(SL1~SLi)의 제2 폭(w2)과 동일한 폭으로 제공된다.
상기 출력라인(720)의 임피던스는 상기 복수의 신호 라인(SL1~SLi)의 임피던스와 동일하다. 상기 출력라인(720)은 제3 폭(w3) 및 제3 두께(h3)를 갖는다. 상기 복수의 신호라인(SL1~SLi) 및 상기 출력 라인(720)을 통해 전송되는 신호가 고주파 신호인 경우, 상기 복수의 신호라인(SL1~SLi) 및 상기 출력 라인(720)의 폭 및 두께는 임피던스에 큰 영향을 미친다. 상기 출력라인(720)의 임피던스를 상기 복수의 신호라인(SL1~SLi)과 동일하게 하기 위해, 상기 제3 폭(w3) 및 상기 제3 두께(h3)가 조절 될 수 있다. 본 발명의 일 실시예로, 상기 제3 두께(h3)는 상기 복수의 신호라인(SL1~SLi)의 상기 제2 두께(h2)와 동일한 두께로 제공되며, 상기 제3 폭(w3)은 상기 복수의 신호라인(SL1~SLi)의 상기 제2 폭(w2)과 동일한 폭으로 제공된다.
상기 데이터 제어 신호(DCS)는 상기 복수의 신호 라인(SL1~SLi), 상기 복수의 신호 범프(SB1~SBi)를 순차적으로 통과하여 상기 IC 입력단(P2)에 도달한다. 이 경우, 상기 데이터 제어신호(DCS)는 상기 복수의 신호 라인(SL1~SLi) 및 상기 복수의 신호 범프(SB1~SBi)에 의해 변형되거나 왜곡되어 상기 IC 입력단(P2)에 도달한다. 예를 들면 상기 데이터 제어신호(DCS)는 상기 복수의 신호 라인(SL1~SLi)의 절곡되는 부분에서의 임피던스 변화에 의한 반사파의 생성 또는 상기 복수의 신호범프(SB1~SBi)에 의한 컨택 저항의 산포 등에 의해 변형되거나 왜곡될 수 있다. 상기 IC 입력단(P2)은 상기 드라이버 칩(430) 내부에 위치하고 있으므로, 상기 IC 입력단(P2)에서 상기 데이터 제어신호(DCS)를 직접 측정하는 것은 불가능하다.
이하, 상기 테스트 저항(730) 및 상기 출력라인(720)이 연결된 노드를 저항 입력단(P1)이라 한다.
한편, 상기 입력 라인(710)의 타단에 테스트 신호를 인가하면, 상기 테스트 신호는, 상기 데이터 제어 신호(DCS)와 유사하게, 상기 입력 라인(710), 상기 입력 범프(IB), 상기 단락 라인(750), 상기 출력 범프(OB), 및 상기 출력라인(720)을 순차적으로 통과하여 상기 저항 입력단(P1)에 도달한다. 이 경우 상기 테스트 신호는 상기 입력 라인(710), 상기 입력 범프(IB), 상기 단락 라인(750), 상기 출력 범프(OB), 및 상기 출력라인(720)에 의해 변형되거나 왜곡되어 상기 테스트 저항(730)의 상기 저항 입력단(P1)에 도달한다. 예를 들면 상기 테스트 신호는 상기 입력 라인의 절곡되는 부분에서의 임피던스 변화에 의한 반사파의 생성 또는 상기 입력범프(IB)에 의한 컨택 저항의 산포 등에 의해 변형되거나 왜곡될 수 있다. 이후, 상기 저항 입력단(P1)에서 변형되거나 왜곡된 상기 테스트 신호를 측정하고, 이를 통해 상기 테스트 신호에 대한 전송특성을 평가할 수 있다.
전술한 바와 같이, 상기 테스트 저항(730)의 저항값은 상기 구동 IC(431)의 종단 저항(Rx)과 동일하고, 상기 입력 라인(710) 및 상기 출력라인(720)의 임피던스는 상기 복수의 신호 라인(SL1~SLi)와 동일하다. 또한, 상기 구동 IC(431)가 상기 복수의 신호 범프(SB1~SBi)를 통해 연결되어 있는 것처럼, 상기 테스트 저항(320)도 상기 입력 범프(IB), 상기 출력 범프(OB)를 통해 상기 입력 라인(710)과 전기적으로 연결되어 있다. 그 결과, 상기 저항 입력단(P1)은 상기 IC 입력단(P2)과 회로적인 관점에서 등가인 것으로 취급될 수 있다.
따라서, 상기 구동 IC(431)의 상기 IC 입력단(P2)을 직접 측정할 필요 없이, 상기 저항 입력단(P1)에서의 상기 테스트 신호를 측정 하여 상기 테스트 신호의 전송특성을 평가함으로써, 상기 구동 IC(431)에 입력되는 상기 데이터 제어 신호(DCS)의 전송특성을 정확하게 평가할 수 있다.
이와 같이, 상기 데이터 제어 신호(DCS)의 전송특성을 확인 하는 경우, 미세한 영역에 정의되는 상기 IC 입력단(P2)을 직접 측정할 필요가 없으므로, 상기 데이터 제어 신호(DCS)의 출력 특성을 용이하게 확인 할 수 있다.
또한, 본 발명의 실시예에 따르면, 상기 구동 IC(431)의 상기 종단 저항(Rx), 상기 복수의 신호 범프(SB1~SBi)의 접촉 저항, 및 상기 복수의 신호 라인(SL1~SLi)의 임피던스에 의한 영향이 모두 반영된 상기 데이터 제어 신호(DCS)의 전송특성을 평가할 수 있다.
나아가, 도면에 도시 하지는 않았으나, 상기 연성회로기판(600)은 이방성 도전 필름(미도시)을 통해 상기 패드부(410) 및 상기 인쇄회로기판(500)과 전기적으로 연결된다. 이 경우, 상기 복수의 신호 라인들(SL1~SLi) 및 상기 입력 라인(710)도 상기 이방성 도전 필름을 경유되므로, 상기 데이터 제어 신호(DCS)의 전송특성은 상기 연성회로기판(600)의 상기 이방성 도전 필름의 전기적 특성에 의한 영향까지 반영되어 있다.
본 발명의 일 실시예로, 상기 표시장치(1000)는 상기 출력라인(720)과 전기적으로 연결되는 테스트 패드(740)를 더 포함할 수도 있다. 상기 테스트 패드(740)는 예를 들어 직사각형으로 제공될 수 있으며, 상기 출력라인(720)보다 큰 폭을 갖도록 제공될 수 있다. 상기 테스트 패드(740)는 예를 들어, 상기 출력라인(720)의 일측을 상기 직사각형 형상으로 연장시켜 형성할 수 있다. 상기 테스트 패드(740)는 상기 출력라인(720)보다 큰 폭을 가지므로, 상기 테스트 패드(740)를 통해 보다 용이하게 상기 테스트 신호를 측정할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시장치의 일부를 확대한 평면도이다.
도 5를 참조하면 표시장치(2000)는 입력라인(810) 및 타이밍 콘트롤러(110)을 포함한다. 도 5의 상기 표시장치(2000)는 상기 입력라인(810) 및 타이밍 콘트롤러(110)를 제외하고는 도 2 내지 도 4의 표시장치(1000)와 동일하므로, 중복되는 구성에 대한 설명은 생략한다.
상기 타이밍 콘트롤러(110)는 테스트 신호 입력부(111)를 포함한다. 상기 테스트 신호 입력부(111)는 상기 입력 라인(810)에 상기 테스트 신호를 제공할 수 있다.
상기 입력라인(810)의 일단은 상기 입력범프(IB)와 전기적으로 연결되며, 상기 입력 라인(810)의 타단은 상기 테스트 신호 입력부(111)와 전기적으로 연결된다. 상기 테스트 신호 입력부(111)는 상기 입력 라인(810)의 타단을 통해 상기 테스트 신호를 제공한다.
따라서, 별도로 상기 입력 라인(810)에 상기 테스트 신호를 제공하는 작업이 요구되지 않는다. 그 결과, 상기 테스트 신호를 용이하게 상기 입력 라인(810)에 제공 할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 표시장치의 일부를 확대한 평면도 이다.
도 6을 참조하면, 표시장치(3000)는 출력라인(820), 테스트 저항(830), 및 테스트 패드(840)를 포함한다. 상기 표시장치(3000)는 상기 출력라인(820), 상기 테스트 저항(830), 및 상기 테스트 패드(840)를 제외하고는 도 2 내지 도 4의 표시장치(1000)와 동일하므로 중복되는 구성에 대한 설명은 생략한다.
상기 테스트 저항(830) 및 상기 테스트 패드(840)는 상기 인쇄회로기판(500) 상에 배치된다.
상기 출력라인(820)은 상기 패드부(421), 상기 연성회로기판(600) 및 상기 인쇄회로기판(500)을 경유하여 상기 드라이버 칩(430)에 전기적으로 연결된다. 상기 출력라인(820)은 상기 인쇄회로기판(500) 상에 구비된 제1 서브 출력라인(820a), 상기 패드부(421) 상에 구비된 제2 서브 출력라인(820b) 및 상기 연성회로기판(600) 상에 구비되어 제1 및 제2 서브 입력라인(820a, 820b)을 전기적으로 연결하는 제3 서브 출력라인(820c)을 포함한다. 상기 제2 서브 출력라인(820b)의 일단은 출력 범프(OB)와 전기적으로 연결된다. 상기 제1 서브 출력라인(820a)의 타단은 상기 테스트 저항(830)과 전기적으로 연결된다.
본 발명의 일 실시예에서 상기 테스트 저항(830)은 예를 들어, 가변 저항소자일 수 있다. 따라서, 상기 가변 저항소자의 저항값을 변화시켜, 상기 가변 저항소자의 저항값의 변화에 따른 상기 테스트 신호의 전송특성을 확인해 볼 수 있다.
상기 테스트 패드(840)는 상기 제1 서브출력라인(820a)과 전기적으로 연결된다. 상기 테스트 패드(840)는 예를 들어 직사각형 형상으로 제공될 수 있으며, 상기 출력라인(820)보다 큰 폭을 갖도록 제공될 수 있다. 상기 테스트 패드(840)는 예를 들어 상기 출력라인(820)의 일측을 상기 직사각형 형상으로 연장시켜 형성할 수 있다.
도 7은 본 발명의 또 다른 실시에에 따른 표시장치의 일부를 확대한 평면도이다.
도 7을 참조하면, 표시장치(4000)는 제1 및 제2 입력 라인(711, 712), 제1 및 제2 출력라인(721, 722), 및 테스트 저항(731)을 포함한다. 상기 표시장치(4000)는 제1 및 제2 입력 라인(711, 712), 제1 및 제2 출력라인(721, 722), 및 테스트 저항(731)을 제외하고는 도 2 내지 도 4의 표시장치(1000)와 동일하므로 중복되는 구성에 대한 설명은 생략한다.
본 발명의 실시예에서 상기 데이터 제어 신호(DCS)는 예를 들면, LVDS(Low Voltage Differential Signal, 저전압차동신호)를 통해 데이터를 전송하는 LVDS 전송 방식에 의해 전송 될 수 있다. 상기 LVDS 전송방식은 고속으로 상기 데이터 제어신호(DCS)를 전송하기 위한 데이터 전송 방식이다. 이 경우, 상기 복수의 신호라인(SL1~SLi)은 두 개씩 쌍을 이루어 상기 데이터 제어 신호(DCS)를 LVDS 방식으로 전송할 수 있다. 예를 들면, 상기 제1 및 제2 신호라인(SL1, SL2)은 쌍을 이루어 LVDS 형태인 상기 데이터 제어신호(DCS) 및 영상 신호(RGB')를 전송할 수 있다.
상기 제1 및 제2 입력 라인(711, 712)은 상기 패드부(421), 상기 연성회로기판(600) 및 상기 인쇄회로기판(500) 상에서 연장된다. 상기 제1 및 제2 입력 라인(711, 712)의 일단은 상기 드라이버 칩(430)과 전기적으로 연결되며, 상기 제1 및 제2 입력 라인(711, 712)의 타단은 상기 인쇄회로기판(100) 상에 배치된다. 상기 제1 및 제2 입력 라인(711, 712)은 상기 복수의 신호 라인(SL1~SLi)과 교차되지 않고, 상기 복수의 신호 라인(SL1~SLi)과 나란하게 연장된다. 상기 제1 및 제2 입력 라인(711, 712)는 서로 소정간격 이격하여 서로 나란하게 연장된다.
상기 제1 및 제2 출력라인(721, 722)은 상기 복수의 신호 라인(SL1~SLi) 및 상기 제1 및 제2 입력 라인(711, 712)과 교차되지 않도록 상기 패드부(421) 상에 배치된다. 상기 제1 및 제2 출력라인(721, 722)의 일단은 상기 드라이버 칩(430)과 전기적으로 연결되며, 상기 제1 및 제2 출력라인(721, 722)의 타단은 상기 테스트 저항(731)과 전기적으로 연결된다.
상기 드라이버 칩(430)은 제1 및 제2 입력 범프(IB1, IB2), 제1 및 제2 출력 범프(OB1, OB2)를 포함한다.
상기 제1 및 제2 입력 범프(IB1, IB2)는 상기 제1 및 제2 입력 라인(711, 712)의 일단 상에 각각 배치 된다. 상기 제1 및 제2 입력 범프(IB1, IB2) 및 상기 제1 및 제2 입력 라인(711, 712)의 일단 사이에는 이방성 도전 필름(미도시)이 배치된다. 상기 제1 및 제2 입력 범프(IB1, IB2)는 상기 이방성 도전 필름에 의해 상기 제1 및 제2 입력라인(711, 712)의 일단과 각각 전기적으로 연결된다.
상기 제1 및 제2 출력 범프(OB1, OB2)는 상기 제1 및 제2 출력라인(721, 722)의 일단 상에 각각 배치 된다. 상기 제1 및 제2 출력 범프(OB1, OB2) 및 상기 제1 및 제2 출력라인(721, 722)의 일단 사이에는 상기 이방성 도전 필름(미도시)이 배치된다. 상기 제1 및 제2 출력 범프(OB1, OB2)는 상기 이방성 도전 필름에 의해 상기 제1 및 제2 출력라인(721, 722)의 일단과 각각 전기적으로 연결된다.
상기 제1 및 제2 입력범프(IB, IB2) 및 상기 제1 및 제2 출력 범프(OB1, OB2)는 전기적으로 연결된다. 본 발명의 일 실시예로, 상기 드라이버 칩(430)은 제1 및 제2 단락 라인(751, 752)을 더 포함할 수 있다. 상기 제1 및 제2 단락 라인(751, 752)의 일단은 상기 제1 및 제2 입력 범프(IB1, IB2)와 각각 전기적으로 연결되며, 상기 제1 및 제2 단락 라인(751, 752)의 타단은 상기 제1 및 제2 출력 범프(OB1, OB2)와 각각 전기적으로 연결된다.
상기 테스트 저항(731)의 저항은 상기 구동 IC(431)의 종단 저항(Rx)과 동일하다. 이 실시예에서 상기 종단 저항은 쌍을 이루는 상기 신호라인간의 종단 저항(Rx)을 의미한다. 예를 들면 상기 종단 저항은 상기 제1 및 제2 신호라인(SL1, SL2)에서 볼때의 입력 저항이다.
상기 제1 및 제2 입력 라인(711, 712)의 임피던스는 상기 복수의 신호 라인(SL1~SLi)의 임피던스와 동일하다. 상기 제1 및 제2 입력 라인(711, 712) 각각은 제1 폭 및 제1 두께를 갖는다. 상기 제1 및 제2 입력 라인(711, 712)의 임피던스를 상기 복수의 신호라인(SL1~SLi)와 동일하게 하기 위해, 상기 제1 폭 및 상기 제1 두께가 조절 될 수 있다. 본 발명의 일 실시예로, 상기 제1 두께(h1)는 상기 복수의 신호라인(SL1~SLi)의 상기 제2 두께와 동일한 두께로 제공되며, 상기 제1 폭은 상기 복수의 신호라인(SL1~SLi)의 상기 제2 폭과 동일한 폭으로 제공된다.
또한, 상기 복수의 신호 라인(SL1~SLi)간의 간섭의 영향을 평가하기 위해, 상기 제1 및 제2 입력 라인(711, 712)간의 이격거리는 상기 복수의 신호 라인(SL1~SLi) 중 인접하는 신호라인간의 이격거리와 동일하다. 상기 제1 및 제2 출력라인(721, 722)의 임피던스는 상기 복수의 신호 라인(SL1~SLi)의 임피던스와 동일하다. 상기 제1 및 제2 출력라인(721, 722)은 제3 폭 및 제3 두께를 갖는다. 상기 제1 및 제2 출력라인(721, 722)의 임피던스를 상기 복수의 신호라인(SL1~SLi)의 임피던스와 동일하게 하기 위해, 상기 제3 폭 및 상기 제3 두께가 조절 될 수 있다. 본 발명의 일 실시예로, 상기 제3 두께(h3)는 상기 복수의 신호라인(SL1~SLi)의 상기 제2 두께와 동일한 두께로 제공되며, 상기 제3 폭은 상기 복수의 신호라인(SL1~SLi)의 상기 제2 폭과 동일한 폭으로 제공된다.
또한, 상기 복수의 신호 라인(SL1~SLi)간의 간섭에 영향을 평가하기 위해, 상기 제1 및 제2 출력라인(711, 712)간의 이격거리는 상기 복수의 신호 라인(SL1~SLi)간의 이격거리와 동일하다.
상기 데이터 제어 신호(DCS)는 상기 복수의 신호 라인(SL1~SLi), 상기 복수의 신호 범프(SB1~SBi)를 순차적으로 통과하여 상기 구동 IC(431)에 도달한다. 이 경우, 상기 데이터 제어신호(DCS)는 상기 복수의 신호 라인(SL1~SLi) 및 상기 복수의 신호 범프(SB1~SBi)에 의해 변형되거나 왜곡되어 상기 구동 IC(431)의 상기 IC 입력단(P2)에 도달한다. 상기 IC 입력단(P2)에서 변형되거나 왜곡된 상기 데이터 제어 신호(DCS)를 측정하고, 이를 통해 상기 데이터 제어 신호(DCS)의 전송특성을 평가할 수 있다.
또한, 상기 테스트 저항(731) 및 상기 제1 출력라인(721)이 연결된 노드를 제1 저항 입력단(RP1)이라 하며, 상기 테스트 저항(731) 및 상기 제2 출력라인(722)이 연결된 노드를 제2 저항 입력단(RP2)이라 한다.
상기 제1 입력 라인(711)의 타단에 제1 테스트 신호를 인가하면, 상기 제1 테스트 신호는 상기 제1 입력 라인(711), 상기 제1 입력 범프(IB1), 상기 제1 단락 라인(751), 상기 제1 출력 범프(OB1), 상기 제1 출력라인(721)을 순차적으로 통과하여 상기 제1 저항 입력단(RP1)에 도달한다.
상기 제2 입력 라인(712)의 타단에 제2 테스트 신호를 인가하면, 상기 제2 테스트 신호는 상기 제2 입력 라인(712), 상기 제2 입력 범프(IB2), 상기 제2 단락 라인(752), 상기 제2 출력 범프(OB2), 및 상기 제2 출력라인(722)을 순차적으로 통과하여 상기 제2 저항 입력단(RP2) 에 도달한다.
이후, 상기 제1 및 제2 저항 입력단(RP1, RP2)에서 변형되거나 왜곡된 상기 제1 및 제2 테스트 신호를 측정하고, 이를 통해 상기 제1 및 제2 테스트 신호에 대한 전송특성을 평가한다.
본 발명의 일 실시예로, 상기 제1 및 제2 테스트 신호는 LVDS(저전압차동신호) 일 수 있다.
따라서, 상기 구동 IC(431)의 상기 IC 입력단(P2)을 직접 측정할 필요 없이, 상기 저항 입력단(P1)에서의 상기 제1 및 제2 테스트 신호를 측정 하여 상기 제1 및 제2 테스트 신호의 전송특성을 평가함으로써, 상기 구동 IC(431)에 입력되며, 상기 LVDS 방식으로 전송되는 상기 데이터 제어 신호(DCS)의 전송특성을 정확하게 평가할 수 있다.
본 발명의 일 실시예로, 상기 표시장치(4000)는 상기 제1 및 제2 출력라인(721, 722)과 각각 전기적으로 연결되는 제1 및 제2 테스트 패드(741, 742)를 더 포함한다. 상기 제1 및 제2 테스트 패드(741, 742)는 예를 들어 직사각형 형상으로 제공될 수 있으며, 상기 제1 및 제2 출력라인(721, 722)보다 큰 폭을 갖도록 제공될 수 있다. 상기 제1 및 제2 테스트 패드(741, 742)는 각각 상기 제1 및 제2 출력라인(721, 722)의 일측을 상기 직사각형 형상으로 연장시켜 형성할 수 있다.
상기 제1 및 제2 테스트 패드(741, 742)는 상기 제1 및 제2 출력라인(721, 722)보다 큰 폭을 가지므로, 상기 제1 및 제2 테스트 패드(741, 742)를 통해 보다 용이하게 상기 제1 및 제2 테스트 신호를 측정할 수 있다.
1000: 표시장치 300: 데이터 드라이버
400: 표시패널 500: 인쇄회로기판
430: 드라이버 칩 710: 입력라인
720: 출력라인 730: 테스트 저항
IB: 입력범프 OB: 출력범프

Claims (20)

  1. 영상을　생성하는　화소를 구비하는 표시패널;
    상기 표시패널 상에 구비되어 상기 표시패널을 구동하고, 구동 IC, 복수의 신호 범프, 입력　범프, 및 상기　입력　범프와　전기적으로 연결된　출력　범프를　구비하는 드라이버　칩;
    타이밍 콘트롤러를 구비하는 인쇄회로기판;
    상기 표시패널 및 상기 인쇄회로기판을 전기적으로 연결시키는 연성회로기판;
    상기 신호 범프들과 전기적으로 연결되는 일단 및 상기 타이밍 콘트롤러와 전기적으로 연결되는 타단을 포함하는 복수의 신호라인;
    상기　입력　범프에 상기 테스트 신호를 제공하는 입력라인;
    일단이　상기　출력　범프와　전기적으로 연결된　출력라인; 및
    상기　출력라인에　연결되는 테스트　저항을　포함하는　것을 특징으로　하는　표시장치.
  2. 제1 항에 있어서
    상기 테스트 저항의 저항값은 상기 구동 IC의 종단 저항과 동일한 것을 특징으로 하는 표시장치.
  3. 제2 항에 있어서
    상기 입력라인의 임피던스는 상기 복수의 신호라인의 임피던스와 동일한 것을 특징으로 하는 표시장치.
  4. 제3 항에 있어서,
    상기 입력라인의 두께는 상기 복수의 신호라인의 두께와 동일하며, 상기 입력라인의 폭은 상기 복수의 신호라인의 폭과 동일한 것을 특징으로 하는 표시장치.
  5. 제2 항에 있어서
    상기 출력라인의 임피던스는 상기 복수의 신호라인의 임피던스와 동일한 것을 특징으로 하는 표시장치.
  6. 제5 항에 있어서,
    상기 출력라인의 두께는 상기 복수의 신호라인의 두께와 동일하며, 상기 출력라인의 폭은 상기 복수의 신호라인의 폭과 동일한 것을 특징으로 하는 표시장치.
  7. 제1 항에 있어서,
    상기 출력라인과 전기적으로 연결되며 상기 출력라인보다 넓은 폭을 갖는 테스트 패드를 더 포함하는 것을 특징으로 하는 표시장치.
  8. 제7 항에 있어서,
    상기 테스트 패드 및 상기 테스트 저항은 상기 표시패널에 배치되는 것을 특징으로 하는 표시장치.
  9. 제8 항에 있어서
    상기 표시패널은 상기 화소가 배치되며, 영상을 표시하는 표시 영역 및 영상을 표시하지 않는 비표시 영역을 포함하며,
    상기 테스트 패드 및 상기 테스트 저항은 상기 비표시 영역에 배치되는 것을 특징으로 하는 표시장치.
  10. 제7 항에 있어서,
    상기 테스트 패드 및 상기 테스트 저항은 상기 인쇄회로기판 상에 배치되는 것을 특징으로 하는 표시장치.
  11. 제10 항에 있어서,
    상기 테스트 저항은 가변 저항소자인 것을 특징으로 하는 표시장치.
  12. 제1 항에 있어서,
    상기 입력라인의 상기 타단은 상기 타이밍 콘트롤러와 연결되는 것을 특징으로 하는 표시장치.
  13. 제12 항에 있어서,
    상기 타이밍 콘트롤러는 상기 입력라인에 테스트 신호를 입력하는 테스트 신호 입력부를 포함하는 것을 특징으로 하는 표시장치
  14. 제1 항에 있어서,
    상기 표시패널은 어레이 기판 및 상기 어레이 기판과 대향하는 대향 기판을 포함하며,
    상기 드라이버 칩은 상기 어레이 기판에 실장되는 것을 특징으로 하는 표시장치.
  15. 제1 항에 있어서,
    상기 드라이버 칩은 상기 입력 범프를 상기 출력 범프와 단락시키는 단락 라인을 포함하는 것을 특징으로 하는 표시장치.
  16. 제1 항에 있어서,
    상기 복수의 신호 범프, 상기 입력 범프 및 상기 출력 범프는 이방성 도전 필름에 의하여 각각 상기 신호라인, 상기 입력라인, 및 상기 출력라인과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  17. 영상을　생성하는　화소 를 구비하는 표시패널;
    상기 표시패널 상에 구비되어 상기 표시패널을 구동하고, 구동 IC, 복수의 신호 범프, 입력　범프, 및 상기　입력　범프와　전기적으로 연결된　출력　범프를　구비하는 드라이버　칩;
    타이밍 콘트롤러를 구비하는 인쇄회로기판;
    상기 표시패널 및 상기 인쇄회로기판을 전기적으로 연결시키는 연성회로기판;
    상기 복수의 신호 범프와 전기적으로 연결되는 일단 및 상기 타이밍 콘트롤러와 전기적으로 연결되는 타단을 포함하는 복수의 신호라인;
    상기 제1 및 제2 입력 범프에 제1 및 제2 테스트 신호를 각각 제공하는 제1　및　제2　입력라인;
    일단이　상기　제1　및　제2　출력　범프와　각각　전기적으로 연결된　제1　및　제2　출력라인; 및
    상기　제1　및　제2　출력라인의　타단들　사이에　연결되는 테스트　저항을　포함하는　것을 특징으로　하는　표시장치.
  18. 제17항에 있어서,
    상기 제1 및 제2 입력 라인간의 이격 거리는 상기 복수의 신호들 간의 이격 거리와 동일한 것을 특징으로 하는 표시장치.
  19. 제17항에 있어서,
    상기 제1 및 제2 출력 라인간의 이격 거리는 상기 복수의 신호들 간의 이격 거리와 동일한 것을 특징으로 하는 표시장치.
  20. 제17항에 있어서,
    상기 제1 및 제2 테스트 신호는 저전압차동신호인 것을 특징으로 하는 표시장치.
KR1020140012708A 2014-02-04 2014-02-04 표시장치 KR102196093B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140012708A KR102196093B1 (ko) 2014-02-04 2014-02-04 표시장치
US14/498,656 US9547207B2 (en) 2014-02-04 2014-09-26 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140012708A KR102196093B1 (ko) 2014-02-04 2014-02-04 표시장치

Publications (2)

Publication Number Publication Date
KR20150092433A true KR20150092433A (ko) 2015-08-13
KR102196093B1 KR102196093B1 (ko) 2020-12-31

Family

ID=53754726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140012708A KR102196093B1 (ko) 2014-02-04 2014-02-04 표시장치

Country Status (2)

Country Link
US (1) US9547207B2 (ko)
KR (1) KR102196093B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017181984A (ja) * 2016-03-31 2017-10-05 株式会社ジャパンディスプレイ 表示装置
KR20180021331A (ko) * 2016-08-19 2018-03-02 엘지디스플레이 주식회사 멀티 레이어 구조의 회로형 연결장치 및 이를 포함하는 표시장치
KR20200067058A (ko) 2018-12-03 2020-06-11 두산솔루스 주식회사 유기 화합물 및 이를 포함하는 유기 전계 발광 소자

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539214B2 (ja) 2016-01-19 2019-07-03 株式会社ジャパンディスプレイ センサ付き表示装置
KR102454188B1 (ko) * 2016-04-18 2022-10-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 검사 방법
US10580336B2 (en) * 2016-07-14 2020-03-03 Samsung Electronics Co., Ltd. Display driver device
KR102553317B1 (ko) * 2016-07-14 2023-07-11 삼성전자주식회사 디스플레이 구동 장치
US10741628B2 (en) * 2016-07-25 2020-08-11 Samsung Electronics Co., Ltd. Printed circuit boards including drive circuits, and related semiconductor devices
KR102524037B1 (ko) * 2016-07-25 2023-04-21 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 소자
CN108091255A (zh) * 2016-11-21 2018-05-29 群创光电股份有限公司 显示装置及其制造方法
KR20200057141A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
KR20210130333A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070053406A (ko) * 2005-11-21 2007-05-25 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시장치의 데이터 구동부 및 이를포함하는 액정표시장치
KR20100064498A (ko) * 2008-12-05 2010-06-15 엘지이노텍 주식회사 액정패널과 연결기판 간의 접속 상태를 테스트하는 방법 및이를 이용한 액정표시장치
KR20100066237A (ko) * 2008-12-09 2010-06-17 엘지이노텍 주식회사 액정패널과 드라이버 ｉｃ 간의 접속상태를 테스트 하는 방법 및 이를 이용한 액정표시장치
KR20100078616A (ko) * 2008-12-30 2010-07-08 주식회사 효성 이방성 도전필름의 절연저항 측정장치 및 이를 이용한 이방성 도전필름의 시험 방법
KR20110126991A (ko) * 2010-05-18 2011-11-24 주식회사 실리콘웍스 칩온글래스 방식의 액정표시장치
KR20120065189A (ko) * 2010-12-10 2012-06-20 엘지디스플레이 주식회사 액정표시장치의 타이밍 콘트롤러
US20140029230A1 (en) * 2012-07-25 2014-01-30 Lg Display Co., Ltd. Plastic panel and flat panel display device using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223156B1 (ko) 1996-12-19 1999-10-15 구자홍 접착상태 검사용 테스트범프와 테스트패드
KR100900537B1 (ko) 2002-08-23 2009-06-02 삼성전자주식회사 액정 표시 장치, 그 검사 방법 및 제조 방법
KR20050012520A (ko) 2003-07-25 2005-02-02 엘지.필립스 엘시디 주식회사 액정표시장치
JP4177222B2 (ja) 2003-10-09 2008-11-05 三菱電機株式会社 液晶表示装置及びその検査方法
JP2007052146A (ja) 2005-08-17 2007-03-01 Sanyo Epson Imaging Devices Corp 液晶表示装置
KR20070027891A (ko) 2005-08-30 2007-03-12 삼성전자주식회사 표시 장치 및 이의 검사방법
US20110169792A1 (en) 2008-09-29 2011-07-14 Sharp Kabushiki Kaisha Display panel
BRPI0920736A2 (pt) * 2008-09-29 2015-12-29 Sharp Kk módulo de placa e método de fabricação do mesmo.
US8351009B2 (en) 2009-06-22 2013-01-08 Sharp Kabushiki Kaisha Display panel, liquid crystal display device and drive-circuit-mounted board
KR20120075096A (ko) 2010-12-28 2012-07-06 엘지디스플레이 주식회사 액정표시장치 및 그의 검사 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070053406A (ko) * 2005-11-21 2007-05-25 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시장치의 데이터 구동부 및 이를포함하는 액정표시장치
KR20100064498A (ko) * 2008-12-05 2010-06-15 엘지이노텍 주식회사 액정패널과 연결기판 간의 접속 상태를 테스트하는 방법 및이를 이용한 액정표시장치
KR20100066237A (ko) * 2008-12-09 2010-06-17 엘지이노텍 주식회사 액정패널과 드라이버 ｉｃ 간의 접속상태를 테스트 하는 방법 및 이를 이용한 액정표시장치
KR20100078616A (ko) * 2008-12-30 2010-07-08 주식회사 효성 이방성 도전필름의 절연저항 측정장치 및 이를 이용한 이방성 도전필름의 시험 방법
KR20110126991A (ko) * 2010-05-18 2011-11-24 주식회사 실리콘웍스 칩온글래스 방식의 액정표시장치
KR20120065189A (ko) * 2010-12-10 2012-06-20 엘지디스플레이 주식회사 액정표시장치의 타이밍 콘트롤러
US20140029230A1 (en) * 2012-07-25 2014-01-30 Lg Display Co., Ltd. Plastic panel and flat panel display device using the same
KR20140014616A (ko) * 2012-07-25 2014-02-06 엘지디스플레이 주식회사 플라스틱패널 및 이를 이용한 평판표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017181984A (ja) * 2016-03-31 2017-10-05 株式会社ジャパンディスプレイ 表示装置
US10529744B2 (en) 2016-03-31 2020-01-07 Japan Display Inc. Display device
KR20180021331A (ko) * 2016-08-19 2018-03-02 엘지디스플레이 주식회사 멀티 레이어 구조의 회로형 연결장치 및 이를 포함하는 표시장치
KR20200067058A (ko) 2018-12-03 2020-06-11 두산솔루스 주식회사 유기 화합물 및 이를 포함하는 유기 전계 발광 소자

Also Published As

Publication number Publication date
US9547207B2 (en) 2017-01-17
KR102196093B1 (ko) 2020-12-31
US20150219947A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
KR102196093B1 (ko) 표시장치
US10802358B2 (en) Display device with signal lines routed to decrease size of non-display area
KR102129336B1 (ko) 표시 장치 및 멀티 패널 표시 장치
CN108628488B (zh) 内嵌式触控显示装置以及相关测试系统与测试方法
US9619097B2 (en) Touch panel and display device with touch panel
US20200292898A1 (en) Active matrix substrate and display panel
US10866449B2 (en) Liquid crystal display apparatus with touch sensor and method for driving same
KR20170107616A (ko) 표시 장치
KR20170033966A (ko) 표시장치와 그 접촉 저항 측정 방법
US8427622B2 (en) Liquid crystal display panel having a touch function
US20200090567A1 (en) Test method of in-cell touch display device
KR101016290B1 (ko) 라인 온 글래스형 액정표시장치 및 구동방법
US20150029413A1 (en) Touch display apparatus
CN106896592B (zh) 液晶显示面板及显示装置
US20230328876A1 (en) Display device and an inspection method of a display device
US10133427B2 (en) Embedded touch-screen display panel
US7423621B2 (en) Driving circuit of a liquid crystal display device
CN106292022A (zh) 内嵌式触控显示面板
KR20170029761A (ko) 표시패널과 그 정전기 방전 방법
KR100864981B1 (ko) 라인 온 글래스형 액정표시장치
KR102047744B1 (ko) 액정표시장치용 어레이기판
KR20060057478A (ko) 액정표시장치 및 구동방법
KR20050006521A (ko) 액정 표시 장치 및 그 검사 방법
KR20060012164A (ko) 표시장치 및 이의 검사 방법
KR100855494B1 (ko) 라인 온 글래스형 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant